CN100433270C - 耐久性的等离子体蚀刻用硅电极板 - Google Patents
耐久性的等离子体蚀刻用硅电极板 Download PDFInfo
- Publication number
- CN100433270C CN100433270C CNB2005800100066A CN200580010006A CN100433270C CN 100433270 C CN100433270 C CN 100433270C CN B2005800100066 A CNB2005800100066 A CN B2005800100066A CN 200580010006 A CN200580010006 A CN 200580010006A CN 100433270 C CN100433270 C CN 100433270C
- Authority
- CN
- China
- Prior art keywords
- plasma etching
- electrode plate
- battery lead
- silicon
- silicon electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
本发明提供了一种耐久性的等离子体蚀刻用硅电极板,它是由按原子比含有3-11ppba的硼、还含有总量为0.5-6ppba的磷和砷中的一种或两种的硅单晶制成的。
Description
技术领域
本发明涉及耐久性的等离子体蚀刻用硅电极板。
本申请要求2004年4月1日申请的日本专利申请第2004-108731号以及于2004年8月12日申请的日本专利申请第2004-234961号为优先权,其内容在此引用。
背景技术
一般在制造半导体集成电路的时候,需要对硅晶片上形成的层间绝缘膜进行蚀刻。为了对附带有该层间绝缘膜的硅晶片(以下称为晶片)进行蚀刻,要使用等离子体蚀刻装置,使用硅作为这个装置内的电极材料。如图1的一部分截面概略说明图中所示,该等离子体蚀刻用硅电极板具有在硅单晶板的厚度方向平行设置贯通细气孔5的构造。该等离子体蚀刻用硅电极板1被固定在真空容器(未图示)内的大致中央处。通过在架台6上载置晶片4,使蚀刻气体7通过贯通细气孔5流向晶片4并同时施加高频电压,从而在等离子体蚀刻用硅电极板1和晶片4之间产生了等离子体2,使该等离子体2作用于晶片4,对晶片4的表面进行蚀刻。
用等离子体蚀刻用硅电极板1进行等离子体蚀刻时,在与等离子体2相接的贯通细气孔5的端部开口部产生了局部的集电部分,这个部分优先被消耗。如图2中所示,在等离子体蚀刻用硅电极板1的厚度方向平行设置的贯通细气孔5扩大消耗,使得与等离子体2相接的面的贯通细气孔5下部变宽,形成了消耗孔3。
现有技术中由硅单晶板制成的等离子体蚀刻用硅电极板1容易产生消耗孔3,通过产生由等离子体蚀刻操作而作出的消耗孔3,从而使具有均一直径的贯通细气孔5的长度a减小,由此容易使晶片的蚀刻变得不均一。
为了解决这些问题,提供了一种等离子体蚀刻用硅电极板,这种等离子体蚀刻用硅电极板是由含有0.01ppm-5质量%的P、As、Sb、B中至少一种掺杂剂的硅制成的。由该掺杂后的硅单晶板制成的等离子体蚀刻用硅电极板导电性优异,因此能抑制由于局部集电部分的产生而引起的消耗孔3的形成。因此,使贯通细气孔5的消耗减少了,并使蚀刻气体的流动变得均一了,使用寿命延长了(参照专利文献1或2)。
但是,不能避免由于长时间进行等离子体蚀刻而产生这些消耗孔3。另外,由于在等离子体蚀刻用硅电极板1上形成的消耗孔3的生成量产生面内不均匀,所以近年来要求均一地保持等离子体2的密度且使晶片4的蚀刻保持得更加均一,这样一来使用一片等离子体蚀刻用硅电极板1的时间短了,必须提前更换。而且,由于更换的等离子体蚀刻用硅电极板1变成了废弃物,所以变成了浪费的使用方法。
专利文献1:特开平8-37179号公报
专利文献2:特开平10-17393号公报
发明内容
发明要解决的问题
本发明是鉴于以上问题而做出的,目的是提供一种等离子体蚀刻用硅电极板,即使进行长时间等离子体蚀刻,也能使贯通细气孔的消耗(即消耗孔的产生)少,使耐久性更加优异,使消耗孔的面内分布少。
解决问题的手段
本发明者们从这些观点出发,为了得到耐久性更加优异、而且消耗孔的面内分布少的等离子体蚀刻用硅电极板而进行研究,由此得到了下面的研究结果。
(A)与单独含有硼或磷的硅单晶板相比,由与硼一起共同含有磷及砷中的一种或两种的硅单晶板制成的等离子体蚀刻用硅电极板,其贯通细气孔的消耗变得更少了,并且面内消耗的不均一性也变小了。
(B)这些元素的含量优选在按照原子比硼:3-11ppba(每十亿个原子的份数)、磷和砷中的一种或两种的总量:0.5-6ppba的范围内。
本发明是基于这些研究结果作出的。
本发明的等离子体蚀刻用硅电极板是由按原子比含有3-11ppba的硼、还含有总量为0.5-6ppba的磷和砷中的一种或两种的硅单晶制成的耐久性优异的等离子体蚀刻用硅电极板。
一方面,在按原子比硼不满3ppba或者磷和砷中的一种或两种的总量不满0.5ppba的情况下,没有得到关于消耗量所期望的效果,另一方面,在含有硼超过11ppba、或者含有磷和砷中的一种或两种的总量超过6ppba的情况下,因为蚀刻板的面内分布变得不均一,所以不优选。为此,将等离子体蚀刻用硅电极板中含有的硼的含量以及磷和砷中的一种或两种的总含量确定为硼:3-11ppba,磷和砷中的一种或两种的总量:0.5-6ppba。
发明的效果
使用本等离子体蚀刻用硅电极板时,贯通细孔的消耗量变得均一,能够进行比现有技术更长时间且更均一的等离子体蚀刻。由此,能够大幅度减少因等离子体蚀刻引起的等离子体蚀刻用硅电极板的更换次数,能对半导体装置产业的发展能做出很大的贡献。
附图说明
图1是用于说明等离子体蚀刻用硅电极板的使用状态的局剖概略说明图。
图2是用于说明等离子体蚀刻用硅电极板的贯通细气孔中的消耗状态的截面说明图。
附图标记的说明
1等离子体蚀刻用硅电极板
2等离子体
3消耗孔
4晶片
5贯通细气孔
6架台
7蚀刻气体
具体实施方式
下面说明本发明的优选实施例。
实施例1
溶解纯度11N的Si原料,初期掺杂B及P,制作分别含有B:1-15ppba、P:1-10ppba的Si溶液。用该Si溶液通过CZ法制作直径300mm的硅单晶的硅。用金刚石带锯将该结晶块(ingot)切成圆片地切断成厚8mm之后,通过切削加工制作直径290mm、厚6mm的硅单晶电极基板。
在该硅单晶电极基板上,按照5mm的间隔形成直径0.3mm的贯通细气孔,随后,通过将该硅单晶电极基板在氟酸、醋酸、硝酸的混合液中浸渍5分钟,除去表面加工层,由此制作了具有表1中所示出的含量的B、P的本发明的等离子体蚀刻用硅电极板(下面称为本发明的电极板)1-14、比较的等离子体蚀刻用硅电极板(下面称为比较电极板)1、2以及现有技术的等离子体蚀刻用硅电极板1、2(下面称为现有技术的电极板)。
这些电极板的B及P的含量是通过光致发光法即在冷却的试样上照射Ar激光、用衍射光栅分光器来检测激励的光致发光的方法来测定。
进而,预先用CVD法制备在表面形成有SiO2层的晶片。
[表1]
在等离子体蚀刻装置中分别设置本发明的电极板1-14、比较电极板1、2以及现有技术的电极板1、2,进而在等离子体蚀刻装置中设置形成有SiO2层的晶片。
按照下面的条件,进行晶片表面的SiO2层的等离子体蚀刻,把在本发明的电极板1-14、比较电极板1、2以及现有技术的电极板1、2上设置的贯通细气孔的长度(在图2中用a表示的部分的长度)变成1mm时的时间点作为使用寿命,求出被蚀刻处理至达到使用寿命的晶片的片数。得到的结果在表1中示出。
容器内压力:10-1Torr、
蚀刻气体的组成:90sccmCHF3+4sccmO2+150sccmHe、
高频助率:2kW、
频率:20kHz、
从表1中示出的结果可知,共同含有B及P的本发明的电极板1-14与单独含有B、P的现有技术的电极板1、2相比,使用寿命长。而且可知,因为共同含有偏离本发明范围的量的B及P的比较电极板1、2使用寿命短,所以不优选。
实施例2
溶解纯度11N的Si原料,初期掺杂B及As,制作分别含有B:1-15ppba、As:1-10ppba的Si溶液。用该Si溶液通过CZ法制作直径300mm的硅单晶的硅。用金刚石带锯将该结晶块切成圆片地切断成厚8mm之后,通过切削加工制作直径290mm、厚6mm的硅单晶电极基板。
在该硅单晶电极基板上,按照5mm的间隔形成直径0.3mm的贯通细气孔,随后,通过将该硅单晶电极基板在氟酸、醋酸、硝酸的混合液中浸渍5分钟,除去表面加工层,由此制作了本发明的电极板15-28、比较电极板3、4以及现有技术的电极板3。
这些电极板的B及As的含量通过光致发光法来测定。
然后,预先用CVD法制备在表面形成有SiO2层的晶片。
在等离子体蚀刻装置中分别设置本发明的电极板15-28、比较电极板3、4以及现有技术的电极板3,进而在等离子体蚀刻装置中设置形成有SiO2层的晶片。
与实施例1相同,按照下面的条件,进行晶片表面的SiO2层的等离子体蚀刻,把在本发明的电极板15-28、比较电极板3、4以及现有技术的电极板3上设置的贯通细气孔的长度(在图2中用a表示的部分的长度)变成1mm时的时间点作为使用寿命,求出被蚀刻处理至达到使用寿命的晶片的片数。得到的结果在表2中示出。
容器内压力:10-1Torr、
蚀刻气体的组成:90sccmCHF3+4sccmO2+150sccmHe、
高频功率:2kW、
频率:20kHz、
[表2]
从表2中示出的结果可知,共同含有B及As的本发明的电极板15-28与表1的单独含有B的现有技术的电极板1以及表2的单独含有As的现有技术的电极板3相比,使用寿命长。而且可知,因为共同含有偏离本发明范围的量的B及As的比较电极板3、4使用寿命短,所以不优选。
实施例3
溶解纯度11N的Si原料,初期掺杂B、P及As,制作分别含有B:1-15ppba、P+As:1-10ppba的Si溶液。用该Si溶液通过CZ法制作直径300mm的硅单晶的硅。用金刚石带锯将该结晶块切成圆片地切断成厚8mm之后,通过切削加工制作直径290mm、厚6mm的硅单晶电极基板。
在该硅单晶电极基板上,按照5mm的间隔形成直径0.3mm的贯通细气孔,随后,通过将该硅单晶电极基板在氟酸、醋酸、硝酸的混合液中浸渍5分钟,除去表面加工层,制作了本发明的电极板29-33以及比较电极板5、6。
这些电极板的B、P及As的含量通过光致发光法来测定。
进而,预先用CVD法制备在表面形成有SiO2层的晶片。
在等离子体蚀刻装置中分别设置本发明的电极板29-33及比较电极板5、6,进而在等离子体蚀刻装置中设置形成有SiO2层的晶片。
与实施例1相同,按照下面的条件,进行晶片表面的SiO2层的等离子体蚀刻,把在本发明的电极板29-33及比较电极板5、6上设置的贯通细气孔的长度(在图2中用a表示的部分的长度)变成1mm时的时间点作为使用寿命,求出被蚀刻处理至达到使用寿命的晶片的片数。得到的结果在表3中示出。
容器内压力:10-1Torr、
蚀刻气体的组成:90sccmCHF3+4sccmO2+150sccmHe、
高频功率:2kW、
频率:20kHz、
[表3]
从表3中示出的结果可知,共同含有B、P及As的本发明的电极板29-33与表1的单独含有B的现有技术的电极板1、表1的单独含有P的现有技术的电极板2以及表2的单独含有As的现有技术的电极板3相比,都是使用寿命较长的。而且可知,因为共同含有偏离本发明范围的B的含量、P和As的总含量的比较电极板5、6使用寿命短,所以不优选。
产业上的应用可能性
本发明的等离子体蚀刻用硅电极板与现有技术相比能够进行长时间、而且均一的等离子体蚀刻。因此,能够大幅度减少因等离子体蚀刻引起的等离子体蚀刻用硅电极板的更换次数,能对半导体装置产业的发展做出很大的贡献。
Claims (1)
1.一种耐久性的等离子体蚀刻用硅电极板,其特征在于,它是由按原子比含有3-11ppba的硼、还含有总量为0.5-6ppba的磷和砷中的一种或两种的硅单晶制成的。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004108731 | 2004-04-01 | ||
JP108731/2004 | 2004-04-01 | ||
JP234961/2004 | 2004-08-12 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1965396A CN1965396A (zh) | 2007-05-16 |
CN100433270C true CN100433270C (zh) | 2008-11-12 |
Family
ID=38083527
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2005800100066A Active CN100433270C (zh) | 2004-04-01 | 2005-03-30 | 耐久性的等离子体蚀刻用硅电极板 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100433270C (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103282555A (zh) * | 2010-12-28 | 2013-09-04 | 硅电子股份公司 | 硅单晶制造方法、硅单晶和晶片 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104047052B (zh) * | 2013-03-11 | 2018-10-19 | 三菱综合材料株式会社 | 半导体装置用硅部件及半导体装置用硅部件的制造方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0837179A (ja) * | 1994-07-21 | 1996-02-06 | Mitsubishi Materials Corp | プラズマエッチング用電極板 |
JPH1017393A (ja) * | 1996-06-28 | 1998-01-20 | Nisshinbo Ind Inc | プラズマエッチング電極及びその製造方法 |
JPH1029894A (ja) * | 1996-07-15 | 1998-02-03 | Hitachi Ltd | 単結晶シリコンの比抵抗調整方法および単結晶シリコン製造装置 |
JP2002134518A (ja) * | 2000-10-27 | 2002-05-10 | Mitsubishi Materials Silicon Corp | 抵抗率を調整したシリコンウェーハ及びそのウェーハの製造方法 |
-
2005
- 2005-03-30 CN CNB2005800100066A patent/CN100433270C/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0837179A (ja) * | 1994-07-21 | 1996-02-06 | Mitsubishi Materials Corp | プラズマエッチング用電極板 |
JPH1017393A (ja) * | 1996-06-28 | 1998-01-20 | Nisshinbo Ind Inc | プラズマエッチング電極及びその製造方法 |
JPH1029894A (ja) * | 1996-07-15 | 1998-02-03 | Hitachi Ltd | 単結晶シリコンの比抵抗調整方法および単結晶シリコン製造装置 |
JP2002134518A (ja) * | 2000-10-27 | 2002-05-10 | Mitsubishi Materials Silicon Corp | 抵抗率を調整したシリコンウェーハ及びそのウェーハの製造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103282555A (zh) * | 2010-12-28 | 2013-09-04 | 硅电子股份公司 | 硅单晶制造方法、硅单晶和晶片 |
CN103282555B (zh) * | 2010-12-28 | 2016-08-17 | 硅电子股份公司 | 硅单晶制造方法、硅单晶和晶片 |
Also Published As
Publication number | Publication date |
---|---|
CN1965396A (zh) | 2007-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100786050B1 (ko) | 내구성이 우수한 플라즈마 에칭용 실리콘 전극판 | |
US6375738B1 (en) | Process of producing semiconductor article | |
TW452839B (en) | Silicon electrode plate | |
KR20050001372A (ko) | 코팅된 반도체 웨이퍼, 상기 반도체 웨이퍼의 제조 방법및 제조 장치 | |
CN100433270C (zh) | 耐久性的等离子体蚀刻用硅电极板 | |
EP1981079A2 (en) | Method for manufacturing an SOI substrate | |
JP4535283B2 (ja) | 比抵抗値の面内バラツキが少ないプラズマエッチング用単結晶シリコン電極板 | |
EP2778264B1 (en) | Electrode plate for plasma etching and method for producing the same | |
JP5713182B2 (ja) | プラズマエッチング用シリコン電極板 | |
JP2003051485A (ja) | プラズマエッチング用被覆シリコン電極板 | |
JP4045592B2 (ja) | プラズマエッチング用シリコン電極板 | |
JP4883368B2 (ja) | プラズマエッチング用単結晶シリコン電極板 | |
JP4849247B2 (ja) | 比抵抗値の面内バラツキの小さい複合シリコン電極およびその製造方法 | |
JP5151059B2 (ja) | 炭化珪素単結晶ウェハの外形加工方法 | |
JP2008028158A (ja) | 半導体基板の処理方法 | |
JP4517364B2 (ja) | プラズマエッチング用シリコン電極板 | |
JPH08134667A (ja) | プラズマエッチング用陽極電極板 | |
JP2000138206A (ja) | 均一なエッチング面の形成を可能とするプラズマエッチング装置の電極板 | |
JP3339429B2 (ja) | 均一なエッチング面の形成を可能とするプラズマエッチング装置の電極板 | |
JP2000349265A (ja) | 半導体部材の作製方法 | |
JP2012028482A (ja) | プラズマエッチング用シリコン電極板 | |
JP2004079960A (ja) | プラズマエッチング用電極板 | |
JPH0837179A (ja) | プラズマエッチング用電極板 | |
JP2004079959A (ja) | プラズマエッチング用シリコン電極板 | |
JP4863082B2 (ja) | プラズマエッチング用シリコン電極板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |