KR20140078549A - 프로브 카드, 검사 장치 및 검사 방법 - Google Patents

프로브 카드, 검사 장치 및 검사 방법 Download PDF

Info

Publication number
KR20140078549A
KR20140078549A KR1020130153967A KR20130153967A KR20140078549A KR 20140078549 A KR20140078549 A KR 20140078549A KR 1020130153967 A KR1020130153967 A KR 1020130153967A KR 20130153967 A KR20130153967 A KR 20130153967A KR 20140078549 A KR20140078549 A KR 20140078549A
Authority
KR
South Korea
Prior art keywords
probe
wafer
group
probe group
card
Prior art date
Application number
KR1020130153967A
Other languages
English (en)
Other versions
KR101559984B1 (ko
Inventor
사또시 나리따
히사오 나리따
Original Assignee
가부시키가이샤 니혼 마이크로닉스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 니혼 마이크로닉스 filed Critical 가부시키가이샤 니혼 마이크로닉스
Publication of KR20140078549A publication Critical patent/KR20140078549A/ko
Application granted granted Critical
Publication of KR101559984B1 publication Critical patent/KR101559984B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

본 발명은 효율적으로 검사할 수 있는 프로브 카드, 검사 장치 및 검사 방법을 제공하는 것이다. 본 발명에 따른 프로브 카드는, 복수의 디바이스(125)를 갖는 웨이퍼(12)를 검사하기 위해, 반복 터치 다운을 행하는 프로브 카드로서, 프로브 기판(40)과, 프로브 기판(40)에 배열된 복수의 접촉자(14a)를 갖는 제1 프로브군(141)과, 접촉자(14a)보다도 선단부 위치가 프로브 기판(40)측에 있는 복수의 접촉자(14b)를 갖고, 프로브 기판(40)의 평면시에 있어서 제1 프로브군(141)을 끼우도록 이격해서 배치된 제2 프로브군(142a, 142b)을 구비한 것이다.

Description

프로브 카드, 검사 장치 및 검사 방법{PROBE CARD, TESTING APPARATUS AND TESTING METHOD}
본 발명은, 프로브 카드, 검사 장치 및 검사 방법에 관한 것이다.
반도체 디바이스 등의 검사에는, 프로브 카드가 이용되고 있다(특허문헌 1). 예를 들어, 프로브 카드에 설치된 복수의 프로브가 반도체 디바이스의 전극(패드)에 접촉함으로써, 테스터로부터의 전원이나 신호 등을 반도체 디바이스에 공급할 수 있다.
국제 공개 제2007/017956호
이와 같은 프로브 카드를 이용한 검사에서는, 테스터의 채널수에 제한이 있다. 따라서, 테스터의 채널수 중에서, 최대 동시 측정할 수 있는 DUT(Device Under Test)수로 프로브 카드를 작성한다. 동시 측정수가 늘어나면 검사 시간을 단축할 수 있다. 예를 들어, 테스터의 채널수가 2048ch로, 1측정 DUT당의 채널수가 16ch인 경우, 128DUT(=2048/16)의 동시 측정이 가능하게 된다. 그러나, 프로브 카드의 레이아웃에 따라서는, 웨이퍼의 외주부에 있어서, 무효한 DUT 레이아웃이 많아져, 측정 효율이 나빠져 버린다고 하는 문제점이 있다.
본 발명은, 상기한 과제를 감안하여 이루어진 것으로, 효율적으로 검사할 수 있는 프로브 카드, 검사 장치 및 검사 방법을 제공하는 것을 목적으로 한다.
본 발명의 일 형태에 따른 프로브 카드는, 복수의 디바이스를 갖는 웨이퍼를 검사하기 위한 프로브 카드로서, 기판과, 상기 기판에 배열된 복수의 제1 프로브를 갖는 제1 프로브군과, 상기 제1 프로브의 선단부 위치보다도 선단부 위치가 상기 기판측에 있는 복수의 제2 프로브를 갖고, 상기 기판의 평면시(平面視)에 있어서 상기 제1 프로브군을 끼우도록 이격해서 배치된 제2 프로브군을 구비한 것이다.
상기의 프로브 카드에 있어서, 상기 제2 프로브군이 상기 제1 프로브군을 끼우는 제1 방향에 있어서 상기 기판 단부로 갈수록, 상기 제1 방향과 직교하는 제2 방향에 있어서, 상기 제2 프로브군의 레이아웃이 크게 되어 있어도 좋다.
상기의 프로브 카드에 있어서, 상기 제1 프로브와 상기 제2 프로브의 선단부 위치의 높이의 차가, 상기 제1 프로브가 상기 디바이스를 검사할 때의 오버 드라이브량보다도 크게 되어 있어도 좋다.
상기의 프로브 카드에 있어서, 상기 제1 프로브군이 상기 웨이퍼 중앙부에 배치된 상기 디바이스를 검사하고, 상기 제2 프로브군이 상기 웨이퍼 단부에 배치된 디바이스를 검사하도록 해도 좋다.
본 발명의 일 형태에 관한 검사 장치는, 상기한 프로브 카드와, 웨이퍼가 재치되는 스테이지와, 상기 프로브 카드와 상기 스테이지와의 상대적인 위치를 변화시켜, 반복하여 터치 다운을 행하는 제어부를 구비한 것이다.
본 발명의 일 형태에 관한 검사 방법은, 상기한 프로브 카드를 이용해서 웨이퍼를 검사하는 검사 방법으로서, 반복하여 터치 다운을 행하는 것에 있어서, 상기 웨이퍼 중앙부의 디바이스를 상기 제1 프로브군에 의해 검사하고, 상기 웨이퍼 단부의 디바이스를 상기 제2 프로브군에 의해 검사하고, 상기 제1 프로브군에 의한 검사와, 상기 제2 프로브군에 의한 검사에서, 상기 웨이퍼와 기판과의 거리를 변화시키는 것이다.
이상과 같이, 본 발명에 따르면, 효율적으로 검사할 수 있는 프로브 카드, 검사 장치 및 검사 방법을 제공할 수 있다.
도 1은 본 실시 형태에 따른 검사 장치의 구성을 도시하는 도면이다.
도 2는 본 실시 형태에 따른 프로브의 레이아웃을 모식적으로 도시하는 평면도이다.
도 3은 프로브 카드에 의해, 웨이퍼 단부를 시험하는 모습을 도시하는 도면이다.
도 4는 프로브 카드에 의해, 웨이퍼 중앙을 시험하는 모습을 도시하는 도면이다.
도 5는 프로브 카드에 의해, 웨이퍼 단부를 시험하는 모습을 도시하는 도면이다.
도 6은 프로브에 의한 레이아웃 쇼트를 모식적으로 도시하는 맵이다.
도 7은 비교예에 따른 프로브의 레이아웃을 모식적으로 도시하는 평면도이다.
도 8은 비교예에 따른 프로브 카드에 의해, 웨이퍼 단부를 시험하는 모습을 도시하는 도면이다.
도 9는 변형예에 따른 프로브의 레이아웃을 모식적으로 도시하는 평면도이다.
도 10은 높이가 다른 접촉자를 제조하는 방법을 설명하기 위한 측면도이다.
이하, 본 발명의 실시 형태에 대해서 도면을 참조하여 설명한다. 이하의 설명은, 본 발명의 바람직한 실시 형태를 나타내는 것으로서, 본 발명의 범위가 이하의 실시 형태로 한정되는 것은 아니다. 이하의 설명에 있어서, 동일한 부호가 부여된 것은 실질적으로 마찬가지의 내용을 나타내고 있다.
본 실시 형태의 프로브 카드 및 검사 장치는, 예를 들어, 반도체 웨이퍼 상의 IC(lntegrated Circuit) 칩 등의 검사 대상물의 테스트시의 효율화를 도모한 것이다. 측정의 효율화를 목적으로 하여, 다수의 검사 대상물을 동시에 측정할 때에, 터치 다운의 횟수를 줄이도록, 프로브를 레이아웃하고 있다. 이로 인해, 본 발명은, 프로브 카드 전반에 적용할 수 있는 동시에, 그 프로브 카드가 이용되는 검사 장치 모두에 적용할 수 있다. 이와 같이, 본 발명은, 다양한 프로브 카드 및 검사 장치에 적용할 수 있으므로, 이하에서는, 프로브 카드에 탑재되는 회로 구성 부분을 중심으로 설명한다. 또한, 검사 대상물로서, 반도체 웨이퍼 상에 다수 형성되는 IC 칩을 예로 설명한다.
또한, 이하의 설명에 있어서 터치 다운이란, 척 톱(Chuck Top)(76)을 상승시켜 웨이퍼의 디바이스와 프로브를 접촉시키는 것으로 한정되지 않고, 프로브 카드를 하강시켜 디바이스와 프로브를 접촉시키는 것을 포함하는 것으로 한다. 즉, 터치 다운이란, 프로브 기판과 웨이퍼와의 상대 위치를 연직 방향으로 변화시켜, 디바이스와 프로브를 접촉시키는 것을 말하는 것으로 한다.
도 1은, 본 실시 형태에 따른 프로브 카드가 이용된 시험 장치(검사 장치)의 구성을 도시하는 도면이다. 또한, 이하의 설명에 있어서, XYZ의 직교 좌표계를 이용한다. 도 1에 있어서의 상하 방향(연직 방향)이 Z방향이 되고, 좌우 방향을 X방향이 되고, 종이의 이면 방향을 Y방향으로 한다. 그러나, 그들의 방향은, 다수의 접촉자가 배치된 프로브 기판 및 프로브 카드의 자세에 따라서 다르다.
그러므로, 프로브 카드는, 이것이 시험 장치에 설치된 상태에 있어서, 본 발명에서 말하는 상하 방향이, 실제로, 상하 방향이 되는 상태, 상하 반대가 되는 상태, 비스듬한 방향이 되는 상태 등, 어떤 방향이 되는 상태라도 사용할 수도 있다.
도 1을 참조하기 위해, 시험 장치(10)는, 원판 형상의 반도체 웨이퍼(12)를 피검사체로 하고, 웨이퍼(12)에 형성된 복수의 집적 회로를 복수회로 나눠서 검사 즉 시험한다. 각 집적 회로는, 패드 전극과 같은 복수의 전극(도시하지 않음)을 상면에 갖는다.
시험 장치(10)는 프로브 카드(16), 테스트 헤드(20), 카드 홀더(22), 카드 제어부(24), 스테이지 제어부(26), 테스터 제어부(28)를 구비하고 있다. 프로브 카드(16)는 판 형상의 전기적 접속 장치이며, 복수의 접촉자(14)를 구비하고 있다. 테스트 헤드(20)는 프로브 카드(16)와 전기적으로 접속된다. 검사 스테이지(18)에는 웨이퍼(12)가 재치된다. 카드 홀더(22)는 프로브 카드(16)를 유지하므로, 외주연부에서 프로브 카드(16)를 수용한다.
카드 제어부(24)는 검사 스테이지(18)에 대한 카드 홀더(22)의 높이 또는 기울기를 제어한다. 스테이지 제어부(26)는 카드 홀더(22)에 대한 검사 스테이지(18)의 위치를 제어한다. 테스터 제어부(28)는 접촉자(14)에 대한 시험 신호(즉, 시험을 위해 집적 회로에 공급하는 공급 신호, 공급 신호에 대한 집적 회로로부터의 응답 신호 등의 전기 신호)의 교환을 행하기 위해 테스트 헤드(20)를 제어한다.
도시의 예에서는, 각 접촉자(14)는 크랭크상의 형상을 갖는 판 형상의 프로브를 이용하고 있다. 그와 같은 접촉자(14)는, 예를 들어, 일본 특허 공개 제2005-201844호 공보 등에 기재되어 있는 공지의 것이다.
그러나, 각 접촉자(14)는 텅스텐선과 같은 금속 세선으로부터 제작된 프로브, 포토리소그래피 기술과 퇴적 기술을 이용해서 제작된 판 형상의 프로브, 폴리이미드와 같은 전기 절연 시트의 한쪽 면에 복수의 배선을 형성하고, 그들 배선의 일부를 접촉자로서 이용하는 프로브 등, 종래부터 공지의 것이어도 된다.
프로브 카드(16)는 평탄한 하면을 갖는 보강 부재(34)와, 보강 부재(34)의 하면에 유지된 원형 평판 형상의 배선 기판(36)과, 배선 기판(36)의 하면에 배치된 평판 형상의 전기 접속기(38)와, 전기 접속기(38)의 하면에 배치된 프로브 기판(40)과, 보강 부재(34) 상에 배치된 원판 형상의 커버(42)를 포함한다. 이들의 부재(34 내지 42)는, 복수의 볼트에 의해 분리 가능하게 견고하게 조립되어 있다.
보강 부재(34)는 스테인리스판과 같은 금속 재료로 제작되어 있다. 예를 들어, 일본 특허 공개 제2008-145238호 공보에 기재되어 있는 바와 같이, 보강 부재(34)는 내측 고리 형상부와, 외측 고리 형상부와, 양쪽 고리 형상부를 연결하는 복수의 연결부와, 외측 고리 형상부로부터 반경 방향 외측으로 연장되는 복수의 연장부와, 내측 고리 형상부의 내측에 일체적으로 이어지는 중앙 프레임부를 갖고, 그들 부분의 사이가 상하의 양쪽 방향으로 개방되는 공간으로서 작용하는 형상으로 할 수 있다.
또한, 예를 들어, 일본 특허 공개 제2008-145238호 공보에 기재되어 있는 바와 같이, 보강 부재(34)의 상측에 보강 부재(34)의 열 변형을 억제하는 고리 형상의 열 변형 억제 부재를 배치하고, 그 열 변형 억제 부재 상에 커버(42)를 배치해도 좋다.
배선 기판(36)은, 도시의 예에서는, 글래스 내장 에폭시 수지와 같은 전기 절연 수지에 의해 원판 형상으로 제작되어 있고, 또한 접촉자(14)에 대한 시험 신호의 교환에 이용하는 복수의 도전로 즉 내부 배선(도시되지 않음)을 갖고 있다.
배선 기판(36)의 상면의 고리 형상 주연부에는, 테스트 헤드(20)에 접속되는 다수의 커넥터(44)가 배치되어 있다. 각 커넥터(44)는, 내부 배선에 전기적으로 접속된 복수의 단자(도시하지 않음)를 갖는다.
보강 부재(34)와 배선 기판(36)은, 보강 부재(34)의 하면과 배선 기판(36)의 상면을 서로 당접(當接)시킨 상태에서, 복수의 나사 부재(도시하지 않음)에 의해 동축(同軸)적으로 결합되어 있다.
전기 접속기(38)는, 예를 들어, 일본 특허 공개 제2008-145238호 공보에 기재되어 있는 공지의 것이다. 전기 접속기(38)는, 전기 절연성의 핀 홀더를 상하 방향으로 관통하여 신장하는 포고핀과 같은 공지의 복수의 접속 핀(50)을 구비하고 있고, 배선 기판(36)의 내부 배선을 각각 접속 핀(50)에 의해 프로브 기판(40)의, 이후에 설명하는 도전로에 전기적으로 접속하고 있다.
전기 접속기(38)는, 핀 홀더의 상면이 배선 기판(36)의 하면에 당접된 상태에서, 복수의 나사 부재 및 적절한 부재(모두 도시하지 않음)에 의해, 핀 홀더에 있어서 배선 기판(36)의 하면에 결합되어 있다.
또한, 접속 핀(50)의 각각은, 그 상단부 및 하단부를 스프링에 의해 이격시키고 있고, 또한 상단부를 배선 기판(36)의 내부 배선의 하단부에 이어지는 단자부(도시하지 않음)에 압압(押壓)되어 있는 동시에, 하단부를 프로브 기판(40)의 상면에 설치된 다른 단자부에 압압되어 있다.
프로브 기판(40)은, 도시의 예에서는, 폴리이미드 수지와 같은 전기 절연성 수지에 의해 형성된 플렉시블 다층 시트(54)를 다층의 세라믹 기판(56)의 하면에 설치한 병용 기판이고, 또한 다층 시트(54)의 하면에 접촉자(14)를 외팔보 형상으로 배치하고 있다.
다층 시트(54)는, 복수의 내부 배선(도시하지 않음)을 내부에 갖는 동시에, 내부 배선에 전기적으로 접속된 복수의 프로브 랜드(도시하지 않음)를 하면에 갖는 형상 및 구조를 갖고 있고, 또한 세라믹 기판(56)과 일체적으로 형성되어 있다. 세라믹 기판(56)에는, 상하에 관통하는 관통 배선이 형성되어 있다.
각 접촉자(14)는, 그 선단부(침선)를 하방으로 돌출시킨 상태로, 땜납과 같은 도전성 접합재에 의한 접합, 레이저에 의한 용접 등의 수법에 의해, 상기한 프로브 랜드에 외팔보 형상으로 장착되어 있다.
카드 홀더(22)는 전기 절연 재료로부터 제작되어 있고, 또한 내향 플랜지와 같이, 링 형상의 주연부(22a)와, 주연부(22a)의 하단부로부터 내측으로 신장되는 상향의 단차부(22b)를 갖고 있다. 단차부(22b)는 내향 플랜지와 같이 링 형상의 형상을 갖고 있고, 또한 배선 기판(36)의 외주연부의 하측을 수용하고 있다.
프로브 카드(16)는 배선 기판(36)의 외주연부가 단차부(22b)에 수용되어, 프로브 카드(16)가 테스트 헤드(20)의 케이스의 하측에 위치하도록, 보강 부재(34)의 연장부(34d) 및 배선 기판(36)의 외주연부에서, 복수의 나사 부재(도시하지 않음)에 의해, 카드 홀더(22)의 단차부(22b)에 설치되어 있다.
카드 홀더(22)는 검사 스테이지(18)에 대한 카드 홀더(22)의 기울기를 변경하는 카드 지지 기구(도시하지 않음)를 통하여, 시험 장치(10)의 프레임 또는 케이스에 설치되어 있다.
상기한 카드 지지 기구는, 시험에 앞서서, 특히 1로트분의 시험 또는 1개의 웨이퍼(12)의 시험에 앞서서, 카드 제어부(24)에 의해 제어되어, 검사 스테이지(18)에 대한 카드 홀더(22), 나아가서는 프로브 카드(16)의 높이 또는 기울기를 변경한다. 이에 의해, 프로브 카드(16)는 접촉자(14)의 침선에 의해 형성되는 가상적인 침선면이 척 톱(76)에 수용된 웨이퍼(12)에 대해, 소정의 높이 위치가 되도록, 위치 결정된다.
상기와 같은 카드 지지 기구는, 예를 들어, 일본 특허 공개 제2002-14047호, 일본 특허 공개 제2007-183194호 등의 공보에 기재되어 있다.
검사 스테이지(18)는, 웨이퍼(12)를 해제 가능하게 진공적으로 흡착하는 스테이지, 즉, 척 톱(76)과, 척 톱(76)을, 프로브 카드(16)에 대해, 전후 방향, 좌우 방향 및 상하 방향으로 3차원적으로 이동시키는 동시에, 상하 방향으로 연장된 θ축선의 둘레로 각도적으로 회전 이동시키는 척 톱 이동 기구(78)를 구비하고 있다.
검사 스테이지(18)는, 스테이지 이동 기구(도시하지 않음)에 의해 프로브 카드(16)에 대해 전후 및 좌우 방향으로 이동된다. 이에 의해, 검사 스테이지(18)는, 웨이퍼(12)를 시험하는 동안은 전후 및 좌우 방향으로의 이동이 방지되지만, 시험해야 할 1로트분의 웨이퍼(12)의 교환을 위해, 스테이지 이동 기구에 의해 전후 및 좌우 방향으로 이동된다.
또한, 검사 스테이지(18)는 1로트분의 웨이퍼(12)의 시험 동안에, 1개의 웨이퍼(12)의 시험을 종료할 때마다, 시험해야 할 웨이퍼(12)의 교환을 위해, 상기한 스테이지 이동 기구에 의해 전후 및 좌우 방향으로 이동된다. 그러나, 1로트분의 웨이퍼(12)의 시험 동안에, 검사 스테이지(1)를 전후 및 좌우 방향으로 이동시키지 않고, 시험해야 할 웨이퍼(12)를 교환하도록 해도 좋다.
상기와 같은 스테이지 이동 기구를 설치하는 대신에, 척 톱 이동 기구(78)에 있어서의 척 톱(76)을 전후 방향 및 좌우 방향으로 이동시키는 기능을 이용해도 좋다.
웨이퍼(12)의 시험에 앞서서, 척 톱 이동 기구(78)는, 스테이지 제어부(26)에 의해 제어되어, 검사 스테이지(18)를, 3차원적으로 이동시키는 동시에, θ축선의 둘레로 각도적으로 회전 이동시킨다. 이에 의해, 척 톱(76)에 수용된 웨이퍼(12)는, 이에 설치된 집적 회로의 전극이 접촉자(14)의 침선에 대향하도록, 위치 결정된다.
시험해야 할 웨이퍼(12)의 교환시, 검사 스테이지(18)는, 상기한 스테이지 이동 기구에 의해 전후 및 좌우 방향으로 이동되기 전에, 웨이퍼(12)가 접촉자(14)에 접촉하지 않는 위치에 척 톱(76)이 척 톱 이동 기구(78)에 의해 하강된 상태로 유지된다.
테스트 헤드(20)는, 완성된 복수의 집적 회로를 배선 기판과 같은 지지 기판에 배치한 복수의 회로 기판과, 이들 회로 기판을 수용하는 박스를 구비한 이미 알려진 것이고, 프로브 카드(16)의 상측에 배치되어 있다.
도시의 예에서는, 각 회로 기판의 집적 회로는, 배선(80)과 커넥터(44)를 통하여, 배선 기판(36)의 내부 배선(도시하지 않음)에 전기적으로 접속되어 있다. 이에 의해, 각 회로 기판의 집적 회로는, 실제의 시험시에, 테스터 제어부(28)에 의해 제어되어, 웨이퍼(12)의 집적 회로에 대해 프로브 카드(16)를 통하여 시험 신호를 교환한다.
테스터 제어부(28)는, 소정수의 채널을 갖고 있다. 즉, 테스터 제어부(28)는 복수의 채널에 대하여, 시험 신호나 전원(이하, 신호 등)을 입출력한다. 예를 들어, 테스터 제어부(28)는 2016ch를 갖고 있다. 또한, 웨이퍼(12)에 설치된 1디바이스당, 소정의 채널수로 검사를 행한다. 예를 들어, 1DUT당 16ch에서의 검사를 행한다. 이 경우, 126DUT의 동시 측정이 가능하게 된다. 즉, 프로브 카드의 1회의 터치 다운(1쇼트)으로, 126개의 디바이스의 전기 시험을 행할 수 있다. 그리고, 웨이퍼 상의 모든 디바이스에 대한 시험이 종료될 때까지, 반복하여 터치 다운을 행한다. 프로브 카드(16)는 복수의 디바이스를 갖는 웨이퍼(12)를 검사하기 위해, 반복하여 터치 다운을 행한다.
다음에, 프로브 카드(16)에서의 접촉자(14)의 레이아웃에 대해서, 도 2를 이용하여 설명한다. 도 2는, 프로브 카드(16)에서의 프로브 레이아웃을 모식적으로 도시하는 도면이다. 도 2의 (a)는, 프로브 카드(16)에서의 프로브 레이아웃을 도시하는 XY 평면도이고, 도 2의 (b)는, 프로브 카드(16)에서의 프로브의 레이아웃을 설명하기 위한 측면도이다. 또한, 도 2의 (a)에 있어서의 1개의 매스(mass)가 웨이퍼(12)의 1개의 디바이스(125)에 대응하고 있다.
도 2의 (b)에 도시하는 바와 같이, 프로브 기판(40)에는, 제1 프로브군(141)과, 제2 프로브군(142a, 142b)이 설치되어 있다. 제1 프로브군(141)과, 제2 프로브군(142a, 142b)은, 각각 복수의 접촉자(14)를 갖고 있다. 여기서, 제1 프로브군(141)의 접촉자(14)를 접촉자(14a)로 하고, 제2 프로브군(142a, 142b)의 접촉자(14)를 접촉자(14b)로서 도시한다. 접촉자(14a, 14b)는, 프로브 기판(40)으로부터 하방으로 돌출되어 있다. 접촉자(14a)보다도 접촉자(14b)의 높이가 낮아져 있다. 즉, 접촉자(14a)의 선단부는, 접촉자(14b)의 선단보다도 상측에 배치되어 있다. 환언하면, Z방향에 있어서의 접촉자(14a)의 선단부 위치는, 접촉자(14b)의 선단부 위치보다도 프로브 기판(40)측에 배치된다.
X방향에 있어서, 제1 프로브군(141)의 양측에, 제2 프로브군(142a, 142b)이 배치되어 있다. 즉, 제2 프로브군(142a)과 제2 프로브군(142b) 사이에, 제1 프로브군(141)이 배치되어 있다. 도 2의 (b)에 있어서, 제2 프로브군(142a)이 제1 프로브군(141)의 좌측에 배치되고, 제2 프로브군(142b)이 제1 프로브군(141)의 우측에 배치되어 있다. 제2 프로브군(142a, 142b)이 제1 프로브군(141)을 끼우도록, X방향으로 이격해서 배치되어 있다. 따라서, 접촉자(14a)는 프로브 기판(40) 중앙에 배열되고, 접촉자(14b)는 프로브 기판(40) 단부에 배열된다.
제1 프로브군(141)의 접촉자(14a)는, 도 2의 (a)의 프로브 레이아웃(121)에 나타내는 바와 같이 배열되어 있다. 제2 프로브군(142a)의 접촉자(14b)는, 도 2의 (a)의 프로브 레이아웃(122a)에 도시하는 바와 같이 배열되어 있다. 제2 프로브군(142b)의 접촉자(14b)는, 도 2의 (a)의 프로브 레이아웃(122b)에 도시하는 바와 같이 배열되어 있다. 또한, 프로브 레이아웃(121, 122a, 122b)에서, 1개의 매스가 웨이퍼(12) 상의 1개의 디바이스(125)에 상당한다. 따라서, 프로브 레이아웃(121)은, 제1 프로브군(141)에 의해 동시 측정 가능한 디바이스(125)를 도시하고 있다. 프로브 레이아웃(122a)은, 제2 프로브군(142a)에 의해 동시 측정 가능한 디바이스(125)를 도시하고 있고, 프로브 레이아웃(122b)은, 제2 프로브군(142b)에 의해 동시 측정 가능한 디바이스(125)를 도시하고 있다.
제1 프로브군(141)의 프로브 레이아웃(121)은 직사각형 형상으로 되어 있다. 예를 들어, 제1 프로브군(141)의 접촉자(14a)는, 7×16의 매트릭스 형상으로 배열된 디바이스(125)를 시험한다. 제2 프로브군(142a, 142b)의 프로브 레이아웃(122a, 122b)은, 제1 프로브군(141)의 프로브 레이아웃(121)과 다르다. 즉, 프로브 레이아웃(122a, 122b)은 직사각형 형상으로 되어 있지 않다. 프로브 레이아웃(122a)은, 도 2의 점선으로 나타내는 프로브 레이아웃(121)의 중심선에 대하여, 프로브 레이아웃(122b)과 대칭으로 되어 있다. 또한, 중심선은 X방향에 있어서의 프로브 레이아웃(121)의 중심을 지나는 Y방향의 직선이다.
제1 프로브군(141)은, 1회의 터치 다운으로 시험 가능한 디바이스수에 대응하는 수의 접촉자(14a)를 갖고 있다. 예를 들어, 테스터 제어부(28)가 2016ch인 경우, 1개의 디바이스(125)에 대하여 16ch로, 126개(=7×18)의 디바이스(125)의 동시 측정이 가능하다. 즉, 제1 프로브군(141)의 접촉자(14a)가, 1DUT당의 채널수가 16ch로, 126DUT의 동시 측정을 행한다.
제2 프로브군(142a, 142b)의 각각도, 마찬가지로, 1회의 터치 다운으로 시험 가능한 디바이스수에 대응하는 수의 접촉자(14b)를 갖고 있다. 1회의 터치 다운으로, 제1 프로브군(141), 제2 프로브군(142a), 또는 제2 프로브군(142b) 중 하나가, 측정을 행한다. 여기서는, 제2 프로브군(142a, 142b)의 접촉자(14b)에서 동시 측정 가능한 DUT수는, 제1 프로브군(141)에서 동시 측정 가능한 DUT수보다 적게 되어 있다. 즉, 제2 프로브군(142a, 142b)의 접촉자(14b)의 수는, 제1 프로브군(141)의 접촉자(14a)의 수보다도 작게 되어 있다. 물론, 제2 프로브군(142a, 142b)의 접촉자(14b)에서 동시 측정 가능한 DUT수는, 제1 프로브군(141)에서 동시 측정 가능한 DUT수와 동일해도 좋다.
프로브 레이아웃(122a, 122b)에 대해서 설명한다. Y방향에 있어서, 제2 프로브군(142a, 142b)의 프로브 레이아웃(122a, 122b)은, 제1 프로브군(141)의 프로브 레이아웃(121)보다도 크게 되어 있다. X방향에 있어서 외측으로 갈수록, Y방향에 있어서의 프로브 레이아웃(122a, 122b)이 크게 되어 있다. 즉, 프로브 기판(40)의 외측일수록, Y방향에 있어서의 프로브 레이아웃(122a, 122b)이 확장되어 있다.
예를 들어, 프로브 레이아웃(121)에서는, Y방향의 1열의 디바이스수가 16개로 되어 있다. 한편, 프로브 레이아웃(122a, 122b)에서, X방향에 있어서의 가장 외측에서는, 1열의 디바이스수가 22개로 되어 있다. 또한, X방향에 있어서의 가장 내측, 즉, 제1 프로브군(141)측에서는, 1열의 디바이스수가 16개로 되어 있다. X방향에 있어서의 외측일수록, 1열의 디바이스수가 증가하도록 제2 프로브군(142a, 142b)의 접촉자(14b)가 레이아웃되어 있다. 여기서는, 제2 프로브군(142a, 142b)에 있어서, 가장 내측 열의 디바이스수가, 제1 프로브군(141)의 1열의 디바이스수와 동일하게 되어 있다.
그리고, 제1 프로브군(141)이, 웨이퍼(12) 중앙부의 디바이스(125)를 시험한다. 즉, 제1 프로브군(141)의 접촉자(14a)가, 웨이퍼(12) 중앙부의 디바이스(125)의 패드와 접촉한다. 제2 프로브군(142a, 142b)이 웨이퍼(12) 단부의 디바이스(125)를 시험한다. 즉, 제2 프로브군(142a, 142)의 접촉자(14b)가, 웨이퍼(12) 단부의 디바이스(125)의 패드와 접촉한다.
웨이퍼(12)의 전기 시험의 모습을 도 3 내지 도 5에 도시한다. 도 3, 도 5는, 웨이퍼(12) 단부의 디바이스를 전기 시험하는 모습을 도시하고, 도 4는, 웨이퍼(12) 중앙부의 디바이스(125)를 전기 시험하는 모습을 도시하고 있다.
도 4에 도시하는 바와 같이, 웨이퍼(12) 중앙부의 디바이스(125)를 전기 시험하는 경우, DUT가 제1 프로브군(141)의 바로 아래로 되도록, 척 톱 이동 기구(78)가 척 톱(76)을 이동한다. 그리고, 척 톱 이동 기구(78)가 척 톱(76)을 상승시킨다. 즉, 웨이퍼(12)와 프로브 기판(40)이 근접하도록, 웨이퍼(12)에 대하여 프로브 카드(16)를 상대 이동시킨다. 이에 의해, 접촉자(14a)의 선단부가, 디바이스(125)의 패드와 접촉한다. 그리고, 테스터 제어부(28)가 접촉자(14a)를 통하여, 신호 등을 입출력함으로써, 중앙부의 디바이스(125)를 검사할 수 있다.
웨이퍼(12) 단부의 디바이스(125)를 전기 시험하는 경우, DUT가 제2 프로브군(142a), 또는 제2 프로브군(142b)의 바로 아래로 되도록, 척 톱 이동 기구(78)가 척 톱(76)을 이동한다. 그리고, 척 톱 이동 기구(78) 척 톱 이동 기구(78)가 척 톱(76)을 상승시킨다. 즉, 웨이퍼(12)와 프로브 기판(40)이 근접하도록, 웨이퍼(12)에 대하여 프로브 카드(16)를 상대 이동시킨다. 이에 의해, 접촉자(14a)의 선단부가, 디바이스(125)의 패드와 접촉한다. 그리고, 테스터 제어부(28)가 접촉자(14a)를 통하여, 신호 등을 입출력함으로써, 단부의 디바이스(125)를 검사할 수 있다.
구체적으로는, 웨이퍼(12)의 -X측 단부의 디바이스(125)를 전기 시험하는 경우, 도 3에 도시하는 바와 같이, 제2 프로브군(142b)의 바로 아래에 DUT를 배치한다. 즉, X방향에 있어서, 웨이퍼(12)의 -X측의 엣지가, 제1 프로브군(141)과 제2 프로브군(142b) 사이가 되도록, 척 톱 이동 기구(78)가 척 톱(76)을 이동한다. 그리고, 이 상태에서 터치 다운을 행함으로써, 전기 시험을 행한다. 한편, 웨이퍼(12)의 +X측 단부의 디바이스(125)를 전기 시험하는 경우, 도 5에 도시하는 바와 같이, 제2 프로브군(142a)의 바로 아래에 DUT를 배치한다. 즉, X방향에 있어서, 웨이퍼(12)의 +X측의 엣지가, 제1 프로브군(141)과 제2 프로브군(142a) 사이가 되도록, 척 톱 이동 기구(78)가 척 톱(76)을 이동한다. 그리고, 이 상태에서 터치 다운을 행함으로써, 전기 시험을 행한다. 예를 들어, 도 3에 도시하는 상태로부터 도 5에 도시하는 상태까지, 척 톱 이동 기구(78)가 웨이퍼(12)를 수평 방향으로 이동시킨다.
접촉자(14a)의 선단부 위치는, 접촉자(14b)의 선단부 위치보다도 아래에 있다. 따라서, 웨이퍼(12) 중앙부의 디바이스(125)를 시험하기 위해, 접촉자(14a)를 웨이퍼(12)와 접촉시켰다고 해도(도 4참조), 접촉자(14b)가 웨이퍼(12)와 접촉하는 일은 없다. 즉, 접촉자(14a)를 웨이퍼(12)와 접촉시킨 상태에 있어서도, 접촉자(14b)와 웨이퍼(12) 사이에는 클리어런스가 생기고 있다.
또한, 접촉자(14a)의 선단부 위치와, 접촉자(14b)의 선단부 위치와의 높이의 차이는, 오버 드라이브(OD)량을 고려해서 설계하면 된다. 예를 들어, 접촉자(14a)와 접촉자(14b)와의 높이의 차이를 OD량의 2배 정도로 한다. 구체적으로는, OD량이 100㎛인 경우, 접촉자(14b)의 선단부 위치를 접촉자(14a)의 선단부 위치보다도 200㎛ 정도 상측으로 한다. 이에 의해, 웨이퍼(12) 중앙부의 디바이스(125)의 시험시에서, 접촉자(14b)가 웨이퍼(12)와 접촉하는 것을 막을 수 있다.
웨이퍼(12) 단부의 디바이스(125)를 전기 시험하는 경우, 접촉자(14b)가 웨이퍼(12)와 접촉하고, 소정의 오버 드라이브량에 도달할 때까지, 척 톱 이동 기구(78)가 척 톱(76)을 상승시킨다. 이 때, 제1 프로브군(141)은, 도 3, 도 5에 도시하는 바와 같이, XY 평면 내에 있어서 웨이퍼(12)의 외측에 있으므로, 접촉자(14a)가 웨이퍼(12)와 접촉하는 일은 없다. 즉, 선단부 위치가 높은 접촉자(14b)를 웨이퍼(12)와 접촉하는 위치까지 이동시켰다고 해도, 접촉자(14a)가 웨이퍼(12)와 접촉하지 않는다. 환언하면, 제2 프로브군(142a)에 의해 시험하는 경우, 제1 프로브군(141)과 제2 프로브군(142b)이 XY 평면에 있어서 웨이퍼(12)의 외측으로 되도록 배치하여, 터치 다운한다. 마찬가지로, 제2 프로브군(142b)에 의해 시험하는 경우, 제1 프로브군(141)과 제2 프로브군(142a)이 XY 평면에 있어서 웨이퍼(12)의 외측으로 되도록 배치한다. 이와 같이 함으로써, 각각의 전기 시험에 있어서, DUT에 대응하는 접촉자(14)만이 웨이퍼(12)와 접촉하게 된다.
프로브 카드(16)에 상기한 바와 같은 제2 프로브군(142a, 142b)을 설치함으로써, 측정 횟수를 줄일 수 있다. 즉, 프로브 카드(16)의 터치 다운수를 줄일 수 있어, 측정 시간을 단축할 수 있다. 이 이유에 대해서, 도 6을 이용하여 설명한다. 도 6은, 레이아웃 쇼트 맵이며, 웨이퍼(12)의 디바이스(125)를 모식적으로 도시하는 평면도이다.
원형의 웨이퍼(12)에는, 예를 들어, IC(Integrated Circuit) 칩 등의 디바이스(125)가 복수 설치되어 있다. 도 6에 있어서, 작은 정사각형의 백색 프레임이 디바이스(125)가 되고, 직사각형의 굵은 프레임이 1도의 터치 다운으로 시험하게 되는 레이아웃이 된다. 여기서, 제1 프로브군(141)에 의해 시험하게 되는 레이아웃을 레이아웃(131)을 하고, 제2 프로브군(142a)에 의해 시험하게 되는 레이아웃을 레이아웃(132a)으로 하고, 제2 프로브군(142b)에 의해 시험하게 되는 레이아웃을 레이아웃(132b)으로 한다. 레이아웃(131)은, 도 2 내지 도 5의 프로브 레이아웃(121)과 같이 직사각 형상으로 되어 있다. 레이아웃(132a)은, 도 2 내지 도 5의 프로브 레이아웃(122a)과 같이, -X측일수록 Y방향으로 확장되어 있다. 레이아웃(132b)은, 도 2 내지 도 5의 프로브 레이아웃(122b)과 같이, +X측일수록 Y방향으로 확장되어 있다.
웨이퍼(12) 중앙부에서는, 제1 프로브군(141)에 의해, 8회의 측정이 행해진다. 즉, X방향 및 Y방향으로 위치를 어긋나게 하여 터치 다운을 반복 행한다. 한편, 웨이퍼(12) 단부에서는, 제2 프로브군(142a, 142b)의 각각에 의해, 1회의 측정이 행해진다. 웨이퍼(12)의 +X측의 단부 근방의 디바이스(125)는, 제2 프로브군(142a)에 의해 시험하게 되고, 웨이퍼(12)의 -X측의 단부 근방의 디바이스(125)는, 제2 프로브군(142b)에 의해 시험하게 된다. 이에 의해, 웨이퍼(12)의 +X측 단부의 디바이스(125)의 모두가, 레이아웃(132a)에 포함되고, 웨이퍼(12)의 -X측 단부의 디바이스(125)의 모두가, 레이아웃(132b)에 포함된다. 웨이퍼(12)의 모든 디바이스(125)가, 8개의 레이아웃(132a)과, 1개의 레이아웃(131a)과, 1개의 레이아웃(131b) 중에 포함되게 된다. 따라서, 10회의 쇼트수(터치 다운수)로, 모든 디바이스(125)의 시험이 가능하게 된다.
한편, 제2 프로브군(142a, 142b)이 없는 경우의 비교예를 도 7, 도 8에 도시한다. 비교예에서는, 도 7에 도시하는 바와 같이, 제1 프로브군(141)만 설치되어 있다. 즉, 모든 접촉자(14a)의 선단부 위치가 동일한 높이로 되어 있다. 이 경우, 웨이퍼(12) 단부의 디바이스(125)를 시험하고자 하면, 동시 측정할 수 있는 디바이스수가 한정되어 버린다. 도 8에 도시하는 바와 같이, 웨이퍼(12) 단부에 있어서도, Y방향으로 위치를 바꿔서 터치 다운할 필요가 생기게 되어, 쇼트수가 증가하게 된다. 여기서는, 모든 디바이스(125)를 전기 시험하기 위해, 12쇼트 필요해진다.
이에 대해, 본 실시 형태에 따른 프로브 카드에서는, 도 2 내지 도 5에 도시한 바와 같은 제2 프로브군(142a, 142b)을 갖고 있다. 제2 프로브군(142a, 142b)의 프로브 레이아웃(122a, 122b)은, 제1 프로브군(141)의 프로브 레이아웃(121)보다도 Y방향의 크기가 크게 되어 있다. 따라서, 도 6에 도시하는 바와 같이, X방향의 양단부에 있어서, Y방향으로 위치를 바꿔서 터치 다운할 필요가 없다. 환언하면, 제2 프로브군(142a)은 웨이퍼(12)의 우단부의 디바이스(125)를 1회의 터치 다운으로 시험한다. 제2 프로브군(142b)은, 좌단부의 디바이스(125)를 1회의 터치 다운으로 시험한다. 이에 의해, 쇼트수를 적게 할 수 있어, 시험 시간을 짧게 할 수 있다. 효율적으로 검사할 수 있어, 생산성을 향상시킬 수 있다. 이 예에서는, 쇼트수를 12회로부터 10회로 감소시킬 수 있으므로, 측정 효율을 1.2배로 향상시킬 수 있다.
또한, 제1 프로브군(141)에 의한 시험과, 제2 프로브군(142a, 142b)에 의한 시험을 행하는 순번은 특별히 한정되는 것은 아니다. 즉, 제1 프로브군(141)에 의한 시험을, 제2 프로브군(142a, 142b)에 의한 시험보다도 앞서 행해도 좋고, 혹은, 이후에 행해도 좋다. 나아가서는, 제2 프로브군(142a)에 의한 시험과, 제2 프로브군(142b)에 의한 시험 동안에, 제1 프로브군(141)에 의한 시험을 행해도 좋다.
프로브 카드(16) 내에서, 제1 프로브군(141)을, 제2 프로브군(142a, 142b)과 전기적으로 병렬 접속하도록 해도 좋다. 즉, 프로브 카드(16) 내의 배선으로, 접촉자(14a)와 접촉자(14b)를 접속하여, 신호 등을 병렬로 공급한다. 이렇게 함으로써, 제1 프로브군(141), 제2 프로브군(142a) 및 제2 프로브군(142b)의 각각에 공통의 신호 등을 입출력할 수 있다. 즉, 제1 프로브군(141), 제2 프로브군(142a) 및 제2 프로브군(142b) 중 어느 것을 디바이스(125)와 접촉시킨 경우라도, 각 디바이스(125)에 동일한 신호 등에 의한 시험이 가능하게 된다.
또한, 접촉자(14a)와 접촉자(14b)의 높이가 다르다. 이에 의해, DUT 이외의 개소에서, 웨이퍼(12)와 접촉자(14)가 접촉하는 것을 막을 수 있다. 따라서, 1개의 디바이스(12)에 접촉자(14)가 복수회 접촉하는 것을 막을 수 있다. 디바이스(125)나 접촉자(14)의 손상을 방지할 수 있다. 또한, DUT에 대응하는 프로브군 이외의 프로브군에서는, 접촉자(14)가 웨이퍼(12)에 접촉하고 있지 않으므로, 병렬로 신호 등을 공급한 경우라도, 확실하게 DUT를 시험할 수 있다.
또한, 접촉자(14a)와 접촉자(14b)를 병렬로 접속하지 않아도 좋다. 즉, 접촉자(14a)와 접촉자(14b)에 신호 등을 공급하기 위한 배선을 독립적으로 설치해도 좋다. 이 경우, 릴레이 등의 스위치로, 신호 등의 공급을 제어할 수 있다. 테스터 제어부(28)는, 릴레이를 전환하기 위한 제어 신호를 출력한다.
또한, 제1 프로브군(141)에 의한 시험과, 제2 프로브군(142a, 142b)에 의한 시험에서 다른 OD량을 설정해도 좋다. 제1 프로브군(141)에 의한 시험과 제2 프로브군(142a, 142b)에 의한 시험에서, 각각 최적인 인덱스량이나 OD 드라이브량 등을 설정해 둔다. 제1 프로브군(141)에 의한 시험을 행할 때, 제1 인덱스량에 따른 XY 위치에 프로브 카드(16) 또는 웨이퍼(12)를 이동시킨다. 그리고, 제1 높이까지 척 톱(76)을 상승시켜, 접촉자(14a)를 디바이스(125)에 접촉시킨다. 또한, 제1 OD량만큼 척 톱(76)을 상승시킨 상태에서, 전기 시험을 행한다.
마찬가지로, 제2 프로브군(142a, 142b)에 의한 시험을 행할 때, 제2 인덱스량에 따른 XY 위치에 프로브 카드(16) 또는 웨이퍼(12)를 이동시킨다. 그리고, 제2 높이까지, 척 톱(76)을 상승시켜, 접촉자(14b)를 디바이스(125)에 접촉시킨다. 또한, 제2 OD량만큼을 프로브 카드(16)를 압입한 상태에서, 전기 시험을 행한다. 즉, 제1 프로브군(141)에 의한 시험과, 제2 프로브군(142a, 142b)에 의한 시험에서, 프로브 기판(40)과 웨이퍼(12)의 거리를 변화시킨다. 또한, 개별로 설정된 OD량으로, 접촉자(14)를 오버 드라이브한다. 이와 같이 함으로써, 확실하게 시험할 수 있다. 또한, 제1 프로브군(141)에 의한 시험과, 제2 프로브군(142a, 142b)에 의한 시험에서 OD량을 동일하게 해도 좋다.
(변형예)
다음으로, 프로브 레이아웃의 변형예에 대해서, 도 9를 이용해서 설명한다. 도 9는, 프로브 레이아웃의 변형예를 나타내는 평면도이다. 도 9에 도시하는 변형예에서는, 도 2 내지 도 5의 프로브 레이아웃에 대하여, 프로브 레이아웃(122c) 및 프로브 레이아웃(122d)이 추가된 구성으로 되어 있다. 즉, 프로브 카드(16) 중앙에는, 제1 프로브군(141)에 의한 프로브 레이아웃(121)이 설치되어 있다. 그리고, 그 주위에, 제2 프로브군에 의한 프로브 레이아웃(122a 내지 122d)이 배치되어 있다.
직사각 형상의 프로브 레이아웃(121)의 +Y측에는 프로브 레이아웃(122c)이 배치되고, -Y측에는 프로브 레이아웃(122d)이 배치되어 있다. 즉, 프로브 레이아웃(122c)과 프로브 레이아웃(122d)이, 프로브 레이아웃(121)을 끼우도록, Y방향으로 이격해서 배치되어 있다. Y방향에 있어서의 외측일수록, 프로브 레이아웃(122c), 프로브 레이아웃(122d)의 X방향의 크기가 크게 되어 있다.
프로브 레이아웃(122c)에 대응하는 제2 프로브군이, 웨이퍼(12)의 -Y측 단부의 디바이스(125)를 시험하고, 프로브 레이아웃(122d)에 대응하는 제2 프로브군이, 웨이퍼(12)의 +Y측 단부의 디바이스(125)를 시험한다. 이와 같은 구성으로 함으로써, 보다 쇼트수를 줄이는 것이 가능하게 된다.
다음에, 접촉자(14a)와 접촉자(14b)의 제조 방법에 대해서, 도 10을 이용해서 설명한다. 도 10은, 접촉자(14a)와 접촉자(14b)의 제조 방법을 설명하기 위한 단면도이다. 예를 들어, 도금층 및 희생층을 적층해 감으로써, 접촉자(14a)와 접촉자(14b)를 제조하고 있다. 여기서는, 기판(420) 상에 도금층(422) 및 희생층(421)을 13층(L1 내지 L13)만 적층한 구성을 도시하고 있다. 즉, 기판(420) 상에 L1 내지 L13의 순번대로, 도금층(422) 및 희생층(421)을 쌓아 올려서 형성해 간다. 그리고, 희생층(421)을 제거함으로써, 접촉자(14a, 14b)가 형성된다.
접촉자(14a), 접촉자(14b)는 캔틸레버(cantilever)식의 프로브이다. 접촉자(14a)는 선단부(411)와, 아암(arm)부(412)와, 기초부(413)를 구비하고 있다. 접촉자(14b)는 선단부(401)와, 아암부(402)와, 기초부(403)를 구비하고 있다. 선단부(401, 411)는 디바이스(125)의 패드와 접촉한다. 기초부(403, 413)는 프로브 기판(40)의 랜드에 고정된다. 선단부(401, 411)와 기초부(403, 413)와 접속하는 아암부(402, 412)는, 평행한 2매의 판 스프링 구조를 갖고 있다. 오버 드라이브에 의해 아암부(402, 412)가 변형된다.
여기서, 선단부(401)와 선단부(411)에서, 높이가 다르게 형성되어 있다. 그로 인해, 기초부(413)의 두께가, 기초부(403)보다도 두껍게 되어 있다. 여기서는, 기초부(413)가 L13 내지 L8에 의해 형성되고, 기초부(403)가 L13 내지 L10에 의해 형성할 수 있다. 이렇게 함으로써, 접촉자(14a)와 접촉자(14b)의 높이를 바꿀 수 있다. 예를 들어, 접촉자(14a)와 접촉자(14b)의 선단부 위치의 높이의 차가 200㎛로 하면, 각 층이 100㎛의 두께로 할 수 있다.
또한, 기초부(403)의 두께만큼, 아암부(402)의 클리어런스(clearance)를 확보할 수 있다. 즉, 소정의 OD량만큼이 접촉자(14b)가 변형되었다고 해도, 클리어런스를 확보할 수 있다. 따라서, 오버 드라이브에 의한 접촉자(14b)의 손상을 방지할 수 있다. 또한, 아암부(402)로부터 선단부(401)까지의 구성이, 아암부(412)로부터 선단부(401)까지의 구성과 동일하게 할 수 있다.
이와 같이, 높이가 다른 2개의 접촉자(14a, 14b)를 형성하는 경우, L12와 L13의 2층을 추가할 필요가 있다. 이 2층 추가에 의한 프로브 카드의 제조 코스트의 증가는 약간 수% 정도이다. 따라서, 본 실시 형태에 따른 프로브 카드(16)를 이용해서 시험함으로써, 생산성을 향상시킬 수 있다.
10 : 시험 장치
12 : 웨이퍼
14 : 접촉자
16 : 프로브 카드
40 : 프로브 기판
76 : 척 톱
121 : 프로브 레이아웃
122a 내지 122d : 프로브 레이아웃
125 : 디바이스
131 : 레이아웃
132a, 132b : 레이아웃
141 : 제1 프로브군
142a : 제2 프로브군
142b : 제2 프로브군
401, 411 : 선단부
402, 412 : 아암부
403, 413 : 기초부
421 : 희생층
422 : 도금층

Claims (6)

  1. 복수의 디바이스를 갖는 웨이퍼를 검사하기 위한 프로브 카드로서,
    기판과,
    상기 기판에 배열된 복수의 제1 프로브를 갖는 제1 프로브군과,
    상기 제1 프로브의 선단부 위치보다도 선단부 위치가 상기 기판측에 있는 복수의 제2 프로브를 갖고, 상기 기판의 평면시(平面視)에 있어서 상기 제1 프로브군을 끼우도록 이격해서 배치된 제2 프로브군
    을 구비한 프로브 카드.
  2. 제1항에 있어서,
    상기 제2 프로브군이 상기 제1 프로브군을 끼우는 제1 방향에 있어서 상기 기판 단부로 갈수록, 상기 제1 방향과 직교하는 제2 방향에 있어서, 상기 제2 프로브군의 레이아웃이 크게 되어 있는 프로브 카드.
  3. 제1항 또는 제2항에 있어서,
    상기 제1 프로브와 상기 제2 프로브의 선단부 위치의 높이의 차가, 상기 제1 프로브가 상기 디바이스를 검사할 때의 오버 드라이브량보다도 큰 프로브 카드.
  4. 제1항 또는 제2항에 있어서,
    상기 제1 프로브군이 상기 웨이퍼의 중앙부에 배치된 상기 디바이스를 검사하고,
    상기 제2 프로브군이 상기 웨이퍼의 단부에 배치된 디바이스를 검사하는 프로브 카드.
  5. 제1항 또는 제2항에 기재된 프로브 카드와,
    웨이퍼가 재치되는 스테이지와,
    상기 프로브 카드와 상기 스테이지와의 상대적인 위치를 변화시켜, 반복하여 터치 다운을 행하는 제어부
    를 구비한 검사 장치.
  6. 제1항 또는 제2항에 기재된 프로브 카드를 이용해서 웨이퍼를 검사하는 검사 방법으로서,
    반복하여 터치 다운을 행하는 것에 있어서, 상기 웨이퍼의 중앙부의 디바이스를 상기 제1 프로브군에 의해 검사하고, 상기 웨이퍼의 단부의 디바이스를 상기 제2 프로브군에 의해 검사하고,
    상기 제1 프로브군에 의한 검사와, 상기 제2 프로브군에 의한 검사에서, 상기 웨이퍼와 기판과의 거리를 변화시키는 검사 방법.
KR1020130153967A 2012-12-17 2013-12-11 프로브 카드, 검사 장치 및 검사 방법 KR101559984B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2012-274412 2012-12-17
JP2012274412A JP6195709B2 (ja) 2012-12-17 2012-12-17 プローブカード、検査装置、及び検査方法

Publications (2)

Publication Number Publication Date
KR20140078549A true KR20140078549A (ko) 2014-06-25
KR101559984B1 KR101559984B1 (ko) 2015-10-13

Family

ID=51130130

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130153967A KR101559984B1 (ko) 2012-12-17 2013-12-11 프로브 카드, 검사 장치 및 검사 방법

Country Status (3)

Country Link
JP (1) JP6195709B2 (ko)
KR (1) KR101559984B1 (ko)
TW (1) TWI484192B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190091758A (ko) * 2018-01-29 2019-08-07 에스케이하이닉스 주식회사 테스트 장치 및 이를 이용한 웨이퍼 테스트 방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI626446B (zh) * 2017-01-13 2018-06-11 崇碁科技股份有限公司 晶片燒錄測試設備及方法
TWI679433B (zh) * 2018-07-20 2019-12-11 均豪精密工業股份有限公司 檢測系統、探針裝置及面板檢測方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH067067U (ja) * 1992-07-03 1994-01-28 株式会社東芝 プローブカード
TWI230796B (en) * 2002-11-19 2005-04-11 Nhk Spring Co Ltd Electric probe system
US7285968B2 (en) * 2005-04-19 2007-10-23 Formfactor, Inc. Apparatus and method for managing thermally induced motion of a probe card assembly
JP4695447B2 (ja) 2005-06-23 2011-06-08 株式会社日本マイクロニクス プローブ組立体およびこれを用いた電気的接続装置
US7843202B2 (en) * 2005-12-21 2010-11-30 Formfactor, Inc. Apparatus for testing devices
TWI317813B (en) * 2007-01-09 2009-12-01 King Yuan Electronics Co Ltd Probe card assembly with zif connectors, method of assembling, wafer testing system and wafer testing method introduced by the same
KR100897982B1 (ko) 2007-09-27 2009-05-18 주식회사 동부하이텍 프로브카드 니들과 패드간의 미스 얼라인 방지 패턴 및 그방법
TW200938848A (en) * 2008-03-03 2009-09-16 Mjc Probe Inc Probe card
WO2009131100A1 (ja) * 2008-04-21 2009-10-29 日本発條株式会社 プローブカード
JP2010175507A (ja) * 2009-02-02 2010-08-12 Micronics Japan Co Ltd 電気的接続装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190091758A (ko) * 2018-01-29 2019-08-07 에스케이하이닉스 주식회사 테스트 장치 및 이를 이용한 웨이퍼 테스트 방법

Also Published As

Publication number Publication date
JP2014119340A (ja) 2014-06-30
TWI484192B (zh) 2015-05-11
JP6195709B2 (ja) 2017-09-13
TW201432269A (zh) 2014-08-16
KR101559984B1 (ko) 2015-10-13

Similar Documents

Publication Publication Date Title
JP5396112B2 (ja) プローブカード
US8159245B2 (en) Holding member for inspection, inspection device and inspecting method
JP6520356B2 (ja) 検査装置および検査方法
JP2016524137A (ja) 電子デバイスを試験するためのプローブカードアセンブリ
JP2009526992A (ja) スペーストランスフォーマと前記スペーストランスフォーマの製造方法及び前記スペーストランスフォーマを有するプローブカード
US20210102974A1 (en) Hybrid probe card for testing component mounted wafer
KR20110005713A (ko) 시험 시스템 및 시험용 기판 유닛
KR101559984B1 (ko) 프로브 카드, 검사 장치 및 검사 방법
KR100847508B1 (ko) 니들 및 이를 구비한 프로브 카드
KR20150093046A (ko) 웨이퍼 테스트 장치
KR100787829B1 (ko) 프로브 카드 테스트 장치 및 테스트 방법
US7535239B1 (en) Probe card configured for interchangeable heads
JP6721302B2 (ja) 両面回路基板の検査装置
KR101120405B1 (ko) 프로브 블록 조립체
KR20100069300A (ko) 프로브 카드와, 이를 이용한 반도체 디바이스 테스트 장치 및 방법
KR101199016B1 (ko) 엘이디 검사용 프로브 카드
JP2012127731A (ja) 電気的接続装置及びその製造方法
KR101322265B1 (ko) 검사 탐침 장치
KR101227547B1 (ko) 프로브 카드
JP4817830B2 (ja) プローバ、プローブ接触方法及びそのためのプログラム
JP4264310B2 (ja) 基板検査装置
JP7199675B1 (ja) プローブカードの検査装置
KR200339978Y1 (ko) 프로브 가이드 조립체
JPH06308155A (ja) プローブ装置
JP2017204532A (ja) プローブカード、ウェハ検査装置および測定方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180807

Year of fee payment: 6