KR20110110779A - 왜곡 보상 회로 및 무선 기지국 - Google Patents
왜곡 보상 회로 및 무선 기지국 Download PDFInfo
- Publication number
- KR20110110779A KR20110110779A KR1020117017362A KR20117017362A KR20110110779A KR 20110110779 A KR20110110779 A KR 20110110779A KR 1020117017362 A KR1020117017362 A KR 1020117017362A KR 20117017362 A KR20117017362 A KR 20117017362A KR 20110110779 A KR20110110779 A KR 20110110779A
- Authority
- KR
- South Korea
- Prior art keywords
- inverse model
- input signal
- inverse
- model
- input
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
- H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/02—Transmitters
- H04B1/04—Circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/02—Transmitters
- H04B1/04—Circuits
- H04B1/0475—Circuits with means for limiting noise, interference or distortion
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/02—Transmitters
- H04B1/04—Circuits
- H04B2001/0408—Circuits with power amplifiers
- H04B2001/0425—Circuits with power amplifiers with linearisation using predistortion
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Amplifiers (AREA)
Abstract
최대값을 가진 입력 신호의 출현 빈도가 낮은 상황에서도 모델을 갱신함으로써, 고정밀도의 왜곡 보상을 실현할 수 있는 왜곡 보상 회로를 제공한다. DPD 처리부(2)는, HPA(6)에의 입력 신호 S1와 HPA(6)로부터의 출력 신호 S10에 기초하여, HPA(6)의 입출력 특성을 나타내는 모델에 대한 역모델을 추정하는 역모델 추정부(22)와, 역모델을 입력 신호 S1에 부가함으로써 입출력 특성의 왜곡을 보상하는 왜곡 보상부(26)와, 샘플링 직전의 정해진 시간 내에서의 신호 S2 및 S10를 샘플링하여 그 신호 S2 및 S10을 역모델 추정부(22)에 입력하는 샘플링 회로(20)를 포함한다. 역모델 추정부(22)는, 입력 신호 S1이 취할 수 있는 최대값이, 샘플링 회로(20)에 의해 샘플링된 범위 내에 포함되는지 여부에 상관없이, 샘플링 회로(20)로부터 입력된 신호 S2 및 S10에 기초하여 역모델을 갱신한다.
Description
본 발명은 왜곡 보상 회로 및 이를 포함한 무선 기지국에 관한 것이다.
휴대전화 등을 이용한 통신 시스템의 무선 기지국에서는, 송신 신호를 증폭하여 출력하는 고출력 증폭기(HPA: High Power Amplifier)가, 송신 처리부 안에 실장된다. 일반적으로 HPA는, 증폭 효율을 우선시하기 때문에, 입출력 특성의 선형성이 낮다. 즉 HPA에서는, 그 입력 신호와 출력 신호 사이의 입출력 특성이, 비선형의 왜곡 특성을 나타낸다. 따라서, 이러한 입출력 특성을 갖는 HPA를 이용하여 입력 신호를 증폭하면, 왜곡으로 인해, 원하는 출력 신호를 얻지 못할 수도 있다. 이러한 왜곡을 보상하는 왜곡 보상 방법의 하나로서, 이하의 비특허문헌 1에는, 증폭기의 입출력 특성을 나타내는 모델을 추정하고, 그 모델과는 반대의 특성을 가지는 역모델을 디지털 신호 처리에 의해 생성한 후, 증폭기에 대한 입력 신호(아날로그 신호로 변환하기 전의 디지털 신호)에 그 역모델을 부가하는 것에 의해, 증폭기의 입출력 특성에서의 왜곡을 보상하는 방법(소위 DPD: Digital Pre-Distortion)이 제안되어 있다. 또한, 비특허문헌 2 및 3에는, 고효율 증폭 기술이 제안되어 있다.
Lei Ding, "Digital predistortion of Power Amplifiers for Wireless Applications", Georgia Institute of Technology, March 2004.
Donald F. Kimball, et al., "High-Efficiency Envelope-Tracking W-CDMA Base-Station Amplifier Using GaN HFETs", IEEE Transactions on Microwave Theory and Techniques, Vol.54, NO.11, November 2006.
Feipeng Wang, et al., "Design of Wide-Bandwidth Envelope-Tracking Power Amplifiers for OFDM Applications", IEEE Transactions on Microwave Theory and Techniques, Vol.53, NO.4, April 2005.
HPA의 입출력 특성은 온도 변화 등에 의해 변동한다. 따라서, 고정밀도의 왜곡 보상을 실현하기 위해서는, 역모델을 항상 최신의 것으로 갱신해야 한다. 입력 신호의 전체 범위를 커버하는 역모델을 정확히 생성하기 위해서는, 최대값(피크값)을 포함하는 입력 신호 및 그것에 대응하는 출력 신호가 필요해진다. 그러나, 최대값을 가진 입력 신호는 항상 통신 신호에 포함되지는 않고, 통신 데이터량이 적은 상황(심야 시간대 등)에서는, 덜 빈번하게 나타난다. 따라서, 최대값을 가진 입력 신호가 도달한 이후에 항상 역모델을 갱신하는 경우에는, 통신 데이터량이 적은 상황에서 역모델의 갱신 빈도가 저하되기 때문에, 고정밀도의 왜곡 보상을 수행하기가 어려워진다. 또한 통신 데이터량이 적은 상황에서 모델이 갱신되는 경우에, 갱신 이후의 모델은 입력 신호의 전체 범위를 커버하지 못하는 상황도 생길 수 있다. 따라서, 갱신 이후의 모델에 의해 커버되어 있지 않은 범위의 입력 신호가 그 후에 입력된 경우에는, 고정밀도로 왜곡 보상을 수행할 수 없다.
따라서, 본 발명의 목적은, 최대값의 입력 신호의 출현 빈도가 낮은 상황에서도 적절한 역모델을 사용하여 고정밀도의 왜곡 보상을 실현할 수 있는 왜곡 보상 회로, 및 이를 포함한 무선 기지국을 제공하는 겻이다.
본 발명의 제1 양태에 따른 왜곡 보상 회로는, 증폭기에 입력되는 입력 신호와 상기 증폭기로부터 출력되는 출력 신호에 기초하여, 상기 증폭기의 입출력 특성을 나타내는 모델에 대한 역모델을 추정하는 추정부를 포함한다. 왜곡 보상부는 상기 역모델을 이용하여 입출력 특성의 왜곡을 보상한다. 샘플링부는 샘플링 직전에 미리 정해진 시간 내에서 입력 신호 및 출력 신호를 샘플링하여, 상기 입력 신호 및 출력 신호를 추정부로 출력한다. 상기 추정부는, 상기 입력 신호가 취할 수 있는 피크값이 상기 샘플링부에 의해 샘플링된 범위 내에 포함되어 있는지의 여부에 상관없이, 상기 샘플링부로부터 출력된 상기 입력 신호 및 상기 출력 신호에 기초하여 역모델을 갱신한다.
제1 양태에 따른 왜곡 보상 회로에 있어서, 추정부는, 입력 신호가 취할 수 있는 피크값이, 샘플링부에 의해 샘플링된 범위 내에 포함되어 있는지의 여부에 상관없이, 샘플링부로부터 출력된 입력 신호 및 출력 신호에 기초하여 역모델을 갱신한다. 따라서, 추정부는 피크값을 가진 입력 신호의 출현 빈도가 낮은 상황에서도 역모델을 갱신할 수 있다. 이에 의해 왜곡 보상부에서 고정밀도의 왜곡 보상을 실현할 수 있다.
본 발명의 제2 양태에 따른 왜곡 보상 회로는, 제1 양태에 따른 왜곡 보상 회로에서 특히, 상기 추정부는, 상기 샘플링부에 의해 샘플링된 범위 내에서의 상기 입력 신호의 최대값이, 정해진 임계값 이상인 것을 조건으로 하여, 상기 역모델을 갱신하는 것을 특징으로 한다.
제2 양태에 따른 왜곡 보상 회로에 있어서, 추정부는, 샘플링부에 의해 샘플링된 범위 내에서의 입력 신호의 최대값이, 정해진 임계값 이상인 것을 조건으로 하여, 역모델을 갱신한다. 따라서, 샘플링된 범위 내에 포함되는 입력 신호의 신호 레벨이 정해진 임계값 미만인 경우에, 역모델은 갱신되지 않는다. 이에 의해 역모델에 의해 커버되는 입력 신호의 범위가 매우 작아지는 것을 방지할 수 있다.
본 발명의 제3 양태에 따른 왜곡 보상 회로는, 제1 양태에 따른 왜곡 보상 회로에서 특히, 현재의 역모델에서의 상기 입력 신호의 최대값에 따라 복수의 임계값이 설정되어 있고, 상기 추정부는, 상기 샘플링부에 의해 샘플링된 범위 내에서의 상기 입력 신호의 최대값이, 상기 복수의 임계값에 의해 결정되는 현재의 갱신 영역 내의 값인 경우에, 상기 역모델을 갱신하는 것을 특징한다.
제3 양태에 따른 왜곡 보상 회로에 있어서, 복수의 임계값은, 현재의 역모델에서의 입력 신호의 최대값에 따라 미리 설정되어 있다. 이에 의해 역모델에 의해 커버되는 입력 신호의 범위가 급격히 작아지는 것을 방지할 수 있다.
본 발명의 제4 양태에 따른 왜곡 보상 회로는, 제1 양태에 따른 왜곡 보상 회로에서 특히, 상기 샘플링부에 의해 샘플링된 범위 내의 상기 입력 신호의 최대값에 기초하여, 상기 추정부에 의해 갱신된 역모델을 사용하는지의 여부를 판정하는 판정부를 더 포함하는 것을 특징으로 한다.
제4 양태에 따른 왜곡 보상 회로에 있어서, 판정부는, 샘플링된 범위 내의 입력 신호의 최대값에 기초하여, 상기 추정부에 의해 갱신된 역모델을 사용하는지의 여부를 판정한다. 이에 의해 어떤 주어진 시간에서 보다 적절한 역모델을 선택하여 사용할 수 있다.
본 발명의 제5 양태에 따른 왜곡 보상 회로는, 제1 양태 내지 제4 양태 중 어느 하나의 양태에 따른 왜곡 보상 회로에서 특히, 샘플링 시작 직전의 정해진 기간 내에서의 상기 입력 신호의 평균값에 기초하여, 상기 입력 신호의 예측 최대값을 설정하는 설정부를 더 포함한다. 상기 샘플링부가 샘플링을 시작한 이후, 적어도 상기 예측 최대값을 가지는 입력 신호가 검출되면, 상기 샘플링부는 상기 정해진 시간이 경과하는 것을 대기하지 않고, 샘플링을 종료한다.
제5 양태에 따른 왜곡 보상 회로에 있어서, 설정부는 입력 신호의 예측 최대값을 설정한다. 샘플링부가 샘플링을 시작한 이후, 적어도 예측 최대값을 가지는 입력 신호가 검출되면, 샘플링부는 샘플링을 종료한다. 이에 의해 샘플링 기간을 단축시킬 수 있고, 예측 최대값을 가지는 입력 신호를 취득할 수 있음을 보장한다. 따라서, 예측 최대값 이하의 범위를 커버하는 역모델을 생성하는 것을 보장한다.
본 발명의 제6 양태에 따른 왜곡 보상 회로는, 증폭기에 입력되는 입력 신호와 상기 증폭기로부터 출력되는 출력 신호에 기초하여, 상기 증폭기의 입출력 특성을 나타내는 모델에 대한 역모델을 추정하는 추정부를 포함한다. 왜곡 보상부는 상기 역모델을 이용하여 상기 입출력 특성의 왜곡을 보상한다. 기억부는 커버된 범위의 상한값이 상이한 복수의 역모델을 기억한다. 상기 왜곡 보상부에 의해 수신되는 입력 신호의 신호 레벨이 상기 복수의 역모델 중 하나의 역모델에 의해 커버되어 있지 않지만 상기 복수의 역모델 중 다른 하나의 역모델에 의해 커버되어 있는 경우, 상기 왜곡 보상부는, 상기 왜곡 보상부에 의해 수신된 입력 신호를 상기 다른 하나의 역모델에 기초하여 보정한다.
제6 양태에 따른 왜곡 보상 회로에 있어서, 최대값을 가지는 입력 신호의 출현 빈도가 낮은 상황에서, 입력 신호의 신호 레벨이 최신의 역모델에 의해 커버되어 있지 않은 경우라도, 왜곡 보상부는, 기억부에 기억되어 있는 복수의 역모델 중, 그 신호 레벨을 커버하는 다른 역모델에 기초하여 그 입력 신호를 보정한다. 따라서, 최대값을 가지는 입력 신호의 출현 빈도가 낮은 상황에서 역모델이 갱신되는 경우에도, 가능한 한 고정밀도의 왜곡 보상이 실현된다.
본 발명의 제7 양태에 따른 왜곡 보상 회로는, 제6 양태에 따른 왜곡 보상 회로에서 특히, 상기 기억부에 기억되는 상기 복수의 역모델 중 하나의 역모델을 선택하는 판정부를 더 포함한다. 상기 왜곡 보상부에 의해 수신되는 입력 신호의 신호 레벨이 상기 복수의 역모델 중 2 이상의 역모델에 의해 커버되어 있는 경우, 상기 판정부는, 상기 2 이상의 역모델 중 최신의 역모델을 선택하고, 상기 왜곡 보상부는, 상기 왜곡 보상부에 의해 수신된 입력 신호를 상기 최신의 역모델을 이용하여 보정한다.
제7 양태에 따른 왜곡 보상 회로에 있어서, 입력 신호의 신호 레벨을 커버하는 역모델로서 2 이상의 역모델이 기억부 내에 존재하는 경우에, 왜곡 보상부는, 상기 2 이상의 역모델 중 최신의 역모델에 기초하여 그 입력 신호를 보정한다. 이에 의해 고정밀도의 왜곡 보상을 실현한다.
본 발명의 제8 양태에 따른 왜곡 보상 회로는, 제7 양태에 따른 왜곡 보상 회로에서 특히, 상기 추정부는, 상기 복수의 역모델 각각의 커버된 범위의 상한값에 관한 정보를 상기 판정부에 제공하는 것을 특징으로 한다. 상기 판정부는, 상기 정보에 기초하여 상기 최신의 역모델을 선택한다.
제8 양태에 따른 왜곡 보상 회로에 있어서, 최신의 역모델을 그 커버된 범위의 상한값까지 이용할 수 있다. 따라서, 고정밀도의 왜곡 보상이 실현된다.
본 발명의 제9 양태에 따른 왜곡 보상 회로는, 제7 양태에 따른 왜곡 보상 회로에서 특히, 상기 왜곡 보상부에 의해 수신되는 입력 신호가 취할 수 있는 신호 레벨의 전체 영역을 복수의 부분 영역으로 분할하기 위한 복수의 임계값이 설정되어 있는 것을 특징으로 한다. 상기 판정부는, 상기 복수의 임계값 중 각각의 역모델이 커버하는 최대의 임계값에 관한 정보에 기초하여, 상기 최신의 역모델을 상기 부분 영역의 단위로 선택한다.
제9 양태에 따른 왜곡 보상 회로에 있어서, 각 모델의 커버된 범위의 상한값에 관한 정보를 추정부에 제공할 필요가 없다. 이에 의해 추정부에 송신된 데이터량을 감소시킬 수 있다.
본 발명의 제10 양태에 따른 왜곡 보상 회로는, 제6 양태 내지 제9 양태 중 어느 하나의 양태에 따른 왜곡 보상 회로에서 특히, 상기 기억부에 새로운 역모델이 기억된 경우, 상기 기억부에 기억되어 있는 상기 복수의 역모델 중, 상기 커버된 범위의 상한값이 상기 새로운 역모델의 상한값보다 작은 역모델은, 상기 기억부로부터 삭제되는 것을 특징으로 한다.
제10 양태에 따른 왜곡 보상 회로에 있어서, 새로운 역모델의 생성으로 인해 이용 가치가 없어진 오래된 역모델을 기억부로부터 삭제한다. 이에 의해 기억부에 방대한 양의 데이터가 기억되는 것을 방지할 수 있다.
본 발명의 제11 양태에 따른 무선 기지국은, 증폭기와, 상기 증폭기에 전기적으로 접속되는 왜곡 보상 회로를 포함한다. 상기 왜곡 보상 회로는, 상기 증폭기에 입력되는 입력 신호와 상기 증폭기로부터 출력되는 출력 신호에 기초하여, 상기 증폭기의 입출력 특성을 나타내는 모델에 대한 역모델을 추정하는 추정부를 포함한다. 왜곡 보상부는 상기 역모델을 이용하여 상기 입출력 특성의 왜곡을 보상한다. 샘플링부는 샘플링 직전의 정해진 시간 내에서의 상기 입력 신호 및 상기 출력 신호를 샘플링하여 그 입력 신호 및 출력 신호를 상기 추정부에 출력한다. 상기 추정부는, 상기 입력 신호가 취할 수 있는 피크값이, 상기 샘플링부에 의해 샘플링된 범위 내에 포함되어 있는지의 여부에 상관없이, 상기 샘플링부로부터 출력된 상기 입력 신호 및 상기 출력 신호에 기초하여 상기 역모델을 갱신한다.
제11 양태에 따른 무선 기지국에 있어서, 왜곡 보상 회로는 증폭기의 입출력 특성의 왜곡을 적절히 보상한다. 따라서, 원하는 송신 신호를 무선 기지국으로부터 송신할 수 있다.
본 발명의 제12 양태에 따른 무선 기지국은, 증폭기와, 상기 증폭기에 전기적으로 접속되는 왜곡 보상 회로를 포함한다. 상기 왜곡 보상 회로는, 상기 증폭기에 입력되는 입력 신호와 상기 증폭기로부터 출력되는 출력 신호에 기초하여, 상기 증폭기의 입출력 특성을 나타내는 모델에 대한 역모델을 추정하는 추정부를 포함한다. 왜곡 보상부는, 상기 역모델을 이용하여 상기 입출력 특성의 왜곡을 보상한다. 기억부는 커버된 범위의 상한값이 상이한 복수의 역모델을 기억한다. 상기 왜곡 보상부에 의해 수신되는 입력 신호의 신호 레벨이 상기 복수의 역모델 중 하나의 역모델에 의해 커버되어 있지 않지만 상기 복수의 역모델 중 다른 하나의 역모델에 의해 커버되어 있는 경우, 상기 왜곡 보상부는, 상기 왜곡 보상부에 의해 수신된 입력 신호를 상기 다른 하나의 역모델에 기초하여 보정한다.
제12 양태에 따른 무선 기지국에 있어서, 왜곡 보상 회로는 증폭기의 입출력 특성의 왜곡을 적절히 보상한다. 따라서, 원하는 송신 신호를 무선 기지국으로부터 송신할 수 있다.
본 발명은, 최대값을 가진 입력 신호의 출현 빈도가 낮은 상황에서도 고정밀도의 왜곡 보상을 실현한다.
도 1은 본 발명의 일 실시형태에 따른 무선 기지국의 일부를 나타내는 블록도이다.
도 2는 DPD 처리부의 제1 예를 나타내는 블록도이다.
도 3은 순서대로 갱신된 복수 모델의 일례를 나타내는 그래프이다.
도 4는 왜곡 보상부에 의한 역모델의 선택에 대한 그래프이다.
도 5는 DPD 처리부의 제2 예를 나타내는 블록도이다.
도 6은 도 3에 대응하여 복수 모델의 일례를 나타내는 그래프이다.
도 7은 도 3에 대응하여 복수 모델의 다른 예를 나타내는 그래프이다.
도 8은 도 7에 대응하여 왜곡 보상부에 의한 역모델의 선택에 대한 그래프이다.
도 9는 DPD 처리부의 제3 예를 나타내는 블록도이다.
도 2는 DPD 처리부의 제1 예를 나타내는 블록도이다.
도 3은 순서대로 갱신된 복수 모델의 일례를 나타내는 그래프이다.
도 4는 왜곡 보상부에 의한 역모델의 선택에 대한 그래프이다.
도 5는 DPD 처리부의 제2 예를 나타내는 블록도이다.
도 6은 도 3에 대응하여 복수 모델의 일례를 나타내는 그래프이다.
도 7은 도 3에 대응하여 복수 모델의 다른 예를 나타내는 그래프이다.
도 8은 도 7에 대응하여 왜곡 보상부에 의한 역모델의 선택에 대한 그래프이다.
도 9는 DPD 처리부의 제3 예를 나타내는 블록도이다.
이하, 본 발명의 일 실시형태를 도면을 참조하여 상세히 설명한다. 도면 전반에 걸쳐서 대응하는 구성요소와 동일한 구성요소에는 유사 또는 동일한 참조 부호가 부여된다.
도 1은 본 발명의 일 실시형태에 따른 무선 기지국(1)의 일부를 도시하는 블록도이다. 도 1의 접속 관계로 도시하는 바와 같이, 무선 기지국(1)은, DPD(Digital Pre-Distortion) 처리부(2), DAC(Digital-to-Analog Converter)(3), LPF(Low Pass Filter)(4), 주파수 변환부(5), HPA(High Power Amplifier)(6), 커플러(7), 안테나(8), 주파수 변환부(9), LPF(10), 및 ADC(Analog-to-Digital Converter)(11)를 포함한다.
DPD 처리부(2)는, 디지털 신호인 입력 신호 S1을 보정하여, 신호 S2를 출력한다. DPD 처리부(2)에 의해 수행되는 보정 내용에 대해서는 후술한다. DAC(3)는, 디지털 신호인 신호 S2를 아날로그 신호 S3으로 변환하여 출력한다. LPF(4)는 신호 S3에 대하여 로우 패스 필터 처리를 수행하여, 신호 S4를 출력한다. 주파수 변환부(5)는 베이스 밴드 신호 S4를 고주파 신호 S5로 주파수 변환하여 그 신호 S5를 출력한다. HPA(6)는 신호 S5를 증폭하여, 신호 S6을 출력한다. 신호 S6은 안테나(8)로부터 송신된다.
HPA(6)로부터 안테나(8)를 향하는 신호 S6의 일부는, 커플러(7)에 의해 신호 S7로서 추출된다. 주파수 변환부(9)는, 고주파 신호 S7을 베이스 밴드 신호 S8로 주파수 변환하여 그 베이스 밴드 신호 S8을 출력한다. LPF(10)는 신호 S8에 대하여 로우 패스 필터 처리를 수행하여, 신호 S9를 출력한다. ADC(11)는 아날로그 신호 S9를 디지털 신호 S10으로 변환하여 그 신호 S10을 출력한다. 신호 S10은 DPD 처리부(2)에 입력된다.
도 2는 DPD 처리부(2)의 제1 예를 도시하는 블록도이다. 도 2 접속 관계로 도시하는 바와 같이, DPD 처리부(2)는 샘플링 회로(20), 검출부(21), 역모델 추정부(22), 상한값 기억부(23), 계수 기억부(24), 판정부(25), 및 왜곡 보상부(26)를 포함한다.
샘플링 회로(20)는 왜곡 보상부(26)로부터 신호 S2를 수신하고, ADC(11)로부터 신호 S10를 수신한다. 샘플링 회로(20)는, 샘플링 직전의 정해진 시간(이하 "샘플링 시간"으로 지칭함) 내에서의 신호 S2 및 S10를 샘플링하여, 이들 신호 S2 및 S10을 역모델 추정부(22)에 입력한다. 역모델 추정부(22)는 신호 S2 및 S10에 기초하여, HPA(6)의 입출력 특성을 나타내는 모델을 추정하고, 추정된 모델의 역모델을 n차 멱급수(여기서, n은 자연수)의 다항식의 형태로 표현하기 위한 각 차수의 계수(즉, 역모델의 계수 세트)를 산출한다. 모델에서의 비선형의 왜곡을 보상하기 위하여, 역모델에서는 모델의 왜곡 특성이 반전된다.
또한, 검출부(21)는 샘플링 시간 내에서의 입력 신호 S1의 최대 레벨(예컨대, 최대 전력값)을 검출하고, 그 최대 전력값에 관한 데이터 S21을 샘플링 회로(20)에 보낸다. 데이터 S21은 샘플링 회로(20)로부터 역모델 추정부(22)에 입력되고, 전술한 바와 같이 얻어진 역 모델의 계수와 연관된다. 데이터 S21에 의해 제공되는 최대 전력값은, 연관된 역모델에 의해 커버되는 범위의 상한값을 나타낸다.
역모델의 계수 세트에 관한 데이터 S22는, 역모델 추정부(22)로부터 계수 기억부(24)에 입력되고, 계수 기억부(24) 내에 기억된다. 즉, 계수 기억부(24) 내에 역모델이 기억된다. 또한, 그 역모델과 연관되는 최대 전력값에 관한 데이터 S21은, 역모델 추정부(22)로부터 상한값 기억부(23)에 입력되고, 상한값 기억부(23) 내에 기억된다.
왜곡 보상부(26)는 입력 신호 S1 및 계수 기억부(24)로부터 계수 세트에 관한 데이터 S24를 수신한다. 왜곡 보상부(26)는 데이터 S24에 의해 제공되는 계수 세트(역모델)에 기초하여 입력 신호 S1을 보정한다. 이에 의해, 입력 신호 S1에 대하여 적절한 왜곡 보상을 수행함으로써 얻어진 신호 S2가, 왜곡 보상부(26)로부터 출력된다.
HPA(6)의 입출력 특성은 온도 등이 변화함에 따라서 변동한다. 따라서, 고정밀도의 왜곡 보상을 실현하기 위해서는, 역모델 추정부(22)는 모델 및 역모델을 항상 최신의 것으로 갱신해야 한다.
도 3은 순서대로 갱신된 복수의 모델 K0∼K2의 일례를 나타내는 그래프이다. 횡축은 입력 신호 S1의 신호 레벨(예컨대, 전력값)을 나타내고, 종축은 출력 신호(신호 S10)의 신호 레벨(예컨대, 전력값)을 나타낸다. 모델 K0는 통신 데이터량이 많은 상황에서 역모델 추정부(22)에 의해 추정되며, 커버된 범위의 상한값 Pm0는, 입력 신호 S1의 신호 레벨이 취할 수 있는 최대값(피크값)에 일치한다. 따라서, 모델 K0을 이용함으로써, 역모델 추정부(22)는, 입력 신호 S1의 전체 범위를 커버하는 역모델을 생성할 수 있다. 상한값 Pm0을 나타내는 데이터 S21은, 모델 K0의 역모델과 연관되며, 상한값 기억부(23) 내에 기억된다.
모델 K0를 갱신함으로써 얻어진 모델 K1은, 통신 데이터량이 비교적 적은 상황에서 역모델 추정부(22)에 의해 추정되며, 모델 K1의 커버된 범위의 상한값 Pm1은, 모델 K0의 최대값 Pm0보다 작다. 따라서, 모델 K1로부터 생성된 역모델을 이용하는 경우, 왜곡 보상부(26)는, 상한값 Pm1을 초과하는 신호 레벨을 가지는 입력 신호 S1에 대한 왜곡 보상을 수행할 수 없다. 그러나, 상한값 Pm1 이하의 범위에서는, 모델 K0보다 새로운 입출력 특성을 모델 K1에 의해 표현할 수 있다. 따라서, 고정밀도의 왜곡 보상을 실현할 수 있다. 상한값 Pm1을 나타내는 데이터 S21은, 모델 K1의 역모델과 연관되며, 상한값 기억부(23) 내에 기억된다.
모델 K1을 갱신함으로써 얻어진 모델 K2는, 통신 데이터량이 더 적은 상황에서 역모델 추정부(22)에 의해 추정되며, 모델 K2의 커버된 범위의 상한값 Pm2는, 모델 K1의 최대값 Pm1보다 작다. 따라서, 모델 K2로부터 생성된 역모델을 이용하는 경우, 왜곡 보상부(26)는, 상한값 Pm2를 초과하는 신호 레벨을 가지는 입력 신호 S1에 대하여 왜곡 보상을 수행할 수 없다. 그러나, 상한값 Pm2 이하의 범위에서는, 모델 K2가 모델 K0 및 K1보다 새로운 입출력 특성을 표현한다. 따라서, 고정밀도의 왜곡 보상을 실현할 수 있다. 상한값 Pm2를 나타내는 데이터 S21은, 모델 K2의 역모델과 연관되며, 상한값 기억부(23) 내에 기억된다.
본 실시형태의 DPD 처리부(2)에서, 모델 K0∼K2에 대응하는 역모델들 각각의 계수 세트가, 계수 기억부(24) 내에 기억된다. 왜곡 보상부(26)는 각각의 모델 K0∼K2에 대응하는 3개의 역모델 중 최적의 역모델을 선택함으로써, 입력 신호 S1에 대한 왜곡 보상을 수행한다. 이하에서 이를 상세히 설명한다.
도 4는 왜곡 보상부(26)에 의한 역모델의 선택에 대한 그래프이다. 입력 신호 S1는, 왜곡 보상부(26)에 입력되고, 판정부(25)에 입력된다. 또한, 판정부(25)는, 각 역모델의 커버된 범위의 상한값에 관한 데이터 S21을, 상한값 기억부(23)로부터 수신한다. 입력 신호 S1의 신호 레벨이 상한값 Pm2 이하인 경우에, 판정부(25)는 모델 K2에 대응하는 역모델을 선택한다. 즉, 입력 신호 S1의 신호 레벨이 상한값 Pm2 이하인 경우에, 그 신호 레벨을 커버하는 역모델로서, 각각의 모델 K0∼K2에 대응하는 3개의 역모델이 존재한다. 이 경우에, 판정부(25)는 3개의 역모델 중에서 최신의 역모델(모델 K2에 대응하는 역모델)을 선택한다. 역모델의 선택에 관한 데이터 S23은, 판정부(25)로부터 계수 기억부(24)에 입력된다. 그 후, 선택된 역모델의 계수 세트에 관한 데이터 S24가, 계수 기억부(24)로부터 왜곡 보상부(26)에 입력된다. 왜곡 보상부(26)는 데이터 S24에 의해 얻어진 계수 세트를 가지는 역모델에 기초하여, 입력 신호 S1을 보정한다.
동일한 방식으로, 입력 신호 S1의 신호 레벨이 상한값 Pm2를 초과하고 상한값 Pm1 이하인 경우에, 판정부(25)는 모델 K1에 대응하는 역모델을 선택한다. 즉, 입력 신호 S1의 신호 레벨이 상한값 Pm2를 초과하고 상한값 Pm1 이하인 경우에는, 그 신호 레벨을 커버하는 역모델로서, 각각의 모델 K0, K1에 대응하는 2개의 역모델이 존재한다. 이 경우에, 판정부(25)는, 2개의 역모델 중에서 최신의 역모델(모델 K1에 대응하는 역모델)을 선택하고, 왜곡 보상부(26)는, 그 선택된 역모델에 기초하여 입력 신호 S1을 보정한다.
또한, 입력 신호 S1의 신호 레벨이 상한값 Pm1을 초과하는 경우에, 그 신호 레벨을 커버하는 역모델로서는, 모델 K0에 대응하는 역모델밖에 존재하지 않는다. 이 경우에, 판정부(25)는 모델 K0에 대응하는 역모델을 선택하고, 왜곡 보상부(26)는, 그 선택된 역모델에 기초하여 입력 신호 S1을 보정한다.
전술한 설명에서는, 상한값이 서서히 작아지는 내림 차순(모델 K0→K1→K2의 순)으로 모델이 갱신되는 예에 대해서 설명하였다. 이와는 반대로, 모델 K1→K0→K2의 순으로 모델이 갱신된 경우에, 모델 K0에 대응하는 역모델이 계수 기억부(24)에 기억된 시점에서, 모델 K1에 대응하는 역모델을 계수 기억부(24)로부터 삭제할 수도 있다. 이 경우, 판정부(25)는 입력 신호 S1의 신호 레벨이 상한값 Pm2 이하인 경우에는 모델 K2에 대응하는 역모델을 선택하고, 입력 신호 S1의 신호 레벨이 상한값 Pm2를 초과하는 경우에는 모델 K0에 대응하는 역모델을 선택한다.
도 5는 DPD 처리부(2)의 제2 예를 나타내는 블록도이다. 이 구성은 비교부(30)가 추가된 점을 제외하고 도 2에 도시된 구성과 동일하다.
도 6은 도 3에 대응하여 복수의 모델 K0∼K3의 일례를 나타내는 그래프이다. 입력 신호 S1의 신호 레벨에 관해서 정해진 임계값(H)이 설정된다. 임계값(H)은 예컨대 입력 신호 S1이 취할 수 있는 최대값(피크값)의 절반값으로 설정된다. 그러나, 임계값(H)은 어떤 다른 값으로 설정될 수도 있다. 임계값(H)의 설정값은, 비교부(30)에 미리 교시되어 있다.
역모델 추정부(22)가 역모델을 추정하는 경우, 비교부(30)는, 샘플링 회로(20)에 의해 샘플링된 범위 내에서의 입력 신호 S1의 최대값(즉, 데이터 S21로부터 얻어진 상한값)을 임계값(H)과 비교한다. 그 후, 그 비교 결과를 데이터 S30으로서 역모델 추정부(22)에 입력한다. 역모델 추정부(22)는, 데이터 S30에 기초하여, 샘플링 범위 내의 입력 신호 S1의 최대값이 임계값(H) 이상이라고 판정된 경우, 역모델을 갱신한다. 이와 반대로, 샘플링 범위 내의 입력 신호 S1의 최대값이 임계값(H) 미만인 경우에는, 역모델을 갱신하지 않는다. 도 6에 도시된 예에서는, 모델 K0, K1 및 K2에 대응하는 역모델을 갱신한다. 그러나, 모델 K3의 커버된 범위의 상한값(즉, 모델 K3을 추정하는 경우에서의 샘플링 범위 내의 입력 신호 S1의 최대값)이 임계값(H) 미만이기 때문에, 모델 K2에 대응하는 역모델은 모델 K3에 대응하는 역모델로 갱신되지 않는다.
도 7은 도 3에 대응하여 복수의 모델 K0∼K2의 다른 예를 나타내는 그래프이다. 입력 신호 S1의 신호 레벨에 관해서 복수의 임계값 H0 및 H1이 설정된다. 임계값 H1은, 예컨대 입력 신호 S1이 취할 수 있는 최대값(피크값)의 절반값으로 설정된다. 임계값(H0)은 예컨대 피크값과 임계값(H1) 사이의 중간값으로 설정된다. 그러나, 임계값 H0 및 H1은 다른 값들로 설정될 수도 있다. 또한 임계값의 개수는 2개로 제한되지 않고, 3개 이상(예컨대, 4개)일 수도 있다. 임계값 H0 및 H1의 설정값은, 비교부(30)에 미리 교시되어 있다.
역모델 추정부(22)가 역모델을 추정하는 경우, 비교부(30)는, 샘플링 범위 내의 입력 신호 S1의 최대값을, 임계값 H0 및 H1과 비교한다. 그 후, 그 비교 결과를 데이터 S30으로서 역모델 추정부(22)에 입력한다.
역모델 추정부(22)는, 피크값을 포함하는 모델 K0에 대응하는 역모델을, 그보다 커버된 범위의 상한값이 작은 역모델로 갱신할 때, 갱신 후의 역모델의 상한값이 그 때에 설정되어 있는 갱신 범위 내의 값인 상태에서, 임계값(H0)을 갱신한다. 즉, 갱신 후의 역모델의 상한값이 임계값(H0) 이상인 경우에는, 데이터 S30에 기초하여, 갱신을 수행한다. 그 상한값이 임계값(H0) 미만인 경우에는 갱신을 수행하지 않는다. 도 7에 도시된 예에서, 모델 K1의 상한값 Pm1은 임계값(H0) 이상이다. 따라서 모델 K0에 대응하는 역모델을 모델 K1에 대응하는 역모델로 갱신한다. 그러나, 모델 K2의 상한값 Pm2는 임계값(H0) 미만이다. 따라서, 모델 K0에 대응하는 역모델을 모델 K2에 대응하는 역모델로 직접 갱신하지 않는다. 도 7에 도시하는 예에서는, 상한값 Pm0을 나타내는 데이터 S21 대신에, 신호 S2 및 S10이 피크값을 커버하고 있음을 나타내는 플래그 정보가, 그 신호 S2 및 S10에 연관되어 샘플링 회로(20)로부터 역모델 추정부(22)로 입력된다. 동일한 방식으로, 도 7에 도시된 예에서는, 상한값 Pm1을 나타내는 데이터 S21 대신에, 신호 S2 및 S10이 임계값(H0)을 커버하고 있음을 나타내는 플래그 정보가, 그 신호 S2 및 S10에 연관되어 샘플링 회로(20)로부터 역모델 추정부(22)에 입력된다.
역모델 추정부(22)는, 상한값이 임계값(H0) 이상인 모델 K1에 대응하는 역모델을, 그보다 커버된 범위의 상한값이 작은 역모델로 갱신할 때, 갱신 후의 역모델의 상한값이 그 때에 설정되어 있는 갱신 범위 내의 값인 상태에서, 임계값(H1)을 갱신한다. 즉, 갱신 후의 역모델의 상한값이 임계값(H1) 이상인 경우에, 역모델 추정부(22)는 데이터 S30에 기초하여 갱신을 수행한다. 그 상한값이 임계값(H1) 미만인 경우에, 역모델 추정부(22)는 갱신을 수행하지 않는다. 도 7에 도시된 예에서, 모델 K2의 상한값 Pm2는 임계값(H1) 이상이다. 따라서, 모델 K1에 대응하는 역모델을 모델 K2에 대응하는 역모델로 갱신한다. 전술한 것과 동일한 방식으로, 도 7에 도시된 예에서는, 상한값 Pm2를 나타내는 데이터 S21 대신에, 신호 S2 및 S10이 임계값 H1을 커버하고 있음을 나타내는 플래그 정보가, 그 신호 S2 및 S10과 연관되며, 샘플링 회로(20)로부터 역모델 추정부(22)로 입력된다.
도 8은 도 7에 대응하여 계수 기억부(24)에 의해 역모델을 선택하는데 이용되는 그래프이다. 비교부(30)에 설정되는 임계값 H0 및 H1은, 상한값 기억부(23)에도 기억된다. 입력 신호 S1의 신호 레벨이 임계값(H1) 이하인 경우에, 판정부(25)는, 이 범위의 최신 모델 K2 중, 임계값(H1) 이하 부분에 대응하는 역모델의 선택에 관한 데이터 S23을 생성한다. 왜곡 보상부(26)는 이 데이터 S23에 따라서 계수 기억부(24)에서 선택되는 역모델의 계수 세트에 기초하여, 입력 신호 S1을 보정한다. 또한, 입력 신호 S1의 신호 레벨이 임계값 H1을 초과하고 임계값 H0 이하인 경우에, 왜곡 보상부(26)는, 이 범위의 최신의 모델 K1 중, 임계값 H1을 초과하며 임계값 H0 이하 부분에 대응하는 역모델에 기초하여, 입력 신호 S1을 보정한다. 또한 입력 신호 S1의 신호 레벨이 임계값(H0)을 초과하는 경우에, 왜곡 보상부(26)는, 이 범위의 최신 모델 K0 중, 임계값 H0를 초과하는 부분에 대응하는 역모델에 기초하여, 입력 신호 S1을 보정한다. 이러한 방식으로, 입력 신호 S1이 취할 수 있는 신호 레벨의 전체 영역이 2 이상의 임계값에 의해 복수의 영역으로 분할된다. 예컨대, 도 8에 도시되는 바와 같이 현재의 역모델이 K0인 경우, 입력 신호 S1의 0(제로)∼Pm0의 전력값 범위가, 2개의 임계값 H0 및 H1에 의해, 3개의 영역(0∼H1, H1∼H0, H0∼Pm0)으로 분할된다. 그 후, 판정부(25)는, 각 부분 영역에서, 어느 하나의 역모델(2 이상의 역모델이 존재하는 경우에는 최신 역모델)을 선택한다.
도 9는 DPD 처리부(2)의 제3 예를 나타내는 블록도이다. 이 구성은 설정부(40)가 추가되는 점을 제외하고 도 2에 도시된 구성과 동일하다.
설정부(40)는, 샘플링 회로(20)가 샘플링을 시작하기 직전의 정해진 기간 내에서, 입력 신호 S1의 신호 레벨(예컨대, 전력값)의 평균값을 구한다. 또한, 설정부(40)는, 그 평균값으로부터 정해진 레벨(예컨대, 10∼11 dBm)만큼 높은 값을, 입력 신호 S1의 예측 최대값으로서 설정한다. 또한 예측 최대값의 상한은, 입력 신호 S1이 취할 수 있는 최대값(피크값)으로 한다. 예측 최대값에 관한 데이터 S40은, 설정부(40)로부터 검출부(21)로 입력된다.
샘플링 회로(20)가 샘플링을 시작하면, 검출부(21)는, 샘플링되는 입력 신호 S1의 신호 레벨을 연속적으로 감시한다. 그리고, 검출부(21)는, 데이터 S40로부터 얻어진 예측 최대값 이상의 입력 신호 S1을 검출하면, 이러한 상태를 나타내는 데이터 S41을 샘플링 회로(20)에 제공한다. 샘플링 회로(20)가, 데이터 S41을 수신 한 경우, 그 즉시 샘플링을 종료한다. 데이터 S40으로부터 얻어진 예측 최대값 이상의 입력 신호 S1을 검출부(21)가 검출하지 않은 경우, 샘플링 회로(20)는 샘플링 개시로부터 정해진 시간 경과 후에, 샘플링을 종료한다.
이러한 방식으로, 본 실시형태의 DPD 처리부(2)(왜곡 보상 회로)에 있어서, 역모델 추정부(22)는, 입력 신호 S1이 취할 수 있는 최대값(피크값)이, 샘플링 회로(20)에 의해 샘플링된 범위 내에 포함되는지 여부에 상관없이, 샘플링 회로(20)로부터 수신된 신호 S2 및 S10에 기초하여 역모델을 갱신한다. 따라서, 역모델 추정부(22)는, 최대값(피크값)을 가지는 입력 신호 S1의 출현 빈도가 낮은 상황에서도, 모델을 갱신할 수 있다. 또한, 이에 따라 역모델이 갱신된다. 이에 의해 왜곡 보상부(26)에서 고정밀도의 왜곡 보상을 실현할 수 있다.
도 5, 6에 도시된 DPD 처리부(2)에 있어서, 역모델 추정부(22)는, 샘플링 회로(20)에 의해 샘플링된 범위 내에서의 입력 신호 S1의 최대값이, 정해진 임계값(H) 이상인 것을 조건으로 하여, 역모델을 갱신한다. 따라서, 샘플링된 범위 내의 입력 신호 S1의 신호 레벨이 임계값(H) 미만인 경우에, 역모델은 갱신되지 않는다. 이에 의해 역모델에 의해 커버되는 입력 신호 S1의 범위가 매우 작아지는 것을 방지할 수 있다. 임계값은, 일정하거나 가변적일 수 있다.
도 7에 도시된 DPD 처리부(2)에 있어서, 현재의 역모델에서의 입력 신호 S1의 상한값에 따라, 복수의 임계값 H0 및 H1이 설정된다. 즉, 임계값 H0 및 H1은, 입력 신호 S1의 최대값(피크값)에 따라 수시로 변경된다. 예컨대 도 7에서, 현재의 역모델이 모델 K1인 경우, 임계값 H1은 최대값 Pm1의 1/2로 설정되고, 임계값 H0은, 최대값 Pm1과 임계값 H1(최대값 Pm1의 1/2) 사이의 중간값으로 설정된다. 이 상태에서, 역모델이 모델 K1로부터 모델 K0로 갱신되는 경우, 임계값 H1은, 최대값 Pm0의 1/2로 변경되고, 임계값 H0은, 최대값 Pm0와 임계값 H1(최대값 Pm0의 1/2) 사이의 중간값으로 변경된다. 따라서, 임계값 H0 및 H1을 이용하는 것에 의해, 역모델에 의해 커버되는 입력 신호 S1의 범위가 급격히 작아지는 것을 방지할 수 있다. 예컨대 모델 K0에 대응하는 역모델이, 모델 K2에 대응하는 역모델로 직접적으로 갱신되는 것을 방지할 수 있다.
도 9에 도시된 DPD 처리부(2)에 있어서, 설정부(40)는, 입력 신호 S1의 예측 최대값를 설정한다. 샘플링 회로(20)가 샘플링을 시작한 이후, 예측 최대값 이상의 입력 신호 S1이 검출되면, 샘플링 회로(20)는 샘플링을 종료한다. 이는 샘플링 기간을 단축시킬 수 있고, 예측 최대값을 가진 입력 신호 S1을 취득할 수 있음을 보장한다. 따라서, 예측 최대값 이하의 범위를 커버하는 역모델을 생성하는 것을 보장한다.
또한, 본 실시형태의 무선 기지국(1)에 있어서, HPA(6)의 입출력 특성의 왜곡이 DPD 처리부(2)에 의해 적절히 보상된다. 이에 의해 원하는 송신 신호를 무선 기지국(1)으로부터 송신할 수 있다.
개시된 실시형태들은 모든 점에서 예시적이며 제한적이지 않다. 본 발명은 여기에 주어진 세부사항으로 제한되지 않고, 첨부된 청구범위의 범위 및 등가물 내에서 변경될 수 있다.
Claims (12)
- 증폭기에 입력되는 입력 신호와 상기 증폭기로부터 출력되는 출력 신호에 기초하여, 상기 증폭기의 입출력 특성을 나타내는 모델에 대한 역모델을 추정하는 추정부;
상기 역모델을 이용하여 상기 입출력 특성의 왜곡을 보상하는 왜곡 보상부; 및
샘플링 직전의 정해진 시간 내에서 상기 입력 신호 및 상기 출력 신호를 샘플링하고 상기 입력 신호 및 상기 출력 신호를 상기 추정부에 출력하는 샘플링부를 포함하고,
상기 추정부는, 상기 입력 신호가 취할 수 있는 피크값이, 상기 샘플링부에 의해 샘플링된 범위 내에 포함되어 있는지의 여부에 상관없이, 상기 샘플링부로부터 출력된 상기 입력 신호 및 상기 출력 신호에 기초하여 상기 역모델을 갱신하는 것인 왜곡 보상 회로. - 제1항에 있어서, 상기 추정부는, 상기 샘플링부에 의해 샘플링된 범위 내에서의 상기 입력 신호의 최대값이, 정해진 임계값 이상인 것을 조건으로 하여, 상기 역모델을 갱신하는 것인 왜곡 보상 회로.
- 제1항에 있어서, 현재의 상기 역모델에서의 상기 입력 신호의 최대값에 따라 복수의 임계값이 설정되어 있고, 상기 추정부는, 상기 샘플링부에 의해 샘플링된 범위 내에서의 상기 입력 신호의 최대값이, 상기 복수의 임계값에 의해 결정되는 현재의 갱신 영역 내의 값인 경우에, 상기 역모델을 갱신하는 것인 왜곡 보상 회로.
- 제1항에 있어서, 상기 샘플링부에 의해 샘플링된 범위 내의 상기 입력 신호의 최대값에 기초하여, 상기 추정부에 의해 갱신된 역모델을 사용하는지의 여부를 판정하는 판정부를 더 포함하는 왜곡 보상 회로.
- 제1항 내지 제4항 중 어느 한 항에 있어서, 샘플링 시작 직전의 정해진 기간 내에서의 상기 입력 신호의 평균값에 기초하여, 상기 입력 신호의 예측 최대값을 설정하는 설정부를 더 포함하고,
상기 샘플링부가 샘플링을 시작한 후, 적어도 상기 예측 최대값을 가지는 상기 입력 신호가 검출되면, 상기 샘플링부는, 상기 정해진 시간이 경과하는 것을 대기하지 않고 샘플링을 종료하는 것인 왜곡 보상 회로. - 증폭기에 입력되는 입력 신호와 상기 증폭기로부터 출력되는 출력 신호에 기초하여, 상기 증폭기의 입출력 특성을 나타내는 모델에 대한 역모델을 추정하는 추정부;
상기 역모델을 이용하여 상기 입출력 특성의 왜곡을 보상하는 왜곡 보상부; 및
커버된 범위의 상한값이 상이한 복수의 역모델을 기억하는 기억부를 포함하고,
상기 왜곡 보상부에 의해 수신되는 상기 입력 신호의 신호 레벨이 상기 복수의 역모델 중 하나의 역모델에 의해 커버되어 있지 않지만 상기 복수의 역모델 중 다른 하나의 역모델에 의해 커버되어 있는 경우, 상기 왜곡 보상부는, 상기 왜곡 보상부에 의해 수신된 입력 신호를 상기 다른 하나의 역모델에 기초하여 보정하는 것인 왜곡 보상 회로. - 제6항에 있어서, 상기 기억부에 기억되어 있는 상기 복수의 역모델 중 하나의 역모델을 선택하는 판정부를 더 포함하고,
상기 왜곡 보상부에 의해 수신되는 입력 신호의 신호 레벨이 상기 복수의 역모델 중 2 이상의 역모델에 의해 커버되어 있는 경우, 상기 판정부는, 상기 2 이상의 역모델 중 최신의 역모델을 선택하고, 상기 왜곡 보상부는, 상기 왜곡 보상부에 의해 수신된 입력 신호를 상기 최신의 역모델을 이용하여 보정하는 것인 왜곡 보상 회로. - 제7항에 있어서, 상기 추정부는, 각각의 역모델의 커버 범위의 상한값에 관한 정보를 상기 판정부에 제공하고,
상기 판정부는, 상기 정보에 기초하여 상기 최신의 역모델을 선택하는 것인 왜곡 보상 회로. - 제7항에 있어서, 상기 왜곡 보상부에 의해 수신되는 입력 신호가 취할 수 있는 신호 레벨의 전체 영역을 복수의 부분 영역으로 분할하기 위한 복수의 임계값이 설정되어 있고,
상기 판정부는, 상기 복수의 임계값 중 각각의 역모델이 커버하는 최대의 임계값에 관한 정보에 기초하여, 상기 최신의 역모델을 상기 부분 영역의 단위로 선택하는 것인 왜곡 보상 회로. - 제6항 내지 제9항 중 어느 한 항에 있어서, 상기 기억부에 새로운 역모델이 기억된 경우, 상기 기억부에 기억되어 있는 상기 복수의 역모델 중, 상기 커버된 범위의 상한값이 상기 새로운 역모델의 상한값보다 작은 역모델은, 상기 기억부로부터 삭제되는 것인 왜곡 보상 회로.
- 증폭기; 및
상기 증폭기에 전기적으로 접속되는 왜곡 보상 회로를 포함하고,
상기 왜곡 보상 회로는,
상기 증폭기에 입력되는 입력 신호와 상기 증폭기로부터 출력되는 출력 신호에 기초하여, 상기 증폭기의 입출력 특성을 나타내는 모델에 대한 역모델을 추정하는 추정부;
상기 역모델을 이용하여 상기 입출력 특성의 왜곡을 보상하는 왜곡 보상부; 및
샘플링 직전의 정해진 시간 내에서 상기 입력 신호 및 상기 출력 신호를 샘플링하고 상기 입력 신호 및 상기 출력 신호를 상기 추정부에 출력하는 샘플링부를 포함하고,
상기 추정부는, 상기 입력 신호가 취할 수 있는 피크값이, 상기 샘플링부에 의해 샘플링된 범위 내에 포함되어 있는지의 여부에 상관없이, 상기 샘플링부로부터 출력된 상기 입력 신호 및 상기 출력 신호에 기초하여 상기 역모델을 갱신하는 것인 무선 기지국. - 증폭기; 및
상기 증폭기에 전기적으로 접속되는 왜곡 보상 회로를 포함하고,
상기 왜곡 보상 회로는,
상기 증폭기에 입력되는 입력 신호와 상기 증폭기로부터 출력되는 출력 신호에 기초하여, 상기 증폭기의 입출력 특성을 나타내는 모델에 대한 역모델을 추정하는 추정부와,
상기 역모델을 이용하여 상기 입출력 특성의 왜곡을 보상하는 왜곡 보상부와,
커버된 범위의 상한값이 상이한 복수의 역모델을 기억하는 기억부를 포함하며,
상기 왜곡 보상부에 의해 수신되는 입력 신호의 신호 레벨이 상기 복수의 역모델 중 하나의 역모델에 의해 커버되어 있지 않지만 상기 복수의 역모델 중 다른 하나의 역모델에 의해 커버되어 있는 경우, 상기 왜곡 보상부는, 상기 왜곡 보상부에 의해 수신된 입력 신호를 상기 다른 하나의 역모델에 기초하여 보정하는 것인 무선 기지국.
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008335561A JP5234279B2 (ja) | 2008-12-27 | 2008-12-27 | 歪補償回路及び無線基地局 |
JP2008335562A JP5354262B2 (ja) | 2008-12-27 | 2008-12-27 | 歪補償回路及び無線基地局 |
JPJP-P-2008-335561 | 2008-12-27 | ||
JPJP-P-2008-335562 | 2008-12-27 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20110110779A true KR20110110779A (ko) | 2011-10-07 |
KR101602988B1 KR101602988B1 (ko) | 2016-03-11 |
Family
ID=42287429
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020117017362A KR101602988B1 (ko) | 2008-12-27 | 2009-10-19 | 왜곡 보상 회로 및 무선 기지국 |
Country Status (8)
Country | Link |
---|---|
US (1) | US8390377B2 (ko) |
EP (1) | EP2375567B1 (ko) |
KR (1) | KR101602988B1 (ko) |
CN (1) | CN102265508B (ko) |
CA (1) | CA2748192A1 (ko) |
RU (1) | RU2011131073A (ko) |
TW (1) | TW201110535A (ko) |
WO (1) | WO2010073803A1 (ko) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010056736A2 (en) * | 2008-11-11 | 2010-05-20 | Axis Network Technology Ltd. | Resource efficient adaptive digital pre-distortion system |
US9664765B2 (en) * | 2011-06-30 | 2017-05-30 | Hitachi, Ltd. | Magnetic resonance imaging apparatus and gradient magnetic field waveform estimation method |
US8780963B1 (en) | 2012-06-26 | 2014-07-15 | L-3 Communications Corp. | Adaptive filtering for canceling leaked transmit signal distortion from a received RF signal in an RF transceiver |
US8879663B1 (en) * | 2012-06-26 | 2014-11-04 | L-3 Communications Corp. | Adaptive filtering for canceling distortion in radio frequency signals |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20040054420A (ko) * | 2002-12-18 | 2004-06-25 | 엘지전자 주식회사 | 전력증폭기의 전치왜곡 보상장치와 그 운용방법 |
KR20070007125A (ko) * | 2004-03-01 | 2007-01-12 | 파워웨이브 테크놀로지스, 인크. | 비선형 이득 특성 및 메모리 효과를 가진 rf 전력증폭기를 선형화하기 위한 디지털 전치왜곡 시스템 및 방법 |
KR20070082019A (ko) * | 2006-02-14 | 2007-08-20 | 후지쯔 가부시끼가이샤 | 왜곡 보상 장치 및 왜곡 보상 방법 |
KR20070106761A (ko) * | 2005-03-09 | 2007-11-05 | 후지쯔 가부시끼가이샤 | 왜곡 보상 장치 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5923712A (en) * | 1997-05-05 | 1999-07-13 | Glenayre Electronics, Inc. | Method and apparatus for linear transmission by direct inverse modeling |
US6054894A (en) * | 1998-06-19 | 2000-04-25 | Datum Telegraphic Inc. | Digital control of a linc linear power amplifier |
US6356146B1 (en) * | 1999-07-13 | 2002-03-12 | Pmc-Sierra, Inc. | Amplifier measurement and modeling processes for use in generating predistortion parameters |
JP2001268150A (ja) | 2000-03-21 | 2001-09-28 | Hitachi Kokusai Electric Inc | リニアライザ |
JP4555429B2 (ja) | 2000-04-03 | 2010-09-29 | 株式会社ケンウッド | プリディストーション型非線形歪み補償回路およびこれを用いたディジタル送信機 |
US7289773B2 (en) * | 2003-01-23 | 2007-10-30 | Powerwave Technologies, Inc. | Digital transmitter system employing self-generating predistortion parameter lists and adaptive controller |
US7340005B2 (en) * | 2003-06-12 | 2008-03-04 | Lg Electronics Inc. | Signal transmission apparatus and method |
US7366252B2 (en) * | 2004-01-21 | 2008-04-29 | Powerwave Technologies, Inc. | Wideband enhanced digital injection predistortion system and method |
JP4492246B2 (ja) * | 2004-08-02 | 2010-06-30 | 富士通株式会社 | 歪み補償装置 |
CN101019395A (zh) * | 2004-09-13 | 2007-08-15 | 三菱电机株式会社 | 失真补偿装置 |
JP2006261952A (ja) | 2005-03-16 | 2006-09-28 | Matsushita Electric Ind Co Ltd | 歪補償装置および歪補償係数更新方法 |
US7288988B2 (en) * | 2005-04-13 | 2007-10-30 | Powerwave Technologies, Inc. | Adaptive predistortion linearized amplifier system employing selective sampling |
JP4812643B2 (ja) * | 2007-02-01 | 2011-11-09 | 株式会社日立国際電気 | 増幅装置 |
CN100589321C (zh) * | 2008-03-28 | 2010-02-10 | 中兴通讯股份有限公司 | 一种实现数字预失真的装置和方法 |
JP5146404B2 (ja) * | 2009-05-21 | 2013-02-20 | 富士通株式会社 | 歪補償装置 |
-
2009
- 2009-10-19 US US13/142,204 patent/US8390377B2/en not_active Expired - Fee Related
- 2009-10-19 EP EP09834608.3A patent/EP2375567B1/en active Active
- 2009-10-19 KR KR1020117017362A patent/KR101602988B1/ko active IP Right Grant
- 2009-10-19 CA CA2748192A patent/CA2748192A1/en not_active Abandoned
- 2009-10-19 WO PCT/JP2009/067974 patent/WO2010073803A1/ja active Application Filing
- 2009-10-19 RU RU2011131073/08A patent/RU2011131073A/ru unknown
- 2009-10-19 CN CN200980152149.9A patent/CN102265508B/zh not_active Expired - Fee Related
- 2009-11-24 TW TW098139851A patent/TW201110535A/zh unknown
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20040054420A (ko) * | 2002-12-18 | 2004-06-25 | 엘지전자 주식회사 | 전력증폭기의 전치왜곡 보상장치와 그 운용방법 |
KR20070007125A (ko) * | 2004-03-01 | 2007-01-12 | 파워웨이브 테크놀로지스, 인크. | 비선형 이득 특성 및 메모리 효과를 가진 rf 전력증폭기를 선형화하기 위한 디지털 전치왜곡 시스템 및 방법 |
KR20070106761A (ko) * | 2005-03-09 | 2007-11-05 | 후지쯔 가부시끼가이샤 | 왜곡 보상 장치 |
KR20070082019A (ko) * | 2006-02-14 | 2007-08-20 | 후지쯔 가부시끼가이샤 | 왜곡 보상 장치 및 왜곡 보상 방법 |
Non-Patent Citations (3)
Title |
---|
Donald F. Kimball, et al., "High-Efficiency Envelope-Tracking W-CDMA Base-Station Amplifier Using GaN HFETs", IEEE Transactions on Microwave Theory and Techniques, Vol.54, NO.11, November 2006. |
Feipeng Wang, et al., "Design of Wide-Bandwidth Envelope-Tracking Power Amplifiers for OFDM Applications", IEEE Transactions on Microwave Theory and Techniques, Vol.53, NO.4, April 2005. |
Lei Ding, "Digital predistortion of Power Amplifiers for Wireless Applications", Georgia Institute of Technology, March 2004. |
Also Published As
Publication number | Publication date |
---|---|
WO2010073803A1 (ja) | 2010-07-01 |
CN102265508A (zh) | 2011-11-30 |
RU2011131073A (ru) | 2013-02-10 |
US8390377B2 (en) | 2013-03-05 |
EP2375567A4 (en) | 2017-07-12 |
CA2748192A1 (en) | 2010-07-01 |
KR101602988B1 (ko) | 2016-03-11 |
CN102265508B (zh) | 2014-04-16 |
US20110254624A1 (en) | 2011-10-20 |
TW201110535A (en) | 2011-03-16 |
EP2375567A1 (en) | 2011-10-12 |
EP2375567B1 (en) | 2020-07-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11632085B2 (en) | Distortion compensation device and distortion compensation method | |
KR101067099B1 (ko) | 왜곡 보상 장치 및 방법 | |
EP2418767A1 (en) | Amplifying device | |
KR101386239B1 (ko) | 비선형 왜곡의 보상을 위한 전치 왜곡 장치 및 방법 | |
US20120119841A1 (en) | Transmission circuit, communication apparatus, and transmission method | |
JP2008177899A (ja) | 増幅回路及び無線通信装置 | |
KR101602988B1 (ko) | 왜곡 보상 회로 및 무선 기지국 | |
JP5593724B2 (ja) | 増幅装置とこれを備えた無線送信装置、及び、増幅装置の利得調整方法 | |
JP4973532B2 (ja) | 増幅回路とこれを有する無線通信装置及びコンピュータプログラム | |
JP5316325B2 (ja) | 歪補償回路、及びこれを用いた無線送信装置、歪補償方法 | |
JP2018142798A (ja) | 増幅装置及び通信機 | |
JP5228723B2 (ja) | 歪補償装置及び方法 | |
JP5234279B2 (ja) | 歪補償回路及び無線基地局 | |
JP5354262B2 (ja) | 歪補償回路及び無線基地局 | |
US20120235748A1 (en) | Amplifier, transmission apparatus, and gate voltage determination method | |
JP2007189535A (ja) | 歪補償増幅装置 | |
JP2010045508A (ja) | 増幅回路及び無線通信装置 | |
JP2010166454A (ja) | 歪補償装置及び無線基地局 | |
KR20120054369A (ko) | 메모리 다항식 모델을 이용하는 전치 왜곡 장치, 그것의 전치 왜곡 방법, 및 전치 왜곡 장치를 포함하는 시스템 | |
US9966906B2 (en) | Radio apparatus and abnormality detecting method | |
JP2010157936A (ja) | 歪補償回路及び無線基地局 | |
KR101683457B1 (ko) | 포화 영역을 고려하는 디지털 전치왜곡 전력 증폭 장치 및 방법 | |
JP2010166450A (ja) | 歪補償装置及び無線基地局 | |
JP2010166453A (ja) | 歪補償装置及び無線基地局 | |
KR101094202B1 (ko) | 다중대역/다중모드 송신기를 위한 전치왜곡 장치 및 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20190218 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20200218 Year of fee payment: 5 |