KR101386239B1 - 비선형 왜곡의 보상을 위한 전치 왜곡 장치 및 방법 - Google Patents

비선형 왜곡의 보상을 위한 전치 왜곡 장치 및 방법 Download PDF

Info

Publication number
KR101386239B1
KR101386239B1 KR1020100131441A KR20100131441A KR101386239B1 KR 101386239 B1 KR101386239 B1 KR 101386239B1 KR 1020100131441 A KR1020100131441 A KR 1020100131441A KR 20100131441 A KR20100131441 A KR 20100131441A KR 101386239 B1 KR101386239 B1 KR 101386239B1
Authority
KR
South Korea
Prior art keywords
predistortion
output signal
filter
nonlinear
signal
Prior art date
Application number
KR1020100131441A
Other languages
English (en)
Other versions
KR20120070047A (ko
Inventor
김영훈
조권도
이광천
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020100131441A priority Critical patent/KR101386239B1/ko
Priority to US13/330,986 priority patent/US8421534B2/en
Publication of KR20120070047A publication Critical patent/KR20120070047A/ko
Application granted granted Critical
Publication of KR101386239B1 publication Critical patent/KR101386239B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3258—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits based on polynomial terms
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
    • H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
    • H03F2201/3212—Using a control circuit to adjust amplitude and phase of a signal in a signal path

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Algebra (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Amplifiers (AREA)

Abstract

비선형 왜곡의 보상을 위한 전치 왜곡 장치 및 방법이 개시된다. 전치 왜곡 장치는 입력 신호(u(n)) 및 입력 신호(u(n))의 과거값으로 모델링된 필터를 이용하여 입력 신호(u(n))를 전치 왜곡한 출력 신호(x(n))를 제공하는 전치왜곡 필터와, 비선형 장치로부터 처리된 신호(y(n)) 및 출력 신호(x(n))에 기초하여 비선형 장치의 특성을 추정하고, 추정된 비선형 장치의 특성을 이용하여 전치왜곡 필터의 희망 출력 신호(z(n))를 산출하는 전치왜곡 출력 추정부 및 출력 신호(x(n))와 희망 출력 신호(z(n))를 비교하여 비교결과인 에러를 산출하고 산출된 에러가 최소화되는 필터 계수를 산출한 후 전치왜곡 필터의 필터 계수를 갱신하기 위해 산출된 필터 계수를 전치왜곡 필터에 제공하는 적응 알고리즘 구동부를 포함한다.

Description

비선형 왜곡의 보상을 위한 전치 왜곡 장치 및 방법{PREDISTORTER FOR COMPENSATING OF NONLINEAR DISTORTION AND METHOD FOR THE SAME}
본 발명은 비선형 왜곡의 보상에 관한 것으로, 더욱 상세하게는 전력 증폭기 및 다양한 비선형 특성을 가지는 장치에 적용될 수 있는 비선형 왜곡의 보상을 위한 전치왜곡장치 및 전치왜곡장치의 비선형 왜곡 보상 방법에 관한 것이다.
이동통신시스템의 기지국이나 이동 단말기의 전력 증폭기, 아날로그-디지털 변환기(ADC) 또는 디지털-아날로그 변환기(DAC) 등의 장치들은 비선형 왜곡 특성을 가진다. 예를 들어, 기지국 또는 이동 단말기의 전력 증폭기는 입력 신호의 형태를 그대로 유지하면서 크기만 증폭하는 것이 바람직하나, 입력 신호가 특정 레벨 이상이되면 전력 증폭기의 포화 영역에서 동작하게 되어 입력 신호가 선형적으로 증폭되지 않고 왜곡되는 비선형 왜곡 특성을 가진다. 비선형 왜곡 특성은 신호의 품질 및 데이터의 신뢰도를 저하시키는 주요 원인이 된다.
따라서, 안정적이면서 고품질의 신호 전송을 위해 증폭기의 비선형 왜곡 특성을 보상하기 위한 선형화 기술들이 다양한 형태로 발전되어 왔다.
대표적인 선형화 방법으로는 선형 영역에서만 증폭기를 동작시키는 백오프(Backoff) 방법과, 전력 증폭기의 비선형 특성을 고려하여 전력 증폭기의 입력 신호에 미리 왜곡을 주어 선형화 시키는 전치 왜곡(Predistortion) 방법이 있다.
대표적인 비선형 장치인 증폭기는 효율과 왜곡이 서로 상반된 특성을 가진다. 예를 들어, A급(Class A type) 증폭기는 비선형 구간이 작기 때문에 신호의 왜곡은 적으나 효율이 좋지 않다. 즉, A급 증폭기가 효율이 좋은 증폭기와 동일한 레벨로 증폭을 하기 위해서는 더 많은 전력을 소모하기 때문에 배터리를 전원으로 사용하는 휴대용 단말기에 A급 증폭기를 적용하는 것은 바람직하지 않다.
C급(Class C type) 증폭기는 A급 증폭기 보다 효율이 좋은 반면 상대적으로 많은 비선형 왜곡이 존재하기 때문에 비선형 왜곡을 방지하기 위해서는 백오프 방법을 사용하여야 하고 이를 위해 원하는 출력보다 더 큰 출력 용량을 가지는 증폭기를 설계해야 하는 단점이 있다. 상기한 바와 같은 문제를 해결하기 위해서는 증폭기의 전단에 전치왜곡 기능을 수행하는 장치를 사용하는 것이 바람직하다.
전치왜곡 방법은 크게 두 가지로 구분할 수 있는데, 하나는 베이스 밴드에서 디지털 신호 처리를 이용하여 미리 왜곡을 주는 방법과, RF 대역에서 전력 증폭기의 RF 특성과 반대가 되는 비선형 특성을 가지는 RF 증폭기 앞 단에 연결하여 입력 신호를 미리 왜곡 시키는 방법이 있다.
베이스밴드 디지털 전치왜곡 방법은 용이하게 신호를 처리할 수 있는 장점이 있다. 베이스밴드 디지털 전치왜곡 방법에는 증폭기의 비선형 특성을 미리 측정하고 측정된 비선형 함수의 역함수에 해당하는 룩업 테이블을 구성한 후 이를 참조하여 디지털 전치 왜곡을 수행하는 방법이 있다. 그러나, 룩업 테이블을 이용하여 전치왜곡을 수행하는 방법은 증폭기의 특성이 변화하면 룩업 테이블의 모든 데이터를 갱신해야 하는 문제점이 있다.
다른 방법으로는, 증폭기의 비선형성을 모델링한 후 증폭기의 특성이 변하는 경우 해당 파라미터를 갱신함으로써 상기한 룩업 테이블을 이용하는 전치왜곡 방식의 단점을 보완한 방법도 있다. 여기서, 증폭기의 비선형성을 모델링 하는 방법에는 다항식을 이용하거나, 메모리 효과까지 포함하는 볼테라 급수(Volterra series)를 이용하는 방법 등 다양한 방법이 있다.
일반적으로 증폭기 등의 비선형성을 가지는 장치들은 온도와 시간에 따라 비선형 특성이 변하고, 비선형 특성이 변화할 때마다 이에 상응하여 전치 왜곡을 수행하지 않으면, 전치왜곡의 장치의 성능이 저하되어 증폭기의 출력에서는 심각한 비선형 왜곡이 다시 발생하게 된다.
상기한 바와 같이 시간 및 환경에 따라 변화하는 증폭기의 비선형 특성을 추정하기 위한 방법으로 적응 알고리즘(Adaptive algorithm)을 사용하여 디지털 전치 왜곡을 수행하는 방법이 사용되고 있다.
적응 알고리즘은 다항식 모델링을 구현한 전치왜곡 필터의 출력 신호와 희망 출력 신호(desired output signal)와의 차이를 에러(error)로 간주하고, 상기 에러가 최소화 되도록 상기 전치왜곡 필터의 계수를 변화시키는 방법으로, 증폭기가 시간 또는 환경에 따라 특성이 변화하는 경우에도 이에 상응하여 전치왜곡 장치는 지속적으로 계수를 갱신하여 전치왜곡을 수행함으로써 증폭기의 비선형 왜곡을 보상할 수 있게 된다.
상기한 바와 같이 전치왜곡 장치의 필터 파라미터들을 적응 알고리즘에 의해 갱신하려면 전치왜곡 장치의 출력 신호와 희망 출력 신호의 차이인 에러를 최소화 하도록 파라미터를 갱신하여야 한다. 그러나 실질적으로 전치 왜곡 장치의 출력 장치에 대한 희망 출력 신호를 정확하게 알 수 있는 방법이 없기 때문에 일반적인 적응 알고리즘에 의해 전치왜곡 장치의 필터 계수들을 갱신하기가 어렵다.
상기한 바와 같은 단점을 보완하기 위해 간접 학습(Indirect Learning) 구조 및 알고리즘이 제안되었다. 간접 학습 방법은 전치왜곡 장치의 희망 출력 신호를 획득하기 위하여 전치왜곡 장치와 동일한 전치왜곡 필터를 증폭기의 출력이 피드백 되는 위치에 설치하고, 이 필터의 출력과 동일한 필터를 사용하는 전치왜곡 장치의 출력을 희망 출력 신호로 간주하여 적응 시킴으로써 전치왜곡 장치가 증폭기의 비선형성을 선형화 시켜주는 역함수 역할을 하도록 하는 것이다.
그러나, 간접 학습 방법은 실제 전치왜곡 장치의 희망 출력 신호를 사용하지 않고 간접적인 방법을 사용하여 에러를 계산하여 적응 시키는 과정에서 필터의 차수(order)를 정확하게 사용하지 않고, 증폭기의 왜곡이 심한 경우 성능이 열화될 수 있는 단점이 있다.
상기한 단점을 보완하기 위해 간접적으로 전치왜곡 장치를 적응시키지 않고 증폭기의 비선형 특성을 모델링하고 그 계수들을 추정하여 증폭기의 입출력 관계식을 변화킴으로써, 전치왜곡 장치의 입력 신호, 추정된 증폭기의 계수, 전치왜곡 장치의 현재 및 과거 신호로 표현하여 전치왜곡 장치를 구현하는 방법이 존재한다. 그러나, 이와 같은 방법은 비선형이 심한 구간에서는 선형화 성능을 보장받지 못할 수 있는 단점이 있다. 즉, 간접 학습 방법에 비해 백오프 레벨을 더 심하게 적응해야 하는 문제가 발생할 수 있다.
상기한 단점을 극복하기 위한 본 발명의 목적은 비선형 장치의 비선형 특성이 변화하는 경우에도 안정적으로 비선형 특성을 보상할 수 있는 전치 왜곡 장치를 제공하는 것이다.
또한, 본 발명의 다른 목적은 상기 전치 왜곡 장치의 비선형 특성 보상 방법을 제공하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상술한 본 발명의 목적을 달성하기 위한 본 발명의 일 측면에 따른 전치 왜곡 장치는 입력 신호(u(n)) 및 상기 입력 신호(u(n))의 과거값으로 모델링된 필터를 이용하여 상기 입력 신호(u(n))를 전치 왜곡한 출력 신호(x(n))를 제공하는 전치왜곡 필터와, 비선형 장치로부터 처리된 신호(y(n)) 및 상기 출력 신호(x(n))에 기초하여 상기 비선형 장치의 특성을 추정하고, 추정된 상기 비선형 장치의 특성을 이용하여 상기 전치왜곡 필터의 희망 출력 신호(z(n))를 산출하는 전치왜곡 출력 추정부 및 상기 출력 신호(x(n))와 상기 희망 출력 신호(z(n))를 비교하여 비교결과인 에러를 산출하고, 상기 산출된 에러가 최소화되는 필터 계수를 산출한 후 상기 전치왜곡 필터의 필터 계수를 갱신하기 위해 상기 산출된 필터 계수를 상기 전치왜곡 필터에 제공하는 적응 알고리즘 구동부를 포함한다.
상기 전치왜곡 필터는 수학식
Figure 112010084362165-pat00001
(여기서, P는 다항식의 차수를 의미하고, M은 샘플 유닛의 최대 지연값을 의미하며, bmk(n)는 필터 계수를 의미한다.)를 이용하여 상기 입력 신호(u(n))를 전치왜곡한 출력 신호(x(n))를 제공할 수 있다.
상기 비선형 장치로부터 처리된 신호(y(n))는 상기 출력 신호(x(n)) 및 상기 출력 신호(x(n))의 과거값으로 모델링될 수 있다.
상기 비선형 장치로부터 처리된 신호(y(n))는 수학식
Figure 112010084362165-pat00002
(여기서, Q는 다항식의 차수를 의미하고, M은 샘플 유닛의 최대 지연값을 의미하며, cmk(n)은 시간 n에서 상기 비선형 장치의 모델링 특성을 의미한다.)를 이용하여 모델링될 수 있다.
상기 전치왜곡 출력 추정부는 상기 비선형 장치의 모델링 특성(cmk(n))을 추정하고, 수학식
Figure 112010084362165-pat00003
을 이용하여 상기 전치왜곡 필터의 희망 출력 신호(z(n))를 산출할 수 있다.
또한, 본 발명의 다른 목적을 달성하기 위한 본 발명의 일측면에 따른 전치 왜곡 방법은, 입력 신호(u(n))과 상기 입력 신호(u(n))의 과거값으로 모델링된 전치왜곡 필터를 이용하여 상기 입력 신호 u(n)을 전치왜곡시킨 출력 신호 x(n)를 생성하는 단계와, 비선형 장치에 의해 처리된 신호(y(n))와 상기 출력 신호(x(n))에 기초하여 상기 전치왜곡 필터의 희망 출력 신호(z(n))를 산출하는 단계와, 상기 출력 신호(x(n))와 상기 희망 출력 신호(z(n))를 비교하여 비교결과인 에러를 산출하는 단계와, 상기 산출된 에러가 최소화되는 필터 계수를 산출하는 단계 및 상기 산출된 필터 계수를 이용하여 상기 전치왜곡 필터의 필터 계수를 갱신하는 단계를 포함한다.
상술한 바와 같은 비선형 왜곡의 보상을 위한 전치왜곡 장치 및 방법에 따르면, 전력 증폭기 등과 같이 비선형 왜곡 특성을 가지는 장치들의 비선형 특성을 실시간으로 모델링하고, 모델링한 신호와 전치왜곡된 출력 신호에 기초하여 전치왜곡 필터의 희망 출력 신호를 추정한 후, 추정된 희망 출력 신호와 전치왜곡 필터의 출력 신호의 차에 해당하는 오류를 최소화하기 위한 필터계수를 산출하여 전치왜곡 필터의 필터 계수를 갱신한다.
따라서, 비선형 장치의 비선형 특성이 시간 또는 환경에 따라 변화하는 경우에도 안정적으로 비선형 특성을 보상할 수 있다.
도 1은 본 발명의 일 실시예에 따른 비선형 왜곡의 보상을 위한 전치왜곡 장치의 구성을 나타내는 블록도이다.
도 2는 본 발명의 일 실시예에 따른 비선형 왜곡의 보상을 위한 전치왜곡 방법을 나타내는 흐름도이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세하게 설명하고자 한다.
그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 및/또는 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가진 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 본 발명을 설명함에 있어 전체적인 이해를 용이하게 하기 위하여 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 일 실시예에 따른 비선형 왜곡의 보상을 위한 전치왜곡 장치의 구성을 나타내는 블록도이다.
도 1에서는 적응 알고리즘을 사용하는 전치왜곡 장치(100)가 전력 증폭기(230)를 포함하는 이동통신 시스템의 송신부에 적용된 것을 예를 들어 도시하였고, 상기 전치왜곡 장치(100)는 디지털 베이스밴드 영역에서 전치왜곡을 수행한다.
도 1을 참조하면, 전치왜곡 장치(100)는 전치왜곡 필터(110), 전치왜곡 출력 추정부(120) 및 적응 알고리즘 구동부(130)를 포함하고, 상기 전치왜곡 장치(100)는 이동통신 시스템의 전력 증폭기(230)뿐만 아니라 디지털 아날로그 변환기(210), 상향 변환부(220), 하향 변환부(240) 및 아날로그 디지털 변환부(250)의 비선형 특성을 모두 고려하여 전치 왜곡을 수행한다.
도 1에 도시한 이동통신 시스템의 전력 증폭기(230)는 대표적인 비선형 장치로서, 비선형성 함수 f(·)로 모델링될 수 있다. 또한, 전력 증폭기(230)의 입출력 관계를 디지털 베이스밴드 등가 관계식으로 표현하면 수학식 1과 같이 나타낼 수 있다.
Figure 112010084362165-pat00004
수학식 1에서, Q는 다항식의 차수를 의미하며, M은 샘플 유닛의 최대 지연값을 의미한다. 또한, cmk(n)은 시간 n에서 전력 증폭기(230)의 모델링 특성을 나타내는 파라미터를 의미한다.
수학식 1에 표시한 바와 같이 전력 증폭기(230)의 디지털 베이스밴드 등가 출력 신호 y(n)은 전치왜곡 필터(110)의 출력 신호 x(n)과 상기 출력 신호 x(n)의 과거값의 함수로 모델링 된다.
또한, 전치왜곡 필터(110)의 출력 신호 x(n)은 수학식 2에 표시한 바와 같이 전치왜곡 필터(110)의 입력 신호 u(n) 및 상기 입력 신호 u(n)의 과거값으로 모델링될 수 있다.
Figure 112010084362165-pat00005
수학식 2에서 P는 다항식의 차수를 의미하고, M은 샘플 유닛의 최대 지연값을 의미하며, bmk(n)은 다항식의 계수 또는 전치왜곡 필터(110)의 필터 계수를 의미한다.
전치왜곡 필터(110)은 상기 수학식 2에 표시한 바와 같이 필터 계수 bmk(n)(또는 W(n))를 이용하여 입력 신호 u(n)를 전치 왜곡한 출력 신호 x(n)을 제공한다.
상기 필터 계수 bmk(n)(또는 W(n))은 적응알고리즘 구동부(130)에 의해 계산되어 전치왜곡 필터(110)에 제공함으로써 필터 계수의 갱신이 필요한 시점에 반영된다.
전치왜곡 출력 추정부(120)는 전력 증폭기(230)의 출력 신호 y(n) 및 전치왜곡 필터(110)의 출력 신호 x(n)을 입력 신호로 제공받고, 전력 증폭기(230)의 디지털 베이스밴드 등가 특성인
Figure 112010084362165-pat00006
를 추정한 후, 이를 이용하여 수학식 3과 같이 전치왜곡 필터(110)의 희망 출력 신호 z(n)을 산출한다.
Figure 112010084362165-pat00007
수학식 3을 통해 희망 출력 신호 z(n)을 산출하는 과정에서, 처음에는
Figure 112010084362165-pat00008
의 |x(n)| 대신 |u(n)|을 사용하여 희망 출력 신호
Figure 112010084362165-pat00009
을 추정하지만 수학식 3을 몇 번 반복하면 수학식 4와 같이 전력 증폭기의 특성을 나타내는 함수의 역함수로 수렴한다.
Figure 112010084362165-pat00010
수학식 4에 표시한 전치왜곡 출력 추정부(120)의 출력 신호 z(n)은 적응알고리즘 구동부(130)에 제공되어 전치왜곡 필터(110)의 희망 출력 신호(desired output signal)로 사용된다.
적응알고리즘 구동부(130)는 전치왜곡 필터(110)의 출력 신호 x(n)과 전치왜곡 출력 추정부(120)의 출력 신호 z(n)를 비교하여 비교 결과인 에러를 산출하고, 산출된 에러에 대해 최소 자승법(LMS: Least Mean Square) 또는 순환 최소 자승법(RLS: Recursive Least Mean Square) 등의 적응 알고리즘을 사용하여 전치왜곡 필터(110)의 필터 계수 W(n)을 산출한 후 산출된 필터 계수를 전치왜곡 필터에 제공함으로써 전치왜곡 필터(110)의 필터 계수 bmk(n)을 갱신한다.
도 1에서, 전치왜곡 필터(110)에 의해 전치왜곡된 출력 신호 x(n)은 디지털 아날로그 변환기(210)에 의해 아날로그 신호로 변환되고, 상향 변환부(up converter)(220)에 의해 중간 주파수(Intermediate Frequency) 신호로 변환된 다음, 전력 증폭기(230)에 의해 전력 증폭되어 안테나(미도시)를 통해 송신된다.
또한, 전력 증폭기(230)를 통해 증폭된 신호는 하향 변환부(down converter)(240) 및 아날로그 디지털 변환기(250)를 통해 다시 디지털 베이스밴드 신호 y(n)로 변환되어 전치왜곡 출력 추정부(120)에 제공됨으로써 희망 출력 신호 z(n)를 추정하기 위해 사용된다.
도 1에 도시한 전치왜곡 장치(100)를 포함하는 이동통신 시스템에서는 전치왜곡 장치(100)가 전력 증폭기(230)의 비선형 특성뿐만 아니라, 디지털 아날로그 변환부(210), 상향 변환부(220), 하향 변환부(240) 및 아날로그 디지털 변환부(250)의 비선형 특성을 모두 고려하여 전치왜곡을 수행한다.
도 2는 본 발명의 일 실시예에 따른 비선형 왜곡의 보상을 위한 전치왜곡 방법을 나타내는 흐름도로서, 도 1에 도시한 전치왜곡 장치에서 수행되는 전치왜곡 과정을 나타낸다.
도 2를 참조하면, 먼저, 전치왜곡 장치는 수학식 2에 표시한 바와 같이 전치왜곡 입력 신호 u(n)과 상기 입력 신호의 과거값으로 모델링된 함수를 이용하여 입력 신호 u(n)을 전치왜곡시킨 출력 신호 x(n)를 생성한다(단계 310).
이후, 전치왜곡 장치는 상기 전치왜곡된 출력 신호 x(n)이 전력 증폭기 등의 비선형 장치에 의해 처리된 출력 신호 y(n)과 상기 전치왜곡된 출력 신호 x(n)를 이용하여 수학식 3에 표시한 바와 같이 전치왜곡 필터의 희망 출력 신호(desired output signal) z(n)을 추정한다(단계 320). 여기서, 상기 추정된 희망 출력 신호 z(n)은 수학식 4에 표시한 바와 같이 비선형 장치(예를 들면, 증폭기)의 특성을 모델링한 함수의 역함수가 될 수 있다.
상기한 바와 같은 전치왜곡 필터의 희망 출력 신호 z(n)을 추정하기 위해서는 먼저, 전치왜곡된 출력 신호 x(n)를 처리하는 증폭기 등과 같은 비선형 장치의 비선형 특성에 대한 모델링이 필요하다. 여기서, 상기 비선형 장치의 비선형 특성에 대한 모델링은 수학식 1에 표시한 바와 같이 전치왜곡된 출력 신호 x(n)과 상기 출력 신호 x(n)의 과거값의 함수로 모델링할 수 있다.
이후, 전치왜곡 장치는 상기 출력 신호 x(n) 및 상기 희망 출력 신호 z(n)을 비교하여 에러를 산출한다(단계 330).
그리고, 전치왜곡 장치는 산출된 에러에 대해 최소 자승법 또는 순환 최소 자승법을 적용하여 상기 에러가 최소가 되는 전치왜곡 필터의 필터 계수 W(n)를 산출하고(단계 340), 산출된 필터 계수 W(n)를 이용하여 전치왜곡 필터의 현재 필터 계수를 갱신한다(단계 350).
도 1 및 도 2에 도시한 바와 같이 본 발명의 일 실시예에 따른 전치왜곡 장치 및 방법에서는 전력 증폭기 등과 같이 비선형 왜곡 특성을 가지는 장치의 비선형 특성을 실시간으로 모델링하고, 모델링한 신호와 전치왜곡된 출력 신호에 기초하여 전치왜곡 필터의 희망 출력 신호를 추정한 후, 추정된 희망 출력 신호와 전치왜곡 필터의 출력 신호의 차에 해당하는 오류를 최소화하기 위한 필터계수를 산출하여 전치왜곡 필터의 필터 계수를 갱신한다.
따라서, 시간과 온도에 따라 비선형 장치의 비선형 왜곡 특성이 실시간으로 변화하는 경우에도 이에 상응하여 적응적 알고리즘을 적용하여 필터 계수를 지속적으로 갱신함으로써 비선형 왜곡 특성을 안정적으로 보상할 수 있다.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100 : 전치왜곡 장치 110 : 전치왜곡 필터
120 : 전치왜곡 출력 추정부 130 : 적응 알고리즘 구동부
210 : 디지털 아날로그 변환기 220 : 상향 변환부
230 : 전력 증폭기 240 : 하향 변환부
250 : 아날로그 디지털 변환기

Claims (8)

  1. 입력 신호(u(n)) 및 상기 입력 신호(u(n))의 과거값으로 모델링된 필터를 이용하여 상기 입력 신호(u(n))를 전치 왜곡한 출력 신호(x(n))를 제공하는 전치왜곡 필터;
    비선형 장치로부터 처리된 신호(y(n)) 및 상기 출력 신호(x(n))에 기초하여 상기 비선형 장치의 특성을 추정하고, 추정된 상기 비선형 장치의 특성을 이용하여 상기 전치왜곡 필터의 희망 출력 신호(z(n))를 산출하는 전치왜곡 출력 추정부; 및
    상기 출력 신호(x(n))와 상기 희망 출력 신호(z(n))를 비교하여 비교결과인 에러를 산출하고, 상기 산출된 에러가 최소화되는 필터 계수를 산출한 후 상기 전치왜곡 필터의 필터 계수를 갱신하기 위해 상기 산출된 필터 계수를 상기 전치왜곡 필터에 제공하는 적응 알고리즘 구동부를 포함하는 전치 왜곡 장치.
  2. 제1항에 있어서,
    상기 전치왜곡 필터는 수학식
    Figure 112010084362165-pat00011

    (여기서, P는 다항식의 차수를 의미하고, M은 샘플 유닛의 최대 지연값을 의미하며, bmk(n)는 필터 계수를 의미한다.)를 이용하여 상기 입력 신호(u(n))를 전치왜곡한 출력 신호(x(n))를 제공하는 것을 특징으로 하는 전치 왜곡 장치.
  3. 제1항에 있어서,
    상기 비선형 장치로부터 처리된 신호(y(n))는 상기 출력 신호(x(n)) 및 상기 출력 신호(x(n))의 과거값으로 모델링되는 것을 특징으로 하는 전치 왜곡 장치.
  4. 제3항에 있어서,
    상기 비선형 장치로부터 처리된 신호(y(n))는 수학식
    Figure 112010084362165-pat00012

    (여기서, Q는 다항식의 차수를 의미하고, M은 샘플 유닛의 최대 지연값을 의미하며, cmk(n)은 시간 n에서 상기 비선형 장치의 모델링 특성을 의미한다.)를 이용하여 모델링되는 것을 특징으로 하는 전치 왜곡 장치.
  5. 제4항에 있어서, 상기 전치왜곡 출력 추정부는
    상기 비선형 장치의 모델링 특성(cmk(n))을 추정하고, 수학식
    Figure 112010084362165-pat00013

    을 이용하여 상기 전치왜곡 필터의 희망 출력 신호(z(n))를 산출하는 것을 특징으로 하는 전치 왜곡 장치.
  6. 입력 신호(u(n))과 상기 입력 신호(u(n))의 과거값으로 모델링된 전치왜곡 필터를 이용하여 상기 입력 신호 u(n)을 전치왜곡시킨 출력 신호 x(n)를 생성하는 단계;
    비선형 장치에 의해 처리된 신호(y(n))와 상기 출력 신호(x(n))에 기초하여 상기 전치왜곡 필터의 희망 출력 신호(z(n))를 산출하는 단계;
    상기 출력 신호(x(n))와 상기 희망 출력 신호(z(n))를 비교하여 비교결과인 에러를 산출하는 단계;
    상기 산출된 에러가 최소화되는 필터 계수를 산출하는 단계; 및
    상기 산출된 필터 계수를 이용하여 상기 전치왜곡 필터의 필터 계수를 갱신하는 단계를 포함하는 전치 왜곡 방법.
  7. 제6항에 있어서,
    상기 비선형 장치에 의해 처리된 신호(y(n))는 수학식
    Figure 112010084362165-pat00014

    (여기서, Q는 다항식의 차수를 의미하고, M은 샘플 유닛의 최대 지연값을 의미하며, cmk(n)은 시간 n에서 상기 비선형 장치의 모델링 특성을 의미한다.)를 이용하여 모델링되는 것을 특징으로 하는 전치 왜곡 방법.
  8. 제7항에 있어서, 상기 전치왜곡 필터의 희망 출력 신호(z(n))를 산출하는 단계는,
    상기 비선형 장치의 모델링 특성(cmk(n))을 추정하고, 수학식
    Figure 112010084362165-pat00015

    을 이용하여 상기 전치왜곡 필터의 희망 출력 신호(z(n))를 산출하는 것을 특징으로 하는 전치 왜곡 방법.
KR1020100131441A 2010-12-21 2010-12-21 비선형 왜곡의 보상을 위한 전치 왜곡 장치 및 방법 KR101386239B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100131441A KR101386239B1 (ko) 2010-12-21 2010-12-21 비선형 왜곡의 보상을 위한 전치 왜곡 장치 및 방법
US13/330,986 US8421534B2 (en) 2010-12-21 2011-12-20 Predistorter for compensating for nonlinear distortion and method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100131441A KR101386239B1 (ko) 2010-12-21 2010-12-21 비선형 왜곡의 보상을 위한 전치 왜곡 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20120070047A KR20120070047A (ko) 2012-06-29
KR101386239B1 true KR101386239B1 (ko) 2014-04-17

Family

ID=46233597

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100131441A KR101386239B1 (ko) 2010-12-21 2010-12-21 비선형 왜곡의 보상을 위한 전치 왜곡 장치 및 방법

Country Status (2)

Country Link
US (1) US8421534B2 (ko)
KR (1) KR101386239B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9160280B1 (en) 2014-05-21 2015-10-13 King Fahd University Of Petroleum And Minerals Memory polynomial based digital predistorter
KR101684176B1 (ko) * 2015-10-05 2016-12-20 한밭대학교 산학협력단 샘플 반복을 이용한 디지털 전치왜곡 방법 및 그 장치
US10097141B1 (en) 2017-06-06 2018-10-09 Intel Corporation Digital predistortion tailored to specified frequencies in the power amplifier (PA) output spectrum
CN108769315A (zh) * 2018-05-30 2018-11-06 维沃移动通信有限公司 一种移动终端及电路控制方法
CN109347495B (zh) * 2018-09-25 2019-11-05 电子科技大学 低位宽ad条件下提高数字信号传输精度的***及方法
CN113016136A (zh) * 2018-11-13 2021-06-22 瑞典爱立信有限公司 有源天线阵列线性化
US10985951B2 (en) 2019-03-15 2021-04-20 The Research Foundation for the State University Integrating Volterra series model and deep neural networks to equalize nonlinear power amplifiers
CN117729078B (zh) * 2024-02-07 2024-06-04 厦门大学 一种用于mimo发射机的双重串扰消除数字预失真***

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020190787A1 (en) 2001-06-08 2002-12-19 Jaehyeong Kim Method and apparatus for calculating the predistortion function from a power amplifier

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6342810B1 (en) * 1999-07-13 2002-01-29 Pmc-Sierra, Inc. Predistortion amplifier system with separately controllable amplifiers
US6853246B2 (en) * 2002-04-18 2005-02-08 Agere Systems Inc. Adaptive predistortion system and a method of adaptively predistorting a signal
US7194043B2 (en) * 2002-05-31 2007-03-20 Lucent Technologies Inc. System and method for predistorting a signal to reduce out-of-band error
KR100480278B1 (ko) * 2002-12-24 2005-04-07 삼성전자주식회사 광대역 전력 증폭기를 위한 디지털 전치보상기 및 그적응화 방법
DE10320420B4 (de) * 2003-05-07 2005-05-25 Siemens Ag Anordnung und Verfahren zur digitalen Vorverzerrung eines komplexen Basisband-Eingangssignals
US7577211B2 (en) * 2004-03-01 2009-08-18 Powerwave Technologies, Inc. Digital predistortion system and method for linearizing an RF power amplifier with nonlinear gain characteristics and memory effects
US7746167B1 (en) * 2008-08-29 2010-06-29 Xilinx, Inc. Method of and circuit for adapting parameters for a predistortion circuit in an integrated circuit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020190787A1 (en) 2001-06-08 2002-12-19 Jaehyeong Kim Method and apparatus for calculating the predistortion function from a power amplifier

Also Published As

Publication number Publication date
US8421534B2 (en) 2013-04-16
US20120154040A1 (en) 2012-06-21
KR20120070047A (ko) 2012-06-29

Similar Documents

Publication Publication Date Title
KR101386239B1 (ko) 비선형 왜곡의 보상을 위한 전치 왜곡 장치 및 방법
KR101789924B1 (ko) 적응형 디지털 전치 왜곡을 위한 디바이스 및 방법
US6801086B1 (en) Adaptive digital pre-distortion using amplifier model that incorporates frequency-dependent non-linearities
EP1560329B1 (en) Digital predistorter using power series model
JP5120178B2 (ja) 非線形システム逆特性同定装置及びその方法、電力増幅装置及び電力増幅器のプリディストータ
KR100724934B1 (ko) 광대역 전력 증폭기를 위한 디지털 전치 왜곡 장치 및 방법
US9397619B2 (en) Distortion compensation apparatus and distortion compensation method
US9374044B2 (en) Architecture of nonlinear RF filter-based transmitter
EP2795792B1 (en) Adaptive predistortion for a non-linear subsystem based on a model as a concatenation of a non-linear model followed by a linear model
KR20020068441A (ko) 중간주파수 대역 사전왜곡에 의한 전력 증폭기 선형화 장치
JP2011176689A (ja) 算出装置、歪み補正装置、増幅装置および算出方法
US20180167093A1 (en) Distortion compensation apparatus and distortion compensation method
EP3007354B1 (en) Distortion compensation apparatus and wireless communication apparatus
JP5593724B2 (ja) 増幅装置とこれを備えた無線送信装置、及び、増幅装置の利得調整方法
EP2903156B1 (en) Distortion compensation device, and wireless communication device
EP2795802B1 (en) Architecture of a low bandwidth predistortion system for non-linear rf components
US8633769B2 (en) Dual loop adaptation digital predistortion architecture for power amplifiers
KR101464753B1 (ko) 협대역 신호를 이용한 광대역 신호의 비선형 모델 파라미터추출 방법 및 이를 이용한 전치 왜곡 장치 및 그 방법
KR101470817B1 (ko) 복수의 비선형 증폭기에 대하여 단일 피드백 회로를 사용하는 전치보상 장치 및 방법
JP2011510524A (ja) 歪み補償装置
JP5238461B2 (ja) プリディストータ
KR101712752B1 (ko) 전치왜곡 아날로그 빔 포밍 시스템 및 전치왜곡 방법
Lekashri et al. FPGA based Silicon on Chip using Flexible Digital Pre-Distortion for Software Defined Radio Transceiver
JP2011228999A (ja) 増幅回路及び無線通信装置
KR20100033717A (ko) 디지털 전치왜곡 방법 및 그 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170329

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180406

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190325

Year of fee payment: 6