JP2001268150A - リニアライザ - Google Patents

Abstract

(57)【要約】 【課題】局部復調器を有するアダプティブプリディスト
ーション方式の非線形補償回路において、回路規模が小
さく、かつ高速動作可能で高精度に補償が可能な回路構
成を提供する。 【解決手段】入力信号レベルの変動範囲を複数個の信号
レベル代表点で表わして、代表点でのみ補償係数を計算
し、補間によって他のレベルでの補償係数を求めること
で、回路規模の縮小化、動作の高速化を図る。また、補
償係数の計算には、累積乗算器を用いたフィードバック
ループにより、漸化的に計算を行うことで、高精度な補
償が可能となる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は非線形補償回路に係
わり、特にディジタル無線機に用いる電力増幅器の非線
形特性を補償する回路（リニアライザ）に関するもので
ある。

【０００２】

【従来の技術】移動無線等のディジタル無線の急速な普
及に伴って送信機の電力増幅器の大電力化、高効率化の
要求が高まっており、デバイス、回路両面で開発が盛ん
に行われている。ディジタル無線機では、電力増幅器の
非線形な入出力振幅特性に起因する高次歪みによる隣接
チャンネル妨害を防ぐため、電力増幅器の入出力振幅特
性の線形性が厳しく要求されている。しかし、良好な線
形性を保ちながら、大電力化、高効率化することは困難
であることから、リニアライザによる非線形補償技術の
適用が重要となっている。電力増幅器の非線形特性を補
償するリニアライザには大きく分けて、フィードフォワ
ード方式、フィードバック方式、プリディストーション
方式がある。

【０００３】フィードフォワード方式は、電力増幅器の
出力の一部を取り出し、別途発生した無歪みの信号成分
を減算して歪み成分を作成し、これを電力増幅器の出力
から差し引いて歪み補償する方式で、高周波（Radio Fr
equency、以降RFと称する）帯での回路技術で構成され
る。フィードバック方式は、電力増幅器に負帰還をかけ
て歪を補償する方式で、RF帯、IF（Intermediate Frequ
ency、中間周波数）帯、BB（Base Band：基底帯域）の
様々な箇所で負帰還をかける方式である。プリディスト
ーション方式は、電力増幅器で発生する歪み特性と逆の
非線形特性を予め入力信号に与えてから電力増幅器に入
力する方法で、電力増幅器の前段で信号処理する方法で
ある。プリディストーション方式もRF帯、IF帯、BB帯で
処理が可能である。

【０００４】上記３方式のリニアライザの中で、フィー
ドバック方式は、自動的に電力増幅器の特性変動に追随
するが、他の方式はアダプティブに特性変動を検出する
適応補償制御を行う必要がある。適応信号制御のように
複雑な信号処理は、アナログ回路技術よりもディジタル
信号処理の方が容易である。しかしながら、ディジタル
信号処理は高周波信号を扱うのが不得手であるので、デ
ィジタル信号処理によるアダプティブ制御は主にプリデ
ィストーション方式に適用されている。

【０００５】プリディストーション非線形補償の原理を
図２を用いて説明する。図２(a)は、電力増幅器の入出
力特性の一例を示す図である。また、図２(b)は、従来
のプリディストーション方式を用いた非線形補償電力増
幅器（リニアライザ）の構成を示すブロック図である。
217はI成分入力端子、218はQ成分入力端子、20は複素掛
算器、21は逆特性計算部、22は直交変調部、23は直交復
調部、24は電力増幅器（HPA）、219は出力端子である。
図２は原理説明のための概略図であるので、BB信号をRF
信号に変換する周波数変換部は省略している。

【０００６】図２において、電力増幅器の非線形特性は
入力信号レベルp（p² =x_I ² + x_Q ²、ただし、x_Iは信号の
同相成分振幅、x_Qは直交成分振幅である）の関数とし
て、 A(p)ｅ^jφ^(p) = A(p)cosφ(p) + jA(p)sinφ(p) ‥‥‥式(1) と与えられる。式(1)でA(p)は振幅の非線形成分を表
し、φ(p)は位相の非線形成分を表している。この非線
形特性により、HPA24の出力信号は、 y = y_I＋jy_Q = A(p)ｅ^jφ^(p)(x_I + jx_Q) = A(p)(x_Icosφ(p) - x_Qsinφ(p)) + jA(p)(x_Isinφ(p) + x_Qcosφ(p)) ‥‥‥式(2) となる。

【０００７】式(2)の出力信号yの振幅部（y_I ² + y_Q ²）
^1/2の入力信号レベルpに対する変化の様子を図２(a)に
示す。ただし出力信号レベルは小信号利得で正規化して
おく。一般的に、電力増幅器の振幅非線形特性は、入力
信号レベルpの増加に対して出力振幅が低下し、図２(a)
の45°線より小さくなる傾向を示す。そのため、出力振
幅ｙを得るには、入力信号レベルとしてx = yでなく、
x′のレベルの信号を入力しなければならない。x′を取
得するには非線形特性（式(1)）の逆特性である次の式
(3)を求め、これに入力信号xの信号レベルpを代入する
ことで得られる。 A^-1(p)ｅ^-jφ^(p) = a_I + ja_Q = A^-1(p)cosφ(p) − jA^-1(p)sinφ(p) ‥‥‥式(3)

【０００８】図２(b)において、入力端子217を介して信
号の同相成分振幅x_Iを入力し、入力端子218を介して信
号の直交成分振幅y_Iを入力する。これらの信号振幅は複
素乗算記20と直交変調器22を通って、HPA24に与えられ
増幅される、この増幅されたHPA24の出力信号yは出力端
子219を介して出力されるが、また一方直交復調器23に
与えられる。HPA24の出力信号yを直交復調器23により復
調し、y_I + jy_Qとして、逆特性計算部21に入力する。同
様に入力信号x = x_I + jx_Qも入力端子217と218から逆特
性計算部21に入力する。逆特性計算部21は、これらxとy
のデータから逆特性x/yを計算する。求めた逆特性x/y
に、入力信号レベルpを代入して、式(3)の非線形補正値
A^-1(p)ｅ^-jφ^(p) = a_I + ja_Qを求め、複素掛算器20に与
える。これを複素掛算器20では、入力信号xに複素乗算
し、非線形補正信号x′を求め、HPA24に与える。

【０００９】上述のプリディストーションの原理によれ
ば、HPA24の逆特性を直交復調器23により常に監視して
いるので、HPA24が温度変動等により特性変動を生じて
も、アダプティブに特性追従が可能であり、高精度な非
線形補償が実現できる。ディジタル信号処理によるアダ
プティブプリディストーション方式リニアライザの従来
例として、高林、折橋、松岡、森井、“ディジタル直交
変復調器を適用した送信系線形補償の検討”、電子情報
通信学会1998年ソサイエティ大会、B-5-4で報告された
補償回路がある。図３にこの従来例の概略構成を示す。

【００１０】図３は、従来のアダプティブプリディスト
ーション方式非線形補償回路の構成を示すブロック図で
ある。201はI成分入力端子、202はQ成分入力端子、30は
参照テーブル（LUT）、31はパワー計算部（PER）、32と
33は複素掛算器、34は係数計算部、35はデータ更新部、
10は直交変調器、11は直交復調器、12はD/A変換器、13
はA/D変換器、14と17は周波数混合器、15と16は局部発
振器、18はHPA、19は方向性結合器である。図中、信号
線が２本平行に描かれているのは、複素信号（同相成分
を実数部、直交成分を虚数部とする）で表わした信号で
ある。

【００１１】図３において、変調入力信号のI成分x_Iが
入力端子201を介して、またQ成分x_Qが入力端子202を介
して、それぞれ複素掛算器32に与えられる。複素掛算器
32では、入力した変調入力信号に乗算器33から与えられ
る非線形補償係数を乗算し、プリディストーション補償
した信号として直交変調器10に与える。直交変調器10で
は、変調を行いD/A変換器12に与える。更にD/A変換器12
では、変調された信号をアナログ信号に変換して、周波
数混合器14に与える。アナログの変調信号は周波数混合
器14により局部発振器15からの局発信号f_IFと混合され
て、RF帯に周波数変換され、HPA18に与えられる。HPA18
は信号を所定のレベルに増幅して出力端子203を介して
出力する。

【００１２】HPA18で増幅された信号は、方向性結合器1
9により一部が取り出され、周波数混合器17に与えられ
る。周波数混合器17では、HPA18の出力の一部である信
号を局部発振器16の局発信号f_IF′と混合して、IF帯信
号としてA/D変換器13に与える。A/D変換器13では、IF帯
信号をディジタル信号に変換して直交復調器11に与え
る。直交復調器11では、入力した信号を同相成分信号と
直交成分信号に復調して、ディジタル電力増幅器の出力
データ信号としてデータ更新部35に与えられる。

【００１３】データ更新部35には、別に、変調入力信号
のI成分x_IとQ成分x_Qとが、入力端子201と202とを介し
て、それぞれ与えられている。データ更新部35では、こ
の与えられた変調入力信号と出力データ信号とによっ
て、それぞれ、入力データと出力データの更新を行い、
更新したデータを係数計算部34に与える。

【００１４】また、変調入力信号のI成分x_IとQ成分x_Qと
は、更にパワー計算部31にも与えられる。パワー計算部
31では、与えられた変調入力信号の入力信号レベルを計
算し、これを固定分非線形補償係数を格納したROM（Rea
d Only Memory）等の記憶デバイスで構成された参照テ
ーブル30と変動分非線形補償係数を計算する係数計算部
34に与える。

【００１５】係数計算部34では、パワー計算部31から与
えられた入力信号レベルと、データ更新部35から与えら
れた更新データとによって、変動分の非線形補償係数の
計算を行う。また、参照テーブル30では、パワー計算部
31から与えられた入力レベル値を、前もって作成した参
照テーブルで補償した値に変換した固定分非線形補償係
数として、複素掛算器33に与える。

【００１６】複素掛算器33は、入力した固定分非線形補
償係数と変動分非線形補償係数を、複素乗算して、変調
入力信号に対する非線形補償係数を求め、これを複素掛
算器32に与える。複素掛算器32は、入力端子201と202と
を介して与えられた変調入力信号のI成分x_IとQ成分x_Qと
に、複素掛算器33から与えられた非線形補償係数によっ
て複素乗算し、プリディストーション非線形補償動作を
行う。

【００１７】即ち、上述の従来例では、HPA18の非線形
特性を固定分と変動分とに分け、固定分は前もって作成
した参照テーブル30で補償し、固定分と現状の特性との
ずれを変動分として、アダプティブにプリディストーシ
ョン補償動作を行う方法である。また、係数計算部34で
変動分非線形補償係数を計算する際には、非線形特性の
変動分を２次の近似多項式により近似し、近似係数をLM
S（最小二乗誤差）アルゴリズムにより求めている。電
力増幅器の非線形特性は、電源や温度の変動及び経年変
化などの要因によって変動するため、それら全ての非線
形特性の逆特性に対応したテーブル参照を行うことがで
きる記憶デバイスには、膨大な記憶容量を必要とする。
そこで、上述の従来では、逆特性を固定分と変動分とに
分け、固定分のみ参照テーブルを用いている。

【００１８】

【発明が解決しようとする課題】前述の従来技術には、
電力増幅器の非線形特性が入力信号レベルの関数である
ことから、非線形特性の逆特性を精度よく実現するため
に、入力信号レベルの分解能を上げなければならない
が、固定分の逆特性データだけであっても、参照テーブ
ル用にかなりの記憶容量を必要とする欠点があった。

【００１９】また非線形特性の変動分については、前述
の従来例では近似式を用い、この近似式の係数をLMSア
ルゴリズムにより求めている。しかし、このアルゴリズ
ムは収束が遅いので、データ更新を何度も（数百回程
度）繰り返さなければならず処理速度が遅い欠点があっ
た。また、ディジタル回路で実現される変調器では、信
号が標本化されているので、入力信号レベルの変動する
全ての範囲にわたって細かくデータを取得するために
は、長い取得時間を必要とする。従って変動分の逆特性
データの更新処理が遅い欠点があった。

【００２０】更に、変動分の逆特性を求める場合には、
電力増幅器の非線形特性を多項式で近似して求めている
が、収束を速くするためには、近似多項式の次数を低く
しなければならず、このため、非線形特性の近似精度が
下がってしまう欠点があった。

【００２１】また、固定分の逆特性は予め電力増幅器の
非線形特性を測定して、参照テーブルに書き込んでおか
なければならない。これを行うには、前述のリニアライ
ザとは別の測定回路が必要であり、個々の電力増幅器毎
にこの参照テーブルを作成しなければならない欠点があ
った。

【００２２】また、上記変動分の逆特性を取得している
時間は無線機を動作させることができないので、無線機
の通常動作を行う前に準備動作が必要となる欠点があっ
た。

【００２３】以上述べたように、従来技術には、以下に
示す欠点が有る。即ち、 （１）大容量のメモリ及びLMSアルゴリズムを用いるた
め回路規模が大きい。 （２）変動分の逆特性計算の収束が遅い。 （３）非線形補償精度が低い。 （４）製造時の初期測定（固定分データの取得）、無線
機の動作モード切替が必要である。

【００２４】本発明の目的は、上記のような欠点を除去
し、非線形補償精度の高いリニアライザを提供すること
にある。また、本発明の第２の目的は、上記のような欠
点を除去し、回路規模が小さく、高速動作可能なリニア
ライザを提供することにある。更に、本発明の第３の目
的は、上記のような欠点を除去し、無調整でかつ保守不
要で、自動的に動作可能なリニアライザを提供すること
にある。また更に、本発明の他の目的は、ディジタル信
号処理では一般的に得意としない割算や高精度の関数計
算を用いずに、ディジタル回路で実現しやすい、リニア
ライザを提供することにある。

【００２５】

【課題を解決するための手段】上記の目的を達成するた
め、本発明のリニアライザは、逆特性の計算に近似式を
用いず、取得した入出力データを直接演算することによ
り、高精度な逆特性を求めるようにしたものである。

【００２６】また、上記第２の目的を達成するため、本
発明の非線形補償回路は、 全ての信号レベルにわたっ
て逆特性の計算を行わず、予め選定した信号レベル代表
点でのみ逆特性計算を行い、他のレベルについては、レ
ベル代表点での逆特性を補間して計算を行う。また、デ
ータを取得する際にも取得した信号レベルから補間し
て、レベル代表点での逆特性を求める。従って、全信号
レベルに亘る逆特性計算は不要で、レベル代表点でのデ
ータのみ計算、記憶しておけば良いので、回路規模の縮
減と、動作の高速化を図ることができる。

【００２７】更に、上記第３の目的を達成するため、本
発明の非線形補償回路は、逆特性データの計算におい
て、振幅非線形特性に対しては乗算器と遅延レジスタと
から構成した累積乗算器を用い、位相非線形特性に対し
ては乗算器と加算器と遅延レジスタとから構成した累積
加算器を用いる。累積乗算器では入出力信号レベル比が
入力となり、積の形で累積されていく。また位相の累積
加算器では入出力信号位相差の余弦、正弦値が入力とな
り、位相差の総和の余弦、正弦値が遅延レジスタに累積
されていく。逆特性補償用複素掛算器と、非線形電力増
幅器とで帰還ループを構成すると、累積乗算器の遅延レ
ジスタのデータ値は、HPAの入出力信号レベル比の逆数
に収束して行き、収束した時点では入出力信号レベル比
（すなわち、累積乗算器の入力値）は1に収束する（累
積加算器の入力値は0に収束）。非線形特性が変動する
と、累積乗算器の入力値が1でない（累積加算器の入力
値は0でない）値となるので、ループは変動した値に再
び収束して行くように動作する。こうして、自動的に非
線形補償動作が可能な補償回路が実現できる。

【００２８】更に、本発明では、割算演算を用いずに非
線形の逆特性を計算するために、ニュートン法による漸
化式で逆数平方根や逆数を計算する。これにより、割算
命令のないディジタル信号処理プロセッサでも、非線形
補償回路が容易に実現できる。

【００２９】

【発明の実施の形態】本発明による非線形補償回路の実
施の形態を説明する前に、本発明に関わる基本的事項を
説明する。課題を解決する手段の項で述べたように、電
力増幅器の非線形特性は入力信号レベルpの関数である
が、Pの変動範囲（0〜最大レベルp_max）の全てにわたっ
て計算を行うことは、演算処理量が多すぎて実現困難で
ある。そこで、pの変動範囲を、例えばN個の等間隔（Δ
p = p_max /N、Nは整数値）に分割し、N個のレベル代表
値p_i（p_i = iΔp 、i = 0〜N）についてのみ逆特性デー
タを計算する。もちろん、レベル分割は一定間隔に限る
ことはなく、任意の予め定められた間隔で分割してもよ
い。

【００３０】一方、取得されるデータ、およびプリディ
ストーションに用いるデータは、pの変動範囲の任意の
値を取り得るので、補間により計算を行う。データ補間
はラグランジのM次補間多項式 f(x) = Σ_j=0 ^Mf_j[Π_k≠_j(x - p_k)/(p_j - p_k)] = Σ_j=0 ^Mf_jC_j(x) ‥‥‥式(4) によって行う。式(4)、M + 1個の点(p₀,f₀)，(p₁,f₁)，
‥‥‥，(p_M,f_M)を通るM次多項式である。

【００３１】x = pでの値f(p)を精度良く求めるため
に、M + 1個の点p₀，p₁，‥‥‥，p_Mを、N + 1個のデー
タp′_i（ = iΔp、i = 0〜N、M＜N）の中から、pが p₀
〜p_M の中央に位置するように、式(5)または式(6)とな
るように選ぶ。 p₀ = p′_i―_M/2，‥‥‥，p_M/2 = p′_i，‥‥‥，p_M = p′_i+M/2 ‥‥‥式(5) ただし、p′_i - Δｐ/2 ＜ ｐ ＜ p′_i + Δｐ/2 （Ｍは偶数） p₀ = p′_i―_(M-1)/2，‥‥‥，p_(M-1)/2 = p′_i，‥‥‥，p_M = p′_i+(M+1)/2 ‥‥‥式(6) ただし、p′_i ＜ p ＜ p′_i+1 （Ｍは奇数）補間の
精度は多項式の次数を上げるほど、またレベル代表点の
刻みを小さくするほど良くなる。また、当然のことであ
るが、補間ができるためには、fはxのみの関数で、xに
対して連続な関数でなければならない。

【００３２】次に本発明の電力増幅器の非線形の逆特性
計算法について説明する。従来技術の説明で述べたよう
に、非線形性は、その振幅および位相が、入力信号レベ
ルpの関数として式(1)に示すように表わされる。一方、
取得できるデータは入出力信号の同相成分と直交成分
（ｘ_I、ｘ_Q、ｙ_I、ｙ_Q）であり、非線形補償を行う逆特
性データも同相成分と直交成分の形（ａ_I、ａ_Q ）であ
る。従って、振幅位相成分と同相直交成分の変換を三角
関数テーブルによる変換でなく演算によって行なうこと
により、精度が低下することを防ぐことができる。

【００３３】即ち、電力増幅器の非線形特性A(p)ｅ^-jφ
^(p)は、電力増幅器の入力信号（x =x_I + jx_Q ）と出力
信号（y = y_I + jy_Q）の比として与えられる。従って、
逆特性A^-1(p)ｅ^-jφ^(p)は式(7)となる。 A^-1(p)ｅ^-jφ^(p) = （x_I + jx_Q）/（y_I + jy_Q） ＝（(x_Iy_I + x_Qy_Q) - j(x_Iy_Q - x_Qy_I)）/（y_I ² + y_Q ²） ‥‥‥式(7)

【００３４】式(7)と式(3)とを比較して、逆特性データ
として式(8)を得る。

【００３５】更に、x² = x_I ² + x_Q ²、 y²＝y_I ² + y_Q ²、
xy = ((x_I ² + x_Q ²)(y_I ²＋y_Q ²))^1/2と置くと、A^-1(p) =
xy/y²となるので、次の式(9)となる。 a_I = xyCOSφ(P)/y² A_Q = −xysinφ(p)/y² ‥‥‥式(9)

【００３６】式(8)の変数（ x_I、x_Q、y_I、y_Q ）はレベ
ルpだけの関数ではなく、位相にも依存するので、振
幅、位相が様々な値を取り得るデータを補間してpの関
数として求めることはできない。そこで、補間に用いる
変数としては、変数（ x²、y²、xy cosφ、−xy sinφ
）を用いて、式(9)によって逆特性を計算する。

【００３７】式(8)は１回のデータ取得で計算できる
が、割算演算を備えた高速DSP（ディジタル信号処理プ
ロセッサ）が必要である。また、実際の無線機では、電
源電圧や周囲温度の変動により、電力増幅器の非線形特
性も時間とともに変動している。このような場合の非線
形補償としては、複数回のデータ取得で、目的の特性に
収束するような補償制御で十分であり、DSPも高速動作
が要求されないので、安価で低消費電力のプロセッサで
済む。

【００３８】図４によって、フィードバックループを用
いて非線形補償を行うアダプティブプリディストーショ
ン部の動作例を説明する。図４は、フィードバックルー
プを用いた非線形補償ループ（アダプティブプリディス
トーション）部の構成を示すブロック図である。204は
入力端子、40は逆特性補償器、41と45はは遅延レジス
タ、42は掛算器、43は累積乗算器、44は加算器、46は累
積加算器、47は複素数比演算回路、48は電力増幅器（HP
A）、205は出力端子である。

【００３９】図４において、入力信号xは入力端子204を
介して逆特性補償器40と複素数比演算回路47とに与えら
れる。逆特性補償器40では、逆特性係数A_n ^-1ｅ^-jφⁿが
掛けられ、A_n ^-1ｅ^-jφⁿ・xとなってHPA48に与える。HPA
48では、入力信号A_n ^-1ｅ^-jφ ⁿ・xを非線形利得Aｅ^-jΦ
倍し、出力信号y = Aｅ^-jΦA_n ^-1ｅ^-jφⁿ・xを出力す
る。

【００４０】出力信号yは出力端子205から出力されると
共に、複素数比演算回路47に与えられる。従って複素数
比演算回路48には、入力信号xと出力信号yとが入力し、
複素数比演算回路48はn時点での入出力信号の逆比a_n ^-1
ｅ^-jφ = x/yを計算する。求めた振幅逆比a_n ^-1は、遅延
レジスタ41と掛算器42とで構成した累積乗算器43に与え
られ、掛算器42によって、遅延レジスタ41に記憶されて
いる１時点前の逆特性係数A_n-1 ^-1と乗算して、ｎ時点で
の逆特性係数A_n ^-1を計算し逆特性補償器40に与える。即
ち、A_n ^-1 = a_n ^-1A_n-1 ^-1 = Π_n（a_n ^-1）となる。また、
入出力位相差φは遅延レジスタ45と加算器44とで構成し
た累積加算器46に与えられ、加算器44によって、遅延レ
ジスタ45に記憶されている１時点前の位相累算値φ_n-1
と加算して、ｎ時点での位相累算値φ_nを計算し、同じ
く逆特性補償器40に与える。即ち、-φ_n = -φ - φ_n-1
= Σ_n（φ）となる。

【００４１】図４の構成で、遅延レジスタ41の初期値A₀
^-1は1、遅延レジスタ45の初期値φ₀は0としておく。非
線形補償ループが収束した時点では、y = Aｅ^jΦA_n ^-1ｅ
^-jφⁿ・x = xとなるから、振幅A_n ^-1はA^-1に収束し、a_n
^-1は1に収束する。また、位相φ_nはHPA48の位相特性Φ
に収束し、φは0に収束する。A_n ^-1 =Ａ^-1＝（（x_I ² + x
_Q ²）／（y_I ² + y_Q ²））^1/2は、瞬時計算で求めたx/yに
等しいので、これを式(8)に代入すると、式(10)のa_Iとa
_Qとなって、非線形補償ループにより、HPA48の逆特性が
求められる。 a_I = （x_Iy_I + x_Qy_Q）A_n ^-1／（xy） a_Q = （x_Qy_I - x_Iy_Q）A_n ^-1／（xy） ただし、xy = （（x_I ² + x_Q ²）（y_I ² + y_Q ²））^1/2 ‥‥‥式(10)

【００４２】累積乗算器43と累積加算器46とを用いた非
線形補償ループでは、各時点での逆比a^-1ｅ^-jφは正確
にx/yと等しくなくても良い。そこで、逆特性を計算す
るのに必要となる逆数平方根や、逆数などの演算をニュ
ートン法を用いた漸化式計算で行うことができる。ニュ
ートン法は関数f（x）を近似値x_nでの接線で近似し、x
軸との交点を新しい近似値x_n+1として漸近的にf（x）の
解を求める解法である。x_nでの接線の傾きはy_n′= f′
（x_n） （x_nでの微係数）で与えられ、かつ、y_n′= y_n
／（x_n - x_{n+ 1}）が成り立つので、漸化式は、式(11)と
なる。 x_n+1 = x_n - y_n／y_n′ ‥‥‥式(11)

【００４３】ニュートン法でf（x） = aを解くには、変
形してy = f（x） - a = 0を解く。これを式(11)に代入
すると、式(12)となる。 x_n+1 = x_n -（f（x_n）−ａ）／f′（x_n） ‥‥‥式(12) ニュートン法による漸化式を用いると、割算演算命令の
無いDSPでも、逆数を求めたり、また、平方根演算をテ
ーブル参照などを用いずに精度良く求めることができ
る。

【００４４】以上説明した基本的事項に続き、図１１を
用いて、本発明のリニアライザについて更に説明する。
図１１は本発明のリニアライザの一実施例の構成を示す
ブロック図である。201は入力信号xの同相成分x_I入力端
子、202は入力信号xの直交成分x_Q入力端子、2はレベル
検出器（PWR）、3は複素掛算器、4′は第２の補間部、
6′は逆特性計算部、7′は第２の補間部、9′はデータ
入力部、10′は直交変調器、11′は局部直交復調器、18
は電力増幅器（HPA）、19は方向性結合器、245と246は
遅延レジスタ、247は累積乗算器、248は累積加算器、20
3は出力端子である。レベル検出器2、複素掛算器3、第
２の補間部4′、逆特性計算部6′、第２の補間部7′、
データ入力部9′、直交変調器10′、局部直交復調器1
1′、遅延レジスタ245と246、累積乗算器247、累積加算
器248は概アダプティブプリディストーション部を構成
する。

【００４５】図１１では、HPA18の非線形特性を取得す
るため、局部直交復調器11′を備えた構成としている。
出力信号yと入力信号xの比（ y/x = a_nｅ^jΔφ ）を計
算し、これを逆特性計算部6′で累積乗算（ A = a_n・A
_n-1 ）及び累積加算（φ_n =Δφ + φ_n―₁ ）して非線
形特性（ A exp（jφ_n ））を求める。この逆数を入力
信号xに複素乗算して非線形補償信号x′を得る。逆特性
計算の構成を簡単化するため、HPA入力信号変化範囲をN
分割し、分割点でのみ逆特性を求め、他の点では補間、
及び逆補間によって計算を行う。以上の構成により本方
式のアダプティブプリディストーションでは、累積乗算
器247、及び累積加算器248のレジスタに初期値1、及び0
を与え漸近的に非線形特性を求めていくので、HPA18の
非線形特性を測定するための特別なテスト信号を必要と
しない。

【００４６】図１１に示した本発明によるリニアライザ
の一実施例を、更に詳しく、図１以下を使用して説明す
る。図１は、本発明のリニアライザの構成を示すブロッ
ク図である。201はI成分入力端子、202はQ成分入力端
子、1は非線形補償部、2はレベル検出器（PWR）、3は複
素掛算器、4は第２の補間部、5は第２のメモリ（逆特性
メモリ）、6は逆特性計算部、7は第１の補間部、8は第
１のメモリ、9はデータ入力部、10は直交変調器、11は
直交復調器、12はD/A変換器、13はA/D変換器、14と17は
周波数混合器、15と16は局部発振器、18はHPA、19は方
向性結合器、203は出力端子である。また、レベル検出
器2、複素掛算器3、第２の補間部4、第２のメモリ5、逆
特性計算部6、第１の補間部7、第１のメモリ8、データ
入力部9までの部分が非線形補償部1を構成しており、全
てディジタル的に信号処理を行っている。図中、２本平
行に描いた信号線は、同相成分を実数部、直交成分を虚
数部とする複素信号である。

【００４７】図１において、I成分入力端子201を介して
I成分が、そして、Q成分入力端子202を介してQ成分が、
レベル検出器2と複素掛算器3とにそれぞれ与えられる。
これによって変調入力信号x（ = x_I + jx_Q）が、レベル
検出器2と複素掛算器2にそれぞれ与えられることにな
る。

【００４８】レベル検出器2では、入力信号レベルp（p²
= x_I ² + x_Q ²）を計算し、複素掛算器3では、入力信号
レベルpに応じた非線形逆特性A^-1（p）ｅ^-jφ^(p)を掛け
て、プリディストーション補償する。このプリディスト
ーション補償信号x′（x′ =A^-1（p）ｅ^-jφ^(p)・x）は
直交変調器10に与えられる。直交変調器10は、入力した
プリディストーション補償信号x′を変調してD/A変換器
12に与える。D/A変換器12では、被変調信号をアナログ
値に変換し、このアナログ変調信号は周波数混合器14に
与える。

【００４９】周波数混合器14では、アナログ変調信号を
局部発振器15の局発信号f_IFと混合して、RF帯信号に周
波数変換し、HPA18与える。HPA18では、入力した信号を
増幅して出力する。HPA18の出力は、出力端子203を介し
て出力されると共に、方向性結合器19により一部が取り
出され、周波数混合器17に与えられる。

【００５０】周波数混合器17では、入力した出力信号の
一部を、局部発振器16の局発信号f_{I F}′と混合してIF帯
信号へ周波数変換する。このIF帯信号をA/D変換器13で
ディジタル信号に変換し、変換したディジタル信号を直
交復調器11に与える。

【００５１】直交復調器11では、入力した信号を復調し
て、出力信号y（y = y_I + jy_Q）を出力する。この出力
信号yの同相成分y_Iと直交成分y_Qと、入力信号レベルp
と、変調入力信号xの同相成分x_I及び直交成分x_Qとは、
データ入力部9にそれぞれ与えられる。

【００５２】データ入力部9では、以下の変数変換を行
う。 x² = x_I ² + x_Q ² 、 y² = y_I ² + y_Q ² 、 xy cosφ = x_Iy_I + x_Qy_Q 、 -xy sinφ = x_Qy_I - x_Iy_Q 、 （ただし xy =（（x_I ² + x_Q ²）（y_I ² + y_Q ²））^1/2 ） ‥‥‥式(13) この式(13)によって取得された出力データ（ x²、y²、x
y cosφ、-xy sinφ）は第１のメモリ（データメモリ）
8に与えられる。

【００５３】第１のメモリ8では、これらのデータを、
第１のメモリ8の最も近い入力レベル代表値p_i（i = 0〜
N、p₀ = 0、p_N = p_max ）の記憶領域に書き込んでお
く。第１のメモリ8の全メモリ領域が書き込まれた時点
で、第１の補間部（補間部１）7により、第１のメモリ8
のデータを補間し、入力レベル代表値でのデータ値（ x
²、y²、xy cosφ、-xy sinφ ）を計算する。

【００５４】更に、逆特性計算部6において、入力レベ
ル代表値p_iでの非線形逆特性A^-1（p_i）ｅ^-jφ^(pi) = a_I
+ ja_Qを、式(9)によって求め、第２のメモリ（逆特性
メモリ）5に書き込む。第２の補間部（補間部２）4によ
り第２のメモリ5に書き込まれた入力レベル代表値p_iで
の非線形逆特性データを補間して、レベル検出器2で検
出された入力信号レベルpに対応する非線形逆特性を計
算する。こうして求めた変調入力信号ｘに対する非線形
逆特性を複素掛算器３に入力して、プリディストーショ
ン非線形補償動作を行う。

【００５５】以上説明したように、図１に示した本発明
の実施例によれば、逆特性の計算に近似式を用いないで
直接演算を行うので、高精度な非線形補償を行うことが
できる。代表レベル点以外では補間によって計算するの
で、若干精度は落ちるが、代表レベル点の数を増やした
り、補間式の次数を上げることで容易に精度を上げるこ
とが可能である。また、逆特性演算を代表レベル点での
み行うことにより、回路規模の縮減と、高速動作可能な
回路が実現できる。また、参照テーブルを用いず、局部
復調器により常に電力増幅器の特性を監視、追従してい
るので、無調整、自動制御が可能である。

【００５６】図１の本発明の実施例におけるデータ入力
部9と第１のメモリ（データメモリ）8の詳細を、図５に
よって説明する。図５は本発明のデータ入力部とデータ
メモリ部の一実施例の構成を示すブロック図である。20
6はx_I成分入力端子、207はx_Q成分入力端子、208はHPA出
力入力端子、50と51は遅延回路、52は直交復調器、53と
54，56と57，59，510，512と513は掛算器、55，58，51
1，514は加算器、515はメモリ制御回路、516はメモリで
ある。

【００５７】図５において、電力増幅器（HPA）の出力
信号yが入力端子208を介して直行復調器52に与えられ、
また変調入力信号の同相成分x_I及び直交成分x_Qは遅延回
路50と51にそれぞれ与えられる。直交復調器52では復調
を行い、同相成分y_Iと直交成分y_Qを出力する。同相成分
y_Iは、掛算器59，512に与えられ、また、掛算器56に２
乗演算するために同時に２つ与えられる。更に直交成分
y_Qは、掛算器510，513に与えられ、また、掛算器57に２
乗演算するために同時に２つ与えられる。

【００５８】また変調入力信号は、遅延回路50と51とに
よってそれぞれ遅延され、直交復調器52を介してデータ
入力部に戻ってくるHPA出力信号y = y_I + jy_Qと時間合
わせを行う。遅延された同相成分x_Iは、掛算器53に２乗
演算するために同時に２つ与えられ、また遅延された同
相成分x_Qは、掛算器54に２乗演算するために同時に２つ
与えられる。

【００５９】掛算器53と掛算器54とでそれぞれ自乗され
た信号は、加算器55に与えられ、加算器55で加算される
ことにより、式(13)のx²（ x² = x_I ² + x_Q ² ）の計算結
果が加算器55から出力される。加算器55の出力x²は、メ
モリ制御回路515とメモリ516とに与えられる。同様に、
掛算器56と掛算器57でそれぞれ自乗された信号は、加算
器58に与えられ、加算器58で加算されることにより、式
(13)のy²（ y² = y_I ² + y_Q ² ）の計算結果が加算器58か
ら出力される。加算器58の出力y²はメモリ516に与えら
れる。

【００６０】また、遅延回路50の出力信号x_Iは掛算器59
と掛算器513とも与えられ、遅延回路51の出力信号x_Qは
掛算器510と掛算器512とも与えられる。掛算器59の出力
と掛算器510の出力とはそれぞれ加算器511に与えられ、
加算器511で加算されることにより、式(13)のxy cosφ
（ xy cosφ = x_Iy_I + x_Qy_Q ）の計算結果cが加算器511
から出力される。加算器511の出力c（c = xy cosφ）は
メモリ516に与えられる。また同様に、掛算器513の出力
と掛算器512の出力とはそれぞれ加算器514に与えられ、
加算器514で加算（ただし、掛算器513の出力は減算）さ
れることにより、式(13)の-xy sinφ（ -xy sinφ = x_Q
y_I - x_Iy_Q ）の計算結果sが加算器514から出力される。
加算器514の出力s（s = -xy sinφ）はメモリ516に与え
られる。

【００６１】次に、メモリ制御回路515では、入力するx
²のデータから、 p =（x_I ² + x_Q ²）^1/2 =（x² ）^1/2 を算出することによって入力信号レベルpを求める。

【００６２】入力信号レベルpは、0から最大入力レベル
p_max間での任意の値を取り得る。そこで、入力信号レベ
ルpの変動範囲を予め定めた間隔でN分割（Nは自然数）
して、メモリ516の記憶領域を、例えば図５(b)のよう
に、0からNのに（N+1個に）分割しておく。（ p_i-1 + p
_i）／2 ＜ p ＜（ p_i + p_i+1 ）／2 となるデータ（
x²，y²，c，s ）をi番目の記憶領域に格納し、データが
格納されたことを示すフラグFを1にセットする。新たな
データが既にデータが格納されている記憶領域である場
合には、新旧データの入力信号レベル値pを比較し、レ
ベル代表値p_iに近い方のデータを残す。こうして、メモ
リ516の全記憶領域のフラグFがセットされるまで、以上
の操作を繰り返す。

【００６３】図５の実施例に拠れば、入力信号レベルの
全変動範囲に亘って細かくデータを取得する必要が無い
ので、データ取得に要する時間を短くでき、かつメモリ
の記憶容量を小さくできる。またレベル代表値に近いデ
ータを取得することにより、逆特性計算の精度を上げる
ことが可能となる。また、メモリに書き込むデータを入
出力信号そのもの（ x_I，x_Q，y_I，y_Q ）でなく、（
x²，y²，c = xy cosφ，ｓ = -xy sinφ）にデータ変換
しているので、補間する際の変数が入力信号レベルpの
連続関数となる条件を満たすことができる。

【００６４】図６によって図１の第１の補間部の具体的
実施例を説明する。図６は、本発明の第１の補間部の一
実施例の構成を示すブロック図である。209は入力信号
レベルpの入力端子、210はx₀ ²の入力端子、211はx₁ ²の
入力端子、212はx₂ ²の入力端子、213はf₀の入力端子、2
14はf₁の入力端子、215はf₂の入力端子、60〜65，619，
620は加算器、66〜68は割算器、69，610，611，615〜61
8は掛算器、612〜614はデータレジスタ、621〜623は平
方根演算回路、242は値-1の入力端子、216は補間出力f
（p）の出力端子である。

【００６５】補間には式(4)に示したラグランジの補間
多項式を用いる。図６では補間多項式の次数を２次とし
た例を示している。式(4)で次数M = 2とすると、補間多
項式は次の式(14)となる。 f（p） = f₀（ p - p₁ ）（ p - p₂ ）／（（ p - p₁ ）（ p - p₂ ）） + f₁（ p - p₀ ）（ p - p₂ ）／（（ p₁ - p₀ ）（ p₁ - p₂ ）） + f₂（ p - p₀ ）（ p - p₁ ）／（（ p₂ - p₀ ）（ p₂ - p₁ ）） （ただし、p_i =（x²）_i ^1/2 ） ‥‥‥式(14)

【００６６】式(14)は、（p₀，f₀），（p₁，f₁），
（p₂，f₂）の３点を通る２次多項式である。f_iは４個の
データ（ x²，y²，xy cosφ，-xy sinφ）を代表して表
わしたものである。また、入力信号レベルp_iは，（x²）
_i ^1/2によって求めることができる。補間を精度良く行う
ために、補間するレベル点pがp₁に近くなるようにp₀，p
₁，p₂を選ぶ。

【００６７】式(14)の補間係数の計算において、次の式
(15)とおくと、 補間多項式は f（p）= -f₀c₀ - f₁c₁ - f₂c₂ ‥‥‥式(16) となり、補間係数は４個のデータの補間に共通に使える
ことがわかる。

【００６８】式(15)と式(16)の演算を図６の構成によっ
て実行する。まず、補間を行うレベルpに対し、（ p_i-1
+ p_i ）／2＜ p ＜（ p_i + p_i+1）／2となるiを求
め、第１のメモリのi-1、i、i+1番目の記憶領域から、x
²データを読み出し、入力端子210，211，212からそれぞ
れ、平方根演算回路621，621，623に与え、平方根演算
回路621，621，623によって、信号レベルデータp₀，
p₁，p₂を求める。

【００６９】入力信号レベルpは入力端子209を介して、
加算器60，61，62にそれぞれ与えられ、また、平方根演
算回路621の出力p₀が加算器60、平方根演算回路622の出
力p₁が加算器61、平方根演算回路623の出力p₂が加算器6
2にそれぞれ与えられる。、この結果、加算器60，61，6
2は、それぞれ、p-p₀，p-p₁，p-p₂を計算し、被除数値
としてそれぞれ割算器67，68，66に与える。

【００７０】また、加算器65，63，64によってそれぞ
れ、p₁-p₂，p₂-p₀，p₀-p₁を計算し、それぞれ割算器6
7，68，66に与える。これらの入力データによって、割
算器67，68，66では、式(15)のd₀，d₁，d₂を計算する。
割算器67の出力d₀は掛算器610と611とに与えられ、割算
器68の出力d₁は掛算器69と610とに与えられ、割算器66
の出力d₂は掛算器69と611とに与えられる。

【００７１】掛算器69によって補間係数c₀を計算し、求
めた補間係数c₀はデータレジスタ612に与えられ記憶さ
れる。同様に、掛算器611によって補間係数c₁を計算
し、求めた補間係数c₁はデータレジスタ613に与えられ
記憶され、掛算器610によって補間係数c₂を計算し、求
めた補間係数c₂はデータレジスタ614に与えられ記憶さ
れる。

【００７２】次に、第１のメモリ8のi-1，i，i+1番目の
記憶領域から、入力信号の振幅２乗値x² _i-1，x² _i，x²
_i+1を読み出し、式(16)のf₀，f₁，f₂とし、入力端子21
3，214，215を介して、掛算器615，616，617にそれぞれ
与える。掛算器615では、入力したf₀に補間係数c₀を乗
算し、c₀f₀を求め掛算器618に与える。また、掛算器616
では、入力したf₁に補間係数c₁を乗算し、c₁f₁を求め加
算器619に与える。更に掛算器617では、入力したf₂に補
間係数c₂を乗算し、c₂f₂を求め加算器620に与える。

【００７３】掛算器618では、入力端子242から与えられ
た値-1を乗算し、-c₀f₀を加算器619に与える。そして加
算器619では、-c₀f₀から乗算器616から与えられたc₁f₁
を減算し、-c₀f₀-c₁f₁として加算器620に与える。更
に、加算器620では、-c₀f₀-c₁f₁から乗算器617から与え
られたc₂f₂を減算し、-c₀f₀-c₁f₁-c₂f₂（ = f（p））と
して出力端子216を介して出力する。このように、入力
信号レベルpにおける入力信号振幅２乗値x²（p）として
出力する。同様の演算を出力信号振幅２乗値y² 、及びx
y cosφ、-xy sinφについて行う。

【００７４】図６に示した第１の補間の実施例では、補
間する入力信号レベル点の両側のデータを用いてデータ
補間を行うので、精度良く補間を行うことができる。ま
た補間係数は４個のデータについて共通に用いることが
できるので、演算処理量を大幅に縮減できる。

【００７５】図６の実施例では、割算器を用いて補間係
数を求めているが、一般に用いられているDSP（ディジ
タル信号処理プロセッサ）では割算器が用意されていな
い場合が多い。その場合にはテーブル参照や、プログラ
ム処理により割算を実行することになるが、演算精度が
落ち、処理速度が遅くなるといった問題点がある。そこ
で、逆数を高速に演算できる逆数演算回路の実施例を図
７によって説明する。

【００７６】図７は、本発明の逆数演算回路の一実施例
の構成を示すブロック図である。図７(a)は逆数演算回
路、図７(b)は割算回路である。220は入力値xを入力す
る入力端子、221は値2の入力端子、70，73，75は掛算
器、71は遅延レジスタ、72は加算器、74は逆数演算回
路、222は入力値bの逆数1/xを出力する出力端子であ
る。

【００７７】図７(a)において逆数を計算するために、
前述したニュートン法による漸化式（式(12)）を用い
る。入力値をbとしたときの逆数x = 1／bを求めるため
に、f（x） = 1／x - b = 0 を解く。f（x）を微分し
て、f′（x） = -1／x²とし、式(12)に代入すると、漸
化式（式(17)）が得られる。 （ただし、繰り返し回数ｎは1ずらしてある）。

【００７８】式(17)を回路で実行するには、図７(a)に
示すように、入力値xを掛算器70によって遅延レジスタ7
1に格納したx_n-1(前回の計算結果)と乗算し、乗算結果
を加算器72により （入力端子221から与えられる数値）
2から引き、加算器72の出力に再び、掛算器73によってx
_n-1を乗算して、新しい計算結果x_nを得る。x_nは次回の
計算のために遅延レジスタ71に格納する。以上の演算を
繰り返し実行すると、x_nは１／x（入力値xの逆数）に収
束する。遅延レジスタに設定する初期値は結果に近い値
にすると、収束が速く３回ぐらいの繰り返しで十分な精
度が得られる。

【００７９】図７(a)に示した逆数演算回路により、割
算を実行するには、図７(b)に示すように逆数演算回路7
4で除数xの逆数を求め、これを掛算器75で被除数18に乗
算することで、商y／xを計算できる。図７に示した実施
例により、割算命令の無いDSPでも精度良く逆数を求め
ることができる。

【００８０】図１の実施例で示した逆特性計算部は、式
(8)を直接計算することにより、構成することができる
が、式(8)から解るように、割算演算が必要であり、図
７の逆数演算回路を用いても高速なDSPが必要となる。
そこで、図４に示すようにフィードバックループを用い
て、漸近的に逆特性の計算を式(10)によって行う逆特性
計算部の一実施例を図８に示す。

【００８１】図８は本発明の逆特性計算部の一実施例の
構成を示すブロック図である。226はx²入力端子、227は
y²入力端子、228はxy cosφ入力端子、229は-xy sinφ
入力端子、80，82，83，86〜89，811，812，816，817は
掛算器、810，813は加算器、81は逆数平方根演算回路、
84，814，815は遅延レジスタ、85は累積乗算器、818は
三角関数累算器、230はa_I出力端子、231はa_Q出力端子、
818は掛算器88，89，811，812と加算器810，813と遅延
レジスタ814，815の回路要素で構成された三角関数累算
器である。

【００８２】図８において、第１の補間部7で求めた信
号レベル代表値p_iでの補間データx²，y²，xy cosφ，-x
y sinφをそれぞれ入力端子226〜229を介して入力す
る。即ち、x²は入力端子226を介して乗算器80と82とに
与えられ、y²は入力端子227を介して乗算器80に与えら
れ、xy cosφは入力端子228を介して乗算器86に与えら
れ、-xy sinφは入力端子229を介して乗算器87に与えら
れる。

【００８３】掛算器80で乗算し（出力= x²y²）、更に逆
数平方根演算回路81により1／xyを求める。求めた1／xy
は、掛算器82と掛算器86と掛算器87とに与えられる。掛
算器82により、x²及び1／xyを乗算して、ｎ時点での入
出力信号の逆比a_n ^-1= x／yを計算する。逆比a_n ^-1は、遅
延レジスタ84と掛算器83で構成した累積乗算器85に与え
られ、掛算器83によって、前もって第３のメモリから読
み出して遅延レジスタ84にセットした１時点前の逆特性
係数A_n-1 ^-1と乗算して、ｎ時点での逆特性係数A_n ^-1を計
算する。

【００８４】他方、補間データxy cosφと-xy sinφ
は、掛算器86と87によって、それぞれ逆数平方根演算回
路81で得られた1／xyを乗算して、cosφと-sinφとす
る。求めた入出力位相差φの余弦値と正弦値は、三角関
数累算器818によって累算される。三角関数累算器818
は、式(18)の示す三角関数の加法公式を、回路により構
成したもので、累積位相差φ_nの余弦値と正弦値が遅延
レジスタ814と815とに格納される。 cosφ_n = cos（φ_n-1 + φ） 、 = cosφ_n-1cosφ - sinφ_n-1sinφ 、 -sinφ_n = -sin（φ_n-1 + φ） 、 = -sinφ_n-1cosφ - cosφ_n-1-sinφ 、 ‥‥‥式(18)

【００８５】三角関数累算器818の余弦値出力と正弦値
出力に、累積乗算器85で求めたA_n ^-1を、掛算器816と817
とによってそれぞれ乗算し、逆特性データa_I、a_Qとを求
め、出力端子230と231とからそれぞれ出力する。求めた
信号レベル代表値p_iでの逆特性データa_I、a_Qは、第２の
メモリのi番目の記憶領域に格納する。また、累積乗算
器85の遅延レジスタ84のデータ及び三角関数累算器818
の遅延レジスタ814と815のデータを、第３のメモリのi
番目の記憶領域に格納する。こうして、全ての信号レベ
ル代表値p_i（i = 0〜N）に対する逆特性データを計算す
る。

【００８６】図８の実施例では、図４で説明したよう
に、帰還制御ループの中に累積乗算器があるので、ｎ時
点での入出力信号レベル逆比a_n ^-1が多少の誤差を含んで
いても、A_n ^-1は求める値A^-1（電力増幅器の入出力レベ
ル比の逆数）に収束する。図９によって、図８の実施例
で用いる逆数平方根演算回路の具体的な実施例を説明す
る。

【００８７】図９は、本発明の逆数平方根演算回路の一
実施例の構成を示すブロック図である。232は入力端
子、90，91，93，94は掛算器、92は加算器、95は遅延レ
ジスタ、243は値3の入力端子、244は値1/2の入力端子、
233は出力端子である。逆数平方根を計算するために
は、図７の逆数演算と同様にニュートン法による漸化式
（式(12)）を用いる。入力値aの逆数平方根x = a^-1/2を
変形して、x^-2 =aとし、f（x）= x^-2 - a = 0を解く。f
（x）を微分すると、f′（x） = -2x^-3となる。ｆ(ｘ)
およびｆ'(ｘ)を式(12)に代入して、次式(19)がが求め
る漸化式である（ただし、繰り返し回数ｎは１ずらして
ある）。 x_n = x_n-1 + x_n-1 ³（x_n-1 ^-2 - a ）／2 = x_n-1（3 - ax_n-1 ²）／2 ‥‥‥式(19)

【００８８】式(19)ように、まず、入力端子232を介し
て与えられた入力値xを掛算器90と91とよって遅延レジ
スタ95に格納したx_n-1（前回の計算結果）と２度の乗算
を行う。次に乗算結果を加算器92により、入力端子243
から与えられる数値3から引く。そして、その減算結果
に、再び掛算器93によって遅延レジスタ95に格納したx
_n-1を乗算する。更に掛算器94で、入力端子244から与え
られる数値1／2を掛けて、新しい計算結果x_nを得出力端
子233を介して出力する。この新しい計算結果x_nは、次
回の計算のために遅延レジスタ95に格納する。

【００８９】以上の演算を繰り返し実行すると、x_nはx
^-1/2に（入力値xの逆数平方根）に収束する。遅延レジ
スタに設定する初期値は結果に近い値にすると、収束が
速い。図９に示した実施例では、掛算演算だけで割算を
用いないので、通常のDSPで精度良く逆数平方根を求め
ることができる。

【００９０】図１０によって、本発明による第２の補間
部4の具体的実施例を説明する。図１０は、本発明の第
２の補間部の一実施例の構成を示すブロック図である。
234は入力信号pの同相成分p_I入力端子、235は入力信号p
の直交成分p_Q入力端子、236はf₀入力端子、237はf₁入力
端子、238はf₂入力端子、240は数値1／2入力端子、241
は1／Δp入力端子、100，102，104，107，108，1010は
加算器、101，102，105，106，109は掛算器である。

【００９１】補間には、図６の実施例と同様に、式(4)
に示したラグランジの補間多項式を用いる。しかしなが
ら、第２の補間部4では、補間係数の分母は信号レベル
代表値p_i = iΔp（Δp = p_max／N ）で与えられるの
で、補間係数をΔpで正規化すると、式(4)の補間多項式
は、p - p_K（KはM／2（M = 偶数）、または（M - 1）／
2（ M = 奇数））べき乗級数の形に変形できて、式(20)
で表される。 f（p） = Σ_j=0 ^Mf_j[Π_k≠_j（p - p_k）／（p_j - p_k）] = Σ_l=0 ^Md_l（f_j、p_j）（p - p_K）^l ‥‥‥式(20)

【００９２】式(20)における補間係数d_l（f_j、p_j）を２
次補間多項式の場合について具体的に計算すると、式(1
4)において、p₁ - p₂ = -Δp 、 p₂ - P₀ = 2Δｐ
、 p₀ - p₁ = -Δpとなり、またp - p₁ = Δ・Δpと
おくと、p - p₀ = （Δ + 1）・Δp 、 p - p₂ = （Δ
- 1）・Δpとなるので、補間多項式は式(21)で与えられ
る（ただし、Δ = （p - p₁）／Δp）。 f（p）= f₀／2（Δ² - Δ）- f₁（Δ² - 1）+ f₂／2（Δ² + Δ) =（f₀／2 - f₁ + f₂／2）Δ² + （f₂ - f₀）／2Δ + f₁ = d₂Δ² + d₁Δ + d₀ ‥‥‥式(21) 即ち式(21)では、補間係数の計算に割算演算が不要とな
る。

【００９３】式(21)の演算を回路で実行する実施例を図
１０によって説明する。入力信号レベルpに最も近い信
号レベル代表値p_i = iΔpを求め、第２のメモリのi-1、
i、i+1番目の記憶領域から、逆特性データa_Iを読み出
し、p₁ = p_i、f₀ = a_I ^i-1 、 f₁ = a_I ⁱ 、 f₂ = a_I
ⁱ⁺¹とする。加算器100によって、入力端子234と235とか
ら与えられる入力信号p₀とp₁とから同相成分p-p₁を計算
し、更に、掛算器101で、入力端子241から与えられる1
／Δpを乗算し、Δ = （p - p₁）／Δpを求める。求め
たΔは加算器105と掛算器109とにそれぞれ与えられる。

【００９４】また、掛算器102と106により、入力端子23
6から与えられるf₀と入力端子238から与えられるf₂と
に、入力端子240から与えられる数値1／2を掛けて、そ
れぞれ1／2とする。そして、この1／2f₀のデータと1／2
f₂のデータとはそれぞれ加算器103と加算器107とに与え
られる。また、入力端子237を介して、f₁が加算器104と
加算器1010とに系数d₀として与えられる。

【００９５】加算器103では加算を行い、1／2f₀ + 1／2
f₂を出力し加算器104に与え、加算器107ではd₀を減算し
て、1／2f₂ - 1／2f₀（ = d₁）を出力し加算器108に与
える。更に、加算器104では、f₁を減算して、係数d₂ =
f₀／2 - f₁ + f₂／2を得、系数d₂を加算器105に与え
る。

【００９６】掛算器105では、入力したΔと系数d₂とを
乗算して（d₂Δ）加算器108に与え、加算器108はその値
を系数d₁と加算して（d₁+d₂Δ）掛算器109に与える。掛
算器109では、加算器108の値（d₁+d₂Δ）にΔを乗算し
て（d₁Δ+d₂Δ²）、加算器1010に与える。加算器1010で
は、（d₁Δ+d₂Δ²）にd₀（ = f₀）を加え、補間出力f
（Δ）、即ち、入力信号レベルpにおける逆特性データa
_Iが得られる。同様の演算をa_Qについても行う。図１０
の実施例では、a_Iとa_Qについて同じ構成で計算ができ、
しかも割算演算が不要であり、高速かつ高精度な補間演
算が可能となる。

【００９７】以上説明した本発明の実施例では、フィー
ドバックループを用いているので、電力増幅器の特性変
動、雑音の混入、演算の誤差等があっても自動的に収束
するように動作する。また、無線機の動作終了時に、第
２および第３のメモリに記憶してあるデータを、不揮発
性のメモリに退避し、動作再開時に退避したデータを第
２、第３のメモリに初期設定してから動作させることに
より、フィードバックループの収束を非常に短時間に行
える利点がある。

【００９８】今回提案するアダプティブプリディストー
ションの概略構成を図１１に示す。図１１は本発明のリ
ニアライザの一実施例の構成を示すブロック図である。
HPA18′の非線形特性を取得するため、局部直交復調器1
1′を備えた構成としている。出力信号yと入力信号xの
比（y/x = an・ｅ^jΔφ）を計算し、これを逆特性計算
部で累積乗算（A_n = an・A_n-1）および累積加算（φ_n =
Δφ+ φ_n-1)して非線形特性(A_nexp(jφ_n))を求める。
この逆数を入力信号に複素乗算して非線形補償信号x′
を得る。逆特性計算の構成を簡単化するため、HPA18′
入力信号変化範囲をN分割し、分割点でのみ逆特性を求
め、他の点では補間、および逆補間によって計算を行
う。以上の構成により本方式のアダプティブプリディス
トーションでは、累積乗算器247、および累積加算器248
のレジスタに初期値1、および0を与え漸近的に非線形特
性を求めていくので、HPA18′の非線形特性を測定する
ための特別なテスト信号は必要としない。

【００９９】HPAの特性モデルとして、図１２に示すよ
うな振幅位相非線形特性を与えて計算機シミュレーショ
ンを行った。変調方式、及びアダプティブプリディスト
ーション部の諸元を図１３に示す。補償前後のHPA出力
信号スペクトルを図１４に示す。

【０１００】隣接チャネル（f_C±12.5 KHz、f_Cは搬送周
波数）において約20 dBの改善が得られた。また、初期
値（ A₀ = 1、φ₀ = 0 ）からの収束時間は約400シンボ
ル（50 msec）であった。漏洩電力改善量はレベル分割
数Nに依存し、分割数Nを上げれば、更に改善が期待でき
る。また、収束時間は逆特性計算部の初期値を前回のデ
ータとすることで、大幅に短縮することが可能である。

【０１０１】

【発明の効果】以上のように、本発明によれば、電力増
幅器の非線形振幅特性をアダプティブプリディストーシ
ョン方式を用いて補償する非線形補償回路において、参
照テーブルや、近似式を用いずに直接非線形特性の逆特
性を計算することができ、高精度な非線形補償が可能で
ある。また、特別なテスト信号を必要としない。更に、
逆特性の計算は少数の信号レベル代表点についてのみ行
うので、非線形特性データの取得はレベル変動範囲全部
に亘って行う必要がない。そのため、非線形補償回路の
動作を高速にすることができ、また回路規模も小さくす
ることができる。また更には、参照テーブルを用いない
ので、製造時に初期特性を測定する必要が無く、特別な
テスト信号による検査も不必要であり、無線機の通常動
作時に自動的に非線形補償動作が実行することができ
る。また、電力増幅器の特性が温度、電源電圧、経時変
動などで変動しても、局部復調器を備えて常に特性監視
しているので、非線形補償特性が変わることは無い。ま
た、本発明の実施については、割算演算、関数計算等の
処理を必要としないので、通常用いられているディジタ
ル回路による方法でも、DSPによるソフトウェア処理で
も実現が可能であり、安価、小型、低消費電力の非線形
補償回路が得られる。

【図面の簡単な説明】

【図１】 本発明のリニアライザの一実施例の構成を示
すブロック図。

【図２】 プリディストーション方式の非線形補償の原
理を説明する図。

【図３】 従来のアダプティブプリディストーション方
式リニアライザの構成を示すブロック図。

【図４】 本発明の非線形補償ループの動作原理を説明
するための構成を示すブロック図。

【図５】 本発明のデータ入力部とデータメモリ部の一
実施例の構成を示すブロック図。

【図６】 本発明の第１の補間部の一実施例の構成を示
すブロック図。

【図７】 本発明の逆数演算回路の一実施例の構成を示
すブロック図。

【図８】 本発明の逆特性計算部の一実施例の構成を示
すブロック図。

【図９】 本発明の逆数平方根演算回路の一実施例の構
成を示すブロック図。

【図１０】 本発明の第２の補間部の一実施例の構成を
示すブロック図。

【図１１】 本発明のリニアライザの一実施例の構成を
示すブロック図。

【図１２】 本発明の計算機シミュレーションに使用し
たHPA特性モデルを示す図。

【図１３】 本発明の計算機シミュレーションに使用し
た変調方式及びアダプティブプリディストーション部の
諸元を表した図。

【図１４】 本発明の計算機シミュレーションの結果を
表す図。

【符号の説明】

1：非線形補償部、 2：レベル検出器、 3：複素掛算
器、 4，4′：第２の補間部、 5：第２のメモリ、
6，6′：逆特性計算部、 7，7′：第１の補間部、
8：第１のメモリ、 9，9′：データ入力部、 10，1
0′：直交変調器、11：直交復調器、 11′：局部直交
復調器、 12：D/A変換器、 13：A/D変換器、 14：周
波数混合器、 15，16：局部発振器、 17：周波数混合
器、 18：HPA、 19：方向性結合器、 20：複素掛算
器、 21：逆特性計算部、 22：直交変調器、 23：直
交復調器、 24：HPA、 30：参照テーブル、 31：パ
ワー計算部、 32：複素掛算器、 33：複素掛算器、
34：係数計算部、 35：データ更新部、 40：逆特性補
償器、 41：遅延レジスタ、 42：掛算器、 43：累積
乗算器、 44：加算器、 45：遅延レジスタ、 46：累
積加算器、 47：複素数比演算回路、 48：HPA、 5
0，51：遅延回路、 52：直交復調器、 53，54：掛算
器、 55：加算器、 56，57：掛算器、 58：加算器、
59：掛算器、60〜65：加算器、 66〜68：割算器、
69：掛算器、 70：掛算器、 71：遅延レジスタ、 7
2：加算器、 73：掛算器、 74：逆数演算回路、 7
5：掛算器、80：掛算器、 81：逆数平方根演算回路、
82，83：掛算器、 84：遅延レジスタ、 85：累積乗
算器、 86〜89：掛算器、 90，91：掛算器、 92：加
算器、 93，94：掛算器、 95：遅延レジスタ、 10
0：加算器、 101，102：掛算器、 103，104：加算
器、 105，106：掛算器、 107，108：加算器、 10
9：掛算器、 201，202：入力端子、 203：出力端子、
217，218：入力端子、 219：出力端子、 245，24
6：遅延レジスタ、 247：累積乗算器、 248：累積加
算器、 510：掛算器、 511：加算器、 512，513：掛
算器、 514：加算器、515：メモリ制御回路、 516：
メモリ、 610，611：掛算器、 612〜614：データレジ
スタ、 615〜618：掛算器、 619，620：加算器、 62
1〜623：平方根演算回路、 810：加算器、 811，81
2：掛算器、 813：加算器、 814：遅延レジスタ、 8
15：遅延レジスタ、 816，817：掛算器、 818：三角
関数累算器、 1010：加算器。

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成１２年４月１９日（２０００．４．１
９）

【手続補正１】

【補正対象書類名】図面

【補正対象項目名】図１

【補正方法】変更

【補正内容】

【図１】

【手続補正２】

【補正対象書類名】図面

【補正対象項目名】図１１

【補正方法】変更

【補正内容】

【図１１】

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5J090 AA01 AA41 CA21 CA65 CA92 FA08 FA17 GN03 KA00 KA15 KA26 KA32 KA33 KA34 KA46 KA53 KA55 KA68 MA11 NN11 SA14 TA01 TA02 TA03 5J091 AA01 AA41 CA21 CA65 CA92 FA08 FA17 KA00 KA15 KA26 KA32 KA33 KA34 KA46 KA53 KA55 KA68 MA11 SA14 TA01 TA02 TA03 5K004 AA05 FA09 FE10

Claims (18)

【特許請求の範囲】
1. 【請求項１】 ディジタル無線機に用いる電力増幅器の
   非線形特性を補償するために、該電力増幅器で発生する
   該非線形特性の逆特性を求め、求めた該逆特性を該電力
   増幅器に入力する入力信号に与えるプリディストーショ
   ン方式のリニアライザにおいて、 前記電力増幅器の出力信号と前記入力信号の比を計算す
   るアダプティブプリディストーション部を設け、 計算した該比によって前記電力増幅器の前記非線形性の
   逆特性を求めることを特徴とするリニアライザ。
2. 【請求項２】 請求項１記載のリニアライザにおいて、
   前記電力増幅器の前記入力信号の変化範囲をN分割し（N
   は自然数）、該分割した点で前記非線形性の逆特性を求
   め、他の点では補間及び逆補間を行うことによって前記
   非線形性の逆特性を求めることを特徴とするリニアライ
   ザ。
3. 【請求項３】 局部直交復調器を用いて電力増幅器の出
   力をモニタし、入力信号と出力信号の比を計算すること
   によって、前記電力増幅器の非線形特性を取得し、該非
   線形特性を補償する逆特性の非線形性を前記入力信号に
   与えた非線形補償信号を、直交変調器を介して前記電力
   増幅器に入力することにより、前記電力増幅器の非線形
   特性を補償する非線形補償回路において、 前記入力信号xの同相成分（x_I）及び直交成分（x_Q）の
   ２乗和の平方根を計算して入力信号レベルp（p² = x_I ²
   + x_Q ²）を求めるレベル検出器と、前記入力信号xの同相
   成分（x_I）と直交成分（x_Q）データ、及び前記出力信号
   yの同相成分（y_I）と直交成分（y_Q）データとを取得す
   るデータ入力部と、取得した入力信号データ（x_Iとx_Q）
   及び出力信号データ（y_Iとy_Q）を x² = x_I ² + x_Q ²、 y² = y_I ² + y_Q ²、 xy cosφ = x_Iy_I + x_Qｙy_Q、 -xy sinφ = x_Qy_I - x_Iy_Q （ただし、φは前記入力信号xと前記出力信号yの位相
   差）の４つの値からなる中間処理データに変換し、該中
   間処理データを記憶しておく第１のメモリと、該第１の
   メモリに記憶した中間処理データから補間により、予め
   定めた複数の入力信号レベルに対する中間処理データ値
   を計算する第１の補間部と、該第１の補間部によって求
   めた中間処理データから、前記予め定めた複数の入力信
   号レベルにおける前記電力増幅器の非線形特性の逆特性
   を計算する逆特性計算部と、該逆特性計算部により求め
   られた逆特性データを記憶しておく第２のメモリと、該
   第２のメモリに記憶した逆特性データから補間により、
   前記レベル検出器で検出された入力信号レベルに対応す
   る逆特性データを計算する第２の補間部と、該第２の補
   間部で求めた逆特性データを前記入力信号に乗積し非線
   形補償動作を行う複素掛算器とから構成することを特徴
   とするリニアライザ。
4. 【請求項４】 請求項３記載のリニアライザにおいて、
   前記予め定めた複数の入力信号レベルを、0から最大入
   力レベル（p_max）までのレベル範囲を予め定めた間隔で
   N分割（Nは自然数）した入力レベル代表値p_i（i= 0〜
   N、p₀ = 0、p_N= p_max ）とし、前記逆特性計算部の計算
   と、前記第２のメモリのデータ記憶を入力レベル代表値
   でのみ行うことを特徴とするリニアライザ。
5. 【請求項５】 請求項３または請求項４記載のリニアラ
   イザのレベル検出器において、前記入力信号振幅の２乗
   和の平方根（p ＝（x_I ² + x_Q ²）^1/2）の計算を、該振幅
   ２乗和の逆数平方根演算（aに対してa^-1/2を求める）
   と、更にその逆数演算（bに対してb^-1を求める）により
   行い、該逆数平方根演算を、ニュートン法により逆数平
   方根を求める漸化式 z_n+1 = z_n（ 3 - az_n ²）／2（た
   だし、aは入力値、ｎは自然数、z₁は初期値、z_nはｎ回
   目の計算結果）を用いて計算し、 前記逆数演算を、ニュートン法により逆数を求める漸化
   式 z_n+1 = z（ただし、bは入力値）を用いることで漸
   近的に前記信号レベルの計算を行うことを特徴とする非
   線形補償回路。
6. 【請求項６】 請求項３〜請求項５のいずれかに記載の
   リニアライザにおいて、前記データ入力部で取得した入
   力信号データ、及びレベル検出器で求めた入力信号レベ
   ルのデータを遅延して、データ入力部で得られる出力信
   号データと時間合わせを行い、求めた入力信号レベルp
   （ =（x_I ² + x_Q ²）^1/2 ）の値が前記入力レベル代表値
   p_i（p_i = iΔp）に対して、 （p_i-1 + p_i）／2 ＜p＜（p_i + p_i+1）／2の範囲にある
   入力信号レベルp及び入出力信号データ（x_I、x_Q、y_I、y
   _Q）から計算される前記中間処理データ値を前記第１の
   メモリのi番目のデータとして書き込むと同時に、デー
   タが書き込まれたことを示すフラグF_iをセットし、全て
   のフラグがセットされた時点で前記第１の補間部にデー
   タを転送することを特徴とするリニアライザ。
7. 【請求項７】 請求項６記載のリニアライザにおいて、
   前記データ入力部で得られたデータが、既に前記第１の
   メモリに書き込まれている場合、新たに得られたデータ
   および既に書き込まれているデータの入力信号レベルを
   比較し、入力レベル代表値 p_i（p_i = iΔp）に近いほ
   うのデータを記憶保存することを特徴とするリニアライ
   ザ。
8. 【請求項８】 請求項３〜請求項７のいずれかに記載の
   リニアライザにおいて、前記第１のメモリに書き込みが
   終了した時点で、i番目の入力レベル代表値p _iに対する
   中間処理データ値（ x²、y²、xy cosφ、-xy sinφ ）
   を、iを挟むM個（Mは正整数）のデータ（j = i−M／2
   〜 i + M／2 ）を補間して求め、前記N個の入力レベル
   代表値p_i（i = 0 〜N ）に対する中間処理データ値が計
   算終了した時点で前記第１のメモリのフラグをリセット
   するように、前記第１の補間部を構成することを特徴と
   するリニアライザ。
9. 【請求項９】 請求項８記載のリニアライザの第１の補
   間部において、補間にラグランジのM次補間多項式 （ただし、x = p_i、fはx_I、x_Q、y_I、y_Q、また、Π_k≠_j
   はk = j以外のすべての項の積を表わす） を用い、前記第１のメモリからp_j及びf_j（j = i - M／2
   〜 i + M／2 ）を読み出して補間係数ｃc_j（ｘ）を求
   め、前記補間多項式によって入力レベル代表値p_i（ i =
   0 〜 N ）に対する中間処理データ値（ x²、ｙy²、xy
   cosφ、-xy sinφ）を計算することを特徴とするリニア
   ライザ。
10. 【請求項１０】 請求項９記載のリニアライザの第１の
    補間部において、前記補間係数 c_j（ｘ） = Π_k≠_j（x - p_k）／（ p_j - p_k） の計算における割算演算を、前記ニュートン法により逆
    数を求める漸化式で求めた逆数を乗算することにより行
    うことを特徴とするリニアライザ。
11. 【請求項１１】 請求項３〜請求項１０記載のいずれか
    のリニアライザにおいて、前記第１の補間部で求めた入
    力レベル代表値p_iでの中間処理データ値（ x ²、y²、xy
    cosφ、-xy sinφ ）を前記逆特性計算部に入力し、該
    逆特性計算部において、入力レベル代表値p_i（ i = 0
    〜 N ）での逆特性データa_I、a_Qを、 a_I =（x_Iy_I + x_Qy_Q）／（y_I ² + y_Q ²）= xy cosφ／y² a_Q =（x_Qy_I - x_Iy_Q）／（y_I ² + y_Q ²）= -xy sinφ／y² （ただし、xy =（（x_I ² + x_Q ²）（y_I ² + y_Q ²））^1/2 ）
    によって計算し、前記第２のメモリに格納することを特
    徴とするリニアライザ。
12. 【請求項１２】 請求項１１記載のリニアライザの逆特
    性計算部において、前記逆特性データa_Iとa_Qを求める計
    算における出力信号振幅２乗和（y_I ² + y_Q ²）による割
    算演算を、前記ニュートン法により逆数を求める漸化式
    で求めた逆数を乗算することにより計算することを特徴
    とするリニアライザ。
13. 【請求項１３】 請求項１１記載のリニアライザの逆特
    性計算部において、前記振幅補償係数の計算を前記入力
    信号振幅の２乗値（x² = x_I ² + x_Q ² ）と、前記出力信
    号振幅の２乗値（y² = y_I ² + y_Q ²）の積の逆数平方根
    （ 1／xy）を求め、該入出力信号振幅の積の逆数に前記
    入力信号振幅２乗値ｘx²を掛けて、入出力信号振幅比
    （a_n ^-1 = x／y =（（x_I ² + x_Q ²）／（y_I ² +
    y_Q ²））^1/2）を求め、該入出力信号振幅比を、乗算器と
    遅延レジスタから構成した累積乗算器により累積乗算し
    て、振幅補償係数（A_n ^-1 = Π_n（a_n ^-1）、Π_nはｎ項ま
    での累乗積を表わす）を求め、前記入力レベル代表値p_i
    でのデータ値のxy cosφ、及び-xy sinφに前記入出力
    信号振幅の積の逆数（ 1／xy）を掛けて、入出力信号位
    相差の余弦値cosφ、及び正弦値-sinφを求め、該入出
    力信号位相差の余弦値および正弦値を、乗算器と加算器
    と遅延レジスタから構成した累積加算器により、 （ただしφ_nはｎ回目の累積位相差）を計算することに
    より累積加算して、位相補償値の余弦値、および正弦値
    を求め、該位相補償値の余弦値、および正弦値に前記振
    幅補償係数A_n ^-1を掛けて、 a_I = A_n ^-1cosφ_n a_Q = -A^-1sinφ_n を計算することによって前記逆特性データa_Iとa_Qを求め
    ることを特徴とするリニアライザ。
14. 【請求項１４】 請求項１３記載のリニアライザの逆特
    性計算部において、前記入出力信号振幅の２乗値の積の
    逆数平方根を求める演算を、前記ニュートン法により逆
    数平方根を求める漸化式を用いて計算し、該漸化式の途
    中結果および、前記累積乗算器と前記累積加算器の遅延
    レジスタのデータを第３のメモリに格納し、前記漸化式
    および累積乗算器、累積加算器の計算を漸近的に行うこ
    とを特徴とするリニアライザ。
15. 【請求項１５】 請求項１３または請求項１４記載のリ
    ニアライザにおいて、前記リニアライザの動作終了時に
    前記第２および第３のメモリに記憶されているデータ
    を、不揮発性のメモリに退避し、動作再開時に該退避し
    たデータを前記第２および第３のメモリに初期設定して
    から動作させることを特徴とするリニアライザ。
16. 【請求項１６】 請求項３〜請求項１５のいずれかに記
    載のリニアライザにおいて、前記レベル検出器により検
    出された入力信号レベルpを挟むM個の入力レベル代表値
    p_i（i = 1 〜 M、p₁＜p＜p_i）に対する逆特性データを
    前記第２のメモリから読み出し、補間によって入力信号
    レベルpに対する逆特性データ（a_I +ja_Q）を計算するよ
    うに前記第２の補間部を構成し、前記複素掛算器によっ
    て前記逆特性データを入力信号（x_I + jx_Q）と複素乗積
    することにより非線形補償動作を行うことを特徴とする
    リニアライザ。
17. 【請求項１７】 請求項１６記載のリニアライザの第２
    の補間部において、補間にラグランジのＭ次補間多項式 f（p） = Σ_j=0 ^Mf_j[Π_k≠_j（p - p_k）／（p_j - p_k）] = Σ_j=0 ^Mf_jc_j（p)） （ただし、fはa_I、a_Q ）を用い、前記第２のメモリから
    p_j及びf_j（j = i - M／2 〜 i + M／2 ）を読み出して
    補間係数c_j（p）を求め、前記補間多項式によって入力
    信号レベルpに対する逆特性データ値（a_I、a_Q）を計算
    することを特徴とするリニアライザ。
18. 【請求項１８】 請求項１７記載のリニアライザの第２
    の補間部において、前記ラグランジのM次補間多項式
    を、前記入力信号レベルpと入力レベル代表値p_Kの差 （p - p_K）（但し、KはM = 偶数のときM／2、M = 奇数
    のとき（M - 1）／2） のべき乗級数の形式に変形した f（p） = Σ_j=0 ^Mf_j[Π_k≠_j（p - p_k）／（p_j - p_k）] = Σ_l=0 ^Md_l（f_j、p_j）（p - p_K）^l （ただし、fはa_I、a_Q ） を補間に用い、前記第２のメモリからp_j及びf_j（j = i
    - M／2 〜 i +M／2 ）を読み出して補間係数d_l（f_j、
    p_j)）を求め、前記補間多項式によって入力信号レベルp
    に対する逆特性データ値（a_I、ａa_Q ）を計算すること
    を特徴とするリニアライザ。