KR20110058061A - 다이 실장기판 및 그 제조방법 - Google Patents

다이 실장기판 및 그 제조방법 Download PDF

Info

Publication number
KR20110058061A
KR20110058061A KR1020090114719A KR20090114719A KR20110058061A KR 20110058061 A KR20110058061 A KR 20110058061A KR 1020090114719 A KR1020090114719 A KR 1020090114719A KR 20090114719 A KR20090114719 A KR 20090114719A KR 20110058061 A KR20110058061 A KR 20110058061A
Authority
KR
South Korea
Prior art keywords
conductive paste
mounting substrate
die
bump
terminal portion
Prior art date
Application number
KR1020090114719A
Other languages
English (en)
Inventor
이응석
목지수
황준오
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020090114719A priority Critical patent/KR20110058061A/ko
Priority to US12/714,077 priority patent/US8633396B2/en
Publication of KR20110058061A publication Critical patent/KR20110058061A/ko
Priority to US14/107,836 priority patent/US20140106510A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/742—Apparatus for manufacturing bump connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/1132—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명은 다이 실장기판 및 그 제조방법에 관한 것으로, 패드부를 구비하는 실장기판, 단자부를 구비하며, 상기 실장기판에 표면실장되는 다이, 및 상기 패드부 또는 상기 단자부에 형성되어 상기 패드부와 상기 단자부를 연결하는 도전성 페이스트 범프를 포함하는 것을 특징으로 하며, 실장기판에 다이를 도전성 페이스트 범프를 이용하여 접속실장함으로써, 전단응력을 감소시켜 다이와 실장기판의 열팽창계수의 차이로 인한 신뢰성 저하를 방지하며, 실장기판에 형성된 패드부의 미세화에 따른 범프의 접착력 저하 문제를 방지할 수 있게 된다.
도전성 페이스트 범프, 실장기판, 다이, 전단응력, 미세패턴

Description

다이 실장기판 및 그 제조방법{A die mounting substrate and a fabricating method the same}
본 발명은 다이 실장기판 및 그 제조방법에 관한 것이다.
최근, 전자기기의 소형화 및 저비용화에 따라, 반도체칩, 반도체칩이 몰드(mold)되는 BGA, CSP, WLP 등의 패키지(package)와 같은 전자부품이 솔더 베이스 재료(솔더볼)를 이용한 플립칩 본딩(flip chip bonding) 방식에 의해 실장기판에 표면 실장되고 있다.
그러나, 솔더볼을 이용한 플립칩 본딩 방식은 실장기판이 전자부품과 동등한 수준의 크기를 갖는 구조에서는 한계가 있었다. 특히, 일반적으로 사용되는 솔더 페이스트의 입자 평균사이즈는 5~20um이고, 이를 솔더링 하는 경우 솔더볼은 최소 105um~120um의 직경을 갖기 때문에, 회로패턴의 미세패턴화에 대응하기 어려운 문제점이 있었다. 또한, 리플로우(reflow) 공정을 거친 솔더볼은 구형상을 갖게 되기 때문에, 솔더볼의 회로패턴에 대한 접착면적이 감소하여 계면 접착력이 떨어지고, 인접하는 솔더볼들이 접촉하는 문제가 발생하였다. 뿐만 아니라, 실장기판과 전자부품의 열팽창계수가 상이하기 때문에 이에 따라 발생하는 신뢰성 문제를 해결하기 위해서는 접속부위에서 전단응력(shear stress)을 낮추어야 한다. 솔더볼의 높이를 증가시키는 경우 접속부위에서 전단응력이 낮아질 수 있는데, 솔더 베이스 재료로는 그 높이를 향상시키는데 어려움이 있었다.
이러한 문제점을 해결하기 위해, 실장기판 또는 전자부품에 구리 필러(Cu pillar)를 도금 및 포토리소그래피 공정을 통해 형성한 후, 그 위에 솔더볼을 인쇄하는 공법이 제안되었으나, 도금 및 포토리소그래피 공정은 공정단가가 높을 뿐만 아니라 복잡하여 공정수율이 저하되는 문제점이 있었다.
또한, 더블 솔더볼(double solder ball) 구조를 채용하려는 시도도 있었으나, 회로패턴의 미세화에 따른 솔더볼의 회로패턴에 대한 계면 접착력이 떨어지는 문제 및 인접하는 솔더볼들이 접촉하는 문제는 여전히 발생하였다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 본 발명의 목적은 전단응력을 감소시켜 다이와 실장기판의 열팽창계수의 차이로 인한 신뢰성 저하를 방지하는 동시에 회로패턴의 미세화에 따른 범프의 접착력 저하 문제를 방지할 수 있는 다이 실장기판 및 그 제조방법을 제공하기 위한 것이다.
본 발명의 바람직한 실시예에 따른 다이 실장기판은, 패드부를 구비하는 실장기판, 단자부를 구비하며, 상기 실장기판에 표면실장되는 다이, 및 상기 패드부 또는 상기 단자부에 형성되어 상기 패드부와 상기 단자부를 연결하는 도전성 페이스트 범프를 포함하는 것을 특징으로 한다.
여기서, 상기 도전성 페이스트 범프는 상기 도전성 페이스트 범프가 형성되는 상기 패드부 또는 상기 단자부와 동일한 사이즈를 갖는 것을 특징으로 한다.
또한, 상기 도전성 페이스트 범프의 일측은 상기 패드부와 동일한 사이즈를 가지고, 상기 도전성 페이스트 범프의 타측은 상기 단자부와 동일한 사이즈를 갖는 것을 특징으로 한다.
또한, 상기 도전성 페이스트 범프는 사다리꼴 또는 역사다리꼴 단면 형상을 갖는 것을 특징으로 한다.
또한, 상기 도전성 페이스트 범프는 구리(Cu), 은(Ag) 또는 카본나노튜브(CNT)를 포함하는 것을 특징으로 한다.
또한, 상기 실장기판과 상기 다이 사이에는 언더필 수지가 도포되어 있는 것을 특징으로 한다.
본 발명의 바람직한 실시예에 따른 다이 실장기판의 제조방법은, (A) 패드부를 구비하는 실장기판과 단자부를 구비하는 다이를 준비하는 단계, (B) 상기 패드부 또는 상기 단자부에 도전성 페이스트 범프를 인쇄하는 단계, 및 (C) 상기 도전성 페이스트 범프를 이용하여 상기 패드부와 상기 단자부를 연결하여, 상기 다이를 상기 실장기판에 표면실장하는 단계를 포함하는 것을 특징으로 한다.
이때, 상기 도전성 페이스트 범프는 도전성 페이스트를 스크린 인쇄기를 이용하여 인쇄하되, 연속 반복인쇄를 통해 원하는 높이로 형성되는 것을 특징으로 한다.
또한, 상기 도전성 페이스트 범프의 일측은 상기 패드부와 동일한 사이즈를 가지고, 상기 도전성 페이스트 범프의 타측은 상기 단자부와 동일한 사이즈를 갖는 것을 특징으로 한다.
또한, 상기 도전성 페이스트 범프는 사다리꼴 또는 역사다리꼴 단면 형상을 갖는 것을 특징으로 한다.
또한, 상기 도전성 페이스트 범프는 구리(Cu), 은(Ag) 또는 카본나노튜브(CNT)를 포함하는 것을 특징으로 한다.
또한, 상기 (C) 단계 이후에, (D) 상기 실장기판과 상기 다이 사이에는 언더필 수지를 도포하는 단계를 더 포함하는 것을 특징으로 한다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로부터 더욱 명백해질 것이다.
이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명에 따르면, 실장기판에 다이를 도전성 페이스트 범프를 이용하여 접속실장함으로써, 전단응력을 감소시켜 다이와 실장기판의 열팽창계수의 차이로 인한 신뢰성 저하를 방지하며, 실장기판에 형성된 패드부의 미세화에 따른 범프의 접착력 저하 문제를 방지할 수 있게 된다.
또한, 본 발명에 따르면, 다이와 실장기판을 연결하는 도전성 페이스트 범프는 높이 및 형상 제어가 용이하기 때문에, 회로패턴의 미세화에 대응할 수 있을 뿐만 아니라 높이를 상승시킴으로써 접속부위에서 전단응력을 감소시킬 수 있게 된다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요 소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
다이 실장기판의 구조
도 1은 본 발명의 바람직한 실시예에 따른 다이 실장기판의 단면도이다. 이하, 이를 참조하여 본 실시예에 따른 다이 실장기판(100a, 100b)에 대해 설명하기로 한다.
도 1의 (a) 및 (b)에 도시한 바와 같이, 본 실시예에 따른 다이 실장기판(100a, 100b)은 실장기판(130)에 구비된 패드부(132)와 다이(110)에 구비된 단자부(112)가 도전성 페이스트 범프(120)를 통해 연결된 상태로, 다이(110)가 실장기판(130)에 표면실장된 구조를 갖는다. 즉, 본 실시예에서는 다이(110)가 실장기판(130)에 솔더볼이 아니라 도전성 페이스트 범프(120)로 연결되어 실장되는 것을 특징으로 한다.
다이(110)는 집적회로(미도시)가 내재된 실리콘 소재의 칩 몸체부의 상부면에 집적회로와 전기적으로 연결되는 단자부(112)가 형성되고, 단자부(112)가 노출 되도록 웨이퍼 칩 몸체의 상부면에 패시베이션층이 형성된 구조를 갖는다.
도전성 페이스트 범프(120)는 다이(110)의 단자부(112)와 실장기판(130)의 패드부(132)를 연결하기 위한 것으로서, 다이(110)의 단자부(112)와 실장기판(130)의 패드부(132)에 형성된다.
이때, 도전성 페이스트 범프(120)는 그것이 형성되는 단자부(112) 또는 패드부(132)와 동일한 사이즈로 형성됨으로써, 접착면적 증대를 통해 접착력을 향상시킬 수 있게 된다. 이는, 도전성 페이스트 범프(120)가 도전성 페이스트를 스크린 프린팅 방식에 의해 인쇄한 후, 별도의 리플로우 과정을 거치지 않고 제조되기 때문에 가능하다. 제조방법에 대해서는 후술하기로 한다.
예를 들어, 도 1의 (a)에 도시한 바와 같이, 도전성 페이스트 범프(120)가 다이(110)의 단자부(112)에 형성된 상태에서 실장기판(130)에 뒤집혀져 실장되는 경우, 도전성 페이스트 범프(120)는 역사다리꼴 단면 형상을 갖되, 도전성 페이스트 범프(120)의 일측은 단자부(112)와 동일한 사이즈를 갖도록 형성된다. 즉, 단면도를 기준으로 할 때, 단자부(112)에 형성되는 도전성 페이스트 범프(120)의 일측 직경(D1)은 단자부(112)의 폭(W1)과 동일하게 형성된다. 한편, 일반적으로 다이(110)의 단자부(112)는 실장기판(130)의 패드부(132)에 비해 작은 사이즈를 갖기 때문에, 도전성 페이스트 범프(120)를 단자부(112)에 역사다리꼴 단면 형상으로 형성하는 경우, 도전성 페이스트 범프(120)의 타측은 그 직경(D2)이 패드부(132)의 폭(W2)보다 작아질 수 있다.
또한, 도 1의 (b)에 도시한 바와 같이, 도전성 페이스트 범프(120)가 실장기판(130)의 패드부(132)에 형성된 상태에서 실장기판(130)이 실장되는 경우, 도전성 페이스트 범프(120)는 사다리꼴 단면 형상을 갖되, 패드부(132)와 접하는 도전성 페이스트 범프(120)의 일측은 패드부(132)와 동일한 사이즈를 갖도록 형성된다. 즉, 단면도를 기준으로 할 때, 패드부(132)에 형성되는 도전성 페이스트 범프(120)의 일측 직경(D2)은 패드부(132)의 폭(W2)과 동일하게 형성된다. 한편, 사다리꼴 구조를 갖는 도전성 페이스트 범프(120)는 그 타측의 직경(D1)이 일측의 직경(D2)보다 작게 형성되기 때문에, 단자부(112)와 접하는 도전성 페이스트 범프(120) 타측의 직경(D1)을 단자부(112)의 폭(W1)과 동일하게 함으로써 단자부(112)와 도전성 페이스트 범프(120)의 접촉면적을 최대화시키는 구조를 채용할 수 있다.
한편, 도전성 페이스트 범프(120)는 도전성을 갖는 어떠한 재질로 형성되는 것도 가능하나, 예를 들어 구리(Cu), 은(Ag) 페이스트로 형성될 수 있다. Ag 페이스트의 경우 Ag 입자의 평균 직경 사이즈가 약 1~3㎛ 정도이기 때문에, 약 80㎛ 직경을 갖는 도전성 페이스트 범프(120) 인쇄가 가능하여, 단자부(112) 또는 패드부(132)의 미세화에도 대응가능하게 된다.
뿐만 아니라, 아래의 표 1에 나타난 바와 같이, 도전성 페이스트 범프(120)는 알루미늄이나 구리와 같이 비교적 전기적 전도도와 비저항 면에서 우수한 성질을 가지는 금속물질보다 더 좋은 전기적 성질을 가짐으로써, 층간 연결의 신뢰성을 향상시키고 방열효율을 증가시킬 수 있는 카본나노튜브를 포함하는 것이 바람직하다.
물리적 특징
(Physical property)		 카본나노튜브
(carbon nano tube)		 비교물질
(comparative materials)
밀도
(density)		 1.33~1.40g/cm3 2.7g/cm3(알루미늄)
전류밀도
(current density)		 1×109A/cm2 1×106A/cm2(copper cable)
열전도도
(thermal conductivity)		 6000W/mK 400W/mk(copper)
비저항
(specific resistance)		 1×10-10·Ω·cm 1×10-10·Ω·cm(copper)
실장기판(130)은 다이(110)가 실장되는 인쇄회로기판을 지칭하는 것으로서, 그 구조에 특별한 제안은 없으며, 절연층에 패드부(132)가 형성된 어떠한 구조도 채용가능하다 할 것이다.
한편, 다이(110)와 실장기판(130)을 연결하는 도전성 페이스트 범프(120)의 접속 신뢰성을 향상시키고, 외부환경으로부터 보호하기 위해, 다이(110)와 실장기판(130) 사이에 언더필 수지(140)가 충진되는 것이 바람직하다.
다이 실장기판의 제조방법
도 2 내지 도 5는 본 발명의 바람직한 실시예에 따른 다이 실장기판의 제조방법을 공정순서대로 도시한 공정단면도이다. 이하, 이를 참조하여 본 실시예에 따른 다이 실장기판의 제조방법에 대해 설명하기로 한다.
먼저, 도 2에 도시한 바와 같이, 웨이퍼칩(110a)의 단자부(112)에 도전성 페이스트 범프(120)를 인쇄한다.
여기서, 도전성 페이스트 범프(120)는 개구부가 형성된 마스크(mask)를 통하여 도전성 페이스트 전사 과정을 거쳐 범프를 인쇄하는 스크린 프린팅(screen printing) 방식을 이용하여 웨이퍼칩(110a)의 단자부에 인쇄된다. 구체적으로, 스크린 프린팅 방식은 도전성 페이스트를 마스크의 상부면에 도포한 후, 스퀴지(squeegee)로 도전성 페이스트를 밀어 개구부를 통해 단자부에 전사하는 과정으로서, 스크린 인쇄기의 연속반복횟수, 인쇄속도(printing speed), 도전성 페이스트의 점도(viscosity)와 칙소성(칙소지수; thixotropy), 마스크의 종횡비(AR; aspect ratio)를 제어함으로써 원하는 높이 및 형상을 갖는 범프를 형성할 수 있게 된다.
이때, 도전성 페이스트 범프(120)는 단자부(112)에 연결되는 일측의 직경(D1)이 타측의 직경(D2)보다 큰 구조, 예를 들어 사다리꼴 단면 형상으로 형성되는데, 단자부(112)와 연결되는 일측이 단자부(112)와 동일한 형상, 즉 D1=W1이 되도록 형성되기 때문에, 접촉면적이 넓어져 단자부(112)에 대한 도전성 페이스트 범프(120)의 접착력을 향상시킬 수 있게 된다.
한편, 도전성 페이스트 범프(120)의 높이는 스크린 인쇄기의 연속반복횟수, 도전성 페이스트의 점도와 칙소성을 제어함으로써 상승시킬 수 있게 된다. 예를 들어, 도전성 페이스트가 인쇄성이 우수한 점도와 칙소성을 갖는 경우, 스크린 인쇄기의 연속반복횟수를 증가시킴으로써 도전성 페이스트 범프(120)의 높이를 상승시킬 수 있게 된다. 또한, 도전성 페이스트 범프(120)의 형상은 스크린 인쇄기의 인쇄속도, 도전성 페이스트의 점도와 칙소성, 마스크의 종횡비를 제어함으로써 변경가능하다. 이때, 도전성 페이스트 범프(120)의 형상을 제어함으로써 단자부와의 접촉면적을 증가시킬 수 있게 되어, 접착 신뢰성을 향상시킬 수 있게 된다.
다음, 도 3에 도시한 바와 같이, 다이싱 장치 등을 이용하여 다이싱 라인(DL)을 따라 웨이퍼칩(110a)을 절단하여, 단자부(112)에 도전성 페이스트 범프(120)가 인쇄된 다이(110)를 준비한다.
다음, 도 4에 도시한 바와 같이, 도전성 페이스트 범프(120)를 실장기판(130)의 패드부(132)에 연결함으로써, 다이(110)를 실장기판(130)에 표면실장한다.
마지막으로, 도 5에 도시한 바와 같이, 다이(110)와 실장기판(130) 사이에 디스펜싱(dispencing) 공정 등을 이용하여 언더필 수지(140)를 충진한 후, 경화하여 다이 실장기판(100a)를 완성한다.
한편, 이상에서는 도 1의 (a)에 도시된 다이 실장기판(100a)의 제조방법에 대해 기술하였으나, 이를 유추적용하여 도 1의 (b)의 도시된 다이 실장기판(100b)을 제조할 수 있음을 당업자에게 자명하다 할 것이다. 즉, 실장기판(130)의 패드부(132)에 도전성 페이스트 범프(120)를 형성한 후, 다이(110)를 실장하고 언더필 수지(140)를 충진함으로써 도 1의 (b)에 도시된 다이 실장기판(100b)을 제조할 수 있다.
스크린 인쇄기
도 6은 본 발명의 범프 인쇄에 사용되는 스크린 인쇄기를 개략적인 평면도이고, 도 7은 도 6에 도시된 스크린 인쇄기의 인쇄부를 개략적인 단면도이다. 이하, 이를 참조하여 스크린 인쇄기(200)에 대해 설명하기로 한다.
도 6 및 도 7에 도시한 바와 같이, 스크린 인쇄기(200)는 X,Y,Z,θ 방향으로 구동되며, 피인쇄부재(220)을 진공 흡착방식으로 탑재하는 인쇄테이블(210), 인쇄테이블(210) 상부에 비접촉상태로 설치되며 범프 인쇄용 개구부(232)를 다수개 구비하는 마스크(230), 및 스퀴지(240)를 포함하여 구성된다.
여기서, 마스크(230)는 스퀴지(240)의 이동방향에 따라 범프의 번짐을 최소화하여 범프 형상을 유지하고 인쇄품질을 향상시키기 위해 인쇄된 범프와 마스크의 비접촉 상태가 되도록 마스크(230)의 측면부를 위로 들어올리는 판들림부(234a, 234b)를 포함하여 구성된다. 이때, 판들림부(234a, 234b)는 스퀴지(240)의 이동방향에 따라 판분리가 가능하도록 마스크(230)의 양 측면에 각각 형성된 제1 판들림부(234a) 및 제2 판들림부(234b)를 포함하는 것이 바람직하다. 예를 들어, 스퀴지가 제1 인쇄방향(도면에서 오른쪽 방향)으로 이동하는 경우 제1 판들림부(133a)가 마스크(230)의 일측을 위쪽으로 들어올려 인쇄된 범프와 마스크(130)의 비접촉 상태가 되도록 하며, 반대로 스퀴지가 제2 인쇄방향(도면에서 왼쪽 방향)으로 이동하는 경우 제2 판들림부(234b)가 마스크(230)의 타측을 위쪽으로 들어올려 인쇄된 범프와 마스크(230)의 비접촉 상태가 되도록 한다.
또한, 스퀴지(240)는 마스크의 개구부에 페이스트를 밀어넣어 피인쇄부재(220)에 범프를 인쇄하는 역할을 수행하기 위한 것으로서, 스퀴지 홀더(242)와 이 스퀴지 홀더(242)에 탈착가능하게 장착되는 스퀴지 고무(244)로 구성되는 것이 바람직하다. 여기서, 스퀴지(240)는 각각의 스퀴지 구동부(미도시)에 의해 승/하강, 좌/우 방향으로 이동하게 된다.
이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 다이 실장기판 및 그 제조방법은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당해 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함은 명백하다고 할 것이다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
도 1은 본 발명의 바람직한 실시예에 따른 다이 실장기판의 단면도이다.
도 2 내지 도 5는 본 발명의 바람직한 실시예에 따른 다이 실장기판의 제조방법을 공정순서대로 도시한 공정단면도이다.
도 6은 본 발명의 범프 인쇄에 사용되는 스크린 인쇄기를 개략적인 평면도이다.
도 7은 도 6에 도시된 스크린 인쇄기의 인쇄부를 개략적인 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
110 : 다이 112 : 단자부
120 : 도전성 페이스트 범프 130 : 실장기판
132 : 패드부 140 : 언더필 수지

Claims (12)

  1. 패드부를 구비하는 실장기판;
    단자부를 구비하며, 상기 실장기판에 표면실장되는 다이; 및
    상기 패드부 또는 상기 단자부에 형성되어 상기 패드부와 상기 단자부를 연결하는 도전성 페이스트 범프;
    를 포함하는 것을 특징으로 하는 다이 실장기판.
  2. 청구항 1에 있어서,
    상기 도전성 페이스트 범프는 상기 도전성 페이스트 범프가 형성되는 상기 패드부 또는 상기 단자부와 동일한 사이즈를 갖는 것을 특징으로 하는 다이 실장기판.
  3. 청구항 1에 있어서,
    상기 도전성 페이스트 범프의 일측은 상기 패드부와 동일한 사이즈를 가지고, 상기 도전성 페이스트 범프의 타측은 상기 단자부와 동일한 사이즈를 갖는 것을 특징으로 하는 다이 실장기판.
  4. 청구항 1에 있어서,
    상기 도전성 페이스트 범프는 사다리꼴 또는 역사다리꼴 단면 형상을 갖는 것을 특징으로 하는 다이 실장기판.
  5. 청구항 1에 있어서,
    상기 도전성 페이스트 범프는 구리(Cu), 은(Ag) 또는 카본나노튜브(CNT)를 포함하는 것을 특징으로 하는 다이 실장기판.
  6. 청구항 1에 있어서,
    상기 실장기판과 상기 다이 사이에는 언더필 수지가 도포되어 있는 것을 특징으로 하는 다이 실장기판.
  7. (A) 패드부를 구비하는 실장기판과 단자부를 구비하는 다이를 준비하는 단계;
    (B) 상기 패드부 또는 상기 단자부에 도전성 페이스트 범프를 인쇄하는 단계; 및
    (C) 상기 도전성 페이스트 범프를 이용하여 상기 패드부와 상기 단자부를 연결하여, 상기 다이를 상기 실장기판에 표면실장하는 단계;
    를 포함하는 것을 특징으로 하는 다이 실장기판의 제조방법.
  8. 청구항 7에 있어서,
    상기 도전성 페이스트 범프는 도전성 페이스트를 스크린 인쇄기를 이용하여 인쇄하되, 연속 반복인쇄를 통해 원하는 높이로 형성되는 것을 특징으로 하는 다이 실장기판의 제조방법.
  9. 청구항 7에 있어서,
    상기 도전성 페이스트 범프의 일측은 상기 패드부와 동일한 사이즈를 가지고, 상기 도전성 페이스트 범프의 타측은 상기 단자부와 동일한 사이즈를 갖는 것을 특징으로 하는 다이 실장기판의 제조방법.
  10. 청구항 7에 있어서,
    상기 도전성 페이스트 범프는 사다리꼴 또는 역사다리꼴 단면 형상을 갖는 것을 특징으로 하는 다이 실장기판의 제조방법.
  11. 청구항 7에 있어서,
    상기 도전성 페이스트 범프는 구리(Cu), 은(Ag) 또는 카본나노튜브(CNT)를 포함하는 것을 특징으로 하는 다이 실장기판의 제조방법.
  12. 청구항 7에 있어서,
    상기 (C) 단계 이후에,
    (D) 상기 실장기판과 상기 다이 사이에는 언더필 수지를 도포하는 단계
    를 더 포함하는 것을 특징으로 하는 다이 실장기판의 제조방법.
KR1020090114719A 2009-11-25 2009-11-25 다이 실장기판 및 그 제조방법 KR20110058061A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020090114719A KR20110058061A (ko) 2009-11-25 2009-11-25 다이 실장기판 및 그 제조방법
US12/714,077 US8633396B2 (en) 2009-11-25 2010-02-26 Die mounting substrate and method of fabricating the same
US14/107,836 US20140106510A1 (en) 2009-11-25 2013-12-16 Die mounting substrate and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090114719A KR20110058061A (ko) 2009-11-25 2009-11-25 다이 실장기판 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20110058061A true KR20110058061A (ko) 2011-06-01

Family

ID=44061271

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090114719A KR20110058061A (ko) 2009-11-25 2009-11-25 다이 실장기판 및 그 제조방법

Country Status (2)

Country Link
US (2) US8633396B2 (ko)
KR (1) KR20110058061A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5644286B2 (ja) * 2010-09-07 2014-12-24 オムロン株式会社 電子部品の表面実装方法及び電子部品が実装された基板
US9564415B2 (en) * 2012-09-14 2017-02-07 Maxim Integrated Products, Inc. Semiconductor package device having passive energy components
JP6659247B2 (ja) * 2015-06-16 2020-03-04 デクセリアルズ株式会社 接続体、接続体の製造方法、検査方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3209977B2 (ja) * 1999-04-02 2001-09-17 沖電気工業株式会社 半導体モジュ−ル
TW560020B (en) * 2002-04-15 2003-11-01 Advanced Semiconductor Eng A wafer-level package with a cavity and fabricating method thereof
JP2006152312A (ja) 2006-02-20 2006-06-15 Tdk Corp 封止材料、はんだ付け用フラックス、はんだぺースト、電子部品装置、電子回路モジュール及び電子回路装置
US7382057B2 (en) * 2006-03-29 2008-06-03 Phoenix Precision Technology Corporation Surface structure of flip chip substrate
KR100866577B1 (ko) 2007-09-28 2008-11-03 삼성전기주식회사 인쇄회로기판의 층간 도통방법

Also Published As

Publication number Publication date
US20110120758A1 (en) 2011-05-26
US20140106510A1 (en) 2014-04-17
US8633396B2 (en) 2014-01-21

Similar Documents

Publication Publication Date Title
US9679864B2 (en) Printed interconnects for semiconductor packages
US7393771B2 (en) Method for mounting an electronic part on a substrate using a liquid containing metal particles
KR101581971B1 (ko) 플립 칩 반도체 부품 패키징 방법 및 플립 칩 반도체 부품 패키지
US6919642B2 (en) Method for bonding IC chips to substrates incorporating dummy bumps and non-conductive adhesive and structures formed
US7034401B2 (en) Packaging substrates for integrated circuits and soldering methods
US7186586B2 (en) Integrated circuits and packaging substrates with cavities, and attachment methods including insertion of protruding contact pads into cavities
US9345148B2 (en) Semiconductor device and method of forming flipchip interconnection structure with bump on partial pad
TW201250958A (en) Semiconductor device and method of forming pad layout for flipchip semiconductor die
US20110128713A1 (en) Semiconductor device and method of manufacturing the same
CN102637608A (zh) 半导体器件和形成用于3d fo-wlcsp的垂直互连结构的方法
US20060157865A1 (en) Circuit board and manufacturing method therefor and semiconductor package and manufacturing method therefor
JP2001177010A (ja) 配線基板、配線基板を有する半導体装置、及び、その製造方法、実装方法
KR20010051329A (ko) 반도체 장치 및 그 제조 방법
EP3848962A2 (en) Semiconductor package having re-distribution layer structure on substrate component
CN112201653A (zh) 半导体装置和制造半导体装置的方法
CN110459521B (zh) 覆晶封装基板和电子封装件
US20020086515A1 (en) Method of manufacturing bump electrodes and a method of manufacturing a semiconductor device
US20240063176A1 (en) Semiconductor device with hollow interconnectors
KR20110058061A (ko) 다이 실장기판 및 그 제조방법
US20230361013A1 (en) Semiconductor device with composite middle interconnectors
CN111755409A (zh) 半导体封装基板及其制法与电子封装件及其制法
US20230207438A1 (en) Semiconductor device with interconnectors of different density
CN115966564A (zh) 一种改善散热的芯片封装结构及其制备方法
CN210575901U (zh) 具有高散热性的板级扇出封装结构
CN217983329U (zh) 半导体封装结构

Legal Events

Date Code Title Description
A201 Request for examination
E601 Decision to refuse application