CN112201653A - 半导体装置和制造半导体装置的方法 - Google Patents

半导体装置和制造半导体装置的方法 Download PDF

Info

Publication number
CN112201653A
CN112201653A CN202010639066.0A CN202010639066A CN112201653A CN 112201653 A CN112201653 A CN 112201653A CN 202010639066 A CN202010639066 A CN 202010639066A CN 112201653 A CN112201653 A CN 112201653A
Authority
CN
China
Prior art keywords
substrate
top side
leadframe
examples
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010639066.0A
Other languages
English (en)
Inventor
邱黄俊
李琼延
李泰勇
贝俊明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anrely Technology Singapore Holdings Pte Ltd
Amkor Technology Singapore Holding Pte Ltd
Original Assignee
Anrely Technology Singapore Holdings Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anrely Technology Singapore Holdings Pte Ltd filed Critical Anrely Technology Singapore Holdings Pte Ltd
Publication of CN112201653A publication Critical patent/CN112201653A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4839—Assembly of a flat lead with an insulating support, e.g. for TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

半导体装置和制造半导体装置的方法。在一个实例中，一种半导体装置包括：衬底和在所述衬底的顶侧上的电子装置；在所述衬底的所述顶侧上的引线框架，其在所述电子装置上方，其中所述引线框架包括连接杆和引线；在所述引线框架的顶侧上的组件，其安装到所述连接杆和所述引线；以及在所述衬底的所述顶侧上的囊封物，其中所述囊封物接触所述电子装置的一侧和所述组件的一侧。本文中还公开其它实例和相关方法。

Description

半导体装置和制造半导体装置的方法
技术领域
本公开大体上涉及电子装置，且更明确地说，涉及半导体装置和制造半导体装置的方法。
背景技术
先前的半导体封装和形成半导体封装的方法是不适当的，例如，导致成本过量、可靠性降低、性能相对低或封装大小过大。通过比较此类方法与本公开并参考图式，所属领域的技术人员将显而易见常规和传统方法的其它限制和缺点。
发明内容
本揭露的各种态样提供一种半导体装置，其包括衬底和在所述衬底的顶侧上的电子装置；在所述衬底的所述顶侧上的引线框架，其在所述电子装置上方，其中所述引线框架包括连接杆和引线；在所述引线框架的顶侧上的组件，其安装到所述连接杆和所述引线；以及在所述衬底的所述顶侧上的囊封物，其中所述囊封物接触所述电子装置的一侧和所述组件的一侧。在所述半导体装置中，所述引线框架包括焊盘和从所述焊盘到所述连接杆的向下设置部，其中所述组件在低于所述焊盘的顶侧的层级处安装到所述连接杆和所述引线。所述半导体装置进一步包括在所述焊盘下方的所述衬底的所述顶侧上的额外组件。在所述半导体装置中，所述额外组件与所述焊盘热耦合。在所述半导体装置中，所述电子装置在所述组件下方。在所述半导体装置中，所述囊封物的顶侧与所述引线框架的顶侧共面。在所述半导体装置中，所述连接杆与所述引线之间具有间隙，且所述组件安装为横跨所述间隙。在所述半导体装置中，所述衬底包括预制衬底。在所述半导体装置中，所述衬底包括重布层(RDL)衬底。在所述半导体装置中，所述引线包括与所述衬底的导电路径电耦合的连接区。
本揭露的各种态样提供一种制造半导体装置的方法，其包括：提供具有顶侧的衬底；在所述衬底的所述顶侧上提供电子装置；将组件安装在引线框架的顶侧上，其中所述组件安装于所述引线框架的连接杆与引线之间；将所述引线框架连接到所述衬底的所述顶侧；以及在所述衬底的所述顶侧上提供囊封物，其接触所述电子装置的一侧和所述组件的一侧。在所述方法中，所述安装包括在所述连接杆和所述引线上提供互连件以及在所述互连件处将所述组件电连接到所述引线框架。所述方法进一步包括提供额外组件到所述衬底的所述顶侧上。在所述方法中，所述额外组件在所述引线框架的焊盘下方。所述方法进一步包括将所述额外组件热耦合到所述引线框架。
本揭露的各种态样提供一种半导体结构，其包括：衬底，其具有顶侧和导电路径；引线框架，其包括散热件、连接杆、在所述散热件与所述连接杆之间的向下设置部以及与所述导电路径电耦合的引线，其中所述连接杆低于所述散热件；第一组件，其在所述衬底的所述顶侧上且耦合到所述散热件；第二组件，其在介于所述连接杆与所述引线之间的所述引线框架的顶侧上；以及囊封物，其在所述衬底的所述顶侧上、接触所述第二组件的一侧。所述半导体结构进一步包括在所述第一组件的顶侧与所述散热件的底侧之间的界面组件。在所述半导体结构中，所述界面组件包括热界面材料。在所述半导体结构中，所述引线包括安装区、连接区以及在所述安装区与所述连接区之间的额外向下设置部，其中所述引线在所述连接区处电耦合到所述导电路径，且所述半导体结构进一步包括在所述衬底的所述顶侧上、在所述安装区下方、在所述第二装置下方的电子装置。在所述半导体结构中，所述电子装置热耦合到所述引线框架。
附图说明
图1展示实例半导体装置的横截面图。
图2展示实例组件安装在其上的引线框架的平面图。
图3A到3G展示制造实例半导体装置的实例方法的横截面图。
图4A到4C展示用于将组件安装在实例引线框架上的实例方法的平面图和横截面图。
图5A和5B展示用于将组件安装在实例引线框架上的实例方法的横截面图。
图6展示实例半导体装置的横截面图。
图7展示实例半导体装置的横截面图。
具体实施方式
以下论述提供半导体装置和制造半导体装置的方法的各种实例。此类实例是非限制性的，且所附权利要求书的范围不应限于公开的特定实例。在下文论述中，术语“实例”和“例如”是非限制性的。
诸图说明一般构造方式，且可能省略熟知特征和技术的描述和细节以免不必要地混淆本公开。另外，图式中的元件未必按比例绘制。例如，诸图中的一些元件的尺寸可能相对于其它元件放大，以有助于改进对本公开中论述的实例的理解。不同诸图中的相同附图标记表示相同元件。
术语“或”表示由“或”连接的列表中的项目中的任何一个或多个项目。作为实例，“x或y”表示三元素集合{(x),(y),(x,y)}中的任何元素。作为另一实例，“x、y或z”意指七元素集合{(x),(y),(z),(x,y),(x,z),(y,z),(x,y,z)}中的任一元素。
术语“包括”和/或“包含”为“开放”术语，并且指定所陈述特征的存在，但并不排除一个或多个其它特征的存在或添加。在本文中可以使用术语“第一”、“第二”等来描述各种元件，并且这些元件不应受这些术语的限制。这些术语仅用以将一个元件与另一元件区分开来。因此，例如，在不脱离本公开的教示的情况下，可以将本公开中论述的第一元件称为第二元件。
除非另外指定，否则术语“耦合”可以用于描述彼此直接接触的两个元件或描述由一个或多个其它元件间接连接的两个元件。例如，如果元件A耦合到元件B，则元件A可以直接接触元件B或由介入元件C间接连接到元件B。类似地，术语“在……上方”或“在……上”可以用于描述彼此直接接触的两个元件或描述通过一个或多个其它元件间接连接的两个元件。
在一个实例中，一种半导体装置包括：衬底和在所述衬底的顶侧上的电子装置；在所述衬底的所述顶侧上的引线框架，其在所述电子装置上方，其中所述引线框架包括连接杆和引线；在所述引线框架的顶侧上的组件，其安装到所述连接杆和所述引线；以及在所述衬底的所述顶侧上的囊封物，其中所述囊封物接触所述电子装置的一侧和所述组件的一侧。
在另一实例中，一种制造半导体装置的方法包括：提供具有顶侧的衬底；在所述衬底的所述顶侧上提供电子装置；将组件安装在引线框架的顶侧上，其中所述组件安装于所述引线框架的连接杆与引线之间；将所述引线框架连接到所述衬底的所述顶侧；以及在所述衬底的所述顶侧上提供囊封物，其接触所述电子装置的一侧和所述组件的一侧。
在又一实例中，一种半导体结构包括：衬底，其具有顶侧和导电路径；引线框架，其包括散热件、连接杆、在所述散热件与所述连接杆之间的向下设置部(downset)以及与所述导电路径电耦合的引线，其中所述连接杆低于所述散热件；第一组件，其在所述衬底的所述顶侧上且耦合到所述散热件；第二组件，其在所述引线框架的顶侧上、介于所述连接杆与所述引线之间；以及囊封物，其在所述衬底的所述顶侧上、接触所述第二组件的一侧。
其它实例包含于本公开中。在诸图、权利要求书和/或本公开的描述中可以找到此类实例。
图1展示实例半导体装置100的横截面图。在图1中所展示的实例中，半导体装置100可包含衬底110、电子装置120A和120B、组件130A、130B、140A和140B、引线框架150、囊封物160和外部互连件170。
衬底110可包含介电结构111，其包括一个或多个介电层、布线图案112a、112b、112c和113、导电路径114和115，以及钝化层116和117。在一些实例中，钝化层116和117可视为介电结构111的一个或多个介电层的部分。
电子装置120A和120B可包含端子121和互连件122。组件130A、130B、140A和140B还可包含端子131、141和互连件132、142。电子装置120A和120B可在衬底110的顶侧上。
引线框架150可包含焊盘151、具有向下设置部153a的连接杆153、安装区154a、向下设置部154b、具有连接区154c的引线154，以及互连件155。在一些实例中，引线154可经由互连件155中的一个或多个与衬底110的导电路径114和115中的一个或多个电耦合。此外，组件140A和140B可安装在引线框架150上。在一些实例中，组件140A和140B中的一个或多个可在引线框架150的顶侧上安装到连接杆153和引线154。另外，间隙156a可设置于连接杆153与引线154之间。引线框架150可在衬底110的顶侧上、在电子装置120A和120B中的一个或多个上方。在一些实例中，引线框架150可包括在电子装置120A和120B中的一个或多个上方的连接杆153和引线154。
囊封物160可囊封定位于衬底110上的电子装置120A和120B、组件130A、130B、140A和140B以及引线框架150。在一些实例中，组件130A和130B中的一个或多个可耦合到焊盘151或散热件。外部互连件170可连接至衬底110。囊封物160可在衬底110的顶侧上，且囊封物160可接触电子装置120A和120B中的一个或多个的一侧或组件130A、130B、140A和140B中的一个或多个的一侧。
衬底110、引线框架150、囊封物160和外部互连件170可称为用于电子装置120A和120B、组件130A、130B、140A和140B的半导体封装190。半导体封装190可保护电子装置120A和120B以及组件130A、130B、140A和140B免于暴露于外部因素和/或情形。此外，半导体封装190可提供外部装置与互连件170之间的电耦合。
图2展示实例组件140A、140B、140C和140D安装在其上的引线框架150的平面图。在图2所示的实例中，引线框架150可包含焊盘151、具有向下设置部152a和152b的系杆(tiebar)152、连接至焊盘151和系杆152的连接杆153，以及具有向下设置部154b的引线154。在一些实例中，焊盘151可为将热从组件130A和130B中的一个或多个传递到周围环境的散热件。如图1中可看出，连接杆153可在囊封物160中处于比焊盘151或散热件的层级低的层级处。在一些实例中，组件140A和140B可电连接于连接杆153与引线154之间，且可处于低于焊盘151或散热件的顶侧的层级处。在一些实例中，组件140C和140D可电连接于相邻引线154之间。在一些实例中，间隙156a可设置于由组件140A和140B连接的连接杆153与引线154之间。此外，在一些实例中，间隙156b可设置于由组件140C和140D连接的相邻引线154之间。
在一些实例中，焊盘151可大体上平坦，且系杆152可从焊盘151的边缘对角地向外延伸。系杆152可包含在与焊盘151邻近的末端处形成的向下设置部152a和在与引线框架150的框架邻近的另一末端处形成的向下设置部152b。在一些实例中，连接杆153可将两个系杆152连接到彼此。在一些实例中，连接杆153可在系杆152的两个向下设置部152a与152b之间连接到系杆152。在一些实例中，连接杆153可经由向下设置部153a直接连接到焊盘151。在一些实例中，连接杆153可仅连接到系杆152或仅连接到焊盘151。组件130A和130B的顶表面可与焊盘151接触，以允许从组件130A和130B生成的热快速分散。
在一些实例中，引线154可布置在面向焊盘151的四个侧中的一个的区处。在一些实例中，在焊盘151具有四个侧时，不同引线154也可定位在对应于这四个侧的一个或多个区处。在一些实例中，引线154的长度方向可大体上垂直于其对应的焊盘151的四个侧中的一个。在一些实例中，引线154可包含面向连接杆153的安装区154a、从安装区154a延伸的向下设置部154b，和从向下设置部154b延伸以待连接到衬底110的连接区154c。互连件155可形成于待连接到衬底110的连接区154c的底端处。在一些实例中，引线154可经由例如在连接区154c处的互连件154中的一个或多个电耦合到导电路径114和115中的一个或多个。组件140A、140B、140C和140D可附接到引线154，且可电连接到衬底110。
在一些实例中，引线框架150可由铜合金(包含于Cu中的Ni、Si、P和Ti中的至少一个)、铁镍合金或Cu/SUS/Cu包层金属制成。在一些实例中，引线框架150可使用蚀刻或冲压形成。在一些实例中，引线框架150上可包含镀层(图中未示)，所述镀层由例如锡、镍、钯、金或银制成。此处，为了降低成本，镀层可选择性地仅形成于待安装组件140A、140B、140C和140D的部分上。此外，在一些实例中，防蚀层可形成于待安装组件140A、140B、140C和140D的部分上。在一些实例中，引线框架150可具有在约0.1mm到约0.3mm的范围内的厚度。在一些实例中，镀层可具有在约1μm到约100μm的范围内的厚度。
图3A到3G展示制造实例半导体装置100的实例方法的横截面图。图3A展示在初始制造阶段的衬底110的横截面图。
在图3A所示的实例中，衬底110可经设置且可包含介电结构111、上部布线图案112a、112b及112c、下部布线图案113、导电路径114和115、上部钝化层116，以及下部钝化层117。在一些实例中，可省略下部布线图案113、导电路径114和115、上部钝化层116和/或下部钝化层117中的至少一个。
在一些实例中，衬底110可称为印刷电路板(PCB)、印刷线路板、单侧PCB、双侧PCB、多层PCB、通孔PCB、非通孔PCB、刚性PCB、柔性PCB、酚醛纸PCB、玻璃环氧树脂PCB、聚酰亚胺PCB、聚酯PCB、模塑塑性PCB、陶瓷PCB、蚀刻箔法PCB、加成法PCB、预模塑引线框架，等等。可存在以下实例：衬底110可为堆积衬底、具有在载体上建置在彼此之上的一个或多个导电层和介电层而不具有核心(例如，玻璃纤维)层。
在一些实例中，衬底110可为重布层(“RDL”)衬底。RDL衬底可以包括(a)可以在将与RDL衬底电耦合的电子装置上方逐层形成或(b)可以在可以在将电子装置和RDL衬底耦合在一起之后完全移除或至少部分地移除的载体上方逐层形成的一个或多个导电重布层和一个或多个介电层。RDL衬底可以在圆形晶圆上以晶圆级工艺逐层制造为晶圆级衬底，和/或在矩形或方形面板载体上以面板级工艺逐层制造为面板级衬底。RDL衬底可以以加成堆积工艺(an additive buildup process)形成，此加成堆积工艺可以包含一个或多个介电层与限定相应导电重布图案或迹线的一个或多个导电层交替堆叠，所述导电重布图案或迹线被配置成共同(a)将电迹线扇出电子装置的占用空间外，和/或(b)将电迹线扇入电子装置的占用空间内。可以使用电镀工艺或无电镀覆工艺等镀覆工艺来形成导电图案。导电图案可以包括导电材料，例如铜或其它可镀覆金属。可以使用光图案化工艺，例如光刻工艺和用于形成光刻掩模的光致抗蚀剂材料来制作导电图案的位置。RDL衬底的介电层可以利用光图案化工艺来图案化，所述光图案化工艺可以包含光刻掩模，通过所述光刻掩模，光暴露于光图案期望的特征，如介电层中的通孔。介电层可以由例如聚酰亚胺(PI)、苯并环丁烯(BCB)或聚苯并恶唑(PBO)等可光定义(photo-definable)的有机介电材料制成。此类介电材料可以以液体形式旋涂或以其它方式涂覆，而不是以预制膜的形式附接。为了允许期望的光定义(photo-defined)特征适当地形成，此类可光定义的介电材料可以省略结构增强剂，或者可以是无填料的，并且没有可能会干扰来自光图案化工艺的光的股线、织造物或其它颗粒。在一些实例中，无填料介电材料的此类无填料特性可以使得所得的介电层的厚度减小。尽管上文描述的可光定义的介电材料可以是有机材料，但是在其它实例中，RDL衬底的介电材料可以包括一个或多个无机介电层。一个或多个无机介电层的一些实例可以包括氮化硅(Si3N4)、氧化硅(SiO2)和/或SiON。所述一个或多个无机介电层可以不是通过使用光限定的有机介电材料而是通过使用氧化或氮化工艺生长无机介电层来形成。此类无机介电层可以是无填料的，并且没有股线(strands)、织造物或其它不同的无机颗粒。在一些实例中，RDL衬底可以省略永久性芯结构或载体，例如包括双马来酰亚胺三嗪(BT)或FR4的介电材料，并且这些类型的RDL衬底可以被称为无芯衬底。本公开中的其它衬底也可以包括RDL衬底。
在一些实例中，衬底110可为预制衬底。预制衬底可在附接到电子装置之前制造，且可包括在相应导电层之间的介电层。导电层可以包括铜，并且可以使用电镀工艺形成。介电层可以是可以以预制膜的形式而不是以液体的形式附接的相对较厚的不可光成像层，并且可以包含具有用于刚性和/或结构性支撑的股线、织造物和/或其它无机颗粒等填料的树脂。由于介电层是不可光定义的，因此可以通过使用钻孔或激光来形成通孔或开口等特征。在一些实例中，介电层可以包括预浸材料或味之素堆积膜(Ajinomoto Buildup Film，ABF)。预制衬底可以包含永久性芯结构或载体，例如包括双马来酰亚胺三嗪(BT)或FR4的介电材料，并且介电层和导电层可以形成于永久性芯结构上。在其它实例中，预制衬底可以是省略永久性芯结构的无芯衬底，并且介电层和导电层可以形成于牺牲载体上，此牺牲载体在形成介电层和导电层之后并且在附接到电子装置之前被移除。预制衬底可以被称为印刷电路板(PCB)或层压衬底。此类预制衬底可以通过半加成工艺或改进的半加成工艺来形成。本公开中的其它衬底也可以包括预制衬底。
在一些实例中，介电结构111可大体上平坦，具有顶表面和底表面。在一些实例中，介电结构111可包括或称为一个或多个介电层。在一些实例中，介电结构111可包含环氧树脂、酚醛树脂、玻璃环氧树脂、聚酰亚胺、聚酯、环氧模塑化合物、陶瓷，等。在一些实例中，介电结构111可具有在约0.1mm到约0.3mm的范围内的厚度。介电结构111可允许衬底110维持在大体上平坦的状态。此外，介电结构111可允许定位于介电结构111、导电路径114和115等上或内的布线图案112a、112b、112c和113a彼此绝缘。
上部布线图案112a、112b及112c可形成于介电结构111的顶表面上，且下部布线图案113可形成于介电结构111的底表面上。在一些实例中，上部布线图案112a、112b及112c和下部布线图案113可包括或称为图案、迹线、衬垫、凸块下金属化(UBM)或导体。在一些实例中，上部布线图案112a、112b及112c和/或下部布线图案113可包含铜、铁、镍、金、银、钯或锡。在一些实例中，上部布线图案112a、112b及112c和/或下部布线图案113可具有在约0.1mm到约0.3mm的范围内的厚度、宽度和空间。上部布线图案112a、112b及112c和下部布线图案113可将电子装置120A和120B电连接到组件130A和130B，将电子装置120A和120B电连接到外部装置(图中未示)，或将组件130A和130B电连接到外部装置。
导电路径114和115在通过介电结构111时可将上部布线图案112a、112b及112c电连接到下部布线图案113。在一些实例中，导电路径114和115可包括或称为迹线、导电介层孔或导电通孔。导电路径114和115可由与介电结构111的多个介电层交替地堆叠的多个导电层的部分形成。在一些实例中，导电路径114和115可包含铜、铁、镍、金、银、钯或锡。在一些实例中，导电路径114和115可具有在大致0.1mm到大致0.3mm的范围内的厚度。在一些实例中，导电路径114和115可将上部布线图案112a、112b及112c中的任一个电连接到上部布线图案112a、112b和112c中的另一个。此外，在一些实例中，导电路径114和115可将下部布线图案113中的任一个电连接到下部布线图案113中的另一个。
上部钝化层116可大致覆盖介电结构111的顶表面和/或上部布线图案112a、112b及112c的一部分，且下部钝化层117可大致罩盖介电结构111的底表面和/或下部布线图案113的一部分。在一些实例中，上部钝化层116和/或下部钝化层117可称为介电层、防焊剂或阻焊剂。在一些实例中，待安装电子装置120A及120B和/或组件130A及130B的上部布线图案112a、112b及112c的区可能并不由上部钝化层116覆盖。另外，待连接外部互连件170的下部布线图案113的区可能并不由下部钝化层117覆盖。在一些实例中，上部钝化层116和/或下部钝化层117可包含聚合物、聚酰亚胺(PI)、苯并环丁烯(BCB)、聚苯并恶唑(PBO)、双顺丁烯二酰亚胺三嗪(BT)、模塑材料、酚醛树脂、环氧树脂、硅酮或丙烯酸酯聚合物。在一些实例中，上部钝化层116和/或下部钝化层117可具有在约0.1mm到约0.3mm的范围内的厚度。上部钝化层116可在半导体装置的制造期间保护上部布线图案112a、112b及112c，且下部钝化层117可在半导体装置的制造期间保护下部布线图案113。在一些实例中，上部钝化层116和/或下部钝化层116可视为介电结构111的部分。
衬底110可支撑电子装置120A和120B、组件130A、130B、140A和140B和/或引线框架150，且可允许电子装置120A和120B、组件130A、130B、140A和140B和/或引线框架150与外部装置交换电信号。衬底110仅提供为实例衬底以用于较好地理解本公开。在一些实例中，衬底110可具有单层结构而非多层结构。另外，具有多种尚未说明或描述的结构的衬底可应用于本公开。
图3B展示电子装置120A和120B和/或组件130A和130B在稍后制造阶段安装在衬底110上的状态。在图3B所示的实例中，电子装置120A和120B可设置于衬底110的顶侧上，且可连接到衬底110的上部布线图案112a。在一些实例中，电子装置120A和120B可为半导体裸片、半导体芯片或包括一个或多个电子装置的封装。
在一些实例中，电子装置120A和120B可包含作用区和非作用区。此外，作用区可包含端子121。在一些实例中，端子121可包括或称为裸片衬垫、接合衬垫、导电柱或导电支柱。端子121可包含例如导电材料，例如金属材料、铝、铜、铝合金或铜合金。
在一些实例中，互连件122可插置在端子121和/或上部布线图案112a之间以将端子121与上部布线图案112a电连接到彼此。在一些实例中，互连件122可包括或称为凸块、焊球、焊料尖端，等。在一些实例中，具有端子121和互连件122的电子装置120A和120B可安装在衬底110的上部布线图案112a上，且电子装置120A和120B的端子121可接着使用回流工艺、热压工艺和/或激光辅助接合工艺经由互连件122电连接到衬底110的上部布线图案112a。此处，电子装置120A和120B可具有在约100μm到约1,000μm的范围内的厚度。在一些实例中，电子装置120A和120B可为逻辑裸片、微控制单元、存储器、数字信号处理器、网络处理器、电源管理单元、音频处理器、RF电路、无线基带芯片上***处理器、专用集成电路或其等效物。
在一些实例中，电子装置120A和120B可替代地经由例如金线、铜线或铝线等导电线连接到衬底110的上部布线图案112a。在相同或其它实例中，电子装置120A和120B的非作用区使用粘着剂粘附到衬底110，且形成于电子装置120A和120B的非作用区中的端子121可使用导电线接合到衬底110的上部布线图案112a。
此外，在图3B所示的实例中，组件130A和130B可连接到衬底110的上部布线图案112b。在一些实例中，组件130A和130B可称为被动元件，例如电阻器、电容器或电感器。在一些实例中，组件130A和130B还可包含端子131。
在一些实例中，互连件132可插置在端子131和/或上部布线图案112b之间以接着电连接到彼此。在一些实例中，在具有端子131和互连件132的组件130A和130B安装在衬底110的上部布线图案112b上之后，组件130A和130B的端子131可使用回流工艺、热压工艺和/或激光辅助接合工艺经由互连件132电连接到衬底110的上部布线图案112b。此处，组件130A和130B可具有在约100μm到约10,000μm的范围内的厚度。此外，组件130A和130B的厚度可大于或小于电子装置120A和120B的厚度。
图3C展示组件140A和140B安装在其上的引线框架150。在一些实例中，组件140A和140B可包含端子141。在一些实例中，组件140A和140B可安装在引线框架150的顶侧上，且可经由端子141和互连件142连接于引线框架150的连接杆153与引线154之间。在一些实例中，组件140C和140D可经由端子141和互连件142(见图2)电连接于引线框架150的引线154之间。
在一些实例中，例如焊膏等互连件142可首先使用施配、模板印刷等形成于连接杆153和引线154和/或多个引线154上。此后，具有端子141的组件140A和140B可定位在焊膏142上，且接着使用回流工艺、热压工艺和/或激光辅助接合工艺电和/或机械地连接到引线框架150上。在一些实例中，组件140A和140B的厚度可等于或小于向下设置部153a的高度。在一些实例中，组件140A和140B可具有在约100μm到约10,000μm的范围内的厚度。
图3D展示引线框架150在稍后制造阶段连接到衬底110的顶侧的状态。在图3D所示的实例中，引线框架150的连接区154c可经由互连件155电连接、机械连接和/或热连接到设置于衬底110上的上部布线图案112c。
在一些实例中，在例如焊膏等互连件155形成于衬底110的上部布线图案112c上且引线框架150的连接区154c位于其上的状态中，引线框架150可使用回流工艺、热压工艺和/或激光辅助接合工艺电连接、机械连接和/或热连接到衬底110。
在一些实例中，安装在衬底110上的组件130A和130B的顶表面可与引线框架150的焊盘151的底表面耦合。此类耦合可直接实现或用焊盘151与组件130A和130B之间的耦合材料(例如热界面材料(TIM)或粘着剂)实现。因此，从组件130A和130B生成的热可经由引线框架150快速分散。
在一些实例中，安装在衬底110上的电子装置120A和120B的顶表面可与引线框架150的连接杆153和/或引线154的底表面耦合。此类耦合可直接实现或用连接杆153和/或引线154与电子装置120A和120B之间的耦合材料(例如热界面材料(TIM)或粘着剂)实现。因此，从电子装置120A和120B生成的热也可经由引线框架150快速分散。
另外，由于引线框架150大体上围绕电子装置120A和120B和/或组件130A和130B，因此有可能屏蔽电子装置120A和120B和/或组件130A和130B免受电磁干扰(EMI)。此外，由于引线框架150的连接区154c也经由互连件155电连接、机械连接和/或热连接到衬底110，因此来自衬底110的热也可经由引线框架150快速分散。此处，定位于引线框架150和衬底110上的组件140A、140B、140C和140D可经由互连件155交换电信号。
图3E展示在稍后制造阶段使用囊封物160执行囊封之后所得的状态。在图3E所示的实例中，囊封物160可设置于衬底110的顶侧上，且可囊封安装在衬底110的顶侧上的电子装置120A和120B、组件130A、130B、140A和140B以及引线框架150。在一些实例中，囊封物160可能不囊封引线框架150的焊盘151的顶表面。因此，囊封物160的顶表面可与焊盘151的顶表面共面。在一些实例中，共平面可意指焊盘151或引线框架150的顶表面可大体处于与囊封物160的顶表面相同的平面上，具有一定容差。在一些实例中，在从焊盘151或引线框架150的中心到焊盘151或引线框架150的拐角中的任一个测量时，焊盘151或引线框架150的顶表面平均可具有每2.54mm横向距离0.005mm的平度。在一些实例中，焊盘151或引线框架的顶表面可具有从焊盘151或引线框架150的平坦顶表面的偏差不超过总共0.02mm的平度。以此方式，焊盘151的顶表面可经由囊封物160暴露于外部，借此进一步增强引线框架150的热分散性能。在一些实例中，焊盘151或引线框架150的顶表面可突出而略微高于囊封物160的顶表面，或焊盘151或引线框架160的顶表面可相对于囊封物160的顶表面略微凹入。应注意，这些仅为描述焊盘151或引线框架150的顶表面与囊封物160的顶表面之间的关系的实例，且本公开的范围不限于这些方面。
在一些实例中，囊封物160可包括或称为环氧模塑化合物、环氧树脂模塑树脂，或密封剂。此外，在一些实例中，囊封物160可包括或称为模塑部分、密封部分、囊封部分、保护部分、封装或主体部分。在一些实例中，囊封物160可包含(但不限于)有机树脂、无机填充剂、固化剂、催化剂、着色剂、阻燃剂，等等。
基于囊封物160的模塑可通过多种工艺中的任一个形成。在一些实例中，模塑物160可通过(但不限于)压缩模塑、传递模塑、液相囊封物模塑、真空层压、膏体印刷或膜辅助模塑形成。囊封物160可具有在约200μm到约10,000μm的范围内的厚度。囊封物160可囊封电子装置120A和120B、组件130A和130B以及组件140A和140B安装在其上的引线框架150，以保护处于封装状态的电子装置120A和120B、组件130A和130B以及组件140A和140B免受外部因素或情形影响。
图3F展示在稍后制造阶段处的外部互连件170的连接过程。在图3F所示的实例中，外部互连件170可连接到经由下部钝化层117暴露于外部的衬底110的下部布线图案113。在一些实例中，外部互连件170可包括或称为焊球、焊料凸块、导电球、导电凸块、铜支柱、铜柱、导电支柱或导电柱。在一些实例中，挥发性助焊剂可点在暴露的下部布线图案113上，且外部互连件170可滴在助焊剂上。此后，助焊剂可完全挥发以接着使用回流工艺移除，且外部互连件170可熔融以接着机械连接和/或电连接到下部布线图案113。接下来，外部互连件170可使用冷却工艺硬化，且接着完全机械连接和/或电连接到下部布线图案113。在一些实例中，外部互连件170可包含锡(Sn)、银(Ag)、铅(Pb)、铜(Cu)、Sn-Pb、Sn37-Pb、Sn95-Pb、Sn-Pb-Ag、Sn-Cu、Sn-Ag、Sn-AU、Sn-Bi、Sn-Ag-Cu，和其等效物。外部互连件170可允许半导体装置100与外部装置彼此连接。外部互连件170可具有在约60μm到约400μm的范围内的厚度和在约50μm到约500μm的范围内的宽度。外部互连件170可用以将半导体装置100或半导体封装电连接到外部装置(图中未示)。
图3G展示在稍后制造阶段处分锯切或单分过程。基本上，为了提高半导体装置100的生产率，可在衬底110上并行地制造多个半导体装置100和/或半导体封装。因此，可在稍后制造阶段处执行锯切或单分过程，借此完成个别半导体装置100和/或个别半导体封装。在一些实例中，囊封物160、引线框架150和衬底110可以所述次序或反向次序使用金刚石刀片191或激光束经受锯切或单分，借此完成个别半导体装置100。在一些实例中，在锯切或单分之后，可归因于处理特性而使衬底110、引线框架150和/或囊封物160的侧表面共面。在一些实例中，可使引线框架150的引线154的侧表面与囊封物160和衬底110的侧表面共面。
图4A到4C展示用于将组件140A、140B、140C和140D安装在实例引线框架150上的实例方法的平面图和横截面图。图4A展示实例引线框架150的平面图和横截面图。
在图4A所示的实例中，引线框架150可具有大体上矩形形状，且可包含例如三个单元158。此处，单个单元158可在稍后阶段并入到离散半导体装置100中。在一些实例中，单元158可布置成一排或矩阵。在一些实例中，每一单元158可包含焊盘151、一个末端连接到焊盘151且另一末端连接到框架157的系杆152、连接于系杆152之间的连接杆153，和连接到框架157以接着朝向焊盘151或连接杆153延伸的引线154。在一些实例中，系杆152可包含在其相对末端处形成的向下设置部152a和152b。在一些实例中，连接杆153可经由向下设置部153a连接到焊盘151。在一些实例中，引线154可包含朝向连接杆153延伸的安装区154a、连接到框架157的连接区154c，和形成于安装区154a与连接区154c之间的向下设置部154b。以此方式，在制造半导体装置100时，可通过将系杆152连接到框架157且将引线154的一个末端连接到框架157来支撑焊盘151和连接杆153。
图4B展示平面图，其展示互连件142形成于引线框架150上的状态。在图4B所示的实例中，互连件142可提前形成于引线框架150的待安装组件140A、140B、140C和140D的区上。在一些实例中，互连件142可形成于相邻引线154的安装区154a上。在一些实例中，互连件142可形成于相邻引线154的安装区154a和连接杆153的区上。在一些实例中，例如焊膏等互连件142可使用通用施配器提前形成于相邻引线154的安装区154a和/或连接杆153上。
图4C展示平面图，其展示组件140A、140B、140C和140D安装在引线框架150上的状态。在图4C所示的实例中，组件140A、140B、140C和140D可安装在引线框架150的形成有互连件142的区上。在一些实例中，组件140A和140B可安装在形成于相邻引线154的安装区154a和连接杆153的区上的互连件142上。在一些实例中，组件140C和140D可安装在形成于相邻引线154的安装区154a上的互连件142上。在一些实例中，组件140A、140B、140C和140D可使用回流工艺、热压工艺和/或激光辅助接合工艺电连接到引线框架150。
经由如图3D中所示的前述过程，上面安装有组件140A、140B、140C和140D的引线框架150可经由互连件155电连接、机械连接和/或热连接到衬底110的上部布线图案112c。在一些实例中，引线框架150的连接区154c可连接到衬底110的上部布线图案112c。
此外，在图3E中所示的锯切过程中，可使用金刚石刀片或激光束锯切囊封物160、衬底110和引线框架150。在一些实例中，可沿着图4C中所示的点虚线锯切引线框架150。因此，由于锯切过程，焊盘151与引线154可与彼此断开电连接。
图5A和图5B展示用于将组件140A、140B、140C和140D安装在实例引线框架150上的实例方法的横截面图。图5A展示实例模板180和引线框架150的横截面图。
在图5A所示的实例中，模板180可包含用于在引线框架150上形成互连件142(例如焊膏)的多个通孔181。通孔181可形成于对应于组件140A、140B、140C和140D的安装区的区上，如上所述。在一些实例中，模板180可包含经形成以收纳引线框架150的焊盘151的收纳沟槽182。在一些实例中，引线框架150可包含用于支撑模板180的临时支撑件183。
图5B展示用于在实例引线框架150上形成互连件的过程。在图5B所示的实例中，在焊膏142定位于模板180上之后，刀片185在一个方向上移动以允许焊膏142通过模板180的通孔181安装在引线框架150的预定区上。此后，在移除模板180且接着定位组件140A、140B、140C和140D之后，如上所述，可使用回流工艺、热压工艺和/或激光辅助接合工艺将组件140A、140B、140C和140D安装在引线框架150上。
图6展示实例半导体装置200的横截面图。在图6所示的实例中，可使电子装置120A和120B顶表面和/或组件130A和130B的顶表面接触或粘附到引线框架150。
在一些实例中，电子装置120A和120B的顶表面可使用介接部件或覆盖部件210A和210B耦合或粘附到引线154和连接杆153的底表面。在一些实例中，组件130A和130B的顶表面可使用覆盖部件220A和220B耦合或粘附到焊盘151的底表面。界面部件210A、210B、220A和220B可例如为热界面材料(TIM)，和/或可包含具有与粘结剂(例如，聚合物树脂)稠合的高导热填充剂(例如，氮化铝(AlN)、氮化硼(BN)、碳化硅(SiC)，等)的无机热耗散涂布复合物。在相同或其它一些实例中，覆盖部件210A、210B、220A和220B可为导热涂布材料，包含通过溶胶-凝胶工艺制备的抗热粘结剂、导热材料和添加剂，且可具有约100瓦每米-开尔文(W/m-K)到400W/m-K的高导热率。在一些实例中，覆盖部件210A、210B、220A和220B可使用多种工艺中的任一个(例如，喷涂、浸渍或丝网涂布)形成于电子装置120A和120B和/或组件130A和130B的顶表面上。在一些实例中，覆盖部件210A、210B、220A和220B可具有在约20μm到约40μm的范围内的涂布厚度。以此方式，引线框架150可高效地发射从半导体装置200生成的热，且可使用覆盖部件210A、210B、220A和220B使电子装置120A和120B和/或组件130A和130B接触或粘附到引线框架150，以增强半导体装置200的热耗散性能。
图7展示实例半导体装置300的横截面图。在图7所示的实例中，电子装置120A和120B的顶表面和相对侧表面和/或组件130A和130B的顶表面和相对侧表面可由覆盖部件310A、310B、320A和320B覆盖。电子装置120A和120B的顶表面和/或组件130A和130B的顶表面可经由覆盖部件310A、310B、320A、320B与引线框架150耦合。
在一些情况下，不管电子装置120A和120B的顶表面和/或组件130A和130B的顶表面是否与引线框架150隔开或不管电子装置120A和120B的顶表面和/或组件130A和130B的顶表面是否与引线框架150耦合，电子装置120A和120B的顶表面和相对侧表面和/或组件130A和130B的顶表面和相对侧表面皆可涂布有覆盖部件310A、310B、320A、320B(其为导热和/或导电材料)，只要不存在引线框架150电短路的风险即可。在一些实例中，覆盖部件310A、310B、320A和320B可包含具有与粘结剂(例如，聚合物树脂)稠合的高导热填充剂(例如，碳纤维、石墨、碳纳米管、石墨烯，等)的无机热耗散涂布复合物。此处，例如碳纤维、石墨、碳纳米管或石墨烯等前述高导热填充剂可在轴线或表面方向上具有非常高的导热率，而在正交方向上具有相对较低的导热率。因此，高导热填充剂可通过控制此类热耗散填充剂的定向而制备为复合材料。
在一些实例中，覆盖部件310A、310B、320A和320B可具有约100W/m-K到400W/m-k的导热率和/或在约3.0西门子每厘米(S/cm)到约5.0S/cm的范围内的电导率，且因此其可执行热耗散功能和/或电磁干扰(EMI)屏蔽功能。在一些实例中，引线框架150不仅可执行热耗散功能，而且可执行EMI屏蔽功能。如上所述，为导热和导电材料的覆盖部件310A、310B、320A和320B可另***绕电子装置120A和120B和/或组件130A和130B，以增强半导体装置300的热耗散性能和/或EMI屏蔽性能。
本公开包含对某些实例的参考。然而，所属领域的技术人员将理解，在不脱离本公开的范围的情况下可以进行各种改变且可以取代等效物。另外，在不脱离本公开的范围的情况下可以对公开的实例作出修改。因此，预期本公开不限于所公开的实例，而是本公开将包含属于所附权利要求书的范围内的所有实例。

Claims (20)

1.一种半导体装置，其包括：
衬底和在所述衬底的顶侧上的电子装置；
在所述衬底的所述顶侧上的引线框架，其在所述电子装置上方，其中所述引线框架包括连接杆和引线；
在所述引线框架的顶侧上的组件，其安装到所述连接杆和所述引线；以及
在所述衬底的所述顶侧上的囊封物，其中所述囊封物接触所述电子装置的一侧和所述组件的一侧。
2.根据权利要求1所述的半导体装置，其中所述引线框架包括焊盘和从所述焊盘到所述连接杆的向下设置部，其中所述组件在低于所述焊盘的顶侧的层级处安装到所述连接杆和所述引线。
3.根据权利要求2所述的半导体装置，其进一步包括在所述焊盘下方的所述衬底的所述顶侧上的额外组件。
4.根据权利要求3所述的半导体装置，其中所述额外组件与所述焊盘热耦合。
5.根据权利要求1所述的半导体装置，其中所述电子装置在所述组件下方。
6.根据权利要求1所述的半导体装置，其中所述囊封物的顶侧与所述引线框架的顶侧共面。
7.根据权利要求1所述的半导体装置，其中所述连接杆与所述引线之间具有间隙，且所述组件安装为横跨所述间隙。
8.根据权利要求1所述的半导体装置，其中所述衬底包括预制衬底。
9.根据权利要求1所述的半导体装置，其中所述衬底包括重布层(RDL)衬底。
10.根据权利要求1所述的半导体装置，其中所述引线包括与所述衬底的导电路径电耦合的连接区。
11.一种制造半导体装置的方法，其包括：
提供具有顶侧的衬底；
在所述衬底的所述顶侧上提供电子装置；
将组件安装在引线框架的顶侧上，其中所述组件安装于所述引线框架的连接杆与引线之间；
将所述引线框架连接到所述衬底的所述顶侧；以及
在所述衬底的所述顶侧上提供囊封物，其接触所述电子装置的一侧和所述组件的一侧。
12.根据权利要求11所述的方法，其中所述安装包括在所述连接杆和所述引线上提供互连件以及在所述互连件处将所述组件电连接到所述引线框架。
13.根据权利要求11所述的方法，其进一步包括提供额外组件到所述衬底的所述顶侧上。
14.根据权利要求13所述的方法，其中所述额外组件在所述引线框架的焊盘下方。
15.根据权利要求13所述的方法，其进一步包括将所述额外组件热耦合到所述引线框架。
16.一种半导体结构，其包括：
衬底，其具有顶侧和导电路径；
引线框架，其包括散热件、连接杆、在所述散热件与所述连接杆之间的向下设置部以及与所述导电路径电耦合的引线，其中所述连接杆低于所述散热件；
第一组件，其在所述衬底的所述顶侧上且耦合到所述散热件；
第二组件，其在介于所述连接杆与所述引线之间的所述引线框架的顶侧上；以及
囊封物，其在所述衬底的所述顶侧上、接触所述第二组件的一侧。
17.根据权利要求16所述的半导体结构，其进一步包括在所述第一组件的顶侧与所述散热件的底侧之间的界面组件。
18.根据权利要求17所述的半导体结构，其中所述界面组件包括热界面材料。
19.根据权利要求16所述的半导体结构，其中所述引线包括安装区、连接区以及在所述安装区与所述连接区之间的额外向下设置部，其中所述引线在所述连接区处电耦合到所述导电路径，且所述半导体结构进一步包括在所述衬底的所述顶侧上、在所述安装区下方、在所述第二装置下方的电子装置。
20.根据权利要求19所述的半导体结构，其中所述电子装置热耦合到所述引线框架。
CN202010639066.0A 2019-07-08 2020-07-06 半导体装置和制造半导体装置的方法 Pending CN112201653A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/504,917 2019-07-08
US16/504,917 US11521918B2 (en) 2019-07-08 2019-07-08 Semiconductor device having component mounted on connection bar and lead on top side of lead frame and method of manufacturing semiconductor device thereof

Publications (1)

Publication Number Publication Date
CN112201653A true CN112201653A (zh) 2021-01-08

Family

ID=74006525

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010639066.0A Pending CN112201653A (zh) 2019-07-08 2020-07-06 半导体装置和制造半导体装置的方法

Country Status (3)

Country Link
US (1) US11521918B2 (zh)
CN (1) CN112201653A (zh)
TW (1) TW202103282A (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210020493A1 (en) * 2019-07-18 2021-01-21 Ngk Spark Plug Co., Ltd. Semiconductor manufacturing equipment component and method of making the same
US11348865B2 (en) * 2019-09-30 2022-05-31 Intel Corporation Electronic device including a substrate having interconnects
US11901309B2 (en) * 2019-11-12 2024-02-13 Semiconductor Components Industries, Llc Semiconductor device package assemblies with direct leadframe attachment
KR20210108221A (ko) * 2020-02-25 2021-09-02 현대자동차주식회사 양면 냉각형 파워모듈
DE102020109555A1 (de) * 2020-04-06 2021-10-07 Infineon Technologies Ag Eingehäuste halbleitervorrichtung und verfahren zur herstellung einer eingehäusten halbleitervorrichtung
US11848244B2 (en) * 2021-09-30 2023-12-19 Texas Instruments Incorporated Leaded wafer chip scale packages

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6737750B1 (en) * 2001-12-07 2004-05-18 Amkor Technology, Inc. Structures for improving heat dissipation in stacked semiconductor packages
TW200746386A (en) * 2006-06-07 2007-12-16 Advanced Semiconductor Eng System in package
US7960211B2 (en) * 2008-07-23 2011-06-14 Fairchild Semiconductor Corporation Semiconductor system-in-package and method for making the same
JP5707902B2 (ja) * 2010-12-02 2015-04-30 ソニー株式会社 半導体装置及びその製造方法
US20190259689A1 (en) * 2018-02-19 2019-08-22 Dialog Semiconductor (Uk) Limited Re-Routable Clip for Leadframe Based Product

Also Published As

Publication number Publication date
US20210013136A1 (en) 2021-01-14
US11521918B2 (en) 2022-12-06
TW202103282A (zh) 2021-01-16

Similar Documents

Publication Publication Date Title
CN112201653A (zh) 半导体装置和制造半导体装置的方法
TWI437647B (zh) 具有凸塊／基座／凸緣層散熱座及增層電路之散熱增益型半導體組體
US8927339B2 (en) Method of making thermally enhanced semiconductor assembly with bump/base/flange heat spreader and build-up circuitry
US20180366380A1 (en) Semiconductor package including a semiconductor die having redistributed pads
US8022532B2 (en) Interposer and semiconductor device
US9070568B2 (en) Chip package with embedded passive component
KR100371282B1 (ko) 반도체 장치 및 그 제조 방법
US12021005B2 (en) Semiconductor device including a thermal material
US20060087037A1 (en) Substrate structure with embedded chip of semiconductor package and method for fabricating the same
KR20070010915A (ko) 방열층을 갖는 배선기판 및 그를 이용한 반도체 패키지
WO2013047520A1 (ja) 部品内蔵基板実装体及びその製造方法並びに部品内蔵基板
TW202215612A (zh) 半導體裝置和製造半導體裝置的方法
TW202121608A (zh) 半導體裝置及製造半導體裝置的方法
US11830786B2 (en) Semiconductor package and method for manufacturing the same
CN112071821B (zh) 半导体封装基板及其制法与电子封装件
CN115881683A (zh) 半导体装置及制造半导体装置的方法
CN114242684A (zh) 半导体装置和制造半导体装置的方法
TW202129897A (zh) 半導體裝置以及製造半導體裝置的方法
CN220652000U (zh) 半导体封装装置
JP7463191B2 (ja) 半導体装置及び半導体装置の製造方法
US20240006393A1 (en) Electronic devices and methods of manufacturing electronic devices
JP3979404B2 (ja) 半導体装置
CN115966520A (zh) 电子封装件及其制法
KR20220004269A (ko) 반도체 패키지
CN117524995A (zh) 电子装置及制造电子装置的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination