JP3209977B2 - 半導体モジュ−ル - Google Patents

半導体モジュ−ル

Info

Publication number
JP3209977B2
JP3209977B2 JP09641499A JP9641499A JP3209977B2 JP 3209977 B2 JP3209977 B2 JP 3209977B2 JP 09641499 A JP09641499 A JP 09641499A JP 9641499 A JP9641499 A JP 9641499A JP 3209977 B2 JP3209977 B2 JP 3209977B2
Authority
JP
Japan
Prior art keywords
pad
lead
printed wiring
wiring board
conductive material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP09641499A
Other languages
English (en)
Other versions
JP2000294892A (ja
Inventor
章 坂本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP09641499A priority Critical patent/JP3209977B2/ja
Priority to US09/522,924 priority patent/US6498308B2/en
Priority to TW089104572A priority patent/TW507502B/zh
Priority to KR1020000012954A priority patent/KR100789306B1/ko
Publication of JP2000294892A publication Critical patent/JP2000294892A/ja
Application granted granted Critical
Publication of JP3209977B2 publication Critical patent/JP3209977B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09427—Special relation between the location or dimension of a pad or land and the location or dimension of a terminal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09736—Varying thickness of a single conductor; Conductors in the same plane having different thicknesses
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体モジュ−ル
の構造、特に半導体装置が搭載されるプリント配線基板
に設けられる接合部のパターン形状に関するものであ
る。
【０００２】
【従来の技術】図3は、従来の表面実装型半導体装置部
品が搭載されたモジュール製品の一つであるメモリモジ
ュールの外形図である。
【０００３】半導体素子を内蔵した表面実装型半導体パ
ッケージ（例えば、T-SOP(Thin―Small Outline Packag
e)）101は、メモリモジュールに実装される。また、電
気的回路を形成するために、複数の表面実装型半導体パ
ッケージ101は、プリント配線基板（例えば、ガラスエ
ポキシ樹脂基板、 セラミック基板等）102上に形成され
る。プリント配線基板102は、絶縁性物質上に導電性パ
ターンを設けた構造を有する。また、モジュール製品を
外部装置（例えば、パーソナルコンピュータ等）に電気
的に接続するために、複数の外部端子103が、プリント
配線基板102上に設けられている。
【０００４】図4は、図3中のメモリモジュ−ルのａ―a
線切り欠き断面を示した図である。表面実装型半導体パ
ッケージ１０１は、集積回路が形成された半導体素子20
1と、半導体素子201の電気的信号を外部に伝達するため
のリード202と、半導体素子201の電気的信号をリード20
2に伝達するための金属細線（例えば、金線、アルミ線
等）203と、半導体素子201及び金属細線203を外力から
防ぐための封止樹脂（例えば、エポキシ樹脂、シリコー
ン樹脂等）204と、導電性パターンが形成されたプリン
ト配線基板（例えば、ガラスエポキシ基板、セラミック
基板等）205と、プリント配線基板205上に設けられた半
導体素子201の電気的信号を外部に伝達するためのパッ
ド206と、リード202とパッド206を電気的に接続する導
電性物質（例えば、半田、導電性樹脂、Ａｇペースト
等）207とから構成される。上記のように構成された表
面実装型半導体パッケージ101が、プリント配線基板205
の表面及び裏面に実装されている。
【０００５】図5は、図3中のｂ部の拡大平面図である。
プリント配線基板３０１上に設けられたパッド302は、
リード304の幅より若干大きい形状であった。
【０００６】図6は、図3中のメモリモジュ−ルのｃ−ｃ
線切り欠き断面を示した図である。
【０００７】表面実装型半導体パッケージ101のリ−ド4
03と、プリント配線基板401に設けられたパッド402と
は、導電性物質404を介して電気的に接続されている。
【０００８】ここで、パッド402は、リード403より幅を
大きく設定されている。
【０００９】
【発明が解決しようとする課題】しかしながら、上述し
た従来の半導体モジュ−ルでは、パッドとリードとを電
気的に接続するための導電性物質において、半導体パッ
ケージとプリント配線基板との間の熱膨張係数（一般的
に半導体ハ゜ッケーシ゛は、５〜７ｐｐｍ、プリント配線基板
は１６ｐｐｍである。）の違いにより、導電性物質内に
応力が加わることクラックが発生する。これにより、パ
ッドとリードとの間が電気的に導通不可能という問題が
生じていた。
【００１０】本発明は、上記問題を解決し、クラックの
発生によるリ−ドとパッド間の非導通を防止する半導体
モジュ−ルを提供することを目的とする。
【００１１】
【課題を解決するための手段】上記目的を達成するため
に、本発明の半導体モジュ−ルは、集積回路が形成され
たチップと、前記集積回路と電気的に接続された第1の
外部接続端子と、第2の外部接続端子を有するプリント
配線基板と、前記第1及び第2の外部接続端子同士を電気
的に接続する導電性物質とを有し、前記導電性物質が前
記第2の外部接続端子の側壁を覆うように形成されてい
ることを特徴とする。
【００１２】
【発明の実施の形態】図1は、本発明の第１の実施の形
態の半導体モジュ−ルを示す断面図である。半導体モジ
ュ−ルは、導電性パターンが設けられたプリント配線基
板601、例えば、ガラスエポキシ樹脂基板、セラミック
基板等と、集積回路が形成されたチップ及び、この集積
回路と電気的に接続された第1の外部接続端子としての
リ−ド602とからなる半導体パッケージと、 プリント配
線基板601に形成された第2の外部接続端子としてのパッ
ド603と、リード602とパッド603を電気的に接続するた
めの導電性物質604、例えば、半田、導電性樹脂、Ａｇ
ペースト等とから構成される。
【００１３】ここで、本発明の第1の実施の形態の特徴
は、パッド603が、リード602の幅と実質的に同一、若し
くはそれ以下の幅を有するように形成し、これによっ
て、導電性物質604が、パッド603の側面まで覆うように
形成されることである。
【００１４】以上のように第１の実施の形態によれば、
パッド603に対する導電性物質604の接合面積を増加する
ことになり、半導体パッケージとプリント配線基板601
の熱膨張係数の違いによる導電性物質604に発生するク
ラックを抑えることが可能となる。
【００１５】図2は、本発明の第2の実施の形態の半導体
モジュ−ルを示す断面図である。半導体モジュ−ルは、
導電性パターンが設けられたプリント配線基板901、例
えば、ガラスエポキシ樹脂基板、セラミック基板等と、
集積回路が形成されたチップ及び、この集積回路と電気
的に接続された第1の外部接続端子としてのリ−ド902と
からなる半導体パッケージと、 プリント配線基板901に
形成された第2の外部接続端子としてのパッド903と、リ
ード902とパッド903を電気的に接続するための導電性物
質904、例えば、半田、導電性樹脂、Ａｇペースト等と
から構成される。
【００１６】ここで、本発明の第2の実施の形態の特徴
は、パッド903が、リード902の幅と実質的に同一、若し
くはそれ以下の幅を有するように形成し、かつ凸形状を
有する。これによって、導電性物質904が、パッド903の
側面まで覆い、かつパッド903の凸形状部の側面まで覆
うようになる。また、凸形状部は、エッチングまたは、
ミーリング等にて形成する。
【００１７】以上のように第2の実施の形態によれば、
第1の実施の形態パッド903に対する導電性物質904の接
合面積を増加することになり、半導体パッケージとプリ
ント配線基板901の熱膨張係数の違いによる導電性物質9
04に発生するクラックを抑えることが可能となる。
【００１８】上述しました各実施の形態では、表面実装
型半導体パッケージを適用した半導体装置を例に説明し
たが表面実装型半導体パッケージに限らずＢＧＡ（Ｂａ
ｌｌＧｒｉｄ Ａｌｌｙ）／ＣＳＰ（Ｃｈｉｐ Ｓａｚｅ
Ｐａｃｋａｇｅ）等のパッケージを実装する半導体装
置にも用いることもできる。
【００１９】
【発明の効果】本発明の半導体モジュ−ルによれば、パ
ッドが、リードの幅と実質的に同一、若しくはそれ以下
の幅を有するように形成し、これによって、導電性物質
が、パッドの側面まで覆うように形成される。従って、
パッドに対する導電性物質の接合面積を増加することに
なり、半導体パッケージとプリント配線基板の熱膨張係
数の違いによる導電性物質に発生するクラックを抑える
ことが可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の半導体モジュ−ル
を示す断面図である。
【図２】本発明の第2の実施の形態の半導体モジュ−ル
を示す断面図である。
【図３】従来のメモリモジュールの外形図である。
【図４】図4は、図3中のメモリモジュ−ルのａ―a線切
り欠き断面を示した図である。
【図５】図5は、図3中のｂ部の拡大平面図である。
【図６】図6は、図3中のメモリモジュ−ルのｃ−ｃ線切
り欠き断面を示した図である。
【符号の説明】
601：プリント配線基板 602：リ−ド 603：パッド 604：導電性物質
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H05K 1/18 H01L 25/04 H01L 25/18 H05K 3/34 501

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】 集積回路が形成されたチップと、前記集
    積回路と電気的に接続される第１の部分とパッドと対向
    する第２の部分とを有するリードと、前記チップ及び前
    記リードの第１の部分とを封止する封止樹脂とからなる
    樹脂封止型半導体パッケージと、 前記リードの第２の部分における幅と実質的に等しい幅
    を有する前記パッドが形成された主表面を有し、前記樹
    脂封止型半導体パッケージが搭載される プリント配線基
    板と、前記リードの第２の部分と前記パッドとを 電気的に接続
    する導電性物質であって、前記リードの第２の部分の側
    面及び前記パッドの側面を前記プリント配線基板の主表
    面に至って覆う導電性物質とを有することを特徴とする
    半導体モジュール。
  2. 【請求項２】前記パッドは、凸形状であることを特徴と
    する請求項１記載の半導体モジュール。
JP09641499A 1999-04-02 1999-04-02 半導体モジュ−ル Expired - Fee Related JP3209977B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP09641499A JP3209977B2 (ja) 1999-04-02 1999-04-02 半導体モジュ−ル
US09/522,924 US6498308B2 (en) 1999-04-02 2000-03-10 Semiconductor module
TW089104572A TW507502B (en) 1999-04-02 2000-03-14 Semiconductor module
KR1020000012954A KR100789306B1 (ko) 1999-04-02 2000-03-15 반도체 모듈

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP09641499A JP3209977B2 (ja) 1999-04-02 1999-04-02 半導体モジュ−ル

Publications (2)

Publication Number Publication Date
JP2000294892A JP2000294892A (ja) 2000-10-20
JP3209977B2 true JP3209977B2 (ja) 2001-09-17

Family

ID=14164323

Family Applications (1)

Application Number Title Priority Date Filing Date
JP09641499A Expired - Fee Related JP3209977B2 (ja) 1999-04-02 1999-04-02 半導体モジュ−ル

Country Status (4)

Country Link
US (1) US6498308B2 (ja)
JP (1) JP3209977B2 (ja)
KR (1) KR100789306B1 (ja)
TW (1) TW507502B (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101148494B1 (ko) 2009-05-07 2012-05-21 삼성전기주식회사 접속금속층을 갖는 반도체 장치 및 그 제조방법
KR20110058061A (ko) * 2009-11-25 2011-06-01 삼성전기주식회사 다이 실장기판 및 그 제조방법
US9142533B2 (en) * 2010-05-20 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate interconnections having different sizes
US9425136B2 (en) 2012-04-17 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Conical-shaped or tier-shaped pillar connections
US9646923B2 (en) 2012-04-17 2017-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices, methods of manufacture thereof, and packaged semiconductor devices
US9299674B2 (en) 2012-04-18 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Bump-on-trace interconnect
US9111817B2 (en) 2012-09-18 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structure and method of forming same
JP2016143805A (ja) * 2015-02-03 2016-08-08 ファナック株式会社 フローはんだ付け表面実装部品の実装不良を抑制するプリント配線板

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4657172A (en) * 1985-10-31 1987-04-14 American Microsystems, Inc. Apparatus and method of solder coating integrated circuit leads
US4667401A (en) * 1985-11-26 1987-05-26 Clements James R Method of making an electronic device using an uniaxial conductive adhesive
JPH04291987A (ja) 1991-03-20 1992-10-16 Fujitsu Ltd 表面実装部品の実装構造
JPH0669636A (ja) * 1992-08-17 1994-03-11 Minebea Co Ltd 部品装着構造と部品装着方法
JP3246010B2 (ja) 1992-11-06 2002-01-15 ソニー株式会社 フリップチップ実装用基板の電極構造
US5328087A (en) * 1993-03-29 1994-07-12 Microelectronics And Computer Technology Corporation Thermally and electrically conductive adhesive material and method of bonding with same
US5383094A (en) * 1993-10-28 1995-01-17 Dell Usa, L.P. Connection lead stucture for surface mountable printed circuit board components
US5523920A (en) * 1994-01-03 1996-06-04 Motorola, Inc. Printed circuit board comprising elevated bond pads
US5492266A (en) * 1994-08-31 1996-02-20 International Business Machines Corporation Fine pitch solder deposits on printed circuit board process and product
JPH08162736A (ja) 1994-12-02 1996-06-21 Oki Electric Ind Co Ltd 電子部品の改修装置及びその半田付治具
US5796591A (en) * 1995-06-07 1998-08-18 International Business Machines Corporation Direct chip attach circuit card
JPH0985489A (ja) * 1995-09-20 1997-03-31 Sony Corp はんだ及びはんだ付け法
JP2793528B2 (ja) * 1995-09-22 1998-09-03 インターナショナル・ビジネス・マシーンズ・コーポレイション ハンダ付け方法、ハンダ付け装置
JPH10135613A (ja) * 1996-10-28 1998-05-22 Ngk Spark Plug Co Ltd 配線基板
US5729896A (en) * 1996-10-31 1998-03-24 International Business Machines Corporation Method for attaching a flip chip on flexible circuit carrier using chip with metallic cap on solder
US6002172A (en) * 1997-03-12 1999-12-14 International Business Machines Corporation Substrate structure and method for improving attachment reliability of semiconductor chips and modules
US5920464A (en) * 1997-09-22 1999-07-06 Trw Inc. Reworkable microelectronic multi-chip module
US6315856B1 (en) * 1998-03-19 2001-11-13 Kabushiki Kaisha Toshiba Method of mounting electronic component
JP2003081672A (ja) * 2001-09-07 2003-03-19 Sekisui Chem Co Ltd 無機質硬化体、無機質壁材

Also Published As

Publication number Publication date
US6498308B2 (en) 2002-12-24
KR100789306B1 (ko) 2007-12-28
US20020097566A1 (en) 2002-07-25
JP2000294892A (ja) 2000-10-20
TW507502B (en) 2002-10-21
KR20000071442A (ko) 2000-11-25

Similar Documents

Publication Publication Date Title
US6343019B1 (en) Apparatus and method of stacking die on a substrate
US6627981B2 (en) Resin-packaged semiconductor device
US6876069B2 (en) Ground plane for exposed package
JP2819285B2 (ja) 積層型ボトムリード半導体パッケージ
US6891257B2 (en) Packaging system for die-up connection of a die-down oriented integrated circuit
US5909058A (en) Semiconductor package and semiconductor mounting part
EP1143514A2 (en) Resin-sealed power semiconductor device including substrate with all electronic components for control circuit mounted thereon
JP2000223645A (ja) 半導体装置
JPH08186151A (ja) 半導体装置及びその製造方法
JP3209977B2 (ja) 半導体モジュ−ル
KR100248035B1 (ko) 반도체 패키지
JP2524482B2 (ja) Ｑｆｐ構造半導体装置
JP2533012B2 (ja) 表面実装型半導体装置
JP2533011B2 (ja) 表面実装型半導体装置
KR100230921B1 (ko) CSP(Chip Scale Package ; 칩 스케일 패키지)의 구조 및 제조방법
JP2002110889A (ja) 半導体装置及びその製造方法
JPH09199631A (ja) 半導体装置の構造と製造方法
JP2822446B2 (ja) 混成集積回路装置
KR100226106B1 (ko) 리드프레임을 이용한 볼그리드어레이반도체패키지 및 그 제조방법
JP2993480B2 (ja) 半導体装置
KR100567045B1 (ko) 반도체 패키지
KR100525452B1 (ko) 반도체 패키지와 상기 반도체 패키지가 장착되는인쇄회로기판
JPH0739244Y2 (ja) 混成集積回路装置
US20040217449A1 (en) Electronic component packaging
JP3287327B2 (ja) 半導体樹脂封止パッケージの製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010626

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080713

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080713

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090713

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090713

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100713

Year of fee payment: 9

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100713

Year of fee payment: 9

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100713

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110713

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120713

Year of fee payment: 11

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120713

Year of fee payment: 11

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120713

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130713

Year of fee payment: 12

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees