KR20110055528A - 표시 장치 및 표시 장치의 제조 방법 - Google Patents
표시 장치 및 표시 장치의 제조 방법 Download PDFInfo
- Publication number
- KR20110055528A KR20110055528A KR1020117002213A KR20117002213A KR20110055528A KR 20110055528 A KR20110055528 A KR 20110055528A KR 1020117002213 A KR1020117002213 A KR 1020117002213A KR 20117002213 A KR20117002213 A KR 20117002213A KR 20110055528 A KR20110055528 A KR 20110055528A
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- organic
- film
- display device
- wiring
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 23
- 238000000034 method Methods 0.000 title description 44
- 239000000758 substrate Substances 0.000 claims abstract description 80
- 229910052751 metal Inorganic materials 0.000 claims abstract description 63
- 239000002184 metal Substances 0.000 claims abstract description 63
- 239000004065 semiconductor Substances 0.000 claims abstract description 54
- 239000011229 interlayer Substances 0.000 claims abstract description 46
- 239000000463 material Substances 0.000 claims description 14
- 230000015572 biosynthetic process Effects 0.000 claims description 13
- 229910052809 inorganic oxide Inorganic materials 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 34
- 239000004020 conductor Substances 0.000 description 19
- 238000010586 diagram Methods 0.000 description 15
- 238000000206 photolithography Methods 0.000 description 13
- 239000003990 capacitor Substances 0.000 description 9
- 239000007769 metal material Substances 0.000 description 9
- 230000001681 protective effect Effects 0.000 description 9
- 238000000576 coating method Methods 0.000 description 8
- 238000001771 vacuum deposition Methods 0.000 description 8
- 238000004544 sputter deposition Methods 0.000 description 7
- 238000009413 insulation Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- 230000008719 thickening Effects 0.000 description 5
- 239000000956 alloy Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005401 electroluminescence Methods 0.000 description 3
- 238000007641 inkjet printing Methods 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 238000007639 printing Methods 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- GZEFZLXJPGMRSP-UHFFFAOYSA-N 37,38,39,40-tetrazanonacyclo[28.6.1.13,10.112,19.121,28.04,9.013,18.022,27.031,36]tetraconta-1(37),2,4,6,8,10,12(39),13,15,17,19,21,23,25,27,29,31,33,35-nonadecaene Chemical compound c1ccc2c3cc4[nH]c(cc5nc(cc6[nH]c(cc(n3)c2c1)c1ccccc61)c1ccccc51)c1ccccc41 GZEFZLXJPGMRSP-UHFFFAOYSA-N 0.000 description 1
- 229910016048 MoW Inorganic materials 0.000 description 1
- 229910002668 Pd-Cu Inorganic materials 0.000 description 1
- 229920001609 Poly(3,4-ethylenedioxythiophene) Polymers 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000001125 extrusion Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- SLIUAWYAILUBJU-UHFFFAOYSA-N pentacene Chemical compound C1=CC=CC2=CC3=CC4=CC5=CC=CC=C5C=C4C=C3C=C21 SLIUAWYAILUBJU-UHFFFAOYSA-N 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B33/00—Electroluminescent light sources
- H05B33/10—Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
- H10K77/10—Substrates, e.g. flexible substrates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/549—Organic PV cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
본 발명은, 반도체 소자 (21), (22) 및 유기 EL 소자 (24)가 설치됨과 동시에, 전원에 접속되는 금속 기판 (301)과, 반도체 소자 (21), (22) 및 유기 EL 소자와 금속 기판 사이에 설치되며, 콘택트홀 (4a)가 형성된 층간 절연막 (3)과, 콘택트홀 내에 형성되며, 소스 전극 (8a), (8d), 드레인 전극 (8b), (8c) 및 유기 EL 소자의 애노드 전극 (12) 중 적어도 어느 하나와 금속 기판을 전기적으로 접속하는 콘택트 내 배선 (4)를 구비한 표시 장치를 제공한다.
Description
본 발명은 반도체 소자와, 이 반도체 소자의 구동에 따라 발광하는 발광 소자를 구비한 표시 장치 및 표시 장치의 제조 방법에 관한 것이다.
표시 장치는 반도체 소자와, 이 반도체 소자의 구동에 따라 발광하는 발광 소자를 포함하여 구성되며, 발광 소자의 발광을 제어함으로써 소정의 화상 정보를 표시한다. 발광 소자로서, 예를 들면 유기 전계 발광(Electro Luminescence: 이하, EL이라고 함) 소자를 사용한 표시 장치의 실용화가 진행되고 있다(예를 들면, 특허문헌 1 참조). 유기 EL 소자를 사용한 표시 장치에서는, 유기 EL 소자와 이 유기 EL 소자를 구동하는 트랜지스터(반도체 소자) 등에 의해 각 화소를 구성하고 있다.
유기 EL 소자는 전압 구동 소자인 액정 표시 소자와는 달리, 전원선으로부터 공급되는 전류에 따라 발광하는 전류 구동 소자이기 때문에, 다수의 유기 EL 소자가 집적되는 표시 장치에서는 유기 EL 소자와 전원을 접속하는 전원선 등의 배선에 매우 큰 구동 전류를 흘릴 필요가 있다. 구동 전류를 흘리는 배선의 저항값이 크면 전압 강하가 커지기 때문에 구동 전압을 높일 필요가 있으며, 결과로서 표시 장치의 소비 전력이 증가한다는 문제점이 발생한다. 따라서, 종래에는 전원에 접속하는 배선이나 각 소자에서의 전극 등의 폭을 넓게 하고, 두께를 매우 두껍게 함으로써 전원으로부터 유기 EL 소자까지의 전류 경로에서의 저항값 감소를 도모하였다.
그러나, 배선이나 전극 등의 후막화(厚膜化)를 도모한 경우, 이 후막화에 기인하여 배선이나 전극 등의 상층에 형성된 층의 상면에 큰 요철이 발생하게 된다. 따라서, 일반적으로 트랜지스터 소자 형성 기판과 반대측으로부터 빛을 취출하는 톱 에미션형이라고 불리는 유기 EL 소자의 발광층은, 큰 요철이 발생한 층의 상면에 형성되게 된다. 상기 톱 에미션형의 유기 EL 소자의 발광층은, 배선이나 전극 등이 형성된 층보다 상층에 예를 들면 용액 도포 공정이나 진공 증착법 등의 성막 기술을 이용하여 형성된다. 그 결과, 종래에는 용액 도포 공정에 의한 유기 EL 소자의 성막 기술을 이용한 경우, 진공 증착법에 비해 현저하게 요철의 영향을 받아 유기 EL 소자의 발광층이 동일한 화소 내임에도 불구하고, 불균일한 막 두께로 형성되게 된다. 발광층의 막 두께가 불균일하면, 가령 동일한 화소 내여도 막 두께 분포의 영향을 받아 유기 EL 소자의 발광 특성이 크게 상이해진다. 그 때문에, 동일한 구동 전류에 대한 화소 내의 발광 휘도가 불균일해지고, 결과로서 표시 장치의 성능 열화가 발생한다는 문제점이 있었다.
따라서, 본 발명은 상기한 문제점을 감안하여 이루어진 것이며, 배선 저항에 의한 전압 강하를 작게 억제함과 동시에, 동일한 화소 내에서의 소자의 막 두께의 평탄성을 향상시키고, 동일한 화소 내의 발광 특성의 변동을 감소시키는 것이 가능한 표시 장치 및 표시 장치의 제조 방법을 제공하는 것을 목적으로 한다.
상술한 과제를 해결하여 목적을 달성하기 위해, 본 발명에 따르면,
[1] 게이트 전극, 소스 전극, 드레인 전극, 상기 소스 전극 및 상기 드레인 전극 사이에 형성된 반도체막을 포함하는 반도체 소자와, 전극을 포함하며 상기 반도체 소자에 전기적으로 접속된 발광 소자와, 전원에 접속되는 금속 기판과, 상기 반도체 소자 및 상기 발광 소자와 상기 금속 기판 사이에 설치되며, 콘택트홀이 형성된 층간 절연막과, 상기 콘택트홀 내에 형성되며, 상기 소스 전극, 상기 드레인 전극 및 상기 발광 소자의 상기 전극 중 적어도 어느 하나와 상기 금속 기판을 전기적으로 접속하는 콘택트 내 배선을 구비하는 표시 장치.
[2] 상기 [1]에 있어서, 상기 반도체막은 무기 산화물 반도체 재료로 구성되는 표시 장치.
[3] 상기 [1]에 있어서, 상기 반도체막은 유기 반도체 재료로 구성되는 표시 장치.
[4] 상기 [1] 내지 [3] 중 어느 하나에 있어서, 상기 발광 소자는 유기 전계 발광 소자인 표시 장치.
[5] 게이트 전극, 소스 전극, 드레인 전극, 상기 소스 전극 및 상기 드레인 전극 사이에 형성된 반도체막을 포함하는 반도체 소자와, 전극을 가지며 상기 반도체 소자에 전기적으로 접속된 발광 소자를 구비한 표시 장치의 제조 방법으로서, 전원에 접속되는 금속 기판 위에 층간 절연막을 형성하는 층간 절연막 형성 공정과, 상기 층간 절연막을 관통하며, 한쪽 말단이 상기 금속 기판에 전기적으로 접속된 콘택트 내 배선을 형성하는 콘택트 내 배선 형성 공정과, 상기 층간 절연막을 기준으로 하여 상기 기판측과는 반대측에 상기 소스 전극과 상기 드레인 전극과 상기 발광 소자의 상기 전극을 형성하는 전극 형성 공정을 포함하고, 상기 전극 형성 공정에서는, 상기 소스 전극, 상기 드레인 전극 및 상기 발광 소자의 전극 중 적어도 어느 하나와 상기 콘택트 내 배선의 다른쪽 말단이 전기적으로 접속되도록 상기 소스 전극, 상기 드레인 전극 및 상기 발광 소자의 전극을 형성하는 표시 장치의 제조 방법
이 제공된다.
본 발명은, 전원과 접속하는 평탄한 금속 기판 위에 게이트 전극, 소스 전극 및 드레인 전극을 형성함으로써 유기 EL 소자가 형성되는 층의 표면의 요철을 감소시키는 것이 가능해지기 때문에, 이 층 위에 형성되는 유기 EL 소자의 발광층이 불균일한 막 두께가 되는 것을 감소시킬 수 있다. 이에 따라, 장치 전체 및 동일한 화소 내의 발광 특성의 변동을 감소시킬 수 있으며, 결과로서 성능을 향상시킬 수 있는 표시 장치 및 표시 장치의 제조 방법을 실현하는 것이 가능해진다.
도 1은, 본 발명의 실시 형태에 따른 유기 EL 표시 장치의 블록도의 일례를 나타낸 도면이다.
도 2는, 본 발명의 실시 형태에 따른 유기 EL 표시 장치의 한 화소에 대응하는 회로도이다.
도 3은, 본 발명의 실시 형태에 따른 유기 EL 표시 장치의 한 화소를 구성하는 각 소자의 단면을 나타낸 도면이다.
도 4-1은, 도 3에 나타낸 기판 및 배선층의 레이아웃도이다.
도 4-2는, 도 4-1에 나타낸 배선층의 레이아웃에서의 전류의 개략적인 경로를 설명하기 위한 개념도이다.
도 4-3은, 도 4-1에 나타낸 A-A 단면의 층 구조를 설명하기 위한 개략적인 도면이다.
도 5는, 종래의 유기 EL 표시 장치에서의 구동 신호선의 배선 구조를 개략적으로 나타낸 도면이다.
도 6은, 종래의 유기 EL 표시 장치에서의 화소의 구동 트랜지스터와 유기 EL 소자의 단면도이다.
도 7-1은, 도 3에 나타낸 화소의 제조 방법을 나타낸 단면도이다.
도 7-2는, 도 3에 나타낸 화소의 제조 방법을 나타낸 단면도이다.
도 7-3은, 도 3에 나타낸 화소의 제조 방법을 나타낸 단면도이다.
도 7-4는, 도 3에 나타낸 화소의 제조 방법을 나타낸 단면도이다.
도 7-5는, 도 3에 나타낸 화소의 제조 방법을 나타낸 단면도이다.
도 7-6은, 도 3에 나타낸 화소의 제조 방법을 나타낸 단면도이다.
도 8은, 본 발명의 실시 형태에 따른 유기 EL 표시 장치의 한 화소를 구성하는 각 소자의 단면의 다른 예를 나타낸 도면이다.
도 9-1은, 도 8에 나타낸 화소의 제조 방법을 나타낸 단면도이다.
도 9-2는, 도 8에 나타낸 화소의 제조 방법을 나타낸 단면도이다.
도 9-3은, 도 8에 나타낸 화소의 제조 방법을 나타낸 단면도이다.
도 9-4는, 도 8에 나타낸 화소의 제조 방법을 나타낸 단면도이다.
도 9-5는, 도 8에 나타낸 화소의 제조 방법을 나타낸 단면도이다.
도 2는, 본 발명의 실시 형태에 따른 유기 EL 표시 장치의 한 화소에 대응하는 회로도이다.
도 3은, 본 발명의 실시 형태에 따른 유기 EL 표시 장치의 한 화소를 구성하는 각 소자의 단면을 나타낸 도면이다.
도 4-1은, 도 3에 나타낸 기판 및 배선층의 레이아웃도이다.
도 4-2는, 도 4-1에 나타낸 배선층의 레이아웃에서의 전류의 개략적인 경로를 설명하기 위한 개념도이다.
도 4-3은, 도 4-1에 나타낸 A-A 단면의 층 구조를 설명하기 위한 개략적인 도면이다.
도 5는, 종래의 유기 EL 표시 장치에서의 구동 신호선의 배선 구조를 개략적으로 나타낸 도면이다.
도 6은, 종래의 유기 EL 표시 장치에서의 화소의 구동 트랜지스터와 유기 EL 소자의 단면도이다.
도 7-1은, 도 3에 나타낸 화소의 제조 방법을 나타낸 단면도이다.
도 7-2는, 도 3에 나타낸 화소의 제조 방법을 나타낸 단면도이다.
도 7-3은, 도 3에 나타낸 화소의 제조 방법을 나타낸 단면도이다.
도 7-4는, 도 3에 나타낸 화소의 제조 방법을 나타낸 단면도이다.
도 7-5는, 도 3에 나타낸 화소의 제조 방법을 나타낸 단면도이다.
도 7-6은, 도 3에 나타낸 화소의 제조 방법을 나타낸 단면도이다.
도 8은, 본 발명의 실시 형태에 따른 유기 EL 표시 장치의 한 화소를 구성하는 각 소자의 단면의 다른 예를 나타낸 도면이다.
도 9-1은, 도 8에 나타낸 화소의 제조 방법을 나타낸 단면도이다.
도 9-2는, 도 8에 나타낸 화소의 제조 방법을 나타낸 단면도이다.
도 9-3은, 도 8에 나타낸 화소의 제조 방법을 나타낸 단면도이다.
도 9-4는, 도 8에 나타낸 화소의 제조 방법을 나타낸 단면도이다.
도 9-5는, 도 8에 나타낸 화소의 제조 방법을 나타낸 단면도이다.
이하, 본 발명의 실시 형태에 대하여 도면을 참조하여 설명한다. 또한, 이 실시 형태에 의해 본 발명이 한정되는 것은 아니다. 도면의 기재에서는, 동일한 부분에 동일한 부호를 부여하였다. 또한, 도면은 모식적인 것이며, 각 층의 두께와 폭의 관계, 각 층의 비율 등은 현실의 것과는 상이하다는 것에 유의할 필요가 있다. 도면의 상호간에서도 서로 치수의 관계나 비율이 상이한 부분이 포함되어 있다.
(실시 형태)
이하, 본 발명의 실시 형태에 대하여 설명한다. 도 1은, 본 실시 형태에 따른 유기 EL 표시 장치의 블록도의 일례를 나타낸 도면이다. 도 1에 나타낸 바와 같이, 본 실시 형태에 따른 유기 EL 표시 장치는 디스플레이 패널 (603), 및 이에 접속되는 주사 구동부 (604), 데이터 구동부 (605), 구동 전압 생성부 (607) 및 이들을 제어하는 신호 제어부 (606)을 갖는다. 디스플레이 패널 (603)은 주사 구동부 (604)에 접속되며, 각 주사 신호 (Vg)를 전달하는 주사 신호선 (G1), (G2), (G3), ㆍㆍㆍ, (Gn), 및 데이터 구동부 (605)에 접속되며, 각 데이터 신호 (Vd)를 전달하는 데이터 신호선 (D1), (D2), (D3), ㆍㆍㆍ, (Dm) 등의 복수의 신호선에 접속되어 있다. 각 주사 신호선 (G1) 내지 (Gn)은 대략 행 방향으로 연신하고 있으며, 각 데이터 신호선 (D1) 내지 (Dm)은 대략 열 방향으로 연신하고 있다. 디스플레이 패널 (603)은, 주사 신호선 (G1) 내지 (Gn) 및 각 데이터 신호선 (D1) 내지 (Dm)에 각각 접속하도록 행렬상으로 배열된 복수의 화소 (PX)를 구비한다.
도 2는, 본 실시 형태에 따른 유기 EL 표시 장치의 한 화소에 대응하는 회로도이다. 도 2에 나타낸 바와 같이, 디스플레이 패널 (603)은 구동 전압 생성부 (607)로부터 출력되는 구동 전압 신호 (Vp)를 전달하는 신호선 (L3)을 추가로 포함한다. 이 신호선 (L3)은, 전류를 공급하는 전원선으로서 기능한다. 또한, 도 2에 나타낸 바와 같이, 각 화소는 반도체 소자에 상당하는 스위칭 트랜지스터 (21), 구동 트랜지스터 (22), 캐패시터 (23) 및 발광 소자에 상당하는 유기 EL 소자 (24)를 갖는다. 또한, 도 2에 나타낸 신호선 (L1)은 이 화소의 데이터 신호선에 대응하고, 신호선 (L2)는 이 화소의 주사 신호선에 대응한다.
스위칭 트랜지스터 (21)의 입력 단자는 신호선 (L1)에 접속되며, 제어 단자는 신호선 (L2)에 접속되어 있고, 출력 단자는 구동 트랜지스터 (22)의 제어 단자 (Ng)에 접속되어 있다. 스위칭 트랜지스터 (21)은, 주사 신호선인 신호선 (L2)에 인가되는 주사 신호 (Vg)에 따라, 데이터선인 (L1)에 인가되어 있는 데이터 신호 (Vd)를 구동 트랜지스터 (22)에 출력한다.
구동 트랜지스터 (22)의 제어 단자 (Ng)는 스위칭 트랜지스터 (21)에 접속되어 있으며, 출력 단자 (Nd)는 유기 EL 소자 (24)에 접속되어 있다. 또한, 구동 트랜지스터 (22)의 입력 단자 (Ns)는 신호선 (L3)에 접속되어 있다. 구동 트랜지스터 (22)는, 제어 단자 (Ng)와 입력 단자 (Ns) 사이에 가해지는 전압 (Vgs)의 크기에 따라 크기가 제어되는 출력 전류 (I)를 유기 EL 소자 (24)에 공급한다. 이 출력 전류 (I)는, 전원선으로서 기능하는 신호선 (L3)으로부터 입력 단자 (Ns)를 통해 공급된 것이다.
캐패시터 (23)은 구동 트랜지스터 (22)의 제어 단자 (Ng)와 입력 단자 (Ns) 사이에 설치되어 있으며, 구동 트랜지스터 (22)의 제어 단자 (Ng)에 인가되는 데이터 신호 (Vd)를 충전하여 일정한 기간 동안 유지한다.
유기 EL 소자 (24)의 캐소드 전극은 공통 전압 (Vcom)에 접속되어 있으며, 애노드 전극은 구동 트랜지스터 (22)의 출력 단자 (Nd)에 접속되어 있다. 유기 EL 소자 (24)는, 구동 트랜지스터 (22)의 구동에 의해 출력 전류 (I)에 따른 휘도로 발광한다.
이어서, 본 실시 형태에 따른 유기 EL 표시 장치의 한 화소당 구조에 대하여 설명한다. 도 3은, 본 실시 형태에 따른 유기 EL 표시 장치의 한 화소를 구성하는 각 소자의 단면을 나타낸 도면이다.
도 3에 나타낸 바와 같이, 본 실시 형태에 따른 유기 EL 표시 장치의 화소 (300)은, 스위칭 트랜지스터 (21)과 구동 트랜지스터 (22)와 캐패시터 (23)과 유기 EL 소자 (24)를 포함하여 구성된다. 이 화소 (300)은 도전성이 높고, 전원선으로서 기능하는 금속 기판 (301) 위에 형성되어 있다. 또한, 금속 기판 (301)의 일부가 화소 (300)의 일부로서 기능하는 경우도 있다.
스위칭 트랜지스터 (21)은 제어 단자로서 기능하는 게이트 전극 (5a)와, 입력 단자로서 기능하는 소스 전극 (8a)와, 출력 단자로서 기능하는 드레인 전극 (8b)와, 소스 전극 (8a) 및 드레인 전극 (8b) 사이에 소스 전극 (8a) 및 드레인 전극 (8b)의 각각 일부분에 접촉하고 걸치도록 형성되어 채널층으로서 기능하는 반도체막 (9a)를 갖는다. 게이트 전극 (5a)는 도시하지 않은 영역에서 신호선 (L2)에 접속되며, 소스 전극 (8a)는 도시하지 않은 영역에서 신호선 (L1)에 접속된다. 게이트 전극 (5a)와 소스 전극 (8a), 드레인 전극 (8b) 및 반도체막 (9a) 사이에는, 게이트 절연막 (6)이 형성된다.
구동 트랜지스터 (22)는 제어 단자 (Ng)로서 기능하는 게이트 전극 (5b)와, 입력 단자 (Ns)로서 기능하는 소스 전극 (8d)와, 출력 단자 (Nd)로서 기능하는 드레인 전극 (8c)와, 소스 전극 (8d) 및 드레인 전극 (8c) 사이에 소스 전극 (8d) 및 드레인 전극 (8c)의 각각 일부분에 접촉하고 걸치도록 형성되어 채널층으로서 기능하는 반도체막 (9b)를 갖는다. 게이트 전극 (5b)는, 콘택트 내 배선 (7a)를 통해 스위칭 트랜지스터 (21)의 드레인 전극 (8b)와 접속된다. 게이트 전극 (5b)와 소스 전극 (8d), 드레인 전극 (8c) 및 반도체막 (9b) 사이에는, 게이트 절연막 (6)이 형성된다. 또한, 콘택트 내 배선 (7a)는 게이트 전극 (5a), (5b)(제1 게이트 전극 (5a), 제2 게이트 전극 (5b))와, 소스 전극 (8a), (8d)(제1 소스 전극 (8a), 제2 소스 전극 (8d)) 및 드레인 전극 (8b), (8c)(제1 드레인 전극 (8b), 제2 드레인 전극 (8c)) 사이의 게이트 절연막 (6)에 설치된다. 또한, 콘택트 내 배선 (7a)는 도 2에 나타낸 포인트 (P3)에 대응한다.
유기 EL 소자 (24)는, 구동 트랜지스터 (22)의 드레인 전극 (8c)와 콘택트 내 배선 (11)을 통해 접속되는 애노드 전극 (12)와, 애노드 전극 (12) 위에 형성되는 유기막 (13)과, 유기막 (13) 위에 형성된 캐소드 전극 (14)를 구비한다. 또한, 유기막 (13)은 적어도 유기 발광층을 포함하여 구성되며, 애노드 전극 (12)로부터 공급된 전류량에 따른 휘도로 발광한다. 또한, 애노드 전극 (12)와 캐소드 전극 (14) 사이에는, 필요에 따라 정공 주입층, 정공 수송층, 전자 수송층, 전자 주입층 및 정공 장벽층 등을 설치할 수도 있다. 콘택트 내 배선 (11)은, 소스 전극 (8a), (8d), 드레인 전극 (8b), (8c) 및 반도체막 (9a), (9b)와 유기 EL 소자 (24)의 애노드 전극 (12) 사이에 형성된 층간 절연막 (10)에 설치된다. 이 층간 절연막 (10)은, 예를 들면 트랜지스터의 반도체층을 보호하는 반도체 보호막과, 평탄화를 위해 형성되는 평탄화막에 의해 구성된다. 층간 절연막 (10)과 캐소드 전극 (14) 사이에는, 유기 EL 소자 (24)가 형성되는 영역에만 개구부가 설치된 층간막 (15)가 적층된다. 또한, 콘택트 내 배선 (11)은 도 2에 나타낸 포인트 (P4)에 대응한다.
캐소드 전극 (14)는 투명막 또는 반투명막으로 형성된다. 캐소드 전극 (14) 위에는, 투명막 또는 반투명막으로 형성된 보호막 (16) 및 투명 또는 반투명한 상부 기판 (17)이 설치되어 있다. 유기막 (13)으로부터 발생한 빛은, 캐소드 전극 (14), 보호막 (16) 및 상부 기판 (17)을 순차적으로 투과하여 외부로 출력된다. 따라서, 이 유기 EL 소자 (24)는 소위 톱 에미션형이다.
본 실시 형태에서는, 반도체 소자로서의 스위칭 트랜지스터 (21) 및 구동 트랜지스터 (22)와 발광 소자로서의 유기 EL 소자 (24)가, 예를 들면 금속 기판 (301)의 소자 형성면인 한쪽 주면측(예를 들면 상면측)에 설치된다. 금속 기판 (301)은, 전원으로서 기능하는 구동 전압 생성부 (607)(도 1 참조)과 접속된 신호선 (L3)에 대응한다. 즉, 금속 기판 (301)은 전원과 접속된 전원선으로서 기능하고, 구동 트랜지스터 (22)를 통해 유기 EL 소자 (24)에 전류를 공급하고 있다. 이 금속 기판 (301)에는, 콘택트홀이 형성된 층간 절연막 (3)이 설치된다. 금속 기판 (301)은 층간 절연막 (3)의 콘택트홀 내에 형성된 콘택트 내 배선 (4), 게이트 전극 (5a), (5b)와 동일한 층에서 형성된 접속막이며, 콘택트 내 배선 (4)의 바로 위에 형성된 접속막 (5c), 및 접속막 (5c)의 바로 위에 형성된 게이트 절연막 (6) 내의 콘택트 내 배선 (7b)를 통해 구동 트랜지스터 (22)의 소스 전극 (8d)와 접속되며, 이 구동 트랜지스터 (22)를 통해 유기 EL 소자 (24)의 애노드 전극 (12)에 전류를 공급한다. 또한, 캐패시터 (23)은 금속 기판 (301)의 일부 영역, 게이트 전극 (5b)의 일부 영역 및 층간 절연막 (3)의 일부 영역에 의해 형성된다.
도 4-1의 레이아웃도에 나타낸 바와 같이, 금속 기판 (301)은 금속 기판 (301)의 두께 방향으로부터 보았을 때 유기 EL 소자 (24)가 행렬상으로 배열되어 설치되는 영역(이것을 표시 영역으로 함) (300a)를 내포하는 상태로 중첩되도록 존재한다. 따라서, 금속 기판 (301)에서의 표시 영역 (300a)와 중첩되는 영역의 외측에는, 이 중첩 영역으로부터 돌출된 돌출 영역 (300b)가 존재한다. 본 실시 형태에서는, 도 4-2에 나타낸 바와 같이 금속 기판 (301)의 단부에 설치된 전원 단자 (301a)로부터 금속 기판 (301)에 유입된 전류 (i)가 금속 기판 (301)에서의 돌출 영역 (300b)에 돌아서 유입된 후, 표시 영역 (300a) 내에 배열된 각 화소 (300)에 사방으로부터 유입되는 구성으로 되어 있다. 이와 같이 금속 기판 (301)의 두께 방향에서 표시 영역 (300a)와 중첩되지 않는 돌출 영역 (300b)가 전원선의 주배선 부분으로서 기능하는 구성으로 함으로써, 본 실시 형태에서는 전원선을 구성하는 금속 기판 (301)에서 발생하는 전압 강하를 억제할 수 있으며, 결과로서 유기 EL 표시 장치의 표시 품위를 향상시킬 수 있고, 전원 마진을 삭감할 수 있기 때문에 소비 전력을 감소시키는 것이 가능해진다. 또한, 금속 기판 (301)은, 도 4-3에 나타낸 바와 같이 이 금속 기판 (301)의 4변 근방을 덮고, 소자 형성면측과 반대측의 면을 덮도록 형성된 절연막 (318)에 의해 절연 실드된다. 또한, 금속 기판 (301)을 전원에 접속하기 위한 전원 단자 (301a)는, 예를 들면 금속 기판 (301)의 외연을 덮는 절연막 (318) 위에, 예를 들면 다른 전극 단자 (301b)와 함께 배치된다. 또한, 금속 기판 (301)과 전원 단자 (301a)는, 예를 들면 절연막 (318)을 관통하는 콘택트 내 배선 (301c)에 의해 전기적으로 접속된다.
여기서, 종래의 유기 EL 표시 장치에서의 구동 신호선의 배선 구조에 대하여 설명한다. 도 5는 종래의 유기 EL 표시 장치에서의 구동 신호선의 배선 구조를 개략적으로 나타낸 도면이며, 도 6은 종래의 유기 EL 표시 장치에서의 화소의 구동 트랜지스터와 유기 EL 소자의 단면도이다.
종래의 유기 EL 표시 장치에서 구동 신호선은 주사 신호선 또는 데이터 신호선과 동일한 레이어에 형성되었으며, 도 5에 나타낸 바와 같이, 예를 들면 기판 (K1)의 두께 방향으로부터 보았을 때 디스플레이 패널 (603)의 표시 영역 (K2)를 둘러싸도록 배치된 프레임상의 주배선 (Lvm)과, 주배선 (Lvm)에서의 행 방향으로 연장된 부분으로부터 열 방향으로 연장되고 분지되어 각 화소에 구동 전압 신호를 전달하는 복수의 분지 배선 (Lvb)에 의해 구성된다. 또한, 주배선 (Lvm)과 전원(도시하지 않음)을 전기적으로 접속하기 위한 전원 단자 (Ta)는, 예를 들면 기판 (K1)의 외측 말단을 형성하는 4변 중 적어도 1개의 변에 다른 전극 단자 (Tb)와 함께 배치할 수 있다. 이 레이아웃에서, 종래의 유기 EL 표시 장치에서는 주배선 (Lvm)에 접속된 각 분지 배선 (Lvb)에 각 화소의 구동 트랜지스터의 입력 단자가 접속되어 있었다.
여기서, 유기 EL 소자는 전원선으로부터 공급되는 전류에 따라 발광하는 전류 구동 소자이기 때문에, 다수의 유기 EL 소자를 집적한 발광 장치에서는 유기 EL 소자에 전류를 공급하는 전원선에 매우 큰 전류를 흘릴 필요가 있다. 이로부터, 전원선을 구성하는 분지 배선 (Lvb)의 저저항화를 도모하기 위해 전원선 패턴의 면적 확대가 요망되고 있지만, 전원선 패턴에 사용할 수 있는 스페이스는 한정되어 있다. 그 때문에, 종래에는 도 6에 나타낸 바와 같이, 전원선에 접속하는 배선이나 구동 트랜지스터의 소스 전극 (108d)의 적어도 일부의 폭을 넓게 하고, 적어도 일부의 두께를 매우 두껍게 함으로써 전원선의 저저항화를 도모하였다. 구체적으로는, 종래의 구성에서 구동 트랜지스터의 소스 전극 (108d)의 막 두께 (T108)은, 예를 들면 1 ㎛ 정도로 설정되어 있었다.
그러나, 전원선에 접속하는 배선 및 구동 트랜지스터의 소스 전극 (108d)의 후막화를 도모한 경우에는, 배선 및 전극의 후막화에 의해 배선 및 전극의 상층에 큰 요철이 발생한다. 유기 EL 소자를 구성하는 유기막은 배선 및 전극의 후막화에 의해 큰 요철이 발생한 막 위에 도포되기 때문에, 유기 EL 소자의 유기막은 바탕막의 요철의 영향을 받아 불균일한 막 두께로 도포되게 된다. 그 결과, 발광 휘도의 불균일 등에 기인하는 특성 열화가 발생한다. 그 때문에, 종래의 구성에서는 이 배선 및 전극의 후막화에 의해 발생하는 요철을 흡수하기 위해, 배선 및 전극 위에 형성되는 층간 절연막 (110)을 매우 두껍게 형성할 필요가 있었다. 구체적으로, 종래의 구성에서는 층간 절연막 (110)을 5 내지 10 ㎛의 매우 두꺼운 막 두께 (T110)으로 형성함으로써 요철을 흡수하였다. 또한, 종래의 구성에서는 층간 절연막 (110)의 막 두께가 매우 두껍기 때문에, 층간 절연막 (110)에 형성되는 콘택트홀의 깊이가 깊어진다. 콘택트홀의 깊이가 얕은 경우에는 애노드 전극 (12)를 형성하는 공정과 동일한 공정에서 전극과 함께 콘택트 내 배선 (111)을 형성할 수 있지만, 종래의 구성에서는 콘택트홀의 깊이가 깊기 때문에, 구동 트랜지스터의 드레인 전극 (108c)와 유기 EL 소자 (24)의 애노드 전극 (12)를 적절하게 접속하는 콘택트 내 배선 (111)을 형성하기 위해, 애노드 전극 (12)를 형성하는 공정과는 별도로 콘택트홀에 배선 재료를 매립하는 공정이 필요하였다.
이에 비해, 본 실시 형태에서는 금속 기판 (301) 자체를 전원선으로서의 배선의 일부로서 이용하고 있기 때문에, 전원선 패턴의 면적을 최대한 확보할 수 있다. 따라서, 본 실시 형태에서는, 각 전극의 막 두께를 두껍게 하지 않고도 전원선의 일부인 금속 기판 (301)의 저항을 충분히 저하시킬 수 있으며, 전압 강하를 억제할 수 있기 때문에, 도 3에 나타낸 바와 같이 종래의 막 두께 (T108)(도 6 참조)보다 얇은 막 두께 (T8)로 소스 전극 (8d)를 형성한 경우에도 유기 EL 소자 (24)에 대한 전류 공급을 원활하게 행할 수 있다. 본 실시 형태에서의 소스 전극 및 드레인 전극의 막 두께는, 30 nm 내지 500 nm 정도이다. 또한, 소스 전극 및 드레인 전극은 Cr, Au, Pt, Pd, APC(Ag-Pd-Cu), Mo, MoO3, PEDOT, ITO(인듐 주석 산화물), Ag, Cu, Al, Ti, Ni, Ir, Fe, W, MoW, 및 이들의 합금, 및 이들의 적층막 등에 의해 구성되며, 바람직하게는 Mo나 Mo/Al/Mo, Ta/Cu/Ta의 적층막에 의해 구성된다.
또한, 본 실시 형태에서는 금속 기판 (301) 자체를 전원선으로서의 배선의 일부로서 이용하고 있기 때문에, 전원선으로서의 배선층을 별도로 형성할 필요가 없다. 이에 따라, 디스플레이 패널의 두께를 보다 감소시키는 것이 가능해지고, 그 결과 유기 EL 표시 장치를 더욱 박형화하는 것이 가능해진다.
또한, 금속 기판 (301)에서의 소자 형성면인 상면은 평탄하다. 또한, 상술한 바와 같이, 본 실시 형태에서는 종래보다 얇은 막 두께로 소스 전극 (8d)를 형성할 수 있다. 그 때문에, 본 실시 형태에서는, 도 3에 나타낸 바와 같이 종래의 막 두께 (T110)(도 6 참조)보다 얇은 막 두께 (T10)으로 형성한 경우에도, 배선 및 전극 위에 형성되는 층간 절연막 (10)의 상면을 종래와 동일한 정도나 또는 보다 평탄한 면으로 할 수 있다. 그 결과, 본 실시 형태에서는, 이 층간 절연막 (10) 위에 형성되는 유기 EL 소자 (24)의 유기막 (13)을 보다 균일한 막 두께로 형성할 수 있다. 따라서, 본 실시 형태에서는, 유기 EL 소자 (24)의 유기막이 불균일한 막 두께로 형성되는 것을 감소시키고, 장치 전체 및 동일한 화소 내에서 보다 균일한 발광 휘도를 실현할 수 있다. 또한, 본 실시 형태에서는 층간 절연막 (10)의 막 두께가 종래보다 얇기 때문에, 층간 절연막 (10)에 설치되는 콘택트 내 배선 (11)이 형성되는 콘택트홀도 습식 공정으로 정확하게 개구할 수 있으며, 구동 트랜지스터 (22)의 드레인 전극 (8c)와 유기 EL 소자 (24)의 애노드 전극 (12)의 접속 불량도 방지할 수 있다. 또한, 층간 절연막 (3)에 형성된 콘택트 내 배선 (4), 접속막 (5c) 및 게이트 절연막 (6)에 형성된 콘택트 내 배선 (7b)와 같이, 금속 기판 (301)과 구동 트랜지스터 (22)의 소스 전극 (8d) 사이에 필요에 따라 콘택트 내 배선이나 접속층을 설치함으로써, 금속 기판 (301)과 구동 트랜지스터 (22)의 소스 전극 (8d)를 적절하게 접속할 수 있다.
또한, 종래의 구성에서는, 도 5에 나타낸 주배선 (Lvm)으로부터 분지된 각 분지 배선 (Lvb)가 라인 패턴으로 형성되기 때문에, 배선 저항에 의한 전압 강하가 발생하는 경우가 있었다. 따라서, 종래의 구성에서는 소비 전류에 비례하여 유기 EL 소자 (24)에 인가되는 전압에 큰 변동이 발생하는 경우가 있었기 때문에, 이 전압의 변동에 의한 휘도 변동을 보정하기 위해, 전압 강하에 의한 변동분을 추가한 전압을 전원 전압으로서 주배선 (Lvm)에 인가하여 드레인-소스간 전압을 보상한다는 점에서, 표시 장치 전체의 소비 전력을 억제하는 것이 곤란하였다.
이에 비해, 본 실시 형태에서는, 전원과 접속하는 전원선에 디스플레이 패널 (603) 전체에 걸쳐서 존재하는 금속 기판 (301)을 이용하고 있기 때문에, 전압 강하가 종래보다 작다. 따라서, 본 실시 형태에서는, 전압 강하에 의한 변동분으로서 전원 전압에 추가하는 전압값 자체를 종래보다 작게 할 수 있기 때문에, 종래보다 표시 장치 전체의 소비 전력을 감소시키는 것이 가능해진다.
또한, 종래의 구성에서는 디스플레이 패널에서 발생한 열에 의해 각 화소를 구성하는 재료가 열화되는 것을 방지하기 위해, 디스플레이 패널에 열 확산용의 시트 부재를 별도로 부착하여 디스플레이 패널에서 발생한 열을 확산시켰다.
이에 비해, 본 실시 형태에서는 열 전도율이 큰 금속 기판 (301)이 디스플레이 패널의 상면 전체에 걸쳐서 존재하기 때문에, 이 금속 기판 (301)에 의해 디스플레이 패널 전체에 열이 확산된다. 따라서, 열 확산용의 시트 부재와 조합함으로써 보다 높은 열 확산 효과와 방열 효과를 기대할 수 있기 때문에, 각 화소의 구성 재료의 열화를 억제하고, 표시 장치의 장기간 신뢰성을 향상시킬 수 있다.
또한, 본 실시 형태에서는 전원선에 디스플레이 패널의 상면 전체에 걸쳐서 존재하는 금속 기판 (301)을 이용하고 있기 때문에, 분지 배선 (Lvb) 자체가 불필요해져서, 이 분지 배선 (Lvb)의 형성을 위한 배선 면적을 확보하지 않을 수도 있다는 점에서 이 배선 면적만큼 개구율을 크게 할 수 있다. 또한, 본 실시 형태에서는 분지 배선 (Lvb) 자체가 불필요하기 때문에, 보다 고정밀화가 가능해진다. 또한, 본 실시 형태에서 캐패시터 (23)의 한쪽 전극은 금속 기판 (301)의 일부 영역에 의해 구성되기 때문에, 캐패시터 (23)의 다른쪽 전극은 금속 기판 (301) 위의 층간 절연막 (3) 위이면 어떠한 영역에나 형성할 수 있다. 따라서, 본 실시 형태에서는, 캐패시터 (23)의 형성 영역을 유연하게 선택하는 것이 가능해진다.
이어서, 도 3에 나타낸 화소 (300)의 제조 방법에 대하여 설명한다. 도 7-1 내지 도 7-6은, 도 3에 나타낸 화소 (300)의 제조 방법을 나타낸 단면도이다. 우선, 도 7-1에 나타낸 바와 같이 금속 기판 (301)의 두께 방향과 수직인 면이며, 한쪽 주면(이것을 상면으로 함) 위에 막 두께가 500 nm 내지 2 ㎛ 정도인 층간 절연막 (3)을 형성한다. 이 때, 전원으로부터 공급된 전류를 저저항으로 구동 트랜지스터 (22)에 전달할 필요가 있기 때문에, 금속 기판 (301)으로는 도전성이 높은 금속 또는 그의 합금을 사용하여 형성된 기판을 사용한다. 또한, 층간 절연막 (3)은, 예를 들면 스핀온글라스(SOG; Spin On Glass), 포토레지스트, 폴리이미드, SiNx, SiO2 등에 의해 형성되며, 스핀 코팅법, 스퍼터법 및 CVD 등에 의해 형성된다. 이어서, 층간 절연막 (3)에서의 접속막 (5c)에 대응하는 위치에 포토리소그래피법(본 명세서에서, "포토리소그래피법"에는 에칭 공정과 같은 패터닝 공정이 포함되는 경우가 있음)을 이용하여 콘택트홀 (4a)를 형성한다. 또한, 콘택트홀 (4a)를 형성하는 공정에서, 기판 (301)의 단부에서의 금속 기판 (301)과 전원 단자 (301a)를 접속하는 콘택트 내 배선 (301c)(도 4-3 참조)용의 콘택트홀을 형성할 수 있다.
또한, 콘택트홀 (4a) 내에 도전성 재료를 매립함으로써 콘택트 내 배선 (4)를 형성한다. 이어서, 게이트 전극 (5a), (5b) 및 접속막 (5c)를 형성하기 위해, 진공 증착법, 스퍼터법, 도포법을 이용하여 금속 재료, 투명 산화물 도전 재료 등을 층간 절연막 (3) 및 콘택트 내 배선 (4) 위에 형성한 후, 도 7-2에 나타낸 바와 같이 포토리소그래피법을 이용하여 게이트 전극 (5a), (5b) 및 접속막 (5c)를 패터닝한다. 또한, 도전성 재료의 매립 처리를 행하지 않아도, 직접적으로 콘택트홀 (4a) 내와 게이트 전극 (5a), (5b) 및 접속막 (5c)의 형성 영역에 상기 방법을 이용하여 금속 재료나 투명 산화물 도전 재료 등을 전면에 형성한 후, 포토리소그래피법에 의해 패터닝함으로써 콘택트 내 배선 (4)와 게이트 전극 (5a), (5b) 및 접속막 (5c)를 일괄적으로 형성할 수도 있다. 또한, 잉크젯 프린트법, 인쇄법 등을 이용하여 콘택트 내 배선 (4)와 게이트 전극 (5a), (5b) 및 접속막 (5c)를 형성할 수도 있다. 또한, 이 공정에서 기판 (301)의 단부에서의 금속 기판 (301)과 전원 단자 (301a)를 접속하기 위한 콘택트 내 배선 (301c)(도 4-3 참조)도 형성할 수 있다.
이어서, 도 7-3에 나타낸 바와 같이, 유기 감광성 수지 등을 재료로서 게이트 절연막 (6)을 형성한다. 이 게이트 절연막 (6)은, 각 트랜지스터의 구동 능력을 확보하기 위해 유전율 1.5 이상, 500 nm 이하의 막 두께로 형성되는 것이 바람직하다. 게이트 절연막 (6)은, 도포법 등 재료에 따른 방법을 이용하여 형성된다. 또한, 게이트 절연막 (6)에 포토리소그래피법, 에칭법 등을 이용하여 콘택트홀 (7c), (7d)(제1 콘택트홀 (7c), 제2 콘택트홀 (7d))를 형성한다.
이어서, 콘택트홀 (7c), (7d) 내에 도전성 재료를 매립함으로써, 도 7-4에 나타낸 콘택트 내 배선 (7a), (7b)(제1 콘택트 내 배선 (7a), 제2 콘택트 내 배선 (7b))를 형성한다. 또한, 소스 전극 (8a), (8d) 및 드레인 전극 (8b), (8c)를 형성하기 위해, 진공 증착법, 스퍼터법, 도포법 등을 이용하여 금속 재료, 투명 산화물 도전 재료 등을 전면에 형성한 후, 포토리소그래피법, 에칭법 등을 이용하여 소스 전극 (8a), (8d) 및 드레인 전극 (8b), (8c)를 패터닝한다. 또한, 도전성 재료의 매립 처리를 행하지 않아도, 직접적으로 콘택트홀 (7c), (7d) 내와 소스 전극 (8a), (8d) 및 드레인 전극 (8b), (8c) 형성 영역에 상기 방법을 이용하여 금속 재료나 투명 산화물 도전 재료 등을 전면에 형성한 후, 포토리소그래피법에 의해 패터닝함으로써 콘택트 내 배선 (7a), (7b)와 소스 전극 (8a), (8d) 및 드레인 전극 (8b), (8c)를 일괄적으로 형성할 수도 있다. 또한, 잉크젯 프린트법, 인쇄법 등을 이용하여 콘택트 내 배선 (7a), (7b)와 소스 전극 (8a), (8d) 및 드레인 전극 (8b), (8c)를 형성할 수도 있다.
또한, 도 7-5에 나타낸 바와 같이, 소스 전극 (8a), (8d) 및 드레인 전극 (8b), (8c) 사이에 반도체막 (9a), (9b)(제1 반도체막 (9a), 제2 반도체막 (9b))를 형성한다. 반도체막 (9a), (9b)는, ZTO 등의 무기 산화물 반도체 재료, 또는 펜타센이나 테트라벤조포르피린의 전구체를 갖는 유기 반도체 재료, 또는 비정질 규소 및 폴리실리콘 등의 무기 반도체 재료에 의해 구성된다. 반도체막 (9a), (9b)는 진공 증착법, 스퍼터법, 도포법이나 CVD법 등 재료에 따른 방법을 이용하여 형성된 후, 포토리소그래피법을 이용하여 패터닝된다. 또한, 잉크젯 프린트법, 인쇄법 등을 이용하여 반도체막 (9a), (9b)를 형성할 수도 있다. 이어서, 이 반도체막 (9a), (9b) 위에 보호막(도시하지 않음)을 형성한 후, 소스 전극 (8a), (8d), 드레인 전극 (8b), (8c) 및 반도체막 (9a), (9b)의 요철을 흡수하기 위해 평탄화의 기능을 갖는 층간 절연막 (10)을 형성한다. 이 층간 절연막 (10)은 예를 들면 감광성 수지에 의해 형성되며, 두께가 2 ㎛ 내지 10 ㎛ 정도이다. 이어서, 포토리소그래피법을 이용하여 층간 절연막 (10)에 콘택트홀 (11a)를 형성한다. 또한, 보호막(도시하지 않음)은 상부 전극과의 전기적 결합에 의해 형성되는 백 채널을 방지하기 위해, 유전율이 3.5 이하인 것이 바람직하고, 반도체 특성에 영향을 주지 않는 것일 필요가 있다.
그 후, 도 7-6에 나타낸 바와 같이, 콘택트홀 (11a) 내에 도전성 재료를 매립함으로써 콘택트 내 배선 (11)을 형성한다. 또한, 유기 EL 소자 (24)의 애노드 전극 (12)를 형성하기 위해, 진공 증착법, 스퍼터법 등을 이용하여 금속 재료, 투명 산화물 도전 재료 등의 막을 전에 형성한 후, 포토리소그래피법, 에칭법 등을 이용하여 애노드 전극 (12)를 패터닝한다. 이 애노드 전극 (12)는, 예를 들면 ITO/Ag/ITO나 ITO/Al/ITO의 적층막에 의해 형성된다. 또한, 도전성 재료의 매립 처리를 행하지 않아도, 직접적으로 콘택트홀 (11a) 내와 애노드 전극 (12) 형성 영역에 상기 방법을 이용하여 금속 재료나 투명 산화물 도전 재료 등의 막을 전면에 형성한 후, 포토리소그래피법에 의해 패터닝함으로써 콘택트 내 배선 (11)과 애노드 전극 (12)를 일괄적으로 형성할 수도 있다.
이어서, 유기 EL 소자 (24)의 유기막을 애노드 전극 (12) 위에 형성한 후, 투명 또는 반투명한 금속 재료 또는 산화물 도전 재료에 의해 캐소드 전극 (14)를 형성한다. 이 캐소드 전극 (14)는, 예를 들면 Mg와 Ag의 합금 재료에 의해 형성된다. 또한, 유기 EL 소자 (24) 보호용의 투명막 또는 반투명막의 보호막 (16)을 형성한 후, 상부 기판 (17)을 보호막 (16) 위에 설치함으로써 도 3에 나타낸 화소 (300)을 얻을 수 있다. 또한, 금속 기판 (301)의 이면과 4변 근방을 덮는 절연막 (318) 및 금속 기판 (301)을 전원에 접속하기 위한 전원 단자 (301a), 및 각종 배선을 외부에 접속하기 위한 전극 단자 (301b)의 각 형성 공정은, 적절하게 상기한 각 공정의 이전, 이후 또는 사이에 삽입된다.
또한, 본 실시 형태의 화소 구조로서, 도 3에 나타낸 바와 같이 게이트 전극이 소스 전극 및 드레인 전극의 하측의 기판측에 형성되는 바텀 게이트 구조를 갖는 화소 (300)을 예로서 설명했지만, 물론 도 8에 나타낸 바와 같이 게이트 전극 (5a), (5b)가 소스 전극 (8a), (8d) 및 드레인 전극 (8b), (8c)의 상측의 유기 EL 소자 (24)측에 형성되는 톱 게이트 구조를 갖는 화소 (400)일 수도 있다.
도 8에 나타낸 바와 같이, 화소 (400)은 화소 (300)과 마찬가지로 게이트 전극 (5a), 소스 전극 (8a), 드레인 전극 (8b) 및 반도체막 (9a)를 갖는 스위칭 트랜지스터 (21)과, 게이트 전극 (5b), 소스 전극 (8d), 드레인 전극 (8c) 및 반도체막 (9b)를 갖는 구동 트랜지스터 (22)와, 애노드 전극 (12), 유기막 (13) 및 캐소드 전극 (14)를 갖는 유기 EL 소자 (24)를 구비한다. 소스 전극 (8a), (8d), 드레인 전극 (8b), (8c) 및 반도체막 (9a), (9b)와 게이트 전극 (5a), (5b) 사이에는, 게이트 절연막 (6)이 형성된다. 또한, 게이트 전극 (5a), (5b) 위에는, 각 전극의 요철을 흡수하기 위한 층간 절연막 (10)이 형성된다. 이와 같이, 화소 (400)은 게이트 전극 (5a), (5b)가 소스 전극 (8a), (8d) 및 드레인 전극 (8b), (8c)의 상측의 유기 EL 소자 (24)측에 형성된 톱 게이트 구조를 갖는다.
또한, 화소 (400)은 화소 (300)과 마찬가지로 스위칭 트랜지스터 (21) 및 구동 트랜지스터 (22)와, 유기 EL 소자 (24)가 설치되는 기판이 전원선으로서 기능하는 금속 기판 (301)이다. 또한, 금속 기판 (301)은, 층간 절연막 (3)에 형성된 콘택트 내 배선 (204)를 통해 구동 트랜지스터 (22)의 소스 전극 (8d)와 접속한다. 구동 트랜지스터 (22)의 드레인 전극 (8c)는, 게이트 절연막 (6)에 형성된 콘택트 내 배선 (207b), 게이트 전극 (5a), (5b)와 동일한 층에서 형성된 접속막이며, 콘택트 내 배선 (207b)의 바로 이에 형성된 접속막 (5d), 및 접속막 (5d)의 바로 위에 형성된 층간 절연막 (10) 내의 콘택트 내 배선 (211)을 통해 유기 EL 소자 (24)의 애노드 전극 (12)와 접속한다. 또한, 구동 트랜지스터 (22)의 게이트 전극 (5b)는, 게이트 절연막 (6)에 형성된 콘택트 내 배선 (207a)를 통해 스위칭 트랜지스터 (21)의 드레인 전극 (8b)와 접속한다. 또한, 캐패시터 (23)은, 이 금속 기판 (301)의 일부 영역, 드레인 전극 (8b)의 일부 영역 및 층간 절연막 (3)의 일부 영역에 의해 형성된다.
이와 같이, 톱 게이트 구조의 화소 (400)의 경우에도, 디스플레이 패널 (603) 전체에 존재하는 금속 기판 (301)을 이용하여 유기 EL 소자 (24)에 대한 전류 공급을 행함으로써, 각 전극의 막 두께를 두껍게 하지 않고도 전원선으로서 기능하는 금속 기판 (301)의 저항을 충분히 저하시킬 수 있으며, 금속 기판 (301)에 기인하여 층간 절연막 (10) 표면에 큰 요철이 발생하지 않는다는 점에서 균일한 막 두께의 유기막 (13)을 형성할 수 있기 때문에, 발광 휘도의 장치 전체 및 동일한 화소 내의 균일화를 실현할 수 있음과 동시에 소비 전력 감소 및 열 집중 방지를 실현할 수 있다는 화소 (300)과 동일한 효과를 발휘하는 것이 가능해진다.
이어서, 도 8에 나타낸 화소 (400)의 제조 방법에 대하여 설명한다. 도 9-1내지 도 9-5는, 도 8에 나타낸 화소 (400)의 제조 방법을 나타낸 단면도이다. 우선, 도 9-1에 나타낸 바와 같이, 도 7-1에 나타낸 경우와 마찬가지로 금속 기판 (301) 위에 층간 절연막 (3)을 형성한다. 이어서, 층간 절연막 (3)에서의 소스 전극 (8d)에 대응하는 위치에 포토리소그래피법을 이용하여 콘택트홀 (204a)를 형성한다. 또한, 도 9-2에 나타낸 바와 같이, 콘택트홀 (204a) 내에 도전성 재료를 매립함으로써 콘택트 내 배선 (204)를 형성한 후, 화소 (300)의 경우와 마찬가지로 소스 전극 (8a), (8d) 및 드레인 전극 (8b), (8c)를 형성하기 위해, 진공 증착법, 스퍼터법, 도포법 등을 이용하여 금속 재료, 투명 산화물 도전 재료 등을 형성하고, 포토리소그래피법, 에칭법 등을 이용하여 소스 전극 (8a), (8d) 및 드레인 전극 (8b), (8c)를 패터닝한다. 또한, 콘택트 내 배선 (204)와 소스 전극 (8a), (8d) 및 드레인 전극 (8b), (8c)는 일괄 형성하는 것도 가능하다.
이어서, 도 9-3에 나타낸 바와 같이, 화소 (300)의 경우와 마찬가지로 소스 전극 (8a), (8d) 및 드레인 전극 (8b), (8c)와의 사이에 반도체막 (9a), (9b)를 형성하고, 도 7-3에 나타낸 경우와 마찬가지로 게이트 절연막 (6)을 형성한다. 또한, 이 게이트 절연막 (6)에 콘택트홀 (207c), (207d)를 형성한 후, 도 9-4에 나타낸 바와 같이 콘택트홀 (207c), (207d) 내에 도전성 재료를 매립함으로써 콘택트 내 배선 (207a), (207b)를 형성한다. 이어서, 화소 (300)의 경우와 마찬가지로 게이트 전극 (5a), (5b) 및 접속막 (5d)를 형성하기 위해, 진공 증착법, 스퍼터법, 도포법을 이용하여 금속 재료, 투명 산화물 도전 재료 등을 게이트 절연막 (6) 및 콘택트 내 배선 (207a), (207b) 위에 형성한 후, 도 9-4에 나타낸 바와 같이 포토리소그래피법을 이용하여 게이트 전극 (5a), (5b) 및 접속막 (5d)를 패터닝한다. 또한, 콘택트 내 배선 (207a), (207b)와 게이트 전극 (5a), (5b) 및 접속막 (5d)는 일괄 형성하는 것도 가능하다.
또한, 도 9-5에 나타낸 바와 같이, 화소 (300)의 경우와 마찬가지로 하층막의 요철을 흡수하기 위한 층간 절연막 (10)을 형성한 후, 층간 절연막 (10)에 콘택트홀 (211a)를 형성한다. 그 후, 화소 (300)의 경우와 마찬가지로 콘택트홀 (211a) 내에 도전성 재료를 매립함으로써 콘택트 내 배선 (211)을 형성하고, 유기 EL 소자 (24)의 애노드 전극 (12)를 형성한 후, 유기 EL 소자의 유기막을 애노드 전극 (12) 위에 도포한다. 또한, 화소 (300)의 경우와 마찬가지로 캐소드 전극 (14)를 형성하고, 유기 EL 소자 (24) 보호용의 보호막 (16)을 형성한 후, 상부 기판 (17)을 보호막 (16) 위에 설치함으로써 도 8에 나타낸 화소 (400)을 얻을 수 있다.
또한, 본 실시 형태에서는 소위 톱 에미션형의 화소 (300), (400)을 예로서 설명했지만, 이것으로 한정되지 않으며, 소위 바텀 에미션형의 구조를 갖는 화소에 적용하는 것도 물론 가능하다. 바텀 에미션형의 경우에는, 각 트랜지스터의 각 전극을 투명 전극으로 형성함과 동시에, 금속 기판 (301) 대신에 투명한 도전체 재료를 사용하여 형성된 기판을 사용할 수 있다.
3: 층간 절연막
4, 7a, 7b, 11, 111, 204, 207a, 207b, 211: 콘택트 내 배선
4a, 7c, 7d, 11a, 204a, 207c, 207d, 211a: 콘택트홀
5a, 5b: 게이트 전극
5c, 5d: 접속막
6: 게이트 절연막
8a, 8d, 108d: 소스 전극
8b, 8c, 108c: 드레인 전극
9a, 9b: 반도체막
10, 110: 층간 절연막
12: 애노드 전극
13: 유기막
14: 캐소드 전극
16: 보호막
17: 상부 기판
21: 스위칭 트랜지스터
22: 구동 트랜지스터
23: 캐패시터
24: 유기 EL 소자
300, 400: 화소
300a: 표시 영역
300b: 돌출 영역
301: 금속 기판
318: 절연막
603: 디스플레이 패널
604: 주사 구동부
605: 데이터 구동부
606: 신호 제어부
607: 구동 전압 생성부
4, 7a, 7b, 11, 111, 204, 207a, 207b, 211: 콘택트 내 배선
4a, 7c, 7d, 11a, 204a, 207c, 207d, 211a: 콘택트홀
5a, 5b: 게이트 전극
5c, 5d: 접속막
6: 게이트 절연막
8a, 8d, 108d: 소스 전극
8b, 8c, 108c: 드레인 전극
9a, 9b: 반도체막
10, 110: 층간 절연막
12: 애노드 전극
13: 유기막
14: 캐소드 전극
16: 보호막
17: 상부 기판
21: 스위칭 트랜지스터
22: 구동 트랜지스터
23: 캐패시터
24: 유기 EL 소자
300, 400: 화소
300a: 표시 영역
300b: 돌출 영역
301: 금속 기판
318: 절연막
603: 디스플레이 패널
604: 주사 구동부
605: 데이터 구동부
606: 신호 제어부
607: 구동 전압 생성부
Claims (5)
- 게이트 전극, 소스 전극, 드레인 전극, 상기 소스 전극 및 상기 드레인 전극 사이에 형성된 반도체막을 포함하는 반도체 소자와,
전극을 포함하며 상기 반도체 소자에 전기적으로 접속된 발광 소자와,
전원에 접속되는 금속 기판과,
상기 반도체 소자 및 상기 발광 소자와 상기 금속 기판 사이에 설치되며, 콘택트홀이 형성된 층간 절연막과,
상기 콘택트홀 내에 형성되며, 상기 소스 전극, 상기 드레인 전극 및 상기 발광 소자의 상기 전극 중 적어도 어느 하나와 상기 금속 기판을 전기적으로 접속하는 콘택트 내 배선
을 구비하는 표시 장치. - 제1항에 있어서, 상기 반도체막은 무기 산화물 반도체 재료로 구성되는 표시 장치.
- 제1항에 있어서, 상기 반도체막은 유기 반도체 재료로 구성되는 표시 장치.
- 제1항에 있어서, 상기 발광 소자는 유기 전계 발광 소자인 표시 장치.
- 게이트 전극, 소스 전극, 드레인 전극, 상기 소스 전극 및 상기 드레인 전극 사이에 형성된 반도체막을 포함하는 반도체 소자와, 전극을 가지며 상기 반도체 소자에 전기적으로 접속된 발광 소자를 구비한 표시 장치의 제조 방법으로서,
전원에 접속되는 금속 기판 위에 층간 절연막을 형성하는 층간 절연막 형성 공정과,
상기 층간 절연막을 관통하며, 한쪽 말단이 상기 금속 기판에 전기적으로 접속된 콘택트 내 배선을 형성하는 콘택트 내 배선 형성 공정과,
상기 층간 절연막을 기준으로 하여 상기 기판측과는 반대측에 상기 소스 전극과 상기 드레인 전극과 상기 발광 소자의 상기 전극을 형성하는 전극 형성 공정
을 포함하고,
상기 전극 형성 공정에서는, 상기 소스 전극, 상기 드레인 전극 및 상기 발광 소자의 전극 중 적어도 어느 하나와 상기 콘택트 내 배선의 다른쪽 말단이 전기적으로 접속되도록 상기 소스 전극, 상기 드레인 전극 및 상기 발광 소자의 전극을 형성하는 표시 장치의 제조 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008195773A JP2010032838A (ja) | 2008-07-30 | 2008-07-30 | 表示装置および表示装置の製造方法 |
| JPJP-P-2008-195773 | 2008-07-30 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20110055528A true KR20110055528A (ko) | 2011-05-25 |
Family
ID=41610325
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020117002213A KR20110055528A (ko) | 2008-07-30 | 2009-07-22 | 표시 장치 및 표시 장치의 제조 방법 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US20110127514A1 (ko) |
| EP (1) | EP2312561A4 (ko) |
| JP (1) | JP2010032838A (ko) |
| KR (1) | KR20110055528A (ko) |
| CN (1) | CN102105924B (ko) |
| TW (1) | TW201013921A (ko) |
| WO (1) | WO2010013626A1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150025902A (ko) * | 2013-08-30 | 2015-03-11 | 엘지디스플레이 주식회사 | 유기발광 다이오드 디스플레이 장치 및 그 제조방법 |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101460868B1 (ko) * | 2009-07-10 | 2014-11-11 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| JP5777287B2 (ja) * | 2009-09-18 | 2015-09-09 | 大塚製薬株式会社 | エクオール産生能が維持されたエクオール産生微生物を含む発酵製品、及びその製造方法 |
| WO2011148409A1 (ja) * | 2010-05-24 | 2011-12-01 | パナソニック株式会社 | 薄膜半導体装置、表示装置及び薄膜半導体装置の製造方法 |
| WO2013051236A1 (ja) * | 2011-10-05 | 2013-04-11 | パナソニック株式会社 | 表示装置 |
| US8941148B2 (en) | 2012-03-06 | 2015-01-27 | Infineon Technologies Austria Ag | Semiconductor device and method |
| TW201415685A (zh) * | 2012-10-12 | 2014-04-16 | Ultimate Image Corp | 有機發光二極體照明裝置 |
| FR2999018B1 (fr) | 2012-11-30 | 2016-01-22 | Commissariat Energie Atomique | Ecran d'affichage a diodes electroluminescentes organiques |
| JP6169005B2 (ja) * | 2014-01-17 | 2017-07-26 | 株式会社ジャパンディスプレイ | 発光素子表示装置 |
| JP6372084B2 (ja) | 2014-01-22 | 2018-08-15 | セイコーエプソン株式会社 | 発光装置、及び電子機器 |
| JP2015175921A (ja) | 2014-03-13 | 2015-10-05 | 株式会社ジャパンディスプレイ | 表示装置 |
| KR20180031846A (ko) * | 2016-09-19 | 2018-03-29 | 삼성디스플레이 주식회사 | 표시 장치 |
| JP2019049595A (ja) * | 2017-09-08 | 2019-03-28 | 株式会社Ｊｏｌｅｄ | 表示装置 |
| WO2019186807A1 (ja) * | 2018-03-28 | 2019-10-03 | 堺ディスプレイプロダクト株式会社 | 有機ｅｌ表示装置及びその製造方法 |
| CN111584577A (zh) * | 2020-05-14 | 2020-08-25 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及其制作方法 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2821347B2 (ja) * | 1993-10-12 | 1998-11-05 | 日本電気株式会社 | 電流制御型発光素子アレイ |
| JP3831028B2 (ja) * | 1996-12-03 | 2006-10-11 | シチズン時計株式会社 | 液晶表示装置 |
| JP2002032037A (ja) * | 2000-05-12 | 2002-01-31 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| TW554638B (en) * | 2000-05-12 | 2003-09-21 | Semiconductor Energy Lab | Light emitting device |
| KR100635042B1 (ko) * | 2001-12-14 | 2006-10-17 | 삼성에스디아이 주식회사 | 전면전극을 구비한 평판표시장치 및 그의 제조방법 |
| JP2005032513A (ja) * | 2003-07-10 | 2005-02-03 | Seiko Epson Corp | 電気光学装置及び電子機器 |
| JP4997688B2 (ja) * | 2003-08-19 | 2012-08-08 | セイコーエプソン株式会社 | 電極、薄膜トランジスタ、電子回路、表示装置および電子機器 |
| JP4507611B2 (ja) * | 2004-01-29 | 2010-07-21 | セイコーエプソン株式会社 | 有機エレクトロルミネッセンス装置、及び電子機器 |
| JP2005294629A (ja) * | 2004-04-01 | 2005-10-20 | Canon Inc | 表示装置の製造方法 |
| KR20050115346A (ko) | 2004-06-02 | 2005-12-07 | 삼성전자주식회사 | 표시 장치 및 그 구동 방법 |
| KR100696479B1 (ko) * | 2004-11-18 | 2007-03-19 | 삼성에스디아이 주식회사 | 평판표시장치 및 그의 제조방법 |
| EP1966843B1 (en) * | 2005-12-19 | 2017-08-30 | Philips Intellectual Property & Standards GmbH | Organic led device |
| JP4930704B2 (ja) * | 2006-03-14 | 2012-05-16 | セイコーエプソン株式会社 | 有機エレクトロルミネッセンス装置及び電子機器 |
| JP2007279107A (ja) * | 2006-04-03 | 2007-10-25 | Seiko Epson Corp | 表示装置および表示装置の製造方法 |
| KR101276662B1 (ko) * | 2006-06-30 | 2013-06-19 | 엘지디스플레이 주식회사 | 유기전계 발광소자와 그 제조방법 |
| JP5143410B2 (ja) * | 2006-12-13 | 2013-02-13 | 出光興産株式会社 | スパッタリングターゲットの製造方法 |
-
2008
- 2008-07-30 JP JP2008195773A patent/JP2010032838A/ja active Pending
-
2009
- 2009-07-22 KR KR1020117002213A patent/KR20110055528A/ko not_active Application Discontinuation
- 2009-07-22 EP EP09802869.9A patent/EP2312561A4/en not_active Withdrawn
- 2009-07-22 CN CN200980129526.7A patent/CN102105924B/zh not_active Expired - Fee Related
- 2009-07-22 WO PCT/JP2009/063123 patent/WO2010013626A1/ja active Application Filing
- 2009-07-22 US US13/055,411 patent/US20110127514A1/en not_active Abandoned
- 2009-07-29 TW TW098125480A patent/TW201013921A/zh unknown
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150025902A (ko) * | 2013-08-30 | 2015-03-11 | 엘지디스플레이 주식회사 | 유기발광 다이오드 디스플레이 장치 및 그 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP2312561A4 (en) | 2013-05-22 |
| CN102105924B (zh) | 2014-07-23 |
| TW201013921A (en) | 2010-04-01 |
| WO2010013626A1 (ja) | 2010-02-04 |
| JP2010032838A (ja) | 2010-02-12 |
| EP2312561A1 (en) | 2011-04-20 |
| CN102105924A (zh) | 2011-06-22 |
| US20110127514A1 (en) | 2011-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20110055528A (ko) | 표시 장치 및 표시 장치의 제조 방법 | |
| US9287531B2 (en) | Organic light-emitting display device and method of manufacturing the same | |
| US10671200B2 (en) | Display device and method of manufacturing the same | |
| US6501448B1 (en) | Electroluminescence display device with improved driving transistor structure | |
| US7785942B2 (en) | Active matrix organic EL display device and manufacturing method thereof | |
| US6724149B2 (en) | Emissive display device and electroluminescence display device with uniform luminance | |
| JP4953166B2 (ja) | 表示パネルの製造方法 | |
| KR20110049783A (ko) | 표시 장치 및 표시 장치의 제조 방법 | |
| JP2004533022A (ja) | パッシブ駆動マトリクス・ディスプレイ | |
| KR102640114B1 (ko) | 유기발광 표시장치 | |
| JP6223070B2 (ja) | 有機ｅｌ表示装置及び有機ｅｌ表示装置の製造方法 | |
| KR20170080242A (ko) | 유기발광소자 표시장치 | |
| KR101552985B1 (ko) | 유기전계발광 표시장치와 그 제조방법 | |
| JP4848767B2 (ja) | 表示装置及びその製造方法 | |
| JP5257828B2 (ja) | 回路基板及びその接続方法 | |
| KR100698678B1 (ko) | 발광 표시장치 및 그의 제조방법 | |
| KR20160055344A (ko) | 유기발광다이오드 표시장치 | |
| KR101115974B1 (ko) | 트랜지스터, 표시장치, 전자기기 및 트랜지스터의 제조방법 | |
| JP2006195255A (ja) | ディスプレイパネル |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |