JP2007279107A - 表示装置および表示装置の製造方法 - Google Patents
表示装置および表示装置の製造方法 Download PDFInfo
- Publication number
- JP2007279107A JP2007279107A JP2006101655A JP2006101655A JP2007279107A JP 2007279107 A JP2007279107 A JP 2007279107A JP 2006101655 A JP2006101655 A JP 2006101655A JP 2006101655 A JP2006101655 A JP 2006101655A JP 2007279107 A JP2007279107 A JP 2007279107A
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- substrate
- driving element
- pixel driving
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
【課題】開口率の向上と低コスト化を両立できる表示装置を提供する。
【解決手段】基板31上に、画素電極と当該画素電極を駆動する画素駆動素子と、を具備する画素領域がマトリクス状に配置されている表示装置であって、基板31を加工して形成された、画素駆動素子、及び、少なくとも画素駆動素子間または画素駆動素子と画素駆動素子を制御する周辺回路との間を電気的に接続する配線、の少なくとも一部分を収納可能な凹部321と、基板31上の少なくとも凹部321上に形成され、画素駆動素子が形成されている領域の基板底面からの高さと、画素駆動素子が形成されていない領域の当該高さ、とを略同一とする平坦化絶縁膜309と、を具備する。
【選択図】図7
【解決手段】基板31上に、画素電極と当該画素電極を駆動する画素駆動素子と、を具備する画素領域がマトリクス状に配置されている表示装置であって、基板31を加工して形成された、画素駆動素子、及び、少なくとも画素駆動素子間または画素駆動素子と画素駆動素子を制御する周辺回路との間を電気的に接続する配線、の少なくとも一部分を収納可能な凹部321と、基板31上の少なくとも凹部321上に形成され、画素駆動素子が形成されている領域の基板底面からの高さと、画素駆動素子が形成されていない領域の当該高さ、とを略同一とする平坦化絶縁膜309と、を具備する。
【選択図】図7
Description
本発明は、表示装置、特にトップエミッション方式のエレクトロルミネッセンス表示装置およびその製造方法に関する。
エレクトロルミネッセンス(以下、「EL」と称する。)表示装置の製造における発光層、正孔注入層等からなる機能層を形成する手法として、当該機能層を構成する材料を溶媒に溶解または分散した液体材料(以下、液材と称する。)をインクジェット装置で隔壁で囲まれた領域内に滴下し、その後、乾燥工程で溶媒を除去する方法(以下、インクジェット法と称する。)が提案されている(特許文献1)。赤色光を発光する機能層、緑色光を発光する機能層、および青色光を発光する機能層をそれぞれ任意の領域に形成できるためカラーフィルタを省略でき、また、蒸着工程やフォトリソグラフィー工程等を必要としないため、液材の無駄も生じない。そのため、大面積の表示装置を低コストで製造可能である。
また、画像が形成される表示領域に占める、実際に光が出射する面積の比率である開口率を向上させる手法として、セル駆動部の上層にも発光素子を形成できるトップエミッション構造の表示装置が提案されている(特許文献2)。
しかし、インクジェット法は液体材料を用いるため、機能層を形成すべき領域が平坦でない場合、形成される機能層の膜厚が不均一となり得る。その場合、膜厚が薄い部分では電流密度が増大するため、表示性能や寿命に悪影響を与えかねない。一方で、EL表示装置、特にアクティブマトリクス型のEL表示装置は、各々の画素セルごとに薄膜トランジスタ(以下、「TFT」と称する。)等からなるセル駆動部を備えるため、表示領域を平坦にすることは困難であった。したがって、トップエミッション構造による開口率の向上と、インクジェット法による低コスト化と、を両立させることが難しいという課題があった。
上記課題を解決するために、本発明にかかる表示装置は、基板上に、画素電極と当該画素電極を駆動する画素駆動素子と、を具備する画素領域がマトリクス状に配置されている表示装置であって、上記基板を加工して形成された、上記画素駆動素子、及び、少なくとも上記画素駆動素子間または上記画素駆動素子と上記画素駆動素子を制御する周辺回路との間を電気的に接続する配線、の少なくとも一部分を収納可能な凹部と、上記基板上の少なくとも上記凹部上に形成され、上記画素駆動素子が形成されている領域の基板底面からの高さと、上記画素駆動素子が形成されていない領域の当該高さ、とを略同一とする平坦化絶縁膜と、を具備する。
かかる表示装置であれば、上記画素駆動素子が形成されている領域上と上記画素駆動素子が形成されていない領域上との双方の領域上にまたがる平坦な領域を得られるため、広い領域において、段差の影響を受けない表示が可能となる。
また、上記課題を解決するために、本発明にかかる表示装置は、基板上に、画素電極と当該画素電極を駆動する画素駆動素子とを具備する画素領域がマトリクス状に配置されている表示装置であって、上記画素駆動素子の少なくとも一部分が、上記基板を加工して形成された凹部に収納されており、少なくとも上記凹部上に形成されている平坦化絶縁膜により、上記凹部上の第1の領域の上記基板の底面からの高さと、上記画素駆動素子を形成していない第2の領域の上記基板の底面からの高さと、が略同一となる平坦な領域が形成されており、上記平坦な領域に、上記平坦化絶縁膜の一部を選択的に除去して形成されたコンタクトホールを介して上記画素駆動素子の所定の部分と電気的に接続する画素電極が形成されている。
かかる表示装置であれば、上記画素駆動素子を形成している第1の領域上と上記画素駆動素子を形成していない第2の領域上との双方の領域にまたがる平坦な画素電極を有するので、開口率の向上と表示性能の向上とを高いレベルで両立できる。
また、上記課題を解決するために、本発明にかかる表示装置は、基板上に、画素電極と当該画素電極を駆動する画素駆動素子とを具備する画素領域がマトリクス状に配置されている表示装置であって、少なくとも上記画素駆動素子間、または上記画素駆動素子と上記画素駆動素子を制御する周辺回路との間、を電気的に接続する配線の少なくとも一部分が、上記基板を加工して形成された凹部に収納され、上記基板上の少なくとも上記凹部上に形成されている平坦化絶縁膜により、上記凹部上の領域の基板底面からの高さと、上記配線を形成していない領域の基板底面からの高さと、が略同一となる平坦な領域が形成されており、上記平坦な領域に、上記平坦化絶縁膜の一部を選択的に除去して形成されたコンタクトホールを介して上記画素駆動素子の所定の部分と電気的に接続する画素電極が形成されている。
かかる表示装置であれば、上記配線が形成されている領域上と上記配線が形成されていない領域上との双方の領域にまたがる平坦な画素電極を有するので、開口率の向上と表示性能の向上とを高いレベルで両立できる。
また、上記課題を解決するために、本発明にかかる表示装置は、基板上に、画素電極と当該画素電極を駆動する画素駆動素子とを具備する画素領域がマトリクス状に配置されている表示装置であって、上記画素駆動素子の少なくとも一部分、及び、少なくとも上記画素駆動素子間または上記画素駆動素子と上記画素駆動素子を制御する周辺回路との間、を電気的に接続する配線の少なくとも一部分が、上記基板を加工して形成された凹部に収納され、上記基板上の少なくとも上記凹部上に形成されている平坦化絶縁膜により、上記凹部上の領域の基板底面からの高さと、上記配線を形成していない領域の基板底面からの高さと、が略同一となる平坦な領域が形成されており、上記平坦な領域に、上記平坦化絶縁膜の一部を選択的に除去して形成されたコンタクトホールを介して上記画素駆動素子の所定の部分と電気的に接続する画素電極が形成されている。
かかる表示装置であれば、上記画素駆動素子および上記配線が形成されている領域上と、上記画素駆動素子および上記配線が形成されていない領域上と、の双方の領域上にまたがる平坦な画素電極を有するので、開口率の向上と表示性能の向上とをより一層高いレベルで両立できる。
また、上記課題を解決するために、本発明にかかる表示装置は、基板上に、画素電極と当該画素電極を駆動する画素駆動素子とを具備する画素領域がマトリクス状に配置されている表示装置であって、上記画素電極が、上記基板を加工して形成された凸部で囲まれた領域に形成されている。
かかる表示装置であれば、各々の画素電極間の分離を周囲に隔壁を別途形成することなく達成できるので、各々の画素電極上に異なる材質の薄膜が形成された表示装置を容易に得られる。したがって、表示性能の向上と製造コストの抑制を両立できる。
好ましくは、上記画素電極が、上記基板を加工して形成された凸部で囲まれた領域に形成されている。
かかる表示装置であれば、上記画素駆動素子および上記配線が形成されている領域上と、上記画素駆動素子および上記配線が形成されていない領域上との双方の領域上にまたがり、かつ、周囲に隔壁を別途形成することなく各々の画素電極間が上記凸部で分離されている平坦な画素電極を備えた表示装置を容易に得られる。したがって、開口率の向上と表示性能の向上とを、製造コストを抑制しつつ高いレベルで両立できる。
また、好ましくは、上記表示装置は、各々がEL層を少なくとも含む機能層を具備し、かつ、各々が独立して駆動される画素電極が、上記基板上にマトリクス状に配置されているアクティブマトリクス型のEL表示装置である。
ELは画素電極の平坦製の影響を大きく受ける。一方で、ELは各々の画素ごとに異なる色の光を発光させることが容易である。したがって、かかる表示装置であれば、基板に形成した凹部および/または凸部の効果を享受でき、開口率の向上と表示品質の向上とを両立できる。
また、好ましくは、上記機能層を構成する複数の層の少なくとも1層は、インクジェット法により形成されている。
インクジェット法によれば、各々の画素電極ごとに異なる機能層を形成することが容易になる。したがって、かかる表示装置であれば、上記画素電極の周囲を凸部で囲んだことの効果をより一層享受でき、開口率の向上と表示品質の向上とをより一層容易に両立できる。
また、好ましくは、上記基板が金属からなり、少なくとも上記凹部または凸部がプレス加工により形成されている。
金属製の基板は低価格である。また、プレス加工は、エッチング等による加工に比べて、立体的な形状すなわち深さ方向にも複雑な形状を容易に形成できる。したがって、画素駆動素子等の形状に合わせた凹部および/または凸部を同時に形成でき、開口率の向上と表示品質の向上とを、より一層低コストで両立できる。
また、好ましくは、上記金属はステンレスである。
ステンレスは、耐熱性および防錆性に優れている。したがって、かかる構成により、品質を劣化させることなく開口率の向上と表示品質の向上とを両立できる。
また、好ましくは、上記画素駆動素子および上記配線の少なくとも一方が、上記凹部または上記凸部と電気的に接続する部分を有する。
かかる構成によれば、上記画素駆動素子および上記配線を接地する必要がある場合に、専用の配線等を別途形成することなく行える。したがって、かかる構成により、製造コストの抑制と表示品質の向上とを両立できる。
また、上記課題を解決するために、本発明にかかる表示装置の製造方法は、基板上に、画素電極と当該画素電極を駆動する画素駆動素子とを具備する画素領域をマトリクス状に配置する表示装置の製造方法であって、上記基板を加工して各々の上記画素領域に、上記画素駆動素子の少なくとも一部分を収納可能な凹部を形成する、第1の工程と、上記画素駆動素子を、当該画素駆動素子の少なくとも一部分が上記凹部内に位置するように形成する第2の工程と、上記基板上の少なくとも上記凹部上に平坦化絶縁膜を形成して、上記画素駆動素子が形成されている領域の基板底面からの高さと、上記画素駆動素子が形成されていない領域の当該高さと、を略同一にする平坦な領域を形成する第3の工程と、上記平坦化絶縁膜の一部を選択的に除去して上記画素駆動素子の所定の部分を露出させるコンタクトホールを形成する第4の工程と、上記平坦な領域に、上記コンタクトホールを介して上記所定の部分と電気的に接続する画素電極を形成する第5の工程と、を含む。
かかる製造方法であれば、上記画素駆動素子が形成されている領域上と上記画素駆動素子が形成されていない領域上との双方の領域上にまたがる平坦な画素電極を形成できるので、開口率の向上と表示性能の向上とが高いレベルで両立する表示装置を得ることができる。
また、上記課題を解決するために、本発明にかかる表示装置は、基板上に、画素電極と当該画素電極を駆動する画素駆動素子とを具備する画素領域をマトリクス状に配置する表示装置の製造方法であって、上記基板を加工して各々の上記画素領域に、少なくとも上記画素駆動素子間または上記画素駆動素子と上記画素駆動素子を制御する周辺回路との間、を電気的に接続する配線の少なくとも一部分を収納可能な凹部を形成する、第1の工程と、上記配線を、当該配線の少なくとも一部分が上記凹部内に位置するように形成する第2の工程と、上記基板上の少なくとも上記凹部上に平坦化絶縁膜を形成して、上記配線を形成されている領域の基板底面からの高さと、上記配線が形成されていない領域の当該高さと、を略同一にする平坦な領域を形成する第3の工程と、上記平坦化絶縁膜の一部を選択的に除去して上記画素駆動素子の所定の部分を露出させるコンタクトホールを形成する第4の工程と、上記平坦な領域に、上記コンタクトホールを介して上記所定の部分と電気的に接続する画素電極を形成する第5の工程と、を含む。
かかる製造方法であれば、上記配線が形成されている領域上と上記配線が形成されていない領域上との双方の領域上にまたがる平坦な画素電極を形成できるので、開口率の向上と表示性能の向上とが高いレベルで両立する表示装置を得ることができる。
また、上記課題を解決するために、本発明にかかる表示装置は、基板上に、画素電極と当該画素電極を駆動する画素駆動素子とを具備する画素領域をマトリクス状に配置する表示装置の製造方法であって、上記基板を加工して各々の上記画素領域に、上記画素駆動素子の少なくとも一部分、及び、少なくとも上記画素駆動素子間または上記画素駆動素子と上記画素駆動素子を制御する周辺回路との間、を電気的に接続する配線の少なくとも一部分、を収納可能な凹部を形成する、第1の工程と、上記画素駆動素子の少なくとも一部分、および上記配線の少なくとも一部分が、上記凹部内に配置されるように上記画素駆動素子及び上記配線を形成する第2の工程と、上記基板上の少なくとも上記凹部上に平坦化絶縁膜を形成して、上記配線、および上記画素駆動素子が形成されている領域の基板底面からの高さと、上記配線、および上記画素駆動素子が形成されていない領域の当該高さと、を略同一にする平坦な領域を形成する第3の工程と、上記平坦化絶縁膜の一部を選択的に除去して上記画素駆動素子の所定の部分を露出させるコンタクトホールを形成する第4の工程と、上記平坦な領域に、上記コンタクトホールを介して上記所定の部分と電気的に接続する画素電極を形成する第5の工程と、を含む。
かかる製造方法であれば、上記画素駆動素子および上記配線が形成されている領域上と上記画素駆動素子および上記配線が形成されていない領域上との双方の領域上にまたがる平坦な画素電極を形成できるので、開口率の向上と表示性能の向上とがより一層高いレベルで両立する表示装置を得ることができる。
また、上記課題を解決するために、本発明にかかる表示装置は、基板上に、画素電極と当該画素電極を駆動する画素駆動素子とを具備する画素領域をマトリクス状に配置する表示装置の製造方法であって、上記基板を加工して、各々の上記画素領域の所定の部分を囲む、枠状の凸部を形成する第1の工程と、上記所定の部分に上記画素電極を形成する第2の工程と、を含む。
かかる製造方法であれば、各々の画素電極間の分離を周囲に隔壁を別途形成することなく達成できる。したがって、各々の画素電極上に異なる材質の薄膜を形成することにより表示性能が向上した表示装置を、製造コストを抑制しつつ得ることができる。
好ましくは、上記第1の工程は、上記凹部と共に、将来的に上記平坦な領域が形成される領域を囲む枠状の凸部も形成する。
かかる製造方法であれば、上記画素駆動素子および上記配線が形成されている領域上と、上記画素駆動素子および上記配線が形成されていない領域上との双方の領域上にまたがり、かつ、周囲に隔壁を別途形成することなく各々の画素電極間が上記凸部で分離されている平坦な画素電極を容易に得られる。したがって、開口率の向上と表示性能の向上とが高いレベルで両立した表示装置を、製造コストを抑制しつつ得ることができる。
また、好ましくは、上記表示装置は、上記画素電極上にEL層を少なくとも含む機能層を具備し、各々の上記画素電極が上記画素駆動素子により独立して駆動されるアクティブマトリクス型のEL表示装置である。
ELは画素電極の平坦性の影響を大きく受ける。一方で、ELは各々の画素ごとに異なる色の光を発光させることが容易である。したがって、かかる製造方法によれば、基板に形成した凹部および凸部の効果を享受でき、開口率の向上と表示品質の向上とが両立する表示装置を得ることができる。
また、好ましくは、上記機能層を構成する複数の層の少なくとも1層は、インクジェット法により形成する。
インクジェット法によれば、各々の画素電極ごとに異なる機能層を形成することが容易になる。したがって、かかる製造方法であれば、上記画素電極の周囲を凸部で囲んだことの効果をより一層利用でき、開口率の向上と表示品質の向上とが両立する表示装置をより一層容易に得ることができる。
また、好ましくは、上記基板が金属からなり、少なくとも上記凹部または凸部をプレス加工により形成する。
金属製の基板は低価格である。また、プレス加工は、エッチング等による加工に比べて、立体的な形状すなわち深さ方向にも複雑な形状を容易に形成できる。したがって、かかる製造方法によれば、画素駆動素子の形状等に合わせた凹部と凸部を同時に形成できるため、開口率の向上と表示品質の向上とが両立する表示装置をより一層低コストで得ることができる。
また、好ましくは、上記金属はステンレスである。
ステンレスは、耐熱性および防錆性に優れている。したがってかかる製造方法により、開口率の向上と表示品質の向上とが両立する表示装置を低コストで得ることができる。
また、好ましくは、上記第2の工程は、上記画素駆動素子および上記配線の少なくとも一方が、上記凹部または上記凸部と電気的に接続する部分を有するように形成する。
かかる製造方法によれば、上記画素駆動素子および上記配線を、専用の配線等を別途形成することなく接地できる。したがって、表示品質が向上した表示装置を、製造コストを抑制しつつ得ることができる。
以下、本発明を具体化した実施形態について、図面に従って説明する。本発明の実施形態は断面に特徴がある。一方、平面図は従来のEL表示装置と略同一であり、回路構成も同一である。そこで、まず、図1、及び図2を用いて、後述する従来例および各実施形態において共通するアクティブマトリクス型のEL表示装置の構成について説明する。そしてさらに、図3、及び図4を用いて従来のアクティブマトリクス型のEL表示装置について説明する。
図1は、アクティブマトリクス型のEL表示装置の全体構成を示す回路構成図である。画像表示領域10には、複数の走査線102と、走査線102と直交する複数の信号線104と、信号線104と平行に延びる複数の電源供給線106が形成され、走査線102と信号線104との各々の交点近傍には、画素領域100が形成されている。
さらに、各々の画素領域100には、走査線102を介して走査信号がゲート電極に供給されるスイッチング用TFT108と、スイッチング用TFT108を介して信号線104から供給される画素信号を保持する保持容量110と、保持容量110によって保持された画素信号をゲート電極に供給する駆動用TFT112と、駆動用TFT112を介して電源供給線106から駆動電流が流れ込む発光素子114が形成されている。後述するように、発光素子114は画素電極である陽極と、画像表示領域10の全範囲にわたって共通電位となる陰極とで、EL層を含む機能層を狭持しており、上記駆動電流は陽極に供給される。
画像表示領域10の周辺には、周辺回路としての走査線駆動回路120、及びデータ線駆動回路130が形成されている。走査線102には、走査線駆動回路120から、図示しない外部回路より供給される各種信号に応じて走査信号が順次供給される。そして、信号線104にはデータ線駆動回路130から画像信号が供給され、電源供給線106には図示しない外部回路から画素駆動電流が供給される。なお、走査線駆動回路120の動作とデータ線駆動回路130の動作とは、同期信号線140を介して外部回路から供給される同期信号により相互に同期が図られている。
走査線102が駆動されスイッチング用TFT108がオン状態になると、その時点の信号線104の電位が保持容量110に保持され、保持容量110の状態に応じて駆動用TFT112のレベルが決まる。そして、駆動用TFT112を介して電源供給線106から陽極に駆動電流が流れ、さらに機能層を介して陰極に駆動電流が流れる。その結果、機能層は駆動電流の大きさに応じて発光する。
次に、図2を用いて、画素領域100の構成について説明する。図2は、画素領域100を構成する各要素を示す平面構成図である。
駆動用TFT112は、ゲート電極204と、方形にパターニングされた半導体層202と、からなる。半導体層202は、チャネル領域312と、その両側のソース領域311およびドレイン領域313と、からなる(図3参照)。そしてチャネル領域312は、ゲート絶縁膜302(図3参照)を挟んで、ゲート電極204と対向している。なお、ゲート電極204および走査線102は、Al(アルミニウム)、W(タングステン)、Ta(タンタル)、Mo(モリブデン)、Ti(チタン)、Cu(銅)、のうちの少なくとも1つを含む金属材料で形成されている。
スイッチング用TFT108は、上述の駆動用TFT112と略同一の構成であり、そのソース領域は第2のコンタクトホール22、第3のコンタクトホール23、および接続配線206を介して駆動用TFT112のゲート電極204と導通している。そして、ドレイン領域は第1のコンタクトホール21を介して信号線104と導通している。また、接続配線206は第4のコンタクトホール24を介して、スイッチング用TFT108のソース領域と下部電極210とを導通している。下部電極210はゲート電極204と同時に同一の薄膜層からパターニングされており、電源供給線106から突き出している上部電極とともに、保持容量110を形成している。
駆動用TFT112のドレイン領域313は、第6のコンタクトホール26を介してドレイン電極208と導通し、ドレイン電極208と画素電極200とは、第7のコンタクトホール27を介して導通している。そして、画素電極200は、後述する基板上全面に形成された陰極316(図3参照)との間に、後述する少なくとも発光層を含む機能層314(図3参照)を狭持し、上述したように画素電極200と陰極316との間に駆動電流を流すことで発光層を発光させる。
以下、スイッチング用TFT108、駆動用TFT112、および保持容量110、さらには接続配線206やドレイン電極208等を含めた一群の要素を画素駆動素子と称する。アクティブマトリクス型のEL表示装置は1つの画素駆動素子で1つの画素電極を駆動する。
図3は、平坦な基板30上に各構成要素を形成し、機能層をインクジェット法で形成したトップエミッション方式のアクティブマトリクス型のEL表示装置の、図2に示すAA´線における断面図を示したものである。トップエミッション方式のため、画素電極200と陰極316との間に狭持される機能層314で発生した光は、基板30とは反対の方向へ出射する。
第2の層間絶縁膜308の下層には、局所的に、上述する画素駆動素子および配線、すなわち半導体層(チャネル領域312、ソース領域311、ドレイン領域313等)、ゲート電極の層(ゲート電極204、走査線102等)、AL配線の層(信号線104、電源供給線106、ドレイン電極208等)の計3層がある。そして、それらの導電体からなる層の間には、ゲート絶縁膜302および第1の層間絶縁膜304が形成されている。
画素電極200は、第2の層間絶縁膜308上の、下層に素子や配線がない領域に、基板30の全面に形成されたITO膜をパターニングして形成されている。その上にEL発光層を含む機能層が形成されている。隔壁322で画素電極200の周囲を囲んでいる理由は、機能層314をインクジェット法で形成するためである。インクジェット法の場合、滴下した液滴が画素電極200の周囲へ流出することを防止するために、機能層314を形成すべき領域の周囲を隔壁で囲む必要がある。
画素電極200が、下層に素子や配線がない領域に限定されている理由は、下層に起伏がある領域上、にインクジェット法で機能層を形成することが好ましくないからである。画素電極200の上方、すなわち画素駆動素子および配線が形成されている方向とは反対の方向に光を出射するトップエミッション型の場合、下層の画素駆動素子に出射光が遮られないため、基板上の全面に画素電極を形成できる。しかしインクジェット法のように、液材を状態変化させる手法により機能層を形成する場合、下層の画素駆動素子等による起伏は機能層膜厚を不均一にさせる。機能層膜厚の不均一は、寿命の低下や、光量ばらつき等の、表示品質の劣化の原因となり得るため好ましくない。したがって、画素電極200の形成領域は、第2の層間絶縁膜308の下層に画素駆動素子や配線が形成されていない領域に限定されてしまう。
図4は従来の技術で形成したアクティブマトリクス型のEL表示装置の、光が出射する領域(以下、「開口部」と称する。)402を示すものである。画像表示領域10(図1参照)に占める開口部402の比率を判りやすく示すために、走査線102、信号線104、電源供給線106、画素電極200、および隔壁322を図示し、画素駆動素子は図示を省略してある。隔壁322で被われていない領域が開口部402である。画素電極200が(図示しない)画素駆動素子や上記の各種の配線を避けて形成されているため、隔壁322は、液材の流出を防止するという本来の役割に必要な領域以上に広い面積に形成され、画像表示領域10の半分以上を被っている。
上述したように、トップエミッション方式は、画素駆動素子や配線の上層にも画素電極を形成できることが利点である。しかし、インクジェット法で機能層を形成する場合、画素電極200の下層が平坦であることが好ましい。したがって、従来の手法により形成される表示装置においては、トップエミッション方式による開口率の向上と、インクジェット法による機能層の低コスト化は両立が困難となる。
本発明は、製造コストを抑制しつつ、トップエミッション方式とインクジェット法の利点を兼ね備えた表示装置、およびその製造方法を提供するものである。
(第1の実施形態)
図5〜図8を用いて、本発明の第1の実施形態に係るトップエミッション方式のEL表示装置、および当該装置をインクジェット法を用いて製造する方法について説明する。なお、各図では、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならせてある。また、本発明を説明する際に不要なものについては、記載を省いている。
図5〜図8を用いて、本発明の第1の実施形態に係るトップエミッション方式のEL表示装置、および当該装置をインクジェット法を用いて製造する方法について説明する。なお、各図では、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならせてある。また、本発明を説明する際に不要なものについては、記載を省いている。
図5〜7は、本実施形態にかかるEL表示装置の製造方法を示す、図2のA―A´線における断面図であり、図7(b)は、上記製造方法により得られるEL表示装置の断面図を兼ねている。図8は、本実施形態にかかるEL表示装置の開口部を示すものである。以下、図5(a)より、本実施形態にかかるEL表示装置の製造方法を順に述べる。
まず、図5(a)に示す、平滑な表面を持つステンレスからなる基板30を用意する。EL表示装置の基板としては一般的にガラス基板が用いられるが、トップエミッション方式の場合は光を上方(機能層から見て、画素駆動素子が形成される基板とは反対の方向)に出射するため、透光性は必要としない。そのため、耐熱性等の条件を満たせば金属製の基板を用いることも可能である。
次に、図5(b)に示すように、基板30を加工して、将来的に画素駆動素子および配線が形成される領域に、当該画素駆動素子等を収納可能な凹部321が形成された凹部形成基板(以下、「基板」と称する。)31を得る。凹部321は、基板に対して水平方向の寸法が、収納すべき画素駆動素子等の大きさよりも若干大きくなるように形成することが好ましい。理由は、後述する基板絶縁膜301により水平方向に若干縮小されるからである。ただし、上記の画素駆動素子等のうちの一部分が収納されても本発明の効果をある程度は得ることができる。凹部321を形成する手法はプレス整形が好ましい。深さ方向(基板に対して垂直方向)の寸法が変異に富む形状の凹部をほぼ1回の工程で形成できるため、フォトリソグラフィー法等に比べて低コスト化が可能である。
つぎに図5(c)に示すように、基板31上の全面に、基板絶縁膜301を形成し、将来的に形成される画素駆動素子等を、基板31から絶縁可能にする。基板絶縁膜301の材質は、シリコン酸化膜あるいはシリコン窒化膜等が好ましく、CVD法等により形成する。
次に、図5(d)に示すように、基板絶縁膜301上の全面に多結晶シリコン膜を形成した後にパターニングして、凹部321内の所定の領域に多結晶シリコン層303を形成する。そして基板31上に、ゲート絶縁膜302を形成する。なお、以下の文章において、基板上とは「基板上に既に形成されている各要素の上層」を言うものとする。
次に、図6(a)に示すように、基板31上に形成したAl膜をパターニングして、多結晶シリコン層303上にゲート電極204を形成し、同時に走査線102を形成する。そして、ゲート電極204をマスクとして多結晶シリコン層303にP(燐)等の不純物をI/I(イオンインプランテーション)により注入して、ソース領域311およびドレイン領域313を形成する。そしてゲート電極204の直下のチャネル領域312を含めて半導体層202を形成する。
トランジスタ形成後に、基板31上に第1の層間絶縁膜304を形成する。第1の層間絶縁膜304はシリコン酸化膜が好ましく、CVD法等により形成する。第1の層間絶縁膜304をフォトリソグラフィー法によりパターニングして所定の位置に第1のコンタクトホール21〜第6のコンタクトホール26を形成する(第2、第3のコンタクトホール22、23は図示しない)。この段階で、トランジスタの周辺は段差が残るが、走査線102上は、基板31に予め形成されている凹部321の効果により平坦となる。
次に、図6(b)に示すように、基板31上に形成したAl層をパターニングして、電源供給線106、接続配線206、ドレイン電極208、および図示しない信号線104を形成する。基板31に予め形成されている凹部321の効果により、上記各要素を構成するAl層の基板31底面からの高さは略同一となる。そして、基板31上に平坦化絶縁膜309を形成する。上述する凹部321の効果により、平坦化絶縁膜309上面の基板31底面からの高さは全域にわたって略同一となる。すなわち、平坦化絶縁膜309上は平坦な領域となる。そして、平坦化絶縁膜309の一部の領域をフォトリソグラフィー法により選択的に除去し、ドレイン電極208上に第7のコンタクトホール27を形成する。
次に、図6(c)に示すように、基板31上に、ITO(酸化インジウム・すず合金)膜を形成後、パターニングして画素電極200を形成する。画素電極200は、後述するように(図4参照)走査線102等の配線が形成されている領域を除く画素領域100の全域に形成される。上述したように平坦化絶縁膜309上は平坦であるため、上述する領域に形成された画素電極200の上面も平坦になる。画素電極200を形成後、基板31上にポリイミド等の有機材料からなる層を形成し、当該層をパターニングして隔壁322を形成する。隔壁322を形成する領域についても、後述する図4に示す。また、隔壁322の高さ(膜厚)は後述する機能層を形成する工程で、液材の画素電極200の外部ヘの流出を抑制可能な値とする。
次に、図7(a)に示すように、画素電極200上に、インクジェット法により、液材層315を形成する。具体的には、機能層形成材料の溶質と、溶媒と、からなる液滴333を、インクジェット装置のノズル(以下、「ノズル」と称する。)330から画素電極200上に所要量吐出して形成する。
画素電極200上に形成される機能層314(図7(b)参照)は発光層以外に、必要に応じて正孔輸送層、および電子電子注入層を含む。機能層314を複数の層で形成する場合は、上述の液材層315の形成と乾燥による溶媒の除去を、上述する層の数の回数だけ繰り返す必要がある。また、カラーフィルタを用いずにカラー表示を行なうためには、機能層314(に含まれる発光層)に有色光を発光させる必要がある。具体的には、マトリクス状に配置されている各々の画素領域に、赤色光を発光する機能層、緑色光を発光する機能層、および青色光を発光する機能層、を規則的に配置する必要がある。したがって、液材層315を形成する工程では、上述の3色に対応する、各々異なる材料を溶質とする液滴を吐出する。
赤色光を発光する材料としては、例えば、ポリビニレンスチレン誘導体のベンゼン環にアルキルまたはアルコキシ置換基を有する高分子化合物や、ポリビニレンスチレン誘導体のビニレン基にシアノ基を有する高分子化合物などを挙げることができる。緑色光を発光する材料としては、例えば、アルキルまたはアルコキシまたはアリール誘導体置換基をベンゼン環に導入したポリビニレンスチレン誘導体などを挙げることができる。青色光を発光する材料としては、例えば、ジアルキルフルオレンとアントラセンの共重合体のようなポリフルオレン誘導体などを挙げることができる。また、溶媒としては、各色に共通に、トルエン、キシレン、シクロへキシルベンゼン、ジハイドロベンゾフラン、トリメチルベンゼン、テトラメチルベンゼン等を挙げることができる。
最後に、図7(b)に示すように、液材層315から溶媒を除去して機能層314とし、さらに、基板31上の全面に陰極316を形成する。そしてさらに、図示しない接着層、封止透明基板等を形成し、表示装置を完成させる。
上述したように、画素電極200は全域にわたり平坦なため、当該画素電極の上層に形成される機能層314は全域にわたりほぼ均一な膜厚を有する。したがって、駆動用TFT112等からなる画素駆動素子が形成されている領域と、形成されていない領域とを併せた領域に、膜厚のばらつきによる表示性能および寿命等の劣化のない機能層314をインクジェット法で形成できる。その結果、トップエミッション方式による開口率の向上と、インクジェット法による低コスト化を両立できる。
なお、本実施形態では、画素駆動素子を全て基板31に形成した凹部321内に収納した。しかし、画素駆動素子の一部、例えば駆動用TFT112のみを収納することでも画素電極200の下層を平坦化する効果はある程度は得られる。
陰極316は、MgAg、Ba等の仕事関数の小さな金属または合金の薄膜からなる。膜厚を略10nmと薄くすることで導電性を維持しつつ、50%の透光性を付与し、トップエミッション方式に対応している。好ましくは、透光性を有するITO薄膜を積層して、透光性を維持しつつ導電性を高めても良い。
図8は、図7(b)に示す、すなわち第1の実施形態にかかるEL表示装置の開口部402を示す図である。図4と同様に、走査線102、信号線104、電源供給線106、画素電極200、および隔壁322を図示し、画素駆動素子は図示を省略してある。画素電極200が(図示しない)画素駆動素子上にも形成され、隔壁322の占める面積が削減されているため、従来の手法により形成された表示装置(図4参照)に比べて開口部402が画素領域100中に占める割合が大幅に向上しており、トップエミッション方式による開口率の向上と、インクジェット法による機能層の低コスト化とが両立されている。
なお、本実施形態では画素駆動素子、および配線の双方を基板31に形成した凹部321に収納したが、画素駆動素子のみを凹部321に収納ても本発明の効果は得られる。図8に示すように、配線上に隔壁322を形成する場合は、配線による段差は開口率を大きく低下させることはない。配線のみを基板31に形成した凹部321に収納した場合は、画素駆動素子を収納した場合に比べて効果は少ないが、隔壁322の幅を必要最小限にできるため、開口率をある程度は向上させることができる。また、画素電極200を配線状に形成できるため、画素電極200の平面形状の自由度が増すという効果もある。
本実施形態では、信号線104、電源供給線106等の上層に平坦化絶縁膜309を直接形成したが、各々の配線や電極間の細かい段差をSOG(スピン・オン・グラス)等の手法で埋め込んでから平坦化絶縁膜309を形成することもできる。基板31に形成した凹部321では解消できない細かい段差が画素電極200の平坦性に及ぼす影響を抑制でき、より一層表示性能および寿命等の劣化のない機能層を得ることができる。
(第2の実施形態)
図9〜図10を用いて、本発明の第2の実施形態に係るトップエミッション方式のEL表示装置、および当該装置をインクジェット法を用いて製造する方法について説明する。図9〜10は、本実施形態にかかるEL表示装置の製造方法を示す、図2のB―B´線における断面図であり、図10(b)は、上記製造方法により得られるEL表示装置の断面図を兼ねている。
図9〜図10を用いて、本発明の第2の実施形態に係るトップエミッション方式のEL表示装置、および当該装置をインクジェット法を用いて製造する方法について説明する。図9〜10は、本実施形態にかかるEL表示装置の製造方法を示す、図2のB―B´線における断面図であり、図10(b)は、上記製造方法により得られるEL表示装置の断面図を兼ねている。
本実施形態は、基板に、画素駆動素子等を収納する凹部だけではなく、将来的に液材が画素電極上の外部ヘ流出することを防止するための隔壁の機能を果たす凸部も形成することが特徴である。以下、図に従って述べる。なお、上記特徴に関係しない一部の工程、及び構成要素については、図示および説明を省略している。
まず、図9(a)に示すように、平滑な表面を持つステンレスからなる基板にプレス加工により凹部321と凸部323を形成して第1の凹凸部形成基板(以下、「基板」と称する。)32を得る。凹部321は、上記第1の実施形態と同様に、将来的に画素駆動素子および配線が形成される領域に形成する。凸部323は、各々の画素領域100の境界線の近傍に形成する。したがって、各々の画素領域100を囲む格子状の凸部323が表示領域10(図1参照)の全域に形成される。凸部323は、将来的に配線が形成される領域に一致させて形成してもよい。その場合は、凸部323上に配線が形成されることになる。また、本実施形態に示すように、配線に隣接するように、すなわち将来的に配線が形成される領域に対して平行に走る凸部を形成してもよい。
凹部321と凸部323を形成後、基板32上の全面に、基板絶縁膜301を形成し、将来的に形成される画素駆動素子等を、基板32から絶縁可能にする。基板絶縁膜301の材質等は上記第1の実施形態と同様である。そして、図2のB―B´線における断面図には図示されない多結晶シリコン層303を形成した後に、基板32上にゲート絶縁膜302を形成する。ゲート絶縁膜302の材質等も、上記第1の実施形態と同様である。基板絶縁膜301、およびゲート絶縁膜302は基板32上の全面に形成されるため、凸部323も上記の2層で被われる。
次に、図9(b)に示すように、走査線102、下部電極210、電源供給線106、および第1の層間絶縁膜304を形成する。走査線102と下部電極210は、図示しないゲート電極と同一の層であり、基板32上に形成したAl膜をパターニングして形成する。したがって、層間絶縁膜304等を形成する前にI/Iによりトランジスタを形成する工程があるが、それについては図示を省略している
電源供給線106は図示しない信号線104およびドレイン電極208等と同一の層であり、基板32上に形成したAl膜をパターニングして形成する。また、電源供給線106の、下部電極210の上方に形成されている部分は保持容量110(図2参照)の上部電極として機能している。
電源供給線106は図示しない信号線104およびドレイン電極208等と同一の層であり、基板32上に形成したAl膜をパターニングして形成する。また、電源供給線106の、下部電極210の上方に形成されている部分は保持容量110(図2参照)の上部電極として機能している。
第1の層間絶縁膜304の材質等は上記第1の実施形態と同様である。そして、第1の層間絶縁膜304は凸部323上にも形成されるため、凸部323により生じた段差は、ほぼそのまま維持される。
そして次に、図9(c)に示すように、基板32上の全面に平坦化絶縁膜309を形成し、各々の画素領域100上に平坦な領域を形成する。平坦化絶縁膜309の材質等も、上記第1の実施形態と同様である。そして、平坦化絶縁膜309は凸部323上にも形成されるため、第1の層間絶縁膜304の形成時と同様に、凸部323により生じた段差は、ほぼそのまま維持される。したがって、平坦化絶縁膜309形成後の基板32の上面は、第1の実施形態における隔壁322と同等の機能を果たす格子状の段差領域が形成されていることとなる。
そして、平坦化絶縁膜309の所定の部分を選択的に除去して第7のコンタクトホール27を形成した後に(図2参照)画素電極200を形成する。基板32上全面に形成したITO膜をパターニングして、上記の格子状の段差領域を除く平坦な領域に残す。その結果、各々の画素領域100毎に、周囲が段差領域で囲まれている、平坦な面上に形成された画素電極200が形成される。
そして次に、図10(a)に示すように、第1の実施形態と同様に、各々の画素電極200上に、インクジェット法により液材層315を形成する。具体的には、機能層形成材料の溶質と溶媒とからなる液滴333を、ノズル330から画素電極200上に所要量吐出して形成する。上述したように、各々の画素電極200は格子状の段差領域で囲まれているため、第1の実施形態における隔壁322が形成されてないにもかかわらず、液滴333が画素電極200上から外部ヘ流出することはない。
そして最後に、図10(b)に示すように、液材層315から溶媒を除去して機能層314とし、さらに、基板32上の全面に陰極316を形成する。陰極316の材質等は、第1の実施形態と同様である。また、図示しない接着層、封止透明基板等を形成することも第1の実施形態と同様である。
上述したように本実施形態にかかるEL表示体の製造方法によれば、基板にプレス加工を施して、(凹部321だけではなく)各々の画素領域100毎に将来的に隔壁としての機能を果たす凸部323も形成することにより、薄膜形成工程とフォトリソグラフィー工程とを各一回削減できる。したがって、トップエミッション方式により開口率が向上し、
表示性能および寿命等の劣化のない機能層を持つEL表示装置をより一層低コストで製造できる。
表示性能および寿命等の劣化のない機能層を持つEL表示装置をより一層低コストで製造できる。
なお、本実施形態では将来的に隔壁としての機能を果たす凸部323と凹部321の双方を形成したが、凸部323のみでも上述する製造コスト抑制の効果は生じる。
(第3の実施形態)
図11〜図14を用いて、本発明の第3の実施形態に係るトップエミッション方式のアクティブマトリクス型EL表示装置、および当該装置をインクジェット法を用いて製造する方法について説明する。図11〜13は、本実施形態にかかるEL表示装置の製造方法を示す、図2のB―B´線における断面図であり、図13は、上記製造方法により得られるEL表示装置の断面図を兼ねている。
図11〜図14を用いて、本発明の第3の実施形態に係るトップエミッション方式のアクティブマトリクス型EL表示装置、および当該装置をインクジェット法を用いて製造する方法について説明する。図11〜13は、本実施形態にかかるEL表示装置の製造方法を示す、図2のB―B´線における断面図であり、図13は、上記製造方法により得られるEL表示装置の断面図を兼ねている。
本実施形態は、基板に、画素駆動素子等を収納する凹部だけではなく、将来的に液材が画素電極上の外部ヘ流出することを防止するための隔壁の機能、及び将来的に陰極と基板とを電気的に接続する機能を果たす凸部も形成することが特徴である。以下、図に従って述べる。なお、上記特徴に関係しない一部の工程、及び構成要素については、図示および説明を省略している。
まず、図11(a)に示すように、平滑な表面を持つステンレスからなる基板にプレス加工により凹部321と、接地機能を有する凸部(以下、「接地凸部」と称する。)325を形成して、第2の凹凸部形成基板(以下、「基板」と称する。)33を得る。
凹部321は、上記第1の実施形態と同様に、将来的に画素駆動素子および配線が形成される領域に形成する。接地凸部325は、各々の画素領域100の境界線の近傍に形成する。したがって、各々の画素領域100を囲む格子状の接地凸部325が表示領域10(図1参照)の全域に形成される。また、接地凸部325は将来的に陰極316と接続するため(図13参照)配線と重なる領域には形成できない。したがって、将来的に配線が形成される領域に対して平行に走るように形成する。また、接地凸部325の凸部としての高さは、将来的に陰極316と接続するため、第2の実施形態における凸部323よりも高いことが好ましい。
凹部321と接地凸部325を形成後、基板33上の全面に、基板絶縁膜301を形成し、将来的に形成される画素駆動素子等を、基板33から絶縁可能にする。基板絶縁膜301の材質等は上記第1及び第2の実施形態と同様である。そして、図2のB―B´線における断面図には図示されない多結晶シリコン層303を形成した後に、基板33上にゲート絶縁膜302を形成する。ゲート絶縁膜302の材質等も、上記第1および第2の実施形態と同様である。基板絶縁膜301、およびゲート絶縁膜302は基板33上の全面に形成されるため、接地凸部325も上記の2層で被われる。
そして、ゲート絶縁膜302を形成後に、走査線102および下部電極210を形成する。走査線102と下部電極210は、図示しないゲート電極と同一の層であり、基板32上に形成したAl膜をパターニングして形成する。そして、上述のゲート電極をマスクとしてI/I等を行い、図2のB―B´線における断面図には図示されないトランジスタを形成する。
次に、図11(b)に示すように、第1の層間絶縁膜304及び電源供給線106を形成する。第1の層間絶縁膜304の材質等は上記第1の実施形態と同様であり、接地凸部325上にも形成される。上述したように、接地凸部325は上記第2の実施形態における凸部323よりも高いため、頂上部近傍では、第1の層間絶縁膜304は若干薄く形成される。したがって、接地凸部325により生じた段差は、縮小されつつ維持される。第1の実施形態と同様に、電源供給線106は、基板33上に形成したAl膜をパターニングして形成され、下部電極210の上方に形成されている部分は保持容量110(図2参照)の上部電極として機能している。
そして次に、図11(c)に示すように、基板33上の全面に平坦化絶縁膜309を形成し、接地凸部325が形成されている領域を除く平坦な領域を得る。平坦化絶縁膜309の材質及び形成法手段も、上記第1及び第2の実施形態と同様である。そして第1の層間絶縁膜304と同様に、平坦化絶縁膜309は接地凸部325の頂上部近傍では若干薄く形成され、接地凸部325により生じた段差は、縮小されつつ維持される。その結果、各々の画素領域100は周囲を接地凸部325を基に形成された、格子状の段差領域で囲まれる。
上記段差領域を形成後、平坦化絶縁膜309の所定の部分を選択的に除去して第7のコンタクトホール27を形成し(図2参照)、次に、上述する格子状の段差領域で囲まれた平坦化絶縁膜309上に画素電極200を形成する。画素電極200はITOからなり、基板33上全面に形成したITO膜をパターニングして形成する。
そして次に、図12(a)に示すように、接地凸部325の頂上部において、基板絶縁膜301、ゲート絶縁膜302、第1の層間絶縁膜304、及び平坦化絶縁膜309を除去してステンレスからなる基板33の表面を露出させる。除去する手段は、CMP(化学的機械的研磨)が好ましい。上述したように接地凸部325は第2の実施形態における凸部323よりも高く形成しているため、上述のCMP実施後も、格子状の段差領域は維持される。
そして次に、図12(b)に示すように、第1及び第2の実施形態と同様に、各々の画素電極200上に、インクジェット法により液材層315を形成する。具体的には、機能層形成材料の溶質と溶媒とからなる液滴333を、インクジェット装置のノズル330から画素電極200上に所要量吐出して形成する。上述したように、各々の画素電極200は格子状の段差領域で囲まれているため、第1の実施形態における隔壁322が形成されていないにもかかわらず、液滴333が画素電極200上から外部ヘ流出することはない。
そして最後に、図13に示すように、液材層315から溶媒を除去して機能層314とし、さらに、基板33上の全面に陰極316を形成する。陰極316の材質等は、第1及び第2の実施形態と同様である。
接地凸部325が形成された領域において基板33の表面を露出させた状態で陰極316を形成するため、陰極316と基板33は電気的に接続される、すなわち陰極316は基板33に接地されることになる。陰極316を形成後、図示しない接着層、封止透明基板等を形成し、表示装置を形成する。
図14は、接地凸部325の頂上部における陰極316の態様を示す拡大図である。接地凸部325の頂上部は、CMPにより上述する絶縁性を持つ各層、すなわち基板絶縁膜301、ゲート絶縁膜302、第1の層間絶縁膜304、及び平坦化絶縁膜309が除去され基板33(図13参照)が露出し、接地面92となっている。したがって陰極316は、平坦化絶縁膜309の上層に形成されるにもかかわらず、基板33と電気的に接続される
上述したようにトップエミッション方式の場合、陰極316は透明性を確保するために薄膜化されており、面積あたりの抵抗値はかなり高い。陰極の抵抗値が高いことは消費電力の増大や表示品質の低下の原因となるため、大面積の表示装置においては陰極配線を別途形成して低抵抗化を図ることが多い。しかし本実施形態における表示装置は各々の画素領域において陰極316を接地させることができるため、陰極配線を形成することなく低抵抗化が図れる。
上述したようにトップエミッション方式の場合、陰極316は透明性を確保するために薄膜化されており、面積あたりの抵抗値はかなり高い。陰極の抵抗値が高いことは消費電力の増大や表示品質の低下の原因となるため、大面積の表示装置においては陰極配線を別途形成して低抵抗化を図ることが多い。しかし本実施形態における表示装置は各々の画素領域において陰極316を接地させることができるため、陰極配線を形成することなく低抵抗化が図れる。
したがって、本実施形態にかかるEL表示体の製造方法によれば、第1の実施形態で示した画素領域100の(隔壁322が形成される領域を除く)全域に平坦な画素電極200を形成できる効果、及び第2の実施形態で示した各々の画素領域100毎に将来的に隔壁としての機能を果たす凸部を形成することにより薄膜形成工程とフォトリソグラフィー工程とを各一回削減できる効果に加えて、さらに上述する陰極316の低抵抗化の効果を得ることができ、表示性能等が向上したトップエミッション方式のEL表示装置をより一層低コストで製造できる。
なお、すべての画素領域100ごとに陰極316を接地させることは、必ずしも必要ではなく、所々接地させることでも低抵抗化の効果は得られるため、凸部323と接地凸部325を混在させても本実施形態の効果は得られる。また、CMPによる基板33の頂上部を露出させる工程の実施時期は、画素電極200の形成後には限定されず、平坦化絶縁膜309の形成後から陰極316形成までの間に実施すれば本実施形態の効果は得られる。
(第4の実施形態)
図15に、本発明の第4の実施形態に係るトップエミッション方式のアクティブマトリクス型EL表示装置を示す。第1の実施形態の図7(b)と同じく、図2のA−A´線における断面図であり、陰極316までを形成した状態である。本実施形態は画素電極200とドレイン電極208とを導通させる第7のコンタクトホール27に埋め込み導電態を埋設することが特徴であり、上記の第1〜第3の実施形態のそれぞれに適用して開口率を向上させることができる。
図15に、本発明の第4の実施形態に係るトップエミッション方式のアクティブマトリクス型EL表示装置を示す。第1の実施形態の図7(b)と同じく、図2のA−A´線における断面図であり、陰極316までを形成した状態である。本実施形態は画素電極200とドレイン電極208とを導通させる第7のコンタクトホール27に埋め込み導電態を埋設することが特徴であり、上記の第1〜第3の実施形態のそれぞれに適用して開口率を向上させることができる。
図15に示すように、平坦化絶縁膜309の所定の部分を選択的に除去して形成した第7のコンタクトホール27には埋め込み導電体95が埋設されている。埋め込み導電体95は、コンタクトホール27により露出したドレイン電極208の表面に、タングステン薄膜を選択的に成長させて形成される。好ましくは形成後の当該タングステン薄膜をエッチングして、コンタクトホール27内を除く領域から完全に除去するとともに、埋め込み導電体95の頂上部と平坦化絶縁膜309の表面との、(基板31の底面からの)高さが略同一となるようにする。
埋め込み導電体95を形成後、第1の実施形態と同様に画素電極200を形成する。埋め込み導電体95により、第7のコンタクトホール27の形成領域も含めて平坦な電極が得られる。以下、第1の実施形態と同様に機能層314、陰極316、及び図示しない接着層、封止透明基板等を形成し、表示装置となる。
本実施形態にかかる表示装置は、画素駆動素子形成領域に加えて、コンタクトホール形成領域も平坦な領域になるため、開口率をより一層向上させることができる。また、第2の実施形態で述べた凸部323も併せて形成することで、製造コストの削減効果も併せて得られる。
(変形例1)
第1、及び第4の実施形態は、画素駆動素子にスタガ型(トップゲート型)のTFTを記載したが、本発明は逆スタガ(ボトムゲート型)のTFTを用いても実施可能である。ゲート電極部分が収納されるように凹部を形成することで、画素駆動素子形成領域の平坦化が容易になる。
第1、及び第4の実施形態は、画素駆動素子にスタガ型(トップゲート型)のTFTを記載したが、本発明は逆スタガ(ボトムゲート型)のTFTを用いても実施可能である。ゲート電極部分が収納されるように凹部を形成することで、画素駆動素子形成領域の平坦化が容易になる。
(変形例2)
第1〜第4の実施形態はすべて、EL表示装置について述べたが、本発明は他の表示装置、例えば反射型の液晶表示装置でも実施できる。液晶層等の厚さを均一化でき表示性能を向上できる。
第1〜第4の実施形態はすべて、EL表示装置について述べたが、本発明は他の表示装置、例えば反射型の液晶表示装置でも実施できる。液晶層等の厚さを均一化でき表示性能を向上できる。
(変形例3)
第1〜第4の実施形態はすべて、平坦化絶縁膜309を1回で製膜したが、凹部321形成領域にのみ絶縁膜を形成した後、基板全面に平坦化絶縁膜309を形成してもよい。画素駆動素子を完全に収納できるので画素電極200の下層をより一層平坦にできる
(変形例4)
第2、及び第3の実施形態は凸部323または接地凸部325を、画素駆動素子が形成される領域の周囲に形成したが、画素駆動素子は上記凸部の外側の領域に配置しても良い。ボトムエミッション型のEL表示装置において、製造コスト削減効果が得られる
第1〜第4の実施形態はすべて、平坦化絶縁膜309を1回で製膜したが、凹部321形成領域にのみ絶縁膜を形成した後、基板全面に平坦化絶縁膜309を形成してもよい。画素駆動素子を完全に収納できるので画素電極200の下層をより一層平坦にできる
(変形例4)
第2、及び第3の実施形態は凸部323または接地凸部325を、画素駆動素子が形成される領域の周囲に形成したが、画素駆動素子は上記凸部の外側の領域に配置しても良い。ボトムエミッション型のEL表示装置において、製造コスト削減効果が得られる
10…画像表示領域、21…第1のコンタクトホール、22…第2のコンタクトホール、23…第3のコンタクトホール、24…第4のコンタクトホール、25…第5のコンタクトホール、26…第6のコンタクトホール、27…第7のコンタクトホール、30…基板、31…凹部形成基板、32…第1の凹凸部形成基板、33…第2の凹凸部形成基板、92…接地面、95…埋め込み導電体、100…画素領域、102…走査線、104…信号線、106…電源供給線、108…スイッチング用TFT、110…保持容量、112…駆動用TFT、114…発光素子、120…走査線駆動回路、130…データ線駆動回路、140…同期信号線、200…画素電極、202…半導体層、204…ゲート電極、206…接続配線、208…ドレイン電極、210…下部電極、301…基板絶縁膜、302…ゲート絶縁膜、303…多結晶シリコン層、304…第1の層間絶縁膜、308…第2の層間絶縁膜、309…平坦化絶縁膜、311…ソース領域、312…チャネル領域、313…ドレイン領域、314…機能層、315…液材層、316…陰極、322…隔壁、321…凹部、322…隔壁、323…凸部、325…接地機能を有する凸部、330…ノズル、333…液滴、402…開口部。
Claims (21)
- 基板上に、画素電極と、当該画素電極を駆動する画素駆動素子と、を具備する画素領域がマトリクス状に配置されている表示装置であって、
前記基板を加工して形成された、前記画素駆動素子、及び、少なくとも前記画素駆動素子間または前記画素駆動素子と前記画素駆動素子を制御する周辺回路との間を電気的に接続する配線の少なくとも一部分を収納可能な凹部と、
前記基板上の少なくとも前記凹部上に形成され、前記画素駆動素子が形成されている領域の基板底面からの高さと前記画素駆動素子が形成されていない領域の当該高さとを略同一とする平坦化絶縁膜と、を具備することを特徴とする表示装置。 - 基板上に、画素電極と、当該画素電極を駆動する画素駆動素子と、を具備する画素領域がマトリクス状に配置されている表示装置であって、
前記画素駆動素子の少なくとも一部分が、前記基板を加工して形成された凹部に収納されており、
少なくとも前記凹部上に形成されている平坦化絶縁膜により、前記凹部上の第1の領域の前記基板の底面からの高さと、前記画素駆動素子を形成していない第2の領域の前記基板の底面からの高さと、が略同一となる平坦な領域が形成されており、
前記平坦な領域に、前記平坦化絶縁膜の一部を選択的に除去して形成されたコンタクトホールを介して前記画素駆動素子の所定の部分と電気的に接続する画素電極が形成されていることを特徴とする表示装置。 - 基板上に、画素電極と、当該画素電極を駆動する画素駆動素子と、を具備する画素領域がマトリクス状に配置されている表示装置であって、
少なくとも前記画素駆動素子間、または前記画素駆動素子と前記画素駆動素子を制御する周辺回路との間、を電気的に接続する配線の少なくとも一部分が、前記基板を加工して形成された凹部に収納され、
前記基板上の少なくとも前記凹部上に形成されている平坦化絶縁膜により、前記凹部上の領域の基板底面からの高さと、前記配線を形成していない領域の基板底面からの高さと、が略同一となる平坦な領域が形成されており、
前記平坦な領域に、前記平坦化絶縁膜の一部を選択的に除去して形成されたコンタクトホールを介して前記画素駆動素子の所定の部分と電気的に接続する画素電極が形成されていることを特徴とする表示装置。 - 基板上に、画素電極と、当該画素電極を駆動する画素駆動素子と、を具備する画素領域がマトリクス状に配置されている表示装置であって、
前記画素駆動素子の少なくとも一部分、及び、少なくとも前記画素駆動素子間、または前記画素駆動素子と前記画素駆動素子を制御する周辺回路との間、を電気的に接続する配線の少なくとも一部分が、前記基板を加工して形成された凹部に収納され、
前記基板上の少なくとも前記凹部上に形成されている平坦化絶縁膜により、前記凹部上の領域の基板底面からの高さと、前記配線を形成していない領域の基板底面からの高さと、が略同一となる平坦な領域が形成されており、
前記平坦な領域に、前記平坦化絶縁膜の一部を選択的に除去して形成されたコンタクトホールを介して前記画素駆動素子の所定の部分と電気的に接続する画素電極が形成されていることを特徴とする表示装置。 - 基板上に、画素電極と、当該画素電極を駆動する画素駆動素子と、を具備する画素領域がマトリクス状に配置されている表示装置であって、
前記画素電極が、前記基板を加工して形成された凸部で囲まれた領域に形成されていることを特徴とする表示装置。 - 前記画素電極が、前記基板を加工して形成された凸部で囲まれた領域に形成されていることを特徴とする請求項1〜4のうちのいずれか1項に記載の表示装置。
- 前記表示装置は、各々がエレクトロルミネッセンス層を少なくとも含む機能層を具備し、かつ、各々が独立して駆動される画素電極が、前記基板上にマトリクス状に配置されているアクティブマトリクス型のエレクトロルミネッセンス表示装置であることを特徴とする請求項1〜6のうちのいずれか1項に記載の表示装置。
- 前記機能層を構成する複数の層の少なくとも1層は、インクジェット法により形成されていることを特徴とする請求項7に記載の表示装置。
- 前記基板が金属からなり、少なくとも前記凹部または凸部がプレス加工により形成されていることを特徴とする請求項1〜8に記載の表示装置。
- 前記金属がステンレスであることを特徴とする請求項9に記載の表示装置。
- 前記画素駆動素子および前記配線の少なくとも一方が、前記凹部または前記凸部と電気的に接続する部分を有することを特徴とする請求項9に記載の表示装置。
- 基板上に、画素電極と、当該画素電極を駆動する画素駆動素子と、を具備する画素領域をマトリクス状に配置する表示装置の製造方法であって、
前記基板を加工して各々の前記画素領域に、前記画素駆動素子の少なくとも一部分を収納可能な凹部を形成する、第1の工程と、
前記画素駆動素子を、当該画素駆動素子の少なくとも一部分が前記凹部内に位置するように形成する第2の工程と、
前記基板上の少なくとも前記凹部上に平坦化絶縁膜を形成して、前記画素駆動素子が形成されている領域の基板底面からの高さと、前記画素駆動素子が形成されていない領域の当該高さと、を略同一にする平坦な領域を形成する第3の工程と、
前記平坦化絶縁膜の一部を選択的に除去して前記画素駆動素子の所定の部分を露出させるコンタクトホールを形成する第4の工程と、
前記平坦な領域に、前記コンタクトホールを介して前記所定の部分と電気的に接続する画素電極を形成する第5の工程と、を含むことを特徴とする表示装置の製造方法。 - 基板上に、画素電極と、当該画素電極を駆動する画素駆動素子と、を具備する画素領域をマトリクス状に配置する表示装置の製造方法であって、
前記基板を加工して各々の前記画素領域に、少なくとも前記画素駆動素子間または前記画素駆動素子と前記画素駆動素子を制御する周辺回路との間、を電気的に接続する配線の少なくとも一部分を収納可能な凹部を形成する、第1の工程と、
前記配線を、当該配線の少なくとも一部分が前記凹部内に位置するように形成する第2の工程と、
前記基板上の少なくとも前記凹部上に平坦化絶縁膜を形成して、前記配線を形成されている領域の基板底面からの高さと、前記配線が形成されていない領域の当該高さと、を略同一にする平坦な領域を形成する第3の工程と、
前記平坦化絶縁膜の一部を選択的に除去して前記画素駆動素子の所定の部分を露出させるコンタクトホールを形成する第4の工程と、
前記平坦な領域に、前記コンタクトホールを介して前記所定の部分と電気的に接続する画素電極を形成する第5の工程と、を含むことを特徴とする表示装置の製造方法。 - 基板上に、画素電極と、当該画素電極を駆動する画素駆動素子と、を具備する画素領域をマトリクス状に配置する表示装置の製造方法であって、
前記基板を加工して各々の前記画素領域に、前記画素駆動素子の少なくとも一部分、及び、少なくとも前記画素駆動素子間または前記画素駆動素子と前記画素駆動素子を制御する周辺回路との間、を電気的に接続する配線の少なくとも一部分、を収納可能な凹部を形成する、第1の工程と、
前記画素駆動素子の少なくとも一部分、および前記配線の少なくとも一部分が、前記凹部内に配置されるように前記画素駆動素子及び前記配線を形成する第2の工程と、
前記基板上の少なくとも前記凹部上に平坦化絶縁膜を形成して、前記配線、および前記画素駆動素子が形成されている領域の基板底面からの高さと、前記配線、および前記画素駆動素子が形成されていない領域の当該高さと、を略同一にする平坦な領域を形成する第3の工程と、
前記平坦化絶縁膜の一部を選択的に除去して前記画素駆動素子の所定の部分を露出させるコンタクトホールを形成する第4の工程と、
前記平坦な領域に、前記コンタクトホールを介して前記所定の部分と電気的に接続する画素電極を形成する第5の工程と、を含むことを特徴とする表示装置の製造方法。 - 基板上に、画素電極と、当該画素電極を駆動する画素駆動素子と、を具備する画素領域をマトリクス状に配置する表示装置の製造方法であって、
前記基板を加工して、各々の前記画素領域の所定の部分を囲む、枠状の凸部を形成する第1の工程と、
前記所定の部分に前記画素電極を形成する第2の工程と、を含むことを特徴とする表示装置の製造方法。 - 前記第1の工程は、前記凹部と共に、将来的に前記平坦な領域が形成される領域を囲む枠状の凸部も形成することを特徴とする請求項12〜14のうちのいずれか1項に記載の表示装置の製造方法。
- 前記表示装置は、前記画素電極上にエレクトロルミネッセンス層を少なくとも含む機能層を具備し、各々の前記画素電極が前記画素駆動素子により独立して駆動されるアクティブマトリクス型のエレクトロルミネッセンス表示装置であることを特徴とする請求項12〜16のうちのいずれか1項に記載の表示装置の製造方法。
- 前記機能層を構成する複数の層の少なくとも1層は、インクジェット法により形成することを特徴とする請求項17に記載の表示装置の製造方法。
- 前記基板が金属からなり、少なくとも前記凹部または凸部をプレス加工により形成することを特徴とする請求項12〜18に記載の表示装置の製造方法。
- 前記金属がステンレスであることを特徴とする請求項19に記載の表示装置の製造方法。
- 前記第2の工程は、前記画素駆動素子および前記配線の少なくとも一方が、前記凹部または前記凸部と電気的に接続するよう部分を有するように形成することを特徴とする請求項19に記載の表示装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006101655A JP2007279107A (ja) | 2006-04-03 | 2006-04-03 | 表示装置および表示装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006101655A JP2007279107A (ja) | 2006-04-03 | 2006-04-03 | 表示装置および表示装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007279107A true JP2007279107A (ja) | 2007-10-25 |
Family
ID=38680662
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006101655A Withdrawn JP2007279107A (ja) | 2006-04-03 | 2006-04-03 | 表示装置および表示装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007279107A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010032838A (ja) * | 2008-07-30 | 2010-02-12 | Sumitomo Chemical Co Ltd | 表示装置および表示装置の製造方法 |
JP2012146642A (ja) * | 2010-12-24 | 2012-08-02 | Semiconductor Energy Lab Co Ltd | 照明装置 |
JP2012146643A (ja) * | 2010-12-24 | 2012-08-02 | Semiconductor Energy Lab Co Ltd | 照明装置 |
-
2006
- 2006-04-03 JP JP2006101655A patent/JP2007279107A/ja not_active Withdrawn
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010032838A (ja) * | 2008-07-30 | 2010-02-12 | Sumitomo Chemical Co Ltd | 表示装置および表示装置の製造方法 |
JP2012146642A (ja) * | 2010-12-24 | 2012-08-02 | Semiconductor Energy Lab Co Ltd | 照明装置 |
JP2012146643A (ja) * | 2010-12-24 | 2012-08-02 | Semiconductor Energy Lab Co Ltd | 照明装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11716877B2 (en) | Organic light-emitting display device and method of manufacturing the same | |
JP4712072B2 (ja) | カラーフィルタ形成方法または発光素子層形成方法またはこれらを利用したカラー表示装置の製造方法またはカラー表示装置 | |
CN108701691B (zh) | 用于微驱动器和微led的底板结构和方法 | |
US10686025B2 (en) | Organic light emitting display device having connection lines passing through a bending region | |
KR100690526B1 (ko) | 전기 광학 장치 및 전자 기기 | |
US7642109B2 (en) | Electrical connection in OLED devices | |
JP5061562B2 (ja) | 発光装置及び電子機器 | |
JP4109265B2 (ja) | 有機電界発光素子及びその製造方法 | |
JP2005078073A (ja) | 有機電界発光表示装置 | |
JP2006146205A (ja) | 平板表示装置及びその製造方法 | |
TWI573308B (zh) | 顯示器之陣列基板及其製造方法 | |
JP2008235033A (ja) | 表示装置及び表示装置の製造方法 | |
KR20090068505A (ko) | 유기발광다이오드 표시장치 및 이의 제조 방법 | |
JP2008091071A (ja) | 電気光学装置、およびその製造方法 | |
CN111902947A (zh) | 有机el显示装置以及有机el显示装置的制造方法 | |
JP2007279107A (ja) | 表示装置および表示装置の製造方法 | |
KR100852252B1 (ko) | 표시장치 및 그 제조 방법 | |
JP5201381B2 (ja) | 表示装置の製造方法 | |
JP2010118253A (ja) | 有機el装置の製造方法 | |
JP3804646B2 (ja) | 表示装置 | |
JP3729195B2 (ja) | 有機エレクトロルミネッセンス装置及びその製造方法 | |
JP3803355B2 (ja) | 有機エレクトロルミネッセンス装置の製造方法 | |
JP2004177972A (ja) | アクティブマトリクス基板、及び表示装置 | |
JP3803342B2 (ja) | 有機半導体膜の形成方法、及びアクティブマトリクス基板の製造方法 | |
JP5471564B2 (ja) | 薄膜トランジスタ及び薄膜トランジスタの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090227 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20110125 |