JP2005032513A - 電気光学装置及び電子機器 - Google Patents
電気光学装置及び電子機器 Download PDFInfo
- Publication number
- JP2005032513A JP2005032513A JP2003195072A JP2003195072A JP2005032513A JP 2005032513 A JP2005032513 A JP 2005032513A JP 2003195072 A JP2003195072 A JP 2003195072A JP 2003195072 A JP2003195072 A JP 2003195072A JP 2005032513 A JP2005032513 A JP 2005032513A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- electro
- optical device
- layer
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Electroluminescent Light Sources (AREA)
Abstract
【課題】カバレッジを十分良好に保つことでその表示品位を向上させることができる電気光学装置及び電子機器を提供する。
【解決手段】ゲート電極２１Ｇ、ゲート電極用メタルフレーム２１ＧＦ、電源線メタルフレームＶＦと、その排他的領域に形成される第１の絶縁膜Ｚ１とのそれぞれの上端面が一致するように平坦化することで、第１フレーム形成層３２の平坦化した。また、第１フレーム形成層３２上に形成されるメタルフレーム間絶縁膜３３の上端面を平坦化した。さらに、メタルフレーム間絶縁膜３３上に形成される各電極２１Ｄ，２１Ｓ，２１Ｃ、及び信号線メタルフレーム２１ＣＦと、その排他的領域に形成される第２の絶縁膜Ｚ２とのそれぞれの上端面が一致するように平坦化することで、第２フレーム形成層３４の平坦化した。また、前記第２フレーム形成層３４上に平坦化絶縁膜３５を形成した。
【選択図】 図５
【解決手段】ゲート電極２１Ｇ、ゲート電極用メタルフレーム２１ＧＦ、電源線メタルフレームＶＦと、その排他的領域に形成される第１の絶縁膜Ｚ１とのそれぞれの上端面が一致するように平坦化することで、第１フレーム形成層３２の平坦化した。また、第１フレーム形成層３２上に形成されるメタルフレーム間絶縁膜３３の上端面を平坦化した。さらに、メタルフレーム間絶縁膜３３上に形成される各電極２１Ｄ，２１Ｓ，２１Ｃ、及び信号線メタルフレーム２１ＣＦと、その排他的領域に形成される第２の絶縁膜Ｚ２とのそれぞれの上端面が一致するように平坦化することで、第２フレーム形成層３４の平坦化した。また、前記第２フレーム形成層３４上に平坦化絶縁膜３５を形成した。
【選択図】 図５
Description
【０００１】
【発明の属する技術分野】
本発明は、電気光学装置及び電子機器に関するものである。
【０００２】
【従来の技術】
従来、液晶素子、有機ＥＬ素子、電気泳動素子、電子放出素子といった電気光学素子を備えた表示ディスプレイの駆動方式の一つにアクティブマトリクス駆動方式がある。アクティブマトリクス駆動方式の表示ディスプレイには、基板の反対側に所望の画像が表示されるトップエミッションタイプの表示ディスプレイがある。
【０００３】
図１２は、従来のトップエミッションタイプの表示ディスプレイの一部断面図である。図１２に示すように、基板８０と電気光学素子を構成する発光層８１との間には、該発光層８１に供給する電力を制御するための駆動トランジスタのゲート電極８２Ｇ、ドレイン電極８２Ｄ及びソース電極８２Ｓ、及び、各種配線８３ａ，８３ｂ等が形成されている。そして、発光層８１にて発せられた光は同発光層８１を介して陽極電極８４Ａと対向する位置に形成された陰極電極８４Ｃ側から出射される。従って、前記陽極電極８４Ａの下方に駆動トランジスタを構成する前記各電極８２Ｇ，８２Ｄ，８２Ｓ、及び、各種配線８３ａ，８３ｂを配置することができるので、その開口率を高くすることができる。
【０００４】
しかしながら、この種のトップエミッションタイプの表示ディスプレイでは、前記各電極８２Ｇ，８２Ｄ，８２Ｓ、及び、各種配線８３ａ，８３ｂを前記陽極電極８４Ａの下方に配置することで、各電極８２Ｇ，８２Ｄ，８２Ｓ、及び、各種配線８３ａ，８３ｂより上方に配置される陽極電極８４Ａや発光層８１といった画素部材のカバレッジを良好に保てなくなってしまう。例えば、ゲート電極８２Ｇ、ドレイン電極８２Ｄ及びソース電極８２Ｓ、及び、各種配線８３ａ，８３ｂを配置することで、陽極電極８４Ａに１μｍ程度の段差が生じる場合がある。この結果、図１２中のＱで示すように、陰極電極８４Ｃの一部が陽極電極８４Ａに接触してしまう場合がある。この結果、陽極電極８４Ａと陰極電極８４Ｃとがショートしてしまうので、その対応する画素が暗点になってしまう。また、各画素で発光層８１の膜厚にバラツキが発生してしまうので、画素毎で輝度にバラツキが生じてしまう。
【０００５】
従って、各画素部材のカバレッジを良好にするために、陽極電極８４Ａの下部に配置される層間絶縁膜８５をリフロー処理することで平坦化して前記段差を抑制するようにしたものが知られている（例えば、特許文献１）。
【０００６】
【特許文献１】
特開２００１−５６６５０号公報
【０００７】
【発明が解決しようとする課題】
しかしながら、リフロー処理して得られる陽極電極８４Ａには、例えば０．２μｍ程度の段差が残ってしまう場合がある。従って、例えば、その発光層が低分子材料であって且つ有機材料で構成される有機ＥＬディスプレイにおいては、前記リフロー処理を用いることでその各画素部材のカバレッジを十分に改善することができる。しかしながら、発光層が高分子材料であって且つ有機材料で構成される有機ＥＬディスプレイにおいては、その画素電極の段差が０．０２μｍ程度以下であることが要求される。従って、発光層が高分子材料であって且つ有機材料で構成される有機ＥＬディスプレイにおいては、リフロー処理を用いても要求される各画素部材のカバレッジを改善することが困難である。
【０００８】
本発明は上記問題点を解消するためになされたものであって、その目的は、カバレッジを十分良好に保つことでその表示品位を向上させることができる電気光学装置及び電子機器を提供することにある。
【０００９】
【課題を解決するための手段】
本発明の電気光学装置は、基板と、前記基板上に形成され、データ信号の信号レベルに応じて発光する発光層と、前記基板と前記発光層との間に形成され、前記発光層に前記データ信号の信号レベルに応じた電力の供給を制御する駆動素子を構成する配線が形成された配線層とを備えた電気光学装置において、前記配線層には、前記配線の排他的領域に同配線の膜厚と等しい膜厚を有する絶縁膜を備えた。
【００１０】
これによれば、前記配線層を構成する配線と、その配線が形成される位置の排他的領域に同配線の膜厚と一致する膜厚を有する絶縁膜を形成したので、配線層を平坦化することができる。従って、前記配線層より上層に形成される層のカバレッジを良好にすることができる。この結果、例えば、前記配線層より上層に電気光学素子を構成する電極を形成したとき、その電極を平坦に形成することができるので、その分，発光層のバラツキを抑制することができる。従って、表示品位が優れた電気光学装置を提供することができる。
【００１１】
この電気光学装置において、前記配線層は複数であって、その複数の配線層間には層間絶縁膜が形成されていてもよい。
これによれば、層間絶縁膜を介して複数の配線層が形成された、所謂、多層配線構造の電気光学装置において、その配線層より上方に形成される層のカバレッジを良好にすることができる。
【００１２】
本発明の電気光学装置は、基板と、前記基板上に形成され、データ信号の信号レベルに応じて発光する発光層と、前記基板と前記発光層との間に形成され、前記発光層に前記データ信号の信号レベルに応じた電力の供給を制御する駆動素子を構成する配線が形成された複数の配線層と、前記複数の配線層の各々の間に形成され、前記各配線層を互いに電気的に接続するためのコンタクト部を構成する孔を有する層間絶縁膜とを備えた電気光学装置において、前記層間絶縁膜上に形成される前記配線層は、前記層間絶縁膜のコンタクト部を構成する孔に、前記層間絶縁膜と同じ膜厚の導電材料を配置することで平坦化処理された前記層間絶縁膜上に形成されている。
【００１３】
これによれば、コンタクト部を構成する孔が形成されていても、前記層間絶縁膜上に形成される前記配線層は平坦化されている。従って、前記絶縁層より上層に形成される層のカバレッジを良好にすることができる。この結果、例えば、前記絶縁層より上方に電気光学素子を構成する電極を形成したとき、その電極を平坦に形成することができるので、その分、発光層のバラツキを抑制することができる。従って、表示品位が優れた電気光学装置を提供することができる。
【００１４】
また、前記絶縁層を平坦化することができるので、例えば、前記絶縁層の上層に形成される発光層の電極を平坦化するための平坦化絶縁膜を形成する場合、その平坦化絶縁膜の膜厚を小さくすることができる。従って、膜厚が小さくなった分だけ平坦化絶縁膜での断線や電気抵抗の高抵抗化を抑制することができる。この結果、電気光学装置の歩留まりを向上させることができる。
【００１５】
この電気光学装置において、前記孔はコンタクトホールであってもよい。
これによれば、前記コンタクト部がコンタクトホールに導電性材料が埋め込まれて形成された構造を成した電気光学装置の前記絶縁層を平坦化することができる。
【００１６】
この電気光学装置において、前記発光層は有機材料で構成された有機ＥＬ素子であってもよい。
これによれば、その発光層が有機材料で構成された電気光学装置において、例えば、その配線層または絶縁層の上方に形成される電気光学素子の電極上に生じる段差の発生を抑制することができる。
【００１７】
この電気光学装置において、前記有機材料は高分子材料で構成されていもよい。
これによれば、配線層または絶縁層を平坦化することができるので、その分、例えば、発光層の電極上に生じる段差を小さくすることができる。その結果、電極上に形成される発光層の膜厚のバラツキを抑制することができる。従って、電極上に高分子有機材料で構成された発光層を形成した場合であっても、その膜厚のバラツキを抑制することができる。この結果、その発光層を高分子有機材料で構成された電気光学装置の表示品位を向上させることができる。
【００１８】
この電気光学装置において、前記有機材料は低分子材料で構成されていてもよい。
これによれば、配線層または絶縁層を平坦化することができるので、その分、例えば、発光層の電極上に生じる段差を小さくすることができる。その結果、電極上に形成される発光層の膜厚のバラツキを抑制することができる。従って、電極上に低分子有機材料で構成された発光層を形成した場合であっても、その膜厚のバラツキを抑制することができる。この結果、その発光層を低分子有機材料で構成された電気光学装置の表示品位を向上させることができる。
【００１９】
この電気光学装置において、前記発光層はインクジョット方式を用いて形成されていもよい。
これによれば、インクジェット方式を用いて発光層が形成された電気光学装置において、その電気光学素子に電力を供給する電極上に生じる段差を抑制することができる。従って、その分、発光層の膜厚のバラツキを抑制することができる。
【００２０】
本発明の電子機器は、上記記載の電気光学装置を備えている。
これによれば、配線層または絶縁層が平坦化された分だけ、表示ムラの発生が抑制されることでその表示品位が向上した電気光学装置を備えた電子機器を提供することができる。
【００２１】
【発明の実施の形態】
以下、本発明を有機ＥＬディスプレイに適用した各実施形態を図面に基づいて説明する。また、各実施形態は、本発明の一態様を示すものであり、この発明を限定するものではなく、本発明の技術思想の範囲内で任意に変更可能である。さらに、以下に示す各図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材ごとに縮尺を異ならせてある。
（第１実施形態）
本発明を具体化した第１実施形態を図１〜図１０に従って説明する。図１は、有機ＥＬディスプレイの電気的構成を説明するためのブロック図である。図２は、表示パネル部及びデータ線駆動回路の電気的構成を示す回路図である。図３は、画素の回路図である。
【００２２】
図１に示すように、有機ＥＬディスプレイ１０は、信号生成回路１１、表示パネル部１２、走査線駆動回路１３及びデータ線駆動回路１４を備えている。有機ＥＬディスプレイ１０の信号生成回路１１、走査線駆動回路１３及びデータ線駆動回路１４は、それぞれが独立した電子部品によって構成されていてもよい。例えば、信号生成回路１１、走査線駆動回路１３及びデータ線駆動回路１４が、各々１チップの半導体集積回路装置によって構成されていてもよい。また、信号生成回路１１、走査線駆動回路１３及びデータ線駆動回路１４の全部若しくは一部がプログラマブルなＩＣチップで構成され、その機能がＩＣチップに書き込まれたプログラムによりソフトウェア的に実現されてもよい。
【００２３】
信号生成回路１１は、図示しない外部装置から供給されるクロックパルスＣＰ及び画像デジタルデータＤを入力する。信号生成回路１１は、クロックパルスＣＰに基づいて水平同期信号ＨＳＹＮＣ及び垂直同期信号ＶＳＹＮＣを作成する。また、信号生成回路１１は、その作成した水平同期信号ＨＳＹＮＣを走査線駆動回路１３に出力するとともに、前記垂直同期信号ＶＳＹＮＣをデータ線駆動回路１４に出力する。さらに、信号生成回路１１は、画像デジタルデータＤをデータ線駆動回路１４に出力する。
【００２４】
表示パネル部１２は、図２に示すように、行方向に沿って延設されるｎ本の走査線Ｙ１，Ｙ２，…，Ｙｎを備えている。また、表示パネル部１２は、列方向に沿って延設されるｍ本のデータ線Ｘ１，Ｘ２，…，Ｘｍを備えている。そして、前記各走査線Ｙ１，Ｙ２，…，Ｙｎと前記各データ線Ｘ１，Ｘ２，…，Ｘｍとの交差部に対応した各位置には画素２０が形成されている。
【００２５】
さらに、表示パネル部１２は、前記各データ線Ｘ１，Ｘ２，…，Ｘｍに並行して延設されるｍ本の電源線Ｌｏを備えている。全ての電源線Ｌｏには電源電圧Ｖｏが供給されている。
【００２６】
各画素２０は、対応する走査線Ｙ１，Ｙ２，…，Ｙｎを介して走査線駆動回路１３に接続されている。また、各画素２０は、対応するデータ線Ｘ１，Ｘ２，…，Ｘｍを介してデータ線駆動回路１４に接続されている。さらに、各画素２０は、電源線Ｌｏに接続されている。
【００２７】
画素２０は、その各々が図３に示すように、駆動トランジスタＱｄ、スイッチングトランジスタＱｓｗ、保持キャパシタＣｏ及び有機ＥＬ素子ＯＬＥＤを備えている。尚、図３は、ｎ番目の走査線Ｙｎとｍ番目のデータ線Ｘｍとの交差部に対応する位置に形成された画素２０の等価回路図である。この画素２０の電気的構成は全て同じであるので、説明の便宜上、以下、ｎ番目の走査線Ｙｎとｍ番目のデータ線Ｘｍとの交差部に対応する位置に形成された画素２０についてのみについて説明し、他の画素２０についてはその説明を省略する。
【００２８】
駆動トランジスタＱｄは、通常はＴＦＴ（薄膜トランジスタ）で構成されている。また、駆動トランジスタＱｄは本実施形態ではその導電型がＰ型である。スイッチングトランジスタＱｓｗは本実施形態ではその導電型がＮ型である。
【００２９】
スイッチングトランジスタＱｓｗは、そのドレインがデータ線Ｘｍに接続されている。スイッチングトランジスタＱｓｗのゲートは走査線Ｙｎに接続されている。スイッチングトランジスタＱｓｗのソースは、駆動トランジスタＱｄのゲートに接続されている。駆動トランジスタＱｄのゲート／ソース間には保持キャパシタＣｏが接続されている。また、駆動トランジスタＱｄのソースは電源線Ｌｏに接続されている。駆動トランジスタＱｄのドレインは有機ＥＬ素子ＯＬＥＤの陽極Ｅ１に接続されている。有機ＥＬ素子ＯＬＥＤの陰極Ｅ２は接地されている。この有機ＥＬ素子ＯＬＥＤは、本実施形態においては、その発光層が高分子材料であって、且つ、有機材料で構成された有機ＥＬ素子である。
【００３０】
走査線駆動回路１３は、走査信号ＳＣ１，ＳＣ２，…，ＳＣｎを作成する。各走査信号ＳＣ１，ＳＣ２，…，ＳＣｎはＬレベル及びＨレベルを有する電圧信号である。また、走査線駆動回路１３は前記水平同期信号ＨＳＹＮＣに従って、Ｈレベルの走査信号を各走査線Ｙ１，Ｙ２，…，Ｙｎに出力することで順次走査線Ｙ１，Ｙ２，…，Ｙｎを選択駆動する。
【００３１】
データ線駆動回路１４は、図２に示すように複数の単一ラインドライバ１４ａを備えている。複数の単一ラインドライバ１４ａの各々は対応するデータ線Ｘ１，Ｘ２，…，Ｘｍに接続されている。また、各単一ラインドライバ１４ａは、前記信号生成回路１１から出力された画像デジタルデータＤを入力する。そして、各単一ラインドライバ１４ａは、入力された画像デジタルデータＤの大きさに対応したレベルのアナログ電圧信号であるデータ信号Ｄ１，Ｄ２，…，Ｄｍを作成する。そして、単一ラインドライバ１４ａは、前記信号生成回路１１から出力された垂直同期信号ＶＳＹＮＣに従って前記データ信号Ｄ１，Ｄ２，…，Ｄｍを対応するデータ線Ｘ１，Ｘ２，…，Ｘｍを介して各画素２０に一斉に出力する。
【００３２】
そして、前記走査線駆動回路１３が水平同期信号ＨＳＹＮＣに従って走査線Ｙ１，Ｙ２，…，Ｙｎのうちの一本の走査線にＨレベルの走査信号を出力すると、その走査線に接続された一行分の全ての画素２０の各スイッチングトランジスタＱｓｗがオンになる。このとき、前記データ線駆動回路１４の各単一ラインドライバ１４ａから対応するデータ線Ｘ１，Ｘ２，…，Ｘｍを介してデータ信号Ｄ１，Ｄ２，…，Ｄｍが一斉に出力される。すると、前記スイッチングトランジスタＱｓｗがオンになった前記一行分の全ての画素２０の各保持キャパシタＣｏにデータ信号が供給される。この結果、前記各画素２０は、このデータ信号に応じて同画素２０の内部状態（保持キャパシタＣｏの電荷量）が設定され、これに応じて駆動トランジスタＱｄの導電率が制御される。この結果、その導電率に応じたレベルの駆動電流Ｉｅｌが有機ＥＬ素子ＯＬＥＤに供給され、有機ＥＬ素子ＯＬＥＤが同駆動電流Ｉｅｌの電流レベルに応じた輝度で発光する。
【００３３】
以降、各走査線Ｙ１，Ｙ２，…，Ｙｎが順次選択されることで各画素２０にデータ信号Ｄ１，Ｄ２，…，Ｄｍが供給され、各有機ＥＬ素子ＯＬＥＤが駆動電流Ｉｅｌの電流レベルに応じた輝度で発光する。このようにすることで表示パネル部１２上にデータ信号Ｄ１，Ｄ２，…，Ｄｍに応じた画像が表示される。
【００３４】
次に、表示パネル部１２の構造について図４及び図５に従って説明する。図４は、前記駆動トランジスタＱｄ及び電源線Ｌｏを構成するメタルフレームＭＰの一部上面図である。
【００３５】
図４に示すように、メタルフレームＭＰは、図中２点差線で示される第１メタルフレームＭ１と実線で示される第２メタルフレームＭ２とから構成されている。第１メタルフレームＭ１は、駆動トランジスタＱｄのゲートを構成するゲート電極２１Ｇと、該ゲート電極２１Ｇに接続し前記ゲート電極２１Ｇに前記データ信号Ｄ１，Ｄ２，…，Ｄｍを供給するゲート電極用メタルフレーム２１ＧＦを備えている。また、第１メタルフレームＭ１は、電源線Ｌｏを構成する電源線メタルフレームＶＦを備えている。
【００３６】
第２メタルフレームＭ２は、駆動トランジスタＱｄのドレインを構成するドレイン電極２１Ｄと、該ドレイン電極２１Ｄに接続し前記駆動電流Ｉｅｌが流れるドレイン電極用メタルフレーム２１ＤＦを備えている。また、第２メタルフレームＭ２は、前記駆動トランジスタＱｄのソースを構成するソース電極２１Ｓと、該ソース電極２１Ｓに接続し前記／ソース電極２１Ｓに前記電源電圧Ｖｏを供給するためのソース電極用メタルフレーム２１ＳＦを備えている。さらに、第２メタルフレームＭ２は、ゲート接続用電極２１Ｃと、該ゲート接続用電極２１Ｃに接続し前記ゲート接続用電極２１Ｃにデータ信号を供給するための信号線メタルフレーム２１ＣＦを備えている。
【００３７】
図５は、図４に示したメタルフレームＭＰを含む表示パネル部１２の一部断面図であって、図４中のＡ−Ａ線に沿う断面に対応している。
図５に示すように、ガラス基板ＧＬ上であって前記ドレイン電極２１Ｄ、ソース電極２１Ｓ及びゲート電極２１Ｇがそれぞれ配置される位置に対応する領域には島状のシリコン層３０が形成されている。このシリコン層３０は、本実施形態では多結晶シリコンで構成されている。このシリコン層３０の前記ドレイン電極２１Ｄと対向する位置にはドレイン領域３０Ｄが形成されている。同様に、シリコン層３０の前記ソース電極２１Ｓと対向する位置にはソース領域３０Ｓが形成されている。そして、シリコン層３０のドレイン領域３０Ｄとソース領域３０Ｓとの間にはチャネル領域３０Ｃが形成されている。
【００３８】
前記シリコン層３０上であって前記ドレイン領域３０Ｄ及びソース領域３０Ｓを除いた領域には、ゲート絶縁膜３１が形成されている。また、前記ゲート絶縁膜３１は、シリコン層３０が形成されていない領域のガラス基板ＧＬ上に渡って直接形成されている。
【００３９】
ゲート絶縁膜３１上には第１フレーム形成層３２が形成されている。この第１フレーム形成層３２は前記した第１メタルフレームＭ１が形成される層である。この第１フレーム形成層３２には、ゲート絶縁膜３１を介して前記シリコン層３０のチャネル領域３０Ｃと対向する位置に前記ゲート電極２１Ｇが形成されている。また、前記ガラス基板ＧＬ上に直接ゲート絶縁膜３１が形成されている第１フレーム形成層３２には前記ゲート電極用メタルフレーム２１ＧＦが形成されている。さらに、前記ゲート電極用メタルフレーム２１ＧＦの図中右側には前記電源線メタルフレームＶＦが形成されている。また、第１フレーム形成層３２であって前記各ゲート電極２１Ｇ、ゲート電極用メタルフレーム２１ＧＦ及び電源線メタルフレームＶＦに対して排他的領域には絶縁性材料で構成された第１の絶縁膜Ｚ１が形成されている。
【００４０】
そして、互いに隣接するゲート電極２１Ｇ、ゲート電極用メタルフレーム２１ＧＦ、電源線メタルフレームＶＦ及び第１の絶縁膜Ｚ１間のそれぞれの上端面（第１フレーム形成層３２と該第１フレーム形成層３２上に形成されるメタルフレーム間絶縁膜３３との境界面）の位置がほぼ一致するように平坦化されている。尚、本実施形態では、前記第１の絶縁膜Ｚ１は、二酸化珪素（ＳｉＯ２）で構成されている。
【００４１】
前記第１フレーム形成層３２上には絶縁性材料で構成されたメタルフレーム間絶縁膜３３が形成されている。また、メタルフレーム間絶縁膜３３の上端面は平坦化されている。尚、本実施形態では、メタルフレーム間絶縁膜３３は、二酸化珪素（ＳｉＯ２）で構成されている。そして、このメタルフレーム間絶縁膜３３上には第２フレーム形成層３４が形成されている。この第２フレーム形成層３４は、前記第２メタルフレームＭ２が形成される層である。
【００４２】
この第２フレーム形成層３４には、前記したように、前記ドレイン電極２１Ｄが前記シリコン層３０のドレイン領域３０Ｄに対向する位置に、前記ソース電極２１Ｓが前記シリコン層３０のソース領域３０Ｓに対向する位置にそれぞれ形成されている。また、第２フレーム形成層３４には、前記ゲート接続用電極２１Ｃが前記ゲート電極用メタルフレーム２１ＧＦに対向する位置に、前記信号線メタルフレーム２１ＣＦが前記電源線メタルフレームＶＦに対向する位置にそれぞれ形成されている。
【００４３】
そして、第２フレーム形成層３４であって前記各電極２１Ｄ，２１Ｓ，２１Ｃ、及び信号線メタルフレーム２１ＣＦに対して排他的領域には絶縁性材料で構成された第２の絶縁膜Ｚ２が形成されている。尚、本実施形態では、第２の絶縁膜Ｚ２は、二酸化珪素（ＳｉＯ２）で構成されている。そして、この第２フレーム形成層３４は、その各電極２１Ｄ，２１Ｓ，２１Ｃ、信号線メタルフレーム２１ＣＦ及び第２の絶縁膜Ｚ２のそれぞれの上端面（第２フレーム形成層３４と該第２フレーム形成層３４上に形成される平坦化絶縁膜３５との境界面）が一致するように平坦化されている。
【００４４】
さらに、前記ドレイン電極２１Ｄと前記ドレイン領域３０Ｄとは、その間に形成されるメタルフレーム間絶縁膜３３、第１フレーム形成層３２及びゲート絶縁膜３１をそれぞれ連通して形成されるドレインコンタクト部ＤＣＯＮを介して電気的に接続されている。同様に、前記ソース電極２１Ｓと前記ソース領域３０Ｓとは、その間に形成されるメタルフレーム間絶縁膜３３、第１フレーム形成層３２及びゲート絶縁膜３１をそれぞれ連通して形成されるソースコンタクト部ＳＣＯＮを介して電気的に接続されている。さらに、前記ゲート接続用電極２１Ｃと前記ゲート電極用メタルフレーム２１ＧＦとは、その間に形成されるメタルフレーム間絶縁膜３３を貫通して形成されるゲートコンタクト部ＧＣＯＮを介して電気的に接続されている。
【００４５】
前記第２フレーム形成層３４上には平坦化絶縁膜３５が形成されている。平坦化絶縁膜３５上には、その所定の位置に反射電極３６、陽極電極３７及び第１バンク層３８がそれぞれ形成されている。平坦化絶縁膜３５を第２フレーム形成層３４上に設ける事により、第２フレーム形成層３４上端での段差を平坦化絶縁膜３５がなまらせて、平坦化絶縁膜３５の上端での段差を小さくする事ができる。これらの平坦化構造によって、反射電極３６及び陽極電極３７がその上に形成される該平坦化絶縁膜３５の上端における段差は、０．０２μｍ程度以下に抑える事が可能になる。
【００４６】
前記反射電極３６は、その上端面が高い反射率を有した材料で構成されている。反射電極３６は通常アルミニウム（Ａｌ）やクロム（Ｃｒ）といった金属で構成されている。
【００４７】
陽極電極３７は、前記反射電極３６の全面を覆うように前記反射電極３６上に形成されている。また、第１バンク層３８はその一部が前記陽極電極３７の周縁部に乗り上げるように形成されている。この陽極電極３７は前記有機ＥＬ素子ＯＬＥＤの陽極Ｅ１に対応する電極層である。また、反射電極３６と前記ドレイン電極２１Ｄに接続されるドレイン電極用メタルフレーム２１ＤＦ（図４参照）とは前記平坦化絶縁膜３５を貫通して開孔されるコンタクト部（図示略）を介して電気的に接続されている。このことによって、前記ドレイン電極２１Ｄを流れる駆動電流Ｉｅｌが前記ドレイン電極用メタルフレーム２１ＤＦ及びコンタクト部を介して反射電極３６に供給される。
【００４８】
尚、本実施形態では陽極電極３７はＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）で構成されている。前記陽極電極３７上には、正孔輸送層４０と光を放射する高分子材料であって、且つ、有機材料で構成された発光層４１とが積層形成されている。そして、この正孔輸送層４０と発光層４１とで有機ＥＬ膜ＥＦを構成している。
【００４９】
また、第１バンク層３８は親水性であって且つ絶縁性材料で構成されている。第１バンク層３８は通常はＳｉＯ２、ＴｉＯ２、ＳｉＮ等の無機材料で構成されている。また、この第１バンク層３８は、陽極電極３７の周縁部上に乗り上げて形成されている。第１バンク層３８上には、第２バンク層３９が形成されている。第１及び第２バンク層３８，３９は、正孔輸送層４０と発光層４１と該正孔輸送層４０及び発光層４１に隣接して形成される正孔輸送層及び発光層の間とを区画している。
【００５０】
前記発光層４１及び第２バンク層３９上の全面に渡って、電子注入層４２及び透明陰極電極４３が積層形成されている。前記電子注入層４２は光透過性の材料で形成されている。また、透明陰極電極４３は光透過性の導電性材料で形成されている。この透明陰極電極４３は前記した有機ＥＬ素子ＯＬＥＤの陰極Ｅ２に対応する電極層である。そして、前記反射電極３６、陽極電極３７、有機ＥＬ膜ＥＦ、電子注入層４２及び透明陰極電極４３で前記有機ＥＬ素子ＯＬＥＤを構成している。
【００５１】
そして、前記透明陰極電極４３上の全面に渡って光透過性の絶縁性材料で構成された透明封止膜４４が形成されている。
このようにして前記ガラス基板ＧＬに対向した透明陰極電極４３から前記有機ＥＬ膜ＥＦにて発せられた光が出射される、所謂、トップエミッションタイプの有機ＥＬディスプレイが構成されている。また、この有機ＥＬディスプレイ１０は、第１及び第２フレーム形成層３２，３４を備えた、所謂、多層配線構造を成している。
【００５２】
上記のように構成された表示パネル部１２は、前記したように、各ゲート電極２１Ｇ、ゲート電極用メタルフレーム２１ＧＦ、電源線メタルフレームＶＦ及び第１の絶縁膜Ｚ１のそれぞれの上端面が平坦化されている。従って、第１フレーム形成層３２上に形成される前記メタルフレーム間絶縁膜３３の平坦度を高めることができる。また、メタルフレーム間絶縁膜３３の上端面が平坦化されている。従って、メタルフレーム間絶縁膜３３上に形成される前記第２フレーム形成層３４の平坦度を高めることができる。
【００５３】
さらに、第２フレーム形成層３４の上端面が平坦化されている。従って、第２フレーム形成層３４上に形成される前記平坦化絶縁膜３５の平坦度を高めることができる。
【００５４】
このように、前記平坦化絶縁膜３５の下層に形成される各第１及び第２フレーム形成層３２，３４、メタルフレーム間絶縁膜３３の平坦度が高められているので、該平坦化絶縁膜３５上に形成される有機ＥＬ素子ＯＬＥＤを構成する前記各反射電極３６及び陽極電極３７の平坦度を高くすることができる。その結果、陽極電極３７の段差を例えば、０．０２μｍ以下にすることができるので、有機ＥＬ素子ＯＬＥＤといった画素部材のカバレッジを十分良好に保つことができる。従って、本実施形態のように、その発光層４１が高分子材料であって且つ有機材料で構成された有機ＥＬ素子ＯＬＥＤであっても、陽極電極３７と透明陰極電極４３とがショートしたり、各画素２０で発光層４１及び正孔輸送層４０の膜厚のバラツキが発生することはない。従って、その表示品位が優れた有機ＥＬディスプレイを提供することができる。
【００５５】
また、前記平坦化絶縁膜３５の下層に形成される各第１及び第２フレーム形成層３２，３４、メタルフレーム間絶縁膜３３の平坦度が高められているので、同平坦化絶縁膜３５の膜厚を小さくしたとしても、該平坦化絶縁膜３５上に形成される有機ＥＬ素子ＯＬＥＤを構成する各反射電極３６及び陽極電極３７の平坦度を高くすることができる。また、平坦化絶縁膜３５の膜厚を小さくすることで、陽極電極３７若しくは反射電極３６と駆動トランジスタＱｄのドレイン電極用メタルフレーム２１ＤＦとを電気的に接続するコンタクト部を形成するコンタクトホールを短くすることができるので、その分、有機ＥＬディスプレイの歩留まりを向上させることができる。
【００５６】
次に、本実施形態の有機ＥＬディスプレイ１０の製造方法を図６〜図１０に従って説明する。図６〜図１０は、それぞれ、図５に示した画素２０を含む表示パネル部１２の断面図である。
【００５７】
まず、ガラス基板ＧＬ上に、ＣＶＤ法等を用いて二酸化珪素（ＳｉＯ２）を形成し、続けて、プラズマＣＶＤ法等を用いて前記二酸化珪素（ＳｉＯ２）をアモルファス化した後、レーザアニール法又は急速加熱法により結晶粒を成長させることで多結晶シリコンを形成する。そして、その多結晶シリコンをフォトリソグラフィ法によりパターニングして図６（ａ）に示す島状のシリコン層３０を形成する。本実施形態においては、シリコン層３０は、その膜厚が約５０ｎｍである。
【００５８】
次に、図６（ｂ）に示すように、前記シリコン層３０及びガラス基板ＧＬ上に二酸化珪素（ＳｉＯ２）で構成された膜厚約５０ｎｍのゲート絶縁膜３１を形成する。このゲート絶縁膜３１の形成は、プラズマＣＶＤ法、熱酸化法等により行う。
【００５９】
その後、図６（ｃ）に示すように、スパッタ法を用いて前記ゲート絶縁膜３１上の所定の位置に前記第１メタルフレームＭ１を形成する。即ち、その下層にシリコン層３０が形成されたゲート絶縁膜３１上にゲート電極２１Ｇが、また、その下層にガラス基板ＧＬが形成されたゲート絶縁膜３１上にゲート電極用メタルフレーム２１ＧＦが配置されるように形成する。また、その下層にガラス基板ＧＬが形成されたゲート絶縁膜３１上であって、前記ゲート電極用メタルフレーム２１ＧＦの図中右側に配置されるように電源線メタルフレームＶＦを形成する。このとき、本実施形態においては、ゲート電極２１Ｇ、ゲート電極用メタルフレーム２１ＧＦ及び電源線メタルフレームＶＦは、それぞれその膜厚Ｔ１が約５００ｎｍである。
【００６０】
次に、図６（ｄ）に示すように、先に形成したゲート絶縁膜３１、ゲート電極２１Ｇ、ゲート電極用メタルフレーム２１ＧＦ及び電源線メタルフレームＶＦ上の全面に渡って絶縁層３２ａを形成する。絶縁層３２ａの膜厚Ｔ２は、前記膜厚Ｔ１より大きくなるように形成されている。尚、本実施形態においては、前記絶縁層３２ａは二酸化珪素（ＳｉＯ２）で構成されている。
【００６１】
その後、前記絶縁層３２ａの上面を本実施形態においてはエッチング処理又はＣＭＰ（化学的機械的研磨）を用いて、図７（ａ）に示すように、絶縁層３２ａと先に形成したゲート電極２１Ｇとの上端面が一致するまで平坦化する。また、絶縁層３２ａと先に形成したゲート電極用メタルフレーム２１ＧＦ及び電源線メタルの各上端面とがそれぞれ一致するまで平坦化平坦化する。このようにすることで、第１フレーム形成層３２であって前記各ゲート電極２１Ｇ、ゲート電極用メタルフレーム２１ＧＦ及び電源線メタルフレームＶＦに対して排他的領域には二酸化珪素（ＳｉＯ２）で構成された前記第１の絶縁膜Ｚ１が形成される。そして、ゲート電極２１Ｇ、ゲート電極用メタルフレーム２１ＧＦ、電源線メタルフレームＶＦ及び第１の絶縁膜Ｚ１で第１フレーム形成層３２を構成する。
【００６２】
このように第１の絶縁膜Ｚ１を配置することでその上端面の平坦度が高い第１フレーム形成層３２を形成することができる。
その後、ＣＶＤ法によって、図７（ｂ）に示すように、前記第１フレーム形成層３２上に絶縁層３３ａを形成する。そして、形成された絶縁層３３ａにエッチング処理を施すことで、図７（ｃ）に示すように、前記ゲート電極２１Ｇが形成された位置を介して左右両側に、前記第１の絶縁膜Ｚ１及びゲート絶縁膜３１を連通して開孔するようにドレイン用コンタクトホールＨＤ及びソース用コンタクトホールＨＳをそれぞれ形成する。また、形成された絶縁層３３ａにエッチング処理を施すことで先に形成された前記ゲート電極用メタルフレーム２１ＧＦが形成された位置に、該ゲート電極用メタルフレーム２１ＧＦの上端面に至るまで開孔したゲート用コンタクトホールＨＧを形成する。
【００６３】
その後、図８（ａ）に示すように、前記絶縁層３３ａ、シリコン層３０、及びゲート電極用メタルフレーム２１ＧＦ上に渡って導電材料で構成された導電層ＭＴを形成する。このとき、導電層ＭＴは、その膜厚Ｔ３が前記ドレイン用コンタクトホールＨＤ及びソース用コンタクトホールＨＳの深さｄ１及びゲート用コンタクトホールＨＧよりも大きくなるように形成する。従って、この状態においては、前記各ドレイン用コンタクトホールＨＤ、ソース用コンタクトホールＨＳ及びゲート用コンタクトホールＨＧは、その各上端部より高い位置まで前記導電性材料が充填されていることとなる。尚、本実施形態においては、前記導電層ＭＴはアルミニウム（Ａｌ）で構成されている。
【００６４】
続いて、本実施形態においてはエッチング処理又はＣＭＰ（化学的機械的研磨）を用いて、図８（ｂ）に示すように、前記各ドレイン用コンタクトホールＨＤ、ソース用コンタクトホールＨＳ及びゲート用コンタクトホールＨＧに充填された前記アルミニウム（Ａｌ）が先に形成した絶縁層３３ａの各上端面に一致するまで導電層ＭＴを平坦化する。この結果、各ドレイン用コンタクトホールＨＤ、ソース用コンタクトホールＨＳ及びゲート用コンタクトホールＨＧにアルミニウム（Ａｌ）が埋め込まれて各ドレインコンタクト部ＤＣＯＮ、ソースコンタクト部ＳＣＯＮ及びゲートコンタクト部ＧＣＯＮが形成される。
【００６５】
このようにすることでメタルフレーム間絶縁膜３３が構成される。このとき、前記したように、平坦化をすることでその上端面の平坦度が高いメタルフレーム間絶縁膜３３を形成することができる。
【００６６】
その後、図８（ｃ）に示すように、メタルフレーム間絶縁膜３３上であって、ドレインコンタクト部ＤＣＯＮ、ソースコンタクト部ＳＣＯＮ及びゲートコンタクト部ＧＣＯＮ上にそれぞれ膜厚がＴ４であるドレイン電極２１Ｄ、ソース電極２１Ｓ及びゲート接続用電極２１Ｃを形成する。また、メタルフレーム間絶縁膜３３上であって、先に形成した電源線メタルフレームＶＦの上方に信号線メタルフレーム２１ＣＦを形成する。この膜厚Ｔ４はそれぞれ約５００ｎｍ程度である。
【００６７】
続いて、図９（ａ）に示すように、メタルフレーム間絶縁膜３３、ドレイン電極２１Ｄ、ソース電極２１Ｓ、ゲート接続用電極２１Ｃ及び信号線メタルフレーム２１ＣＦ上に絶縁性材料で構成された膜厚Ｔ５の絶縁層３４ａを形成する。このとき、形成される絶縁層３４ａの膜厚Ｔ５が前記ドレイン電極２１Ｄ、ソース電極２１Ｓ、ゲート接続用電極２１Ｃ及び信号線メタルフレーム２１ＣＦの膜厚Ｔ４よりも大きくなるように形成する。従って、この状態においては、前記各電極２１Ｄ，２１Ｓ，２１Ｃ及び信号線メタルフレーム２１ＣＦによって形成される各凹部Ｓは、その各上端部より高い位置まで前記絶縁性材料で充填されることとなる。尚、本実施形態においては、前記絶縁層３４ａは二酸化珪素（ＳｉＯ２）で構成されている。
【００６８】
続いて、本実施形態においてはエッチング処理又はＣＭＰ（化学的機械的研磨）を用いて、図９（ｂ）に示すように、前記各凹部Ｓに充填された前記絶縁性材料が先に形成したドレイン電極２１Ｄ、ソース電極２１Ｓ、ゲート接続用電極２１Ｃ及び電源線メタルフレームＶＦの各上端面の位置が一致するまで平坦化する。このようにすることで第２フレーム形成層３４が構成される。このとき、前記したように、平坦化をすることでその上端面の平坦度が高い第２フレーム形成層３４を形成することができる。
【００６９】
次に、図９（ｃ）に示すように、前記第２フレーム形成層３４上に絶縁性材料で構成された平坦化絶縁膜３５を形成する。本実施形態においては、平坦化絶縁膜３５は、二酸化珪素（ＳｉＯ２）で構成されている。その後、平坦化絶縁膜３５をＣＭＰ（化学的機械的研磨）等を用いて平坦化する。この平坦化絶縁膜３５は、その膜厚が約２０００ｎｍである。また、この平坦化絶縁膜３５はその後、ドライエッチング等によって、図示しないコンタクトホールが形成され、そのコンタクトホールに導電性材料が埋め込まれることで前記ドレイン電極２１Ｄに接続されるドレイン電極用メタルフレーム２１ＤＦ（図４参照）と平坦化絶縁膜３５上に形成される反射電極３６又は陽極電極３７との間に図示しないコンタクト部が形成される。このことによって、前記ドレイン電極２１Ｄのドレイン電極用メタルフレーム２１ＤＦと反射電極３６又は陽極電極３７とが電気的に接続される。
【００７０】
その後、平坦化絶縁膜３５上に公知の各種成膜方法を用いて、第１及び第２バンク層３８，３９、反射電極３６、陽極電極３７、正孔輸送層４０、発光層４１、電子注入層４２及び透明陰極電極４３を所定の位置にそれぞれ形成する。そして、最後に前記透明陰極電極４３上に透明封止膜４４を形成することで、有機ＥＬディスプレイ１０が製造される。
【００７１】
尚、特許請求の範囲に記載の基板は、例えば、本実施形態では、ガラス基板ＧＬに対応している。また、特許請求の範囲に記載の駆動素子は、例えば、本実施形態では、駆動トランジスタＱｄに対応している。さらに、特許請求の範囲に記載の配線層は、例えば、本実施形態では、第１フレーム形成層３２または第２フレーム形成層３４に対応している。また、特許請求の範囲に記載の電気光学装置は、例えば、本実施形態では、有機ＥＬディスプレイ１０に対応している。
【００７２】
また、特許請求の範囲に記載の絶縁膜は、例えば、本実施形態では、第１の絶縁膜Ｚ１または第２の絶縁膜に対応している。さらに、特許請求の範囲に記載のコンタクト部は、例えば、本実施形態では、ドレインコンタクト部ＤＣＯＮ、ソースコンタクト部ＳＣＯＮまたはゲートコンタクト部ＧＣＯＮに対応している。また、特許請求の範囲に記載の孔は、例えば、本実施形態では、ドレイン用コンタクトホールＨＤ、ソース用コンタクトホールＨＳまたはゲート用コンタクトホールＨＧに対応している。さらに、特許請求の範囲に記載の電気光学素子は、例えば、本実施形態における有機ＥＬ素子ＯＬＥＤに対応している。また、特許請求の範囲に記載の導電材料は、例えば、本実施形態における導電層ＭＴに対応している。
【００７３】
前記実施形態によれば、以下のような特徴を得ることができる。
（１）前記実施形態では、ゲート電極２１Ｇ、ゲート電極用メタルフレーム２１ＧＦ、電源線メタルフレームＶＦと、その排他的領域に形成される第１の絶縁膜Ｚ１とのそれぞれの上端面が一致するように平坦化することで、第１フレーム形成層３２の平坦化した。また、第１フレーム形成層３２上に形成されるメタルフレーム間絶縁膜３３の上端面を平坦化した。さらに、メタルフレーム間絶縁膜３３上に形成される各電極２１Ｄ，２１Ｓ，２１Ｃ、及び信号線メタルフレーム２１ＣＦと、その排他的領域に形成される第２の絶縁膜Ｚ２とのそれぞれの上端面が一致するように平坦化することで、第２フレーム形成層３４の平坦化した。また、前記第２フレーム形成層３４上に平坦化絶縁膜３５を形成した。
【００７４】
このように、前記平坦化絶縁膜３５の下層に形成される各第１及び第２フレーム形成層３２，３４、メタルフレーム間絶縁膜３３の平坦度が高められているので、該平坦化絶縁膜３５上に形成される有機ＥＬ素子ＯＬＥＤを構成する各反射電極３６及び陽極電極３７の平坦度を高くすることができる。その結果、陽極電極３７の段差を０．０２μｍ以下にすることができるので、有機ＥＬ素子ＯＬＥＤといった画素部材のカバレッジを十分良好に保つことができる。従って、その表示品位が優れた有機ＥＬディスプレイを提供することができる。
【００７５】
（２）前記実施形態では、前記平坦化絶縁膜３５の下層に形成される各第１及び第２フレーム形成層３２，３４、メタルフレーム間絶縁膜３３の平坦度が高められているので、同平坦化絶縁膜３５の膜厚を小さくしたとしても、該平坦化絶縁膜３５上に形成される有機ＥＬ素子ＯＬＥＤを構成する各反射電極３６及び陽極電極３７の平坦度を高くすることができる。また、平坦化絶縁膜３５の膜厚を小さくすることで、陽極電極３７若しくは反射電極３６と駆動トランジスタＱｄのドレイン電極用メタルフレーム２１ＤＦとを電気的に接続するコンタクト部を形成するコンタクトホールを短くすることができるので、その分、有機ＥＬディスプレイの歩留まりを向上させることができる。
（第２実施形態）
次に、第１実施形態で説明した電気光学装置としての有機ＥＬディスプレイ１０の電子機器の適用について図１１に従って説明する。有機ＥＬディスプレイ１０は、モバイル型のパーソナルコンピュータ、携帯電話、デジタルカメラ等種々の電子機器に適用できる。
【００７６】
図１１は、モバイル型パーソナルコンピュータの構成を示す斜視図を示す。図１１において、パーソナルコンピュータ７０は、キーボード７１を備えた本体部７２と、前記有機ＥＬディスプレイ１０を用いた表示ユニット７３とを備えている。この場合においても、有機ＥＬディスプレイ１０を用いた表示ユニット７３は前記第１実施形態と同様な効果を発揮する。
【００７７】
尚、発明の実施形態は、上記実施形態に限定されるものではなく、以下のように実施してもよい。
○上記第１実施形態では、エッチング処理又はＣＭＰを用いて第１フレーム形成層３２、メタルフレーム間絶縁膜３３及び第２フレーム形成層３４の平坦化処理を行った。これを、ＣＭＰのみを用いて第１フレーム形成層３２、メタルフレーム間絶縁膜３３及び第２フレーム形成層３４の平坦化処理を行ってもよい。また、リフトオフを用いて第１フレーム形成層３２、メタルフレーム間絶縁膜３３及び第２フレーム形成層３４の平坦化処理を行ってもよい。このようにすることで、上記実施形態と同じ効果を奏することができる。
【００７８】
○上記各実施形態では、電気光学装置として、その発光層が有機ＥＬ素子で構成された有機ＥＬディスプレイ１０に具体化したが、これに限定されるものではなく、電気光学装置ならどのような電気光学装置に適応してもよい。
【００７９】
○上記各実施形態では、電気光学装置として、その発光層が高分子材料であって且つ有機材料で構成された有機ＥＬディスプレイ１０に具体化したが、これに限定されるものではなく、その発光層が低分子材料であって且つ有機材料で構成された有機ＥＬディスプレイに具体化してもよい。
【００８０】
○上記各実施形態では、トップエミッションタイプの有機ＥＬディスプレイ１０に具体化したが、所謂、ボトムエミッションタイプの有機ＥＬディスプレイに適応してもよい。
【００８１】
○上記各実施形態では、各層の成膜方法は上記実施形態に記載された方法に限定されるものではなく、他の方法を用いて形成されるようにしてもよい。
○上記各実施形態では、ポリシリコンで構成されたシリコン層３０を有した駆動トランジスタＱｄで画素２０を構成した有機ＥＬディスプレイ１０に対して適応した。これを、単結晶で構成されたシリコン層を有した駆動トランジスタで画素２０を構成した有機ＥＬディスプレイに対して適応してもよい。
【図面の簡単な説明】
【図１】有機ＥＬディスプレイの電気的構成を説明するためのブロック図である。
【図２】表示パネル部及びデータ線駆動回路の電気的構成を示す回路図である。
【図３】画素の回路図である。
【図４】駆動トランジスタ及び電源線を構成するメタルフレームの一部上面図である。
【図５】図４中のＡ−Ａ線に沿ったメタルフレームを含む表示パネル部の一部断面図である。
【図６】（ａ），（ｂ），（ｃ），（ｄ）は、表示パネル部の製造方法を説明するための図である。
【図７】（ａ），（ｂ），（ｃ）は、表示パネル部の製造方法を説明するための図である。
【図８】（ａ），（ｂ），（ｃ）は、表示パネル部の製造方法を説明するための図である。
【図９】（ａ），（ｂ），（ｃ）は、表示パネル部の製造方法を説明するための図である。
【図１０】表示パネル部の製造方法を説明するための図である。
【図１１】第２の実施形態を説明するためのモバイル型パーソナルコンピュータの構成を示す斜視図である。
【図１２】従来の表示パネル部の一部断面図である。
【符号の説明】
ＤＣＯＮ…コンタクト部としてのドレインコンタクト部、ＧＣＯＮ…コンタクト部としてのゲートコンタクト部、ＧＬ…基板としてのガラス基板、ＨＤ…孔としてのドレイン用コンタクトホール、ＨＧ…孔としてのゲート用コンタクトホール、ＨＳ…孔としてのソース用コンタクトホール、ＭＴ…導電材料としての導電層、ＯＬＥＤ…電気光学素子としての有機ＥＬ素子、Ｑｄ…駆動素子としての駆動トランジスタ、ＳＣＯＮ…コンタクト部としてのソースコンタクト部、Ｚ１…絶縁膜としての第１の絶縁膜、Ｚ２…絶縁膜としての第２の絶縁膜、１０…電気光学装置としての有機ＥＬディスプレイ、３２…配線層としての第１フレーム形成層、３３…層間絶縁膜としてメタルフレーム間絶縁膜、３４…配線層としての第２フレーム形成層、４１…発光層、７０…電子機器としてのモバイル型のパーソナルコンピュータ。
【発明の属する技術分野】
本発明は、電気光学装置及び電子機器に関するものである。
【０００２】
【従来の技術】
従来、液晶素子、有機ＥＬ素子、電気泳動素子、電子放出素子といった電気光学素子を備えた表示ディスプレイの駆動方式の一つにアクティブマトリクス駆動方式がある。アクティブマトリクス駆動方式の表示ディスプレイには、基板の反対側に所望の画像が表示されるトップエミッションタイプの表示ディスプレイがある。
【０００３】
図１２は、従来のトップエミッションタイプの表示ディスプレイの一部断面図である。図１２に示すように、基板８０と電気光学素子を構成する発光層８１との間には、該発光層８１に供給する電力を制御するための駆動トランジスタのゲート電極８２Ｇ、ドレイン電極８２Ｄ及びソース電極８２Ｓ、及び、各種配線８３ａ，８３ｂ等が形成されている。そして、発光層８１にて発せられた光は同発光層８１を介して陽極電極８４Ａと対向する位置に形成された陰極電極８４Ｃ側から出射される。従って、前記陽極電極８４Ａの下方に駆動トランジスタを構成する前記各電極８２Ｇ，８２Ｄ，８２Ｓ、及び、各種配線８３ａ，８３ｂを配置することができるので、その開口率を高くすることができる。
【０００４】
しかしながら、この種のトップエミッションタイプの表示ディスプレイでは、前記各電極８２Ｇ，８２Ｄ，８２Ｓ、及び、各種配線８３ａ，８３ｂを前記陽極電極８４Ａの下方に配置することで、各電極８２Ｇ，８２Ｄ，８２Ｓ、及び、各種配線８３ａ，８３ｂより上方に配置される陽極電極８４Ａや発光層８１といった画素部材のカバレッジを良好に保てなくなってしまう。例えば、ゲート電極８２Ｇ、ドレイン電極８２Ｄ及びソース電極８２Ｓ、及び、各種配線８３ａ，８３ｂを配置することで、陽極電極８４Ａに１μｍ程度の段差が生じる場合がある。この結果、図１２中のＱで示すように、陰極電極８４Ｃの一部が陽極電極８４Ａに接触してしまう場合がある。この結果、陽極電極８４Ａと陰極電極８４Ｃとがショートしてしまうので、その対応する画素が暗点になってしまう。また、各画素で発光層８１の膜厚にバラツキが発生してしまうので、画素毎で輝度にバラツキが生じてしまう。
【０００５】
従って、各画素部材のカバレッジを良好にするために、陽極電極８４Ａの下部に配置される層間絶縁膜８５をリフロー処理することで平坦化して前記段差を抑制するようにしたものが知られている（例えば、特許文献１）。
【０００６】
【特許文献１】
特開２００１−５６６５０号公報
【０００７】
【発明が解決しようとする課題】
しかしながら、リフロー処理して得られる陽極電極８４Ａには、例えば０．２μｍ程度の段差が残ってしまう場合がある。従って、例えば、その発光層が低分子材料であって且つ有機材料で構成される有機ＥＬディスプレイにおいては、前記リフロー処理を用いることでその各画素部材のカバレッジを十分に改善することができる。しかしながら、発光層が高分子材料であって且つ有機材料で構成される有機ＥＬディスプレイにおいては、その画素電極の段差が０．０２μｍ程度以下であることが要求される。従って、発光層が高分子材料であって且つ有機材料で構成される有機ＥＬディスプレイにおいては、リフロー処理を用いても要求される各画素部材のカバレッジを改善することが困難である。
【０００８】
本発明は上記問題点を解消するためになされたものであって、その目的は、カバレッジを十分良好に保つことでその表示品位を向上させることができる電気光学装置及び電子機器を提供することにある。
【０００９】
【課題を解決するための手段】
本発明の電気光学装置は、基板と、前記基板上に形成され、データ信号の信号レベルに応じて発光する発光層と、前記基板と前記発光層との間に形成され、前記発光層に前記データ信号の信号レベルに応じた電力の供給を制御する駆動素子を構成する配線が形成された配線層とを備えた電気光学装置において、前記配線層には、前記配線の排他的領域に同配線の膜厚と等しい膜厚を有する絶縁膜を備えた。
【００１０】
これによれば、前記配線層を構成する配線と、その配線が形成される位置の排他的領域に同配線の膜厚と一致する膜厚を有する絶縁膜を形成したので、配線層を平坦化することができる。従って、前記配線層より上層に形成される層のカバレッジを良好にすることができる。この結果、例えば、前記配線層より上層に電気光学素子を構成する電極を形成したとき、その電極を平坦に形成することができるので、その分，発光層のバラツキを抑制することができる。従って、表示品位が優れた電気光学装置を提供することができる。
【００１１】
この電気光学装置において、前記配線層は複数であって、その複数の配線層間には層間絶縁膜が形成されていてもよい。
これによれば、層間絶縁膜を介して複数の配線層が形成された、所謂、多層配線構造の電気光学装置において、その配線層より上方に形成される層のカバレッジを良好にすることができる。
【００１２】
本発明の電気光学装置は、基板と、前記基板上に形成され、データ信号の信号レベルに応じて発光する発光層と、前記基板と前記発光層との間に形成され、前記発光層に前記データ信号の信号レベルに応じた電力の供給を制御する駆動素子を構成する配線が形成された複数の配線層と、前記複数の配線層の各々の間に形成され、前記各配線層を互いに電気的に接続するためのコンタクト部を構成する孔を有する層間絶縁膜とを備えた電気光学装置において、前記層間絶縁膜上に形成される前記配線層は、前記層間絶縁膜のコンタクト部を構成する孔に、前記層間絶縁膜と同じ膜厚の導電材料を配置することで平坦化処理された前記層間絶縁膜上に形成されている。
【００１３】
これによれば、コンタクト部を構成する孔が形成されていても、前記層間絶縁膜上に形成される前記配線層は平坦化されている。従って、前記絶縁層より上層に形成される層のカバレッジを良好にすることができる。この結果、例えば、前記絶縁層より上方に電気光学素子を構成する電極を形成したとき、その電極を平坦に形成することができるので、その分、発光層のバラツキを抑制することができる。従って、表示品位が優れた電気光学装置を提供することができる。
【００１４】
また、前記絶縁層を平坦化することができるので、例えば、前記絶縁層の上層に形成される発光層の電極を平坦化するための平坦化絶縁膜を形成する場合、その平坦化絶縁膜の膜厚を小さくすることができる。従って、膜厚が小さくなった分だけ平坦化絶縁膜での断線や電気抵抗の高抵抗化を抑制することができる。この結果、電気光学装置の歩留まりを向上させることができる。
【００１５】
この電気光学装置において、前記孔はコンタクトホールであってもよい。
これによれば、前記コンタクト部がコンタクトホールに導電性材料が埋め込まれて形成された構造を成した電気光学装置の前記絶縁層を平坦化することができる。
【００１６】
この電気光学装置において、前記発光層は有機材料で構成された有機ＥＬ素子であってもよい。
これによれば、その発光層が有機材料で構成された電気光学装置において、例えば、その配線層または絶縁層の上方に形成される電気光学素子の電極上に生じる段差の発生を抑制することができる。
【００１７】
この電気光学装置において、前記有機材料は高分子材料で構成されていもよい。
これによれば、配線層または絶縁層を平坦化することができるので、その分、例えば、発光層の電極上に生じる段差を小さくすることができる。その結果、電極上に形成される発光層の膜厚のバラツキを抑制することができる。従って、電極上に高分子有機材料で構成された発光層を形成した場合であっても、その膜厚のバラツキを抑制することができる。この結果、その発光層を高分子有機材料で構成された電気光学装置の表示品位を向上させることができる。
【００１８】
この電気光学装置において、前記有機材料は低分子材料で構成されていてもよい。
これによれば、配線層または絶縁層を平坦化することができるので、その分、例えば、発光層の電極上に生じる段差を小さくすることができる。その結果、電極上に形成される発光層の膜厚のバラツキを抑制することができる。従って、電極上に低分子有機材料で構成された発光層を形成した場合であっても、その膜厚のバラツキを抑制することができる。この結果、その発光層を低分子有機材料で構成された電気光学装置の表示品位を向上させることができる。
【００１９】
この電気光学装置において、前記発光層はインクジョット方式を用いて形成されていもよい。
これによれば、インクジェット方式を用いて発光層が形成された電気光学装置において、その電気光学素子に電力を供給する電極上に生じる段差を抑制することができる。従って、その分、発光層の膜厚のバラツキを抑制することができる。
【００２０】
本発明の電子機器は、上記記載の電気光学装置を備えている。
これによれば、配線層または絶縁層が平坦化された分だけ、表示ムラの発生が抑制されることでその表示品位が向上した電気光学装置を備えた電子機器を提供することができる。
【００２１】
【発明の実施の形態】
以下、本発明を有機ＥＬディスプレイに適用した各実施形態を図面に基づいて説明する。また、各実施形態は、本発明の一態様を示すものであり、この発明を限定するものではなく、本発明の技術思想の範囲内で任意に変更可能である。さらに、以下に示す各図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材ごとに縮尺を異ならせてある。
（第１実施形態）
本発明を具体化した第１実施形態を図１〜図１０に従って説明する。図１は、有機ＥＬディスプレイの電気的構成を説明するためのブロック図である。図２は、表示パネル部及びデータ線駆動回路の電気的構成を示す回路図である。図３は、画素の回路図である。
【００２２】
図１に示すように、有機ＥＬディスプレイ１０は、信号生成回路１１、表示パネル部１２、走査線駆動回路１３及びデータ線駆動回路１４を備えている。有機ＥＬディスプレイ１０の信号生成回路１１、走査線駆動回路１３及びデータ線駆動回路１４は、それぞれが独立した電子部品によって構成されていてもよい。例えば、信号生成回路１１、走査線駆動回路１３及びデータ線駆動回路１４が、各々１チップの半導体集積回路装置によって構成されていてもよい。また、信号生成回路１１、走査線駆動回路１３及びデータ線駆動回路１４の全部若しくは一部がプログラマブルなＩＣチップで構成され、その機能がＩＣチップに書き込まれたプログラムによりソフトウェア的に実現されてもよい。
【００２３】
信号生成回路１１は、図示しない外部装置から供給されるクロックパルスＣＰ及び画像デジタルデータＤを入力する。信号生成回路１１は、クロックパルスＣＰに基づいて水平同期信号ＨＳＹＮＣ及び垂直同期信号ＶＳＹＮＣを作成する。また、信号生成回路１１は、その作成した水平同期信号ＨＳＹＮＣを走査線駆動回路１３に出力するとともに、前記垂直同期信号ＶＳＹＮＣをデータ線駆動回路１４に出力する。さらに、信号生成回路１１は、画像デジタルデータＤをデータ線駆動回路１４に出力する。
【００２４】
表示パネル部１２は、図２に示すように、行方向に沿って延設されるｎ本の走査線Ｙ１，Ｙ２，…，Ｙｎを備えている。また、表示パネル部１２は、列方向に沿って延設されるｍ本のデータ線Ｘ１，Ｘ２，…，Ｘｍを備えている。そして、前記各走査線Ｙ１，Ｙ２，…，Ｙｎと前記各データ線Ｘ１，Ｘ２，…，Ｘｍとの交差部に対応した各位置には画素２０が形成されている。
【００２５】
さらに、表示パネル部１２は、前記各データ線Ｘ１，Ｘ２，…，Ｘｍに並行して延設されるｍ本の電源線Ｌｏを備えている。全ての電源線Ｌｏには電源電圧Ｖｏが供給されている。
【００２６】
各画素２０は、対応する走査線Ｙ１，Ｙ２，…，Ｙｎを介して走査線駆動回路１３に接続されている。また、各画素２０は、対応するデータ線Ｘ１，Ｘ２，…，Ｘｍを介してデータ線駆動回路１４に接続されている。さらに、各画素２０は、電源線Ｌｏに接続されている。
【００２７】
画素２０は、その各々が図３に示すように、駆動トランジスタＱｄ、スイッチングトランジスタＱｓｗ、保持キャパシタＣｏ及び有機ＥＬ素子ＯＬＥＤを備えている。尚、図３は、ｎ番目の走査線Ｙｎとｍ番目のデータ線Ｘｍとの交差部に対応する位置に形成された画素２０の等価回路図である。この画素２０の電気的構成は全て同じであるので、説明の便宜上、以下、ｎ番目の走査線Ｙｎとｍ番目のデータ線Ｘｍとの交差部に対応する位置に形成された画素２０についてのみについて説明し、他の画素２０についてはその説明を省略する。
【００２８】
駆動トランジスタＱｄは、通常はＴＦＴ（薄膜トランジスタ）で構成されている。また、駆動トランジスタＱｄは本実施形態ではその導電型がＰ型である。スイッチングトランジスタＱｓｗは本実施形態ではその導電型がＮ型である。
【００２９】
スイッチングトランジスタＱｓｗは、そのドレインがデータ線Ｘｍに接続されている。スイッチングトランジスタＱｓｗのゲートは走査線Ｙｎに接続されている。スイッチングトランジスタＱｓｗのソースは、駆動トランジスタＱｄのゲートに接続されている。駆動トランジスタＱｄのゲート／ソース間には保持キャパシタＣｏが接続されている。また、駆動トランジスタＱｄのソースは電源線Ｌｏに接続されている。駆動トランジスタＱｄのドレインは有機ＥＬ素子ＯＬＥＤの陽極Ｅ１に接続されている。有機ＥＬ素子ＯＬＥＤの陰極Ｅ２は接地されている。この有機ＥＬ素子ＯＬＥＤは、本実施形態においては、その発光層が高分子材料であって、且つ、有機材料で構成された有機ＥＬ素子である。
【００３０】
走査線駆動回路１３は、走査信号ＳＣ１，ＳＣ２，…，ＳＣｎを作成する。各走査信号ＳＣ１，ＳＣ２，…，ＳＣｎはＬレベル及びＨレベルを有する電圧信号である。また、走査線駆動回路１３は前記水平同期信号ＨＳＹＮＣに従って、Ｈレベルの走査信号を各走査線Ｙ１，Ｙ２，…，Ｙｎに出力することで順次走査線Ｙ１，Ｙ２，…，Ｙｎを選択駆動する。
【００３１】
データ線駆動回路１４は、図２に示すように複数の単一ラインドライバ１４ａを備えている。複数の単一ラインドライバ１４ａの各々は対応するデータ線Ｘ１，Ｘ２，…，Ｘｍに接続されている。また、各単一ラインドライバ１４ａは、前記信号生成回路１１から出力された画像デジタルデータＤを入力する。そして、各単一ラインドライバ１４ａは、入力された画像デジタルデータＤの大きさに対応したレベルのアナログ電圧信号であるデータ信号Ｄ１，Ｄ２，…，Ｄｍを作成する。そして、単一ラインドライバ１４ａは、前記信号生成回路１１から出力された垂直同期信号ＶＳＹＮＣに従って前記データ信号Ｄ１，Ｄ２，…，Ｄｍを対応するデータ線Ｘ１，Ｘ２，…，Ｘｍを介して各画素２０に一斉に出力する。
【００３２】
そして、前記走査線駆動回路１３が水平同期信号ＨＳＹＮＣに従って走査線Ｙ１，Ｙ２，…，Ｙｎのうちの一本の走査線にＨレベルの走査信号を出力すると、その走査線に接続された一行分の全ての画素２０の各スイッチングトランジスタＱｓｗがオンになる。このとき、前記データ線駆動回路１４の各単一ラインドライバ１４ａから対応するデータ線Ｘ１，Ｘ２，…，Ｘｍを介してデータ信号Ｄ１，Ｄ２，…，Ｄｍが一斉に出力される。すると、前記スイッチングトランジスタＱｓｗがオンになった前記一行分の全ての画素２０の各保持キャパシタＣｏにデータ信号が供給される。この結果、前記各画素２０は、このデータ信号に応じて同画素２０の内部状態（保持キャパシタＣｏの電荷量）が設定され、これに応じて駆動トランジスタＱｄの導電率が制御される。この結果、その導電率に応じたレベルの駆動電流Ｉｅｌが有機ＥＬ素子ＯＬＥＤに供給され、有機ＥＬ素子ＯＬＥＤが同駆動電流Ｉｅｌの電流レベルに応じた輝度で発光する。
【００３３】
以降、各走査線Ｙ１，Ｙ２，…，Ｙｎが順次選択されることで各画素２０にデータ信号Ｄ１，Ｄ２，…，Ｄｍが供給され、各有機ＥＬ素子ＯＬＥＤが駆動電流Ｉｅｌの電流レベルに応じた輝度で発光する。このようにすることで表示パネル部１２上にデータ信号Ｄ１，Ｄ２，…，Ｄｍに応じた画像が表示される。
【００３４】
次に、表示パネル部１２の構造について図４及び図５に従って説明する。図４は、前記駆動トランジスタＱｄ及び電源線Ｌｏを構成するメタルフレームＭＰの一部上面図である。
【００３５】
図４に示すように、メタルフレームＭＰは、図中２点差線で示される第１メタルフレームＭ１と実線で示される第２メタルフレームＭ２とから構成されている。第１メタルフレームＭ１は、駆動トランジスタＱｄのゲートを構成するゲート電極２１Ｇと、該ゲート電極２１Ｇに接続し前記ゲート電極２１Ｇに前記データ信号Ｄ１，Ｄ２，…，Ｄｍを供給するゲート電極用メタルフレーム２１ＧＦを備えている。また、第１メタルフレームＭ１は、電源線Ｌｏを構成する電源線メタルフレームＶＦを備えている。
【００３６】
第２メタルフレームＭ２は、駆動トランジスタＱｄのドレインを構成するドレイン電極２１Ｄと、該ドレイン電極２１Ｄに接続し前記駆動電流Ｉｅｌが流れるドレイン電極用メタルフレーム２１ＤＦを備えている。また、第２メタルフレームＭ２は、前記駆動トランジスタＱｄのソースを構成するソース電極２１Ｓと、該ソース電極２１Ｓに接続し前記／ソース電極２１Ｓに前記電源電圧Ｖｏを供給するためのソース電極用メタルフレーム２１ＳＦを備えている。さらに、第２メタルフレームＭ２は、ゲート接続用電極２１Ｃと、該ゲート接続用電極２１Ｃに接続し前記ゲート接続用電極２１Ｃにデータ信号を供給するための信号線メタルフレーム２１ＣＦを備えている。
【００３７】
図５は、図４に示したメタルフレームＭＰを含む表示パネル部１２の一部断面図であって、図４中のＡ−Ａ線に沿う断面に対応している。
図５に示すように、ガラス基板ＧＬ上であって前記ドレイン電極２１Ｄ、ソース電極２１Ｓ及びゲート電極２１Ｇがそれぞれ配置される位置に対応する領域には島状のシリコン層３０が形成されている。このシリコン層３０は、本実施形態では多結晶シリコンで構成されている。このシリコン層３０の前記ドレイン電極２１Ｄと対向する位置にはドレイン領域３０Ｄが形成されている。同様に、シリコン層３０の前記ソース電極２１Ｓと対向する位置にはソース領域３０Ｓが形成されている。そして、シリコン層３０のドレイン領域３０Ｄとソース領域３０Ｓとの間にはチャネル領域３０Ｃが形成されている。
【００３８】
前記シリコン層３０上であって前記ドレイン領域３０Ｄ及びソース領域３０Ｓを除いた領域には、ゲート絶縁膜３１が形成されている。また、前記ゲート絶縁膜３１は、シリコン層３０が形成されていない領域のガラス基板ＧＬ上に渡って直接形成されている。
【００３９】
ゲート絶縁膜３１上には第１フレーム形成層３２が形成されている。この第１フレーム形成層３２は前記した第１メタルフレームＭ１が形成される層である。この第１フレーム形成層３２には、ゲート絶縁膜３１を介して前記シリコン層３０のチャネル領域３０Ｃと対向する位置に前記ゲート電極２１Ｇが形成されている。また、前記ガラス基板ＧＬ上に直接ゲート絶縁膜３１が形成されている第１フレーム形成層３２には前記ゲート電極用メタルフレーム２１ＧＦが形成されている。さらに、前記ゲート電極用メタルフレーム２１ＧＦの図中右側には前記電源線メタルフレームＶＦが形成されている。また、第１フレーム形成層３２であって前記各ゲート電極２１Ｇ、ゲート電極用メタルフレーム２１ＧＦ及び電源線メタルフレームＶＦに対して排他的領域には絶縁性材料で構成された第１の絶縁膜Ｚ１が形成されている。
【００４０】
そして、互いに隣接するゲート電極２１Ｇ、ゲート電極用メタルフレーム２１ＧＦ、電源線メタルフレームＶＦ及び第１の絶縁膜Ｚ１間のそれぞれの上端面（第１フレーム形成層３２と該第１フレーム形成層３２上に形成されるメタルフレーム間絶縁膜３３との境界面）の位置がほぼ一致するように平坦化されている。尚、本実施形態では、前記第１の絶縁膜Ｚ１は、二酸化珪素（ＳｉＯ２）で構成されている。
【００４１】
前記第１フレーム形成層３２上には絶縁性材料で構成されたメタルフレーム間絶縁膜３３が形成されている。また、メタルフレーム間絶縁膜３３の上端面は平坦化されている。尚、本実施形態では、メタルフレーム間絶縁膜３３は、二酸化珪素（ＳｉＯ２）で構成されている。そして、このメタルフレーム間絶縁膜３３上には第２フレーム形成層３４が形成されている。この第２フレーム形成層３４は、前記第２メタルフレームＭ２が形成される層である。
【００４２】
この第２フレーム形成層３４には、前記したように、前記ドレイン電極２１Ｄが前記シリコン層３０のドレイン領域３０Ｄに対向する位置に、前記ソース電極２１Ｓが前記シリコン層３０のソース領域３０Ｓに対向する位置にそれぞれ形成されている。また、第２フレーム形成層３４には、前記ゲート接続用電極２１Ｃが前記ゲート電極用メタルフレーム２１ＧＦに対向する位置に、前記信号線メタルフレーム２１ＣＦが前記電源線メタルフレームＶＦに対向する位置にそれぞれ形成されている。
【００４３】
そして、第２フレーム形成層３４であって前記各電極２１Ｄ，２１Ｓ，２１Ｃ、及び信号線メタルフレーム２１ＣＦに対して排他的領域には絶縁性材料で構成された第２の絶縁膜Ｚ２が形成されている。尚、本実施形態では、第２の絶縁膜Ｚ２は、二酸化珪素（ＳｉＯ２）で構成されている。そして、この第２フレーム形成層３４は、その各電極２１Ｄ，２１Ｓ，２１Ｃ、信号線メタルフレーム２１ＣＦ及び第２の絶縁膜Ｚ２のそれぞれの上端面（第２フレーム形成層３４と該第２フレーム形成層３４上に形成される平坦化絶縁膜３５との境界面）が一致するように平坦化されている。
【００４４】
さらに、前記ドレイン電極２１Ｄと前記ドレイン領域３０Ｄとは、その間に形成されるメタルフレーム間絶縁膜３３、第１フレーム形成層３２及びゲート絶縁膜３１をそれぞれ連通して形成されるドレインコンタクト部ＤＣＯＮを介して電気的に接続されている。同様に、前記ソース電極２１Ｓと前記ソース領域３０Ｓとは、その間に形成されるメタルフレーム間絶縁膜３３、第１フレーム形成層３２及びゲート絶縁膜３１をそれぞれ連通して形成されるソースコンタクト部ＳＣＯＮを介して電気的に接続されている。さらに、前記ゲート接続用電極２１Ｃと前記ゲート電極用メタルフレーム２１ＧＦとは、その間に形成されるメタルフレーム間絶縁膜３３を貫通して形成されるゲートコンタクト部ＧＣＯＮを介して電気的に接続されている。
【００４５】
前記第２フレーム形成層３４上には平坦化絶縁膜３５が形成されている。平坦化絶縁膜３５上には、その所定の位置に反射電極３６、陽極電極３７及び第１バンク層３８がそれぞれ形成されている。平坦化絶縁膜３５を第２フレーム形成層３４上に設ける事により、第２フレーム形成層３４上端での段差を平坦化絶縁膜３５がなまらせて、平坦化絶縁膜３５の上端での段差を小さくする事ができる。これらの平坦化構造によって、反射電極３６及び陽極電極３７がその上に形成される該平坦化絶縁膜３５の上端における段差は、０．０２μｍ程度以下に抑える事が可能になる。
【００４６】
前記反射電極３６は、その上端面が高い反射率を有した材料で構成されている。反射電極３６は通常アルミニウム（Ａｌ）やクロム（Ｃｒ）といった金属で構成されている。
【００４７】
陽極電極３７は、前記反射電極３６の全面を覆うように前記反射電極３６上に形成されている。また、第１バンク層３８はその一部が前記陽極電極３７の周縁部に乗り上げるように形成されている。この陽極電極３７は前記有機ＥＬ素子ＯＬＥＤの陽極Ｅ１に対応する電極層である。また、反射電極３６と前記ドレイン電極２１Ｄに接続されるドレイン電極用メタルフレーム２１ＤＦ（図４参照）とは前記平坦化絶縁膜３５を貫通して開孔されるコンタクト部（図示略）を介して電気的に接続されている。このことによって、前記ドレイン電極２１Ｄを流れる駆動電流Ｉｅｌが前記ドレイン電極用メタルフレーム２１ＤＦ及びコンタクト部を介して反射電極３６に供給される。
【００４８】
尚、本実施形態では陽極電極３７はＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）で構成されている。前記陽極電極３７上には、正孔輸送層４０と光を放射する高分子材料であって、且つ、有機材料で構成された発光層４１とが積層形成されている。そして、この正孔輸送層４０と発光層４１とで有機ＥＬ膜ＥＦを構成している。
【００４９】
また、第１バンク層３８は親水性であって且つ絶縁性材料で構成されている。第１バンク層３８は通常はＳｉＯ２、ＴｉＯ２、ＳｉＮ等の無機材料で構成されている。また、この第１バンク層３８は、陽極電極３７の周縁部上に乗り上げて形成されている。第１バンク層３８上には、第２バンク層３９が形成されている。第１及び第２バンク層３８，３９は、正孔輸送層４０と発光層４１と該正孔輸送層４０及び発光層４１に隣接して形成される正孔輸送層及び発光層の間とを区画している。
【００５０】
前記発光層４１及び第２バンク層３９上の全面に渡って、電子注入層４２及び透明陰極電極４３が積層形成されている。前記電子注入層４２は光透過性の材料で形成されている。また、透明陰極電極４３は光透過性の導電性材料で形成されている。この透明陰極電極４３は前記した有機ＥＬ素子ＯＬＥＤの陰極Ｅ２に対応する電極層である。そして、前記反射電極３６、陽極電極３７、有機ＥＬ膜ＥＦ、電子注入層４２及び透明陰極電極４３で前記有機ＥＬ素子ＯＬＥＤを構成している。
【００５１】
そして、前記透明陰極電極４３上の全面に渡って光透過性の絶縁性材料で構成された透明封止膜４４が形成されている。
このようにして前記ガラス基板ＧＬに対向した透明陰極電極４３から前記有機ＥＬ膜ＥＦにて発せられた光が出射される、所謂、トップエミッションタイプの有機ＥＬディスプレイが構成されている。また、この有機ＥＬディスプレイ１０は、第１及び第２フレーム形成層３２，３４を備えた、所謂、多層配線構造を成している。
【００５２】
上記のように構成された表示パネル部１２は、前記したように、各ゲート電極２１Ｇ、ゲート電極用メタルフレーム２１ＧＦ、電源線メタルフレームＶＦ及び第１の絶縁膜Ｚ１のそれぞれの上端面が平坦化されている。従って、第１フレーム形成層３２上に形成される前記メタルフレーム間絶縁膜３３の平坦度を高めることができる。また、メタルフレーム間絶縁膜３３の上端面が平坦化されている。従って、メタルフレーム間絶縁膜３３上に形成される前記第２フレーム形成層３４の平坦度を高めることができる。
【００５３】
さらに、第２フレーム形成層３４の上端面が平坦化されている。従って、第２フレーム形成層３４上に形成される前記平坦化絶縁膜３５の平坦度を高めることができる。
【００５４】
このように、前記平坦化絶縁膜３５の下層に形成される各第１及び第２フレーム形成層３２，３４、メタルフレーム間絶縁膜３３の平坦度が高められているので、該平坦化絶縁膜３５上に形成される有機ＥＬ素子ＯＬＥＤを構成する前記各反射電極３６及び陽極電極３７の平坦度を高くすることができる。その結果、陽極電極３７の段差を例えば、０．０２μｍ以下にすることができるので、有機ＥＬ素子ＯＬＥＤといった画素部材のカバレッジを十分良好に保つことができる。従って、本実施形態のように、その発光層４１が高分子材料であって且つ有機材料で構成された有機ＥＬ素子ＯＬＥＤであっても、陽極電極３７と透明陰極電極４３とがショートしたり、各画素２０で発光層４１及び正孔輸送層４０の膜厚のバラツキが発生することはない。従って、その表示品位が優れた有機ＥＬディスプレイを提供することができる。
【００５５】
また、前記平坦化絶縁膜３５の下層に形成される各第１及び第２フレーム形成層３２，３４、メタルフレーム間絶縁膜３３の平坦度が高められているので、同平坦化絶縁膜３５の膜厚を小さくしたとしても、該平坦化絶縁膜３５上に形成される有機ＥＬ素子ＯＬＥＤを構成する各反射電極３６及び陽極電極３７の平坦度を高くすることができる。また、平坦化絶縁膜３５の膜厚を小さくすることで、陽極電極３７若しくは反射電極３６と駆動トランジスタＱｄのドレイン電極用メタルフレーム２１ＤＦとを電気的に接続するコンタクト部を形成するコンタクトホールを短くすることができるので、その分、有機ＥＬディスプレイの歩留まりを向上させることができる。
【００５６】
次に、本実施形態の有機ＥＬディスプレイ１０の製造方法を図６〜図１０に従って説明する。図６〜図１０は、それぞれ、図５に示した画素２０を含む表示パネル部１２の断面図である。
【００５７】
まず、ガラス基板ＧＬ上に、ＣＶＤ法等を用いて二酸化珪素（ＳｉＯ２）を形成し、続けて、プラズマＣＶＤ法等を用いて前記二酸化珪素（ＳｉＯ２）をアモルファス化した後、レーザアニール法又は急速加熱法により結晶粒を成長させることで多結晶シリコンを形成する。そして、その多結晶シリコンをフォトリソグラフィ法によりパターニングして図６（ａ）に示す島状のシリコン層３０を形成する。本実施形態においては、シリコン層３０は、その膜厚が約５０ｎｍである。
【００５８】
次に、図６（ｂ）に示すように、前記シリコン層３０及びガラス基板ＧＬ上に二酸化珪素（ＳｉＯ２）で構成された膜厚約５０ｎｍのゲート絶縁膜３１を形成する。このゲート絶縁膜３１の形成は、プラズマＣＶＤ法、熱酸化法等により行う。
【００５９】
その後、図６（ｃ）に示すように、スパッタ法を用いて前記ゲート絶縁膜３１上の所定の位置に前記第１メタルフレームＭ１を形成する。即ち、その下層にシリコン層３０が形成されたゲート絶縁膜３１上にゲート電極２１Ｇが、また、その下層にガラス基板ＧＬが形成されたゲート絶縁膜３１上にゲート電極用メタルフレーム２１ＧＦが配置されるように形成する。また、その下層にガラス基板ＧＬが形成されたゲート絶縁膜３１上であって、前記ゲート電極用メタルフレーム２１ＧＦの図中右側に配置されるように電源線メタルフレームＶＦを形成する。このとき、本実施形態においては、ゲート電極２１Ｇ、ゲート電極用メタルフレーム２１ＧＦ及び電源線メタルフレームＶＦは、それぞれその膜厚Ｔ１が約５００ｎｍである。
【００６０】
次に、図６（ｄ）に示すように、先に形成したゲート絶縁膜３１、ゲート電極２１Ｇ、ゲート電極用メタルフレーム２１ＧＦ及び電源線メタルフレームＶＦ上の全面に渡って絶縁層３２ａを形成する。絶縁層３２ａの膜厚Ｔ２は、前記膜厚Ｔ１より大きくなるように形成されている。尚、本実施形態においては、前記絶縁層３２ａは二酸化珪素（ＳｉＯ２）で構成されている。
【００６１】
その後、前記絶縁層３２ａの上面を本実施形態においてはエッチング処理又はＣＭＰ（化学的機械的研磨）を用いて、図７（ａ）に示すように、絶縁層３２ａと先に形成したゲート電極２１Ｇとの上端面が一致するまで平坦化する。また、絶縁層３２ａと先に形成したゲート電極用メタルフレーム２１ＧＦ及び電源線メタルの各上端面とがそれぞれ一致するまで平坦化平坦化する。このようにすることで、第１フレーム形成層３２であって前記各ゲート電極２１Ｇ、ゲート電極用メタルフレーム２１ＧＦ及び電源線メタルフレームＶＦに対して排他的領域には二酸化珪素（ＳｉＯ２）で構成された前記第１の絶縁膜Ｚ１が形成される。そして、ゲート電極２１Ｇ、ゲート電極用メタルフレーム２１ＧＦ、電源線メタルフレームＶＦ及び第１の絶縁膜Ｚ１で第１フレーム形成層３２を構成する。
【００６２】
このように第１の絶縁膜Ｚ１を配置することでその上端面の平坦度が高い第１フレーム形成層３２を形成することができる。
その後、ＣＶＤ法によって、図７（ｂ）に示すように、前記第１フレーム形成層３２上に絶縁層３３ａを形成する。そして、形成された絶縁層３３ａにエッチング処理を施すことで、図７（ｃ）に示すように、前記ゲート電極２１Ｇが形成された位置を介して左右両側に、前記第１の絶縁膜Ｚ１及びゲート絶縁膜３１を連通して開孔するようにドレイン用コンタクトホールＨＤ及びソース用コンタクトホールＨＳをそれぞれ形成する。また、形成された絶縁層３３ａにエッチング処理を施すことで先に形成された前記ゲート電極用メタルフレーム２１ＧＦが形成された位置に、該ゲート電極用メタルフレーム２１ＧＦの上端面に至るまで開孔したゲート用コンタクトホールＨＧを形成する。
【００６３】
その後、図８（ａ）に示すように、前記絶縁層３３ａ、シリコン層３０、及びゲート電極用メタルフレーム２１ＧＦ上に渡って導電材料で構成された導電層ＭＴを形成する。このとき、導電層ＭＴは、その膜厚Ｔ３が前記ドレイン用コンタクトホールＨＤ及びソース用コンタクトホールＨＳの深さｄ１及びゲート用コンタクトホールＨＧよりも大きくなるように形成する。従って、この状態においては、前記各ドレイン用コンタクトホールＨＤ、ソース用コンタクトホールＨＳ及びゲート用コンタクトホールＨＧは、その各上端部より高い位置まで前記導電性材料が充填されていることとなる。尚、本実施形態においては、前記導電層ＭＴはアルミニウム（Ａｌ）で構成されている。
【００６４】
続いて、本実施形態においてはエッチング処理又はＣＭＰ（化学的機械的研磨）を用いて、図８（ｂ）に示すように、前記各ドレイン用コンタクトホールＨＤ、ソース用コンタクトホールＨＳ及びゲート用コンタクトホールＨＧに充填された前記アルミニウム（Ａｌ）が先に形成した絶縁層３３ａの各上端面に一致するまで導電層ＭＴを平坦化する。この結果、各ドレイン用コンタクトホールＨＤ、ソース用コンタクトホールＨＳ及びゲート用コンタクトホールＨＧにアルミニウム（Ａｌ）が埋め込まれて各ドレインコンタクト部ＤＣＯＮ、ソースコンタクト部ＳＣＯＮ及びゲートコンタクト部ＧＣＯＮが形成される。
【００６５】
このようにすることでメタルフレーム間絶縁膜３３が構成される。このとき、前記したように、平坦化をすることでその上端面の平坦度が高いメタルフレーム間絶縁膜３３を形成することができる。
【００６６】
その後、図８（ｃ）に示すように、メタルフレーム間絶縁膜３３上であって、ドレインコンタクト部ＤＣＯＮ、ソースコンタクト部ＳＣＯＮ及びゲートコンタクト部ＧＣＯＮ上にそれぞれ膜厚がＴ４であるドレイン電極２１Ｄ、ソース電極２１Ｓ及びゲート接続用電極２１Ｃを形成する。また、メタルフレーム間絶縁膜３３上であって、先に形成した電源線メタルフレームＶＦの上方に信号線メタルフレーム２１ＣＦを形成する。この膜厚Ｔ４はそれぞれ約５００ｎｍ程度である。
【００６７】
続いて、図９（ａ）に示すように、メタルフレーム間絶縁膜３３、ドレイン電極２１Ｄ、ソース電極２１Ｓ、ゲート接続用電極２１Ｃ及び信号線メタルフレーム２１ＣＦ上に絶縁性材料で構成された膜厚Ｔ５の絶縁層３４ａを形成する。このとき、形成される絶縁層３４ａの膜厚Ｔ５が前記ドレイン電極２１Ｄ、ソース電極２１Ｓ、ゲート接続用電極２１Ｃ及び信号線メタルフレーム２１ＣＦの膜厚Ｔ４よりも大きくなるように形成する。従って、この状態においては、前記各電極２１Ｄ，２１Ｓ，２１Ｃ及び信号線メタルフレーム２１ＣＦによって形成される各凹部Ｓは、その各上端部より高い位置まで前記絶縁性材料で充填されることとなる。尚、本実施形態においては、前記絶縁層３４ａは二酸化珪素（ＳｉＯ２）で構成されている。
【００６８】
続いて、本実施形態においてはエッチング処理又はＣＭＰ（化学的機械的研磨）を用いて、図９（ｂ）に示すように、前記各凹部Ｓに充填された前記絶縁性材料が先に形成したドレイン電極２１Ｄ、ソース電極２１Ｓ、ゲート接続用電極２１Ｃ及び電源線メタルフレームＶＦの各上端面の位置が一致するまで平坦化する。このようにすることで第２フレーム形成層３４が構成される。このとき、前記したように、平坦化をすることでその上端面の平坦度が高い第２フレーム形成層３４を形成することができる。
【００６９】
次に、図９（ｃ）に示すように、前記第２フレーム形成層３４上に絶縁性材料で構成された平坦化絶縁膜３５を形成する。本実施形態においては、平坦化絶縁膜３５は、二酸化珪素（ＳｉＯ２）で構成されている。その後、平坦化絶縁膜３５をＣＭＰ（化学的機械的研磨）等を用いて平坦化する。この平坦化絶縁膜３５は、その膜厚が約２０００ｎｍである。また、この平坦化絶縁膜３５はその後、ドライエッチング等によって、図示しないコンタクトホールが形成され、そのコンタクトホールに導電性材料が埋め込まれることで前記ドレイン電極２１Ｄに接続されるドレイン電極用メタルフレーム２１ＤＦ（図４参照）と平坦化絶縁膜３５上に形成される反射電極３６又は陽極電極３７との間に図示しないコンタクト部が形成される。このことによって、前記ドレイン電極２１Ｄのドレイン電極用メタルフレーム２１ＤＦと反射電極３６又は陽極電極３７とが電気的に接続される。
【００７０】
その後、平坦化絶縁膜３５上に公知の各種成膜方法を用いて、第１及び第２バンク層３８，３９、反射電極３６、陽極電極３７、正孔輸送層４０、発光層４１、電子注入層４２及び透明陰極電極４３を所定の位置にそれぞれ形成する。そして、最後に前記透明陰極電極４３上に透明封止膜４４を形成することで、有機ＥＬディスプレイ１０が製造される。
【００７１】
尚、特許請求の範囲に記載の基板は、例えば、本実施形態では、ガラス基板ＧＬに対応している。また、特許請求の範囲に記載の駆動素子は、例えば、本実施形態では、駆動トランジスタＱｄに対応している。さらに、特許請求の範囲に記載の配線層は、例えば、本実施形態では、第１フレーム形成層３２または第２フレーム形成層３４に対応している。また、特許請求の範囲に記載の電気光学装置は、例えば、本実施形態では、有機ＥＬディスプレイ１０に対応している。
【００７２】
また、特許請求の範囲に記載の絶縁膜は、例えば、本実施形態では、第１の絶縁膜Ｚ１または第２の絶縁膜に対応している。さらに、特許請求の範囲に記載のコンタクト部は、例えば、本実施形態では、ドレインコンタクト部ＤＣＯＮ、ソースコンタクト部ＳＣＯＮまたはゲートコンタクト部ＧＣＯＮに対応している。また、特許請求の範囲に記載の孔は、例えば、本実施形態では、ドレイン用コンタクトホールＨＤ、ソース用コンタクトホールＨＳまたはゲート用コンタクトホールＨＧに対応している。さらに、特許請求の範囲に記載の電気光学素子は、例えば、本実施形態における有機ＥＬ素子ＯＬＥＤに対応している。また、特許請求の範囲に記載の導電材料は、例えば、本実施形態における導電層ＭＴに対応している。
【００７３】
前記実施形態によれば、以下のような特徴を得ることができる。
（１）前記実施形態では、ゲート電極２１Ｇ、ゲート電極用メタルフレーム２１ＧＦ、電源線メタルフレームＶＦと、その排他的領域に形成される第１の絶縁膜Ｚ１とのそれぞれの上端面が一致するように平坦化することで、第１フレーム形成層３２の平坦化した。また、第１フレーム形成層３２上に形成されるメタルフレーム間絶縁膜３３の上端面を平坦化した。さらに、メタルフレーム間絶縁膜３３上に形成される各電極２１Ｄ，２１Ｓ，２１Ｃ、及び信号線メタルフレーム２１ＣＦと、その排他的領域に形成される第２の絶縁膜Ｚ２とのそれぞれの上端面が一致するように平坦化することで、第２フレーム形成層３４の平坦化した。また、前記第２フレーム形成層３４上に平坦化絶縁膜３５を形成した。
【００７４】
このように、前記平坦化絶縁膜３５の下層に形成される各第１及び第２フレーム形成層３２，３４、メタルフレーム間絶縁膜３３の平坦度が高められているので、該平坦化絶縁膜３５上に形成される有機ＥＬ素子ＯＬＥＤを構成する各反射電極３６及び陽極電極３７の平坦度を高くすることができる。その結果、陽極電極３７の段差を０．０２μｍ以下にすることができるので、有機ＥＬ素子ＯＬＥＤといった画素部材のカバレッジを十分良好に保つことができる。従って、その表示品位が優れた有機ＥＬディスプレイを提供することができる。
【００７５】
（２）前記実施形態では、前記平坦化絶縁膜３５の下層に形成される各第１及び第２フレーム形成層３２，３４、メタルフレーム間絶縁膜３３の平坦度が高められているので、同平坦化絶縁膜３５の膜厚を小さくしたとしても、該平坦化絶縁膜３５上に形成される有機ＥＬ素子ＯＬＥＤを構成する各反射電極３６及び陽極電極３７の平坦度を高くすることができる。また、平坦化絶縁膜３５の膜厚を小さくすることで、陽極電極３７若しくは反射電極３６と駆動トランジスタＱｄのドレイン電極用メタルフレーム２１ＤＦとを電気的に接続するコンタクト部を形成するコンタクトホールを短くすることができるので、その分、有機ＥＬディスプレイの歩留まりを向上させることができる。
（第２実施形態）
次に、第１実施形態で説明した電気光学装置としての有機ＥＬディスプレイ１０の電子機器の適用について図１１に従って説明する。有機ＥＬディスプレイ１０は、モバイル型のパーソナルコンピュータ、携帯電話、デジタルカメラ等種々の電子機器に適用できる。
【００７６】
図１１は、モバイル型パーソナルコンピュータの構成を示す斜視図を示す。図１１において、パーソナルコンピュータ７０は、キーボード７１を備えた本体部７２と、前記有機ＥＬディスプレイ１０を用いた表示ユニット７３とを備えている。この場合においても、有機ＥＬディスプレイ１０を用いた表示ユニット７３は前記第１実施形態と同様な効果を発揮する。
【００７７】
尚、発明の実施形態は、上記実施形態に限定されるものではなく、以下のように実施してもよい。
○上記第１実施形態では、エッチング処理又はＣＭＰを用いて第１フレーム形成層３２、メタルフレーム間絶縁膜３３及び第２フレーム形成層３４の平坦化処理を行った。これを、ＣＭＰのみを用いて第１フレーム形成層３２、メタルフレーム間絶縁膜３３及び第２フレーム形成層３４の平坦化処理を行ってもよい。また、リフトオフを用いて第１フレーム形成層３２、メタルフレーム間絶縁膜３３及び第２フレーム形成層３４の平坦化処理を行ってもよい。このようにすることで、上記実施形態と同じ効果を奏することができる。
【００７８】
○上記各実施形態では、電気光学装置として、その発光層が有機ＥＬ素子で構成された有機ＥＬディスプレイ１０に具体化したが、これに限定されるものではなく、電気光学装置ならどのような電気光学装置に適応してもよい。
【００７９】
○上記各実施形態では、電気光学装置として、その発光層が高分子材料であって且つ有機材料で構成された有機ＥＬディスプレイ１０に具体化したが、これに限定されるものではなく、その発光層が低分子材料であって且つ有機材料で構成された有機ＥＬディスプレイに具体化してもよい。
【００８０】
○上記各実施形態では、トップエミッションタイプの有機ＥＬディスプレイ１０に具体化したが、所謂、ボトムエミッションタイプの有機ＥＬディスプレイに適応してもよい。
【００８１】
○上記各実施形態では、各層の成膜方法は上記実施形態に記載された方法に限定されるものではなく、他の方法を用いて形成されるようにしてもよい。
○上記各実施形態では、ポリシリコンで構成されたシリコン層３０を有した駆動トランジスタＱｄで画素２０を構成した有機ＥＬディスプレイ１０に対して適応した。これを、単結晶で構成されたシリコン層を有した駆動トランジスタで画素２０を構成した有機ＥＬディスプレイに対して適応してもよい。
【図面の簡単な説明】
【図１】有機ＥＬディスプレイの電気的構成を説明するためのブロック図である。
【図２】表示パネル部及びデータ線駆動回路の電気的構成を示す回路図である。
【図３】画素の回路図である。
【図４】駆動トランジスタ及び電源線を構成するメタルフレームの一部上面図である。
【図５】図４中のＡ−Ａ線に沿ったメタルフレームを含む表示パネル部の一部断面図である。
【図６】（ａ），（ｂ），（ｃ），（ｄ）は、表示パネル部の製造方法を説明するための図である。
【図７】（ａ），（ｂ），（ｃ）は、表示パネル部の製造方法を説明するための図である。
【図８】（ａ），（ｂ），（ｃ）は、表示パネル部の製造方法を説明するための図である。
【図９】（ａ），（ｂ），（ｃ）は、表示パネル部の製造方法を説明するための図である。
【図１０】表示パネル部の製造方法を説明するための図である。
【図１１】第２の実施形態を説明するためのモバイル型パーソナルコンピュータの構成を示す斜視図である。
【図１２】従来の表示パネル部の一部断面図である。
【符号の説明】
ＤＣＯＮ…コンタクト部としてのドレインコンタクト部、ＧＣＯＮ…コンタクト部としてのゲートコンタクト部、ＧＬ…基板としてのガラス基板、ＨＤ…孔としてのドレイン用コンタクトホール、ＨＧ…孔としてのゲート用コンタクトホール、ＨＳ…孔としてのソース用コンタクトホール、ＭＴ…導電材料としての導電層、ＯＬＥＤ…電気光学素子としての有機ＥＬ素子、Ｑｄ…駆動素子としての駆動トランジスタ、ＳＣＯＮ…コンタクト部としてのソースコンタクト部、Ｚ１…絶縁膜としての第１の絶縁膜、Ｚ２…絶縁膜としての第２の絶縁膜、１０…電気光学装置としての有機ＥＬディスプレイ、３２…配線層としての第１フレーム形成層、３３…層間絶縁膜としてメタルフレーム間絶縁膜、３４…配線層としての第２フレーム形成層、４１…発光層、７０…電子機器としてのモバイル型のパーソナルコンピュータ。
Claims (9)
- 基板と、
前記基板上に形成され、データ信号の信号レベルに応じて発光する発光層と、
前記基板と前記発光層との間に形成され、前記発光層に前記データ信号の信号レベルに応じた電力の供給を制御する駆動素子を構成する配線が形成された配線層と
を備えた電気光学装置において、
前記配線層には、前記配線の排他的領域に同配線の膜厚と等しい膜厚を有する絶縁膜を備えたことを特徴とする電気光学装置。 - 請求項１に記載の電気光学装置において、
前記配線層は複数であって、その複数の配線層間には層間絶縁膜が形成されていることを特徴とする電気光学装置。 - 基板と、
前記基板上に形成され、データ信号の信号レベルに応じて発光する発光層と、
前記基板と前記発光層との間に形成され、前記発光層に前記データ信号の信号レベルに応じた電力の供給を制御する駆動素子を構成する配線が形成された複数の配線層と、
前記複数の配線層の各々の間に形成され、前記各配線層を互いに電気的に接続するためのコンタクト部を構成する孔を有する層間絶縁膜と
を備えた電気光学装置において、
前記層間絶縁膜上に形成される前記配線層は、前記層間絶縁膜のコンタクト部を構成する孔に、前記層間絶縁膜と同じ膜厚の導電材料を配置することで平坦化処理された前記層間絶縁膜上に形成されていることを特徴とする電気光学装置。 - 請求項３に記載の電気光学装置において、
前記孔はコンタクトホールであることを特徴とする電気光学装置。 - 請求項１乃至４のいずれか一つに記載の電気光学装置において、
前記発光層は有機材料で構成された有機ＥＬ素子であることを特徴とする電気光学装置。 - 請求項５に記載の電気光学装置において、
前記有機材料は高分子材料で構成されていることを特徴とする電気光学装置。 - 請求項５に記載の電気光学装置において、
前記有機材料は低分子材料で構成されていることを特徴とする電気光学装置。 - 請求項１乃至４のいずれか一つに記載の電気光学装置において、
前記発光層はインクジェット方式を用いて形成されていることを特徴とする電気光学装置。 - 請求項１乃至８のいずれか一つに記載の電気光学装置を備えたことを特徴とする電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003195072A JP2005032513A (ja) | 2003-07-10 | 2003-07-10 | 電気光学装置及び電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003195072A JP2005032513A (ja) | 2003-07-10 | 2003-07-10 | 電気光学装置及び電子機器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005032513A true JP2005032513A (ja) | 2005-02-03 |
Family
ID=34206027
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003195072A Withdrawn JP2005032513A (ja) | 2003-07-10 | 2003-07-10 | 電気光学装置及び電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2005032513A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006104256A1 (ja) * | 2005-03-31 | 2006-10-05 | Pioneer Corporation | 有機ｅｌ素子及びその製造方法 |
| JP2010032838A (ja) * | 2008-07-30 | 2010-02-12 | Sumitomo Chemical Co Ltd | 表示装置および表示装置の製造方法 |
-
2003
- 2003-07-10 JP JP2003195072A patent/JP2005032513A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006104256A1 (ja) * | 2005-03-31 | 2006-10-05 | Pioneer Corporation | 有機ｅｌ素子及びその製造方法 |
| JP2010032838A (ja) * | 2008-07-30 | 2010-02-12 | Sumitomo Chemical Co Ltd | 表示装置および表示装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10580836B2 (en) | OLED touch display panel with baffles on a TFT back plate, method for manufacturing the same and touch display device | |
| CN109728033B (zh) | 显示装置及其制造方法 | |
| KR102067966B1 (ko) | 유기발광 다이오드 디스플레이 장치 및 그 제조방법 | |
| JP3915806B2 (ja) | 電気光学装置および電子機器 | |
| US8264427B2 (en) | Electro-optical device, and electronic apparatus | |
| US20050225253A1 (en) | Display device and manufacturing method of the same | |
| KR20060053228A (ko) | 표시 장치 및 어레이 기판 | |
| JP6872343B2 (ja) | 表示装置および表示装置の製造方法 | |
| US10976870B2 (en) | Display device with inorganic film and method of fabricating the same | |
| JP4556566B2 (ja) | 電気光学装置および電子機器 | |
| US11081538B2 (en) | Organic light emitting diode display device having a circuit structure buried in a substrate thereof | |
| JP2018181668A (ja) | 表示装置、及び表示装置の製造方法 | |
| KR20200021569A (ko) | 유기 발광 표시 장치 | |
| JP2009105068A (ja) | 電気光学装置、電気光学装置の製造方法及び電子機器 | |
| JP4380242B2 (ja) | 電気光学装置、電気光学装置の製造方法及び電子機器 | |
| KR20200029678A (ko) | 표시 장치 | |
| WO2019064729A1 (ja) | 表示装置 | |
| JP4572510B2 (ja) | エレクトロルミネッセンス表示装置及び電子機器 | |
| JP2008066323A (ja) | 表示装置、及びその製造方法 | |
| KR20210018591A (ko) | 표시 장치 | |
| JPWO2012124690A1 (ja) | アクティブマトリクス基板およびアクティブマトリクス基板の製造方法 | |
| JP2010218718A (ja) | 表示装置および電子機器 | |
| JP2004184530A (ja) | 電気光学装置、アクティブマトリクス基板及び電子機器 | |
| JP2005032513A (ja) | 電気光学装置及び電子機器 | |
| JP4845531B2 (ja) | 画像表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20061003 |