JP2005032513A - 電気光学装置及び電子機器 - Google Patents
電気光学装置及び電子機器 Download PDFInfo
- Publication number
- JP2005032513A JP2005032513A JP2003195072A JP2003195072A JP2005032513A JP 2005032513 A JP2005032513 A JP 2005032513A JP 2003195072 A JP2003195072 A JP 2003195072A JP 2003195072 A JP2003195072 A JP 2003195072A JP 2005032513 A JP2005032513 A JP 2005032513A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- electro
- optical device
- layer
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Electroluminescent Light Sources (AREA)
Abstract
【課題】カバレッジを十分良好に保つことでその表示品位を向上させることができる電気光学装置及び電子機器を提供する。
【解決手段】ゲート電極21G、ゲート電極用メタルフレーム21GF、電源線メタルフレームVFと、その排他的領域に形成される第1の絶縁膜Z1とのそれぞれの上端面が一致するように平坦化することで、第1フレーム形成層32の平坦化した。また、第1フレーム形成層32上に形成されるメタルフレーム間絶縁膜33の上端面を平坦化した。さらに、メタルフレーム間絶縁膜33上に形成される各電極21D,21S,21C、及び信号線メタルフレーム21CFと、その排他的領域に形成される第2の絶縁膜Z2とのそれぞれの上端面が一致するように平坦化することで、第2フレーム形成層34の平坦化した。また、前記第2フレーム形成層34上に平坦化絶縁膜35を形成した。
【選択図】 図5
【解決手段】ゲート電極21G、ゲート電極用メタルフレーム21GF、電源線メタルフレームVFと、その排他的領域に形成される第1の絶縁膜Z1とのそれぞれの上端面が一致するように平坦化することで、第1フレーム形成層32の平坦化した。また、第1フレーム形成層32上に形成されるメタルフレーム間絶縁膜33の上端面を平坦化した。さらに、メタルフレーム間絶縁膜33上に形成される各電極21D,21S,21C、及び信号線メタルフレーム21CFと、その排他的領域に形成される第2の絶縁膜Z2とのそれぞれの上端面が一致するように平坦化することで、第2フレーム形成層34の平坦化した。また、前記第2フレーム形成層34上に平坦化絶縁膜35を形成した。
【選択図】 図5
Description
【0001】
【発明の属する技術分野】
本発明は、電気光学装置及び電子機器に関するものである。
【0002】
【従来の技術】
従来、液晶素子、有機EL素子、電気泳動素子、電子放出素子といった電気光学素子を備えた表示ディスプレイの駆動方式の一つにアクティブマトリクス駆動方式がある。アクティブマトリクス駆動方式の表示ディスプレイには、基板の反対側に所望の画像が表示されるトップエミッションタイプの表示ディスプレイがある。
【0003】
図12は、従来のトップエミッションタイプの表示ディスプレイの一部断面図である。図12に示すように、基板80と電気光学素子を構成する発光層81との間には、該発光層81に供給する電力を制御するための駆動トランジスタのゲート電極82G、ドレイン電極82D及びソース電極82S、及び、各種配線83a,83b等が形成されている。そして、発光層81にて発せられた光は同発光層81を介して陽極電極84Aと対向する位置に形成された陰極電極84C側から出射される。従って、前記陽極電極84Aの下方に駆動トランジスタを構成する前記各電極82G,82D,82S、及び、各種配線83a,83bを配置することができるので、その開口率を高くすることができる。
【0004】
しかしながら、この種のトップエミッションタイプの表示ディスプレイでは、前記各電極82G,82D,82S、及び、各種配線83a,83bを前記陽極電極84Aの下方に配置することで、各電極82G,82D,82S、及び、各種配線83a,83bより上方に配置される陽極電極84Aや発光層81といった画素部材のカバレッジを良好に保てなくなってしまう。例えば、ゲート電極82G、ドレイン電極82D及びソース電極82S、及び、各種配線83a,83bを配置することで、陽極電極84Aに1μm程度の段差が生じる場合がある。この結果、図12中のQで示すように、陰極電極84Cの一部が陽極電極84Aに接触してしまう場合がある。この結果、陽極電極84Aと陰極電極84Cとがショートしてしまうので、その対応する画素が暗点になってしまう。また、各画素で発光層81の膜厚にバラツキが発生してしまうので、画素毎で輝度にバラツキが生じてしまう。
【0005】
従って、各画素部材のカバレッジを良好にするために、陽極電極84Aの下部に配置される層間絶縁膜85をリフロー処理することで平坦化して前記段差を抑制するようにしたものが知られている(例えば、特許文献1)。
【0006】
【特許文献1】
特開2001−56650号公報
【0007】
【発明が解決しようとする課題】
しかしながら、リフロー処理して得られる陽極電極84Aには、例えば0.2μm程度の段差が残ってしまう場合がある。従って、例えば、その発光層が低分子材料であって且つ有機材料で構成される有機ELディスプレイにおいては、前記リフロー処理を用いることでその各画素部材のカバレッジを十分に改善することができる。しかしながら、発光層が高分子材料であって且つ有機材料で構成される有機ELディスプレイにおいては、その画素電極の段差が0.02μm程度以下であることが要求される。従って、発光層が高分子材料であって且つ有機材料で構成される有機ELディスプレイにおいては、リフロー処理を用いても要求される各画素部材のカバレッジを改善することが困難である。
【0008】
本発明は上記問題点を解消するためになされたものであって、その目的は、カバレッジを十分良好に保つことでその表示品位を向上させることができる電気光学装置及び電子機器を提供することにある。
【0009】
【課題を解決するための手段】
本発明の電気光学装置は、基板と、前記基板上に形成され、データ信号の信号レベルに応じて発光する発光層と、前記基板と前記発光層との間に形成され、前記発光層に前記データ信号の信号レベルに応じた電力の供給を制御する駆動素子を構成する配線が形成された配線層とを備えた電気光学装置において、前記配線層には、前記配線の排他的領域に同配線の膜厚と等しい膜厚を有する絶縁膜を備えた。
【0010】
これによれば、前記配線層を構成する配線と、その配線が形成される位置の排他的領域に同配線の膜厚と一致する膜厚を有する絶縁膜を形成したので、配線層を平坦化することができる。従って、前記配線層より上層に形成される層のカバレッジを良好にすることができる。この結果、例えば、前記配線層より上層に電気光学素子を構成する電極を形成したとき、その電極を平坦に形成することができるので、その分,発光層のバラツキを抑制することができる。従って、表示品位が優れた電気光学装置を提供することができる。
【0011】
この電気光学装置において、前記配線層は複数であって、その複数の配線層間には層間絶縁膜が形成されていてもよい。
これによれば、層間絶縁膜を介して複数の配線層が形成された、所謂、多層配線構造の電気光学装置において、その配線層より上方に形成される層のカバレッジを良好にすることができる。
【0012】
本発明の電気光学装置は、基板と、前記基板上に形成され、データ信号の信号レベルに応じて発光する発光層と、前記基板と前記発光層との間に形成され、前記発光層に前記データ信号の信号レベルに応じた電力の供給を制御する駆動素子を構成する配線が形成された複数の配線層と、前記複数の配線層の各々の間に形成され、前記各配線層を互いに電気的に接続するためのコンタクト部を構成する孔を有する層間絶縁膜とを備えた電気光学装置において、前記層間絶縁膜上に形成される前記配線層は、前記層間絶縁膜のコンタクト部を構成する孔に、前記層間絶縁膜と同じ膜厚の導電材料を配置することで平坦化処理された前記層間絶縁膜上に形成されている。
【0013】
これによれば、コンタクト部を構成する孔が形成されていても、前記層間絶縁膜上に形成される前記配線層は平坦化されている。従って、前記絶縁層より上層に形成される層のカバレッジを良好にすることができる。この結果、例えば、前記絶縁層より上方に電気光学素子を構成する電極を形成したとき、その電極を平坦に形成することができるので、その分、発光層のバラツキを抑制することができる。従って、表示品位が優れた電気光学装置を提供することができる。
【0014】
また、前記絶縁層を平坦化することができるので、例えば、前記絶縁層の上層に形成される発光層の電極を平坦化するための平坦化絶縁膜を形成する場合、その平坦化絶縁膜の膜厚を小さくすることができる。従って、膜厚が小さくなった分だけ平坦化絶縁膜での断線や電気抵抗の高抵抗化を抑制することができる。この結果、電気光学装置の歩留まりを向上させることができる。
【0015】
この電気光学装置において、前記孔はコンタクトホールであってもよい。
これによれば、前記コンタクト部がコンタクトホールに導電性材料が埋め込まれて形成された構造を成した電気光学装置の前記絶縁層を平坦化することができる。
【0016】
この電気光学装置において、前記発光層は有機材料で構成された有機EL素子であってもよい。
これによれば、その発光層が有機材料で構成された電気光学装置において、例えば、その配線層または絶縁層の上方に形成される電気光学素子の電極上に生じる段差の発生を抑制することができる。
【0017】
この電気光学装置において、前記有機材料は高分子材料で構成されていもよい。
これによれば、配線層または絶縁層を平坦化することができるので、その分、例えば、発光層の電極上に生じる段差を小さくすることができる。その結果、電極上に形成される発光層の膜厚のバラツキを抑制することができる。従って、電極上に高分子有機材料で構成された発光層を形成した場合であっても、その膜厚のバラツキを抑制することができる。この結果、その発光層を高分子有機材料で構成された電気光学装置の表示品位を向上させることができる。
【0018】
この電気光学装置において、前記有機材料は低分子材料で構成されていてもよい。
これによれば、配線層または絶縁層を平坦化することができるので、その分、例えば、発光層の電極上に生じる段差を小さくすることができる。その結果、電極上に形成される発光層の膜厚のバラツキを抑制することができる。従って、電極上に低分子有機材料で構成された発光層を形成した場合であっても、その膜厚のバラツキを抑制することができる。この結果、その発光層を低分子有機材料で構成された電気光学装置の表示品位を向上させることができる。
【0019】
この電気光学装置において、前記発光層はインクジョット方式を用いて形成されていもよい。
これによれば、インクジェット方式を用いて発光層が形成された電気光学装置において、その電気光学素子に電力を供給する電極上に生じる段差を抑制することができる。従って、その分、発光層の膜厚のバラツキを抑制することができる。
【0020】
本発明の電子機器は、上記記載の電気光学装置を備えている。
これによれば、配線層または絶縁層が平坦化された分だけ、表示ムラの発生が抑制されることでその表示品位が向上した電気光学装置を備えた電子機器を提供することができる。
【0021】
【発明の実施の形態】
以下、本発明を有機ELディスプレイに適用した各実施形態を図面に基づいて説明する。また、各実施形態は、本発明の一態様を示すものであり、この発明を限定するものではなく、本発明の技術思想の範囲内で任意に変更可能である。さらに、以下に示す各図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材ごとに縮尺を異ならせてある。
(第1実施形態)
本発明を具体化した第1実施形態を図1〜図10に従って説明する。図1は、有機ELディスプレイの電気的構成を説明するためのブロック図である。図2は、表示パネル部及びデータ線駆動回路の電気的構成を示す回路図である。図3は、画素の回路図である。
【0022】
図1に示すように、有機ELディスプレイ10は、信号生成回路11、表示パネル部12、走査線駆動回路13及びデータ線駆動回路14を備えている。有機ELディスプレイ10の信号生成回路11、走査線駆動回路13及びデータ線駆動回路14は、それぞれが独立した電子部品によって構成されていてもよい。例えば、信号生成回路11、走査線駆動回路13及びデータ線駆動回路14が、各々1チップの半導体集積回路装置によって構成されていてもよい。また、信号生成回路11、走査線駆動回路13及びデータ線駆動回路14の全部若しくは一部がプログラマブルなICチップで構成され、その機能がICチップに書き込まれたプログラムによりソフトウェア的に実現されてもよい。
【0023】
信号生成回路11は、図示しない外部装置から供給されるクロックパルスCP及び画像デジタルデータDを入力する。信号生成回路11は、クロックパルスCPに基づいて水平同期信号HSYNC及び垂直同期信号VSYNCを作成する。また、信号生成回路11は、その作成した水平同期信号HSYNCを走査線駆動回路13に出力するとともに、前記垂直同期信号VSYNCをデータ線駆動回路14に出力する。さらに、信号生成回路11は、画像デジタルデータDをデータ線駆動回路14に出力する。
【0024】
表示パネル部12は、図2に示すように、行方向に沿って延設されるn本の走査線Y1,Y2,…,Ynを備えている。また、表示パネル部12は、列方向に沿って延設されるm本のデータ線X1,X2,…,Xmを備えている。そして、前記各走査線Y1,Y2,…,Ynと前記各データ線X1,X2,…,Xmとの交差部に対応した各位置には画素20が形成されている。
【0025】
さらに、表示パネル部12は、前記各データ線X1,X2,…,Xmに並行して延設されるm本の電源線Loを備えている。全ての電源線Loには電源電圧Voが供給されている。
【0026】
各画素20は、対応する走査線Y1,Y2,…,Ynを介して走査線駆動回路13に接続されている。また、各画素20は、対応するデータ線X1,X2,…,Xmを介してデータ線駆動回路14に接続されている。さらに、各画素20は、電源線Loに接続されている。
【0027】
画素20は、その各々が図3に示すように、駆動トランジスタQd、スイッチングトランジスタQsw、保持キャパシタCo及び有機EL素子OLEDを備えている。尚、図3は、n番目の走査線Ynとm番目のデータ線Xmとの交差部に対応する位置に形成された画素20の等価回路図である。この画素20の電気的構成は全て同じであるので、説明の便宜上、以下、n番目の走査線Ynとm番目のデータ線Xmとの交差部に対応する位置に形成された画素20についてのみについて説明し、他の画素20についてはその説明を省略する。
【0028】
駆動トランジスタQdは、通常はTFT(薄膜トランジスタ)で構成されている。また、駆動トランジスタQdは本実施形態ではその導電型がP型である。スイッチングトランジスタQswは本実施形態ではその導電型がN型である。
【0029】
スイッチングトランジスタQswは、そのドレインがデータ線Xmに接続されている。スイッチングトランジスタQswのゲートは走査線Ynに接続されている。スイッチングトランジスタQswのソースは、駆動トランジスタQdのゲートに接続されている。駆動トランジスタQdのゲート/ソース間には保持キャパシタCoが接続されている。また、駆動トランジスタQdのソースは電源線Loに接続されている。駆動トランジスタQdのドレインは有機EL素子OLEDの陽極E1に接続されている。有機EL素子OLEDの陰極E2は接地されている。この有機EL素子OLEDは、本実施形態においては、その発光層が高分子材料であって、且つ、有機材料で構成された有機EL素子である。
【0030】
走査線駆動回路13は、走査信号SC1,SC2,…,SCnを作成する。各走査信号SC1,SC2,…,SCnはLレベル及びHレベルを有する電圧信号である。また、走査線駆動回路13は前記水平同期信号HSYNCに従って、Hレベルの走査信号を各走査線Y1,Y2,…,Ynに出力することで順次走査線Y1,Y2,…,Ynを選択駆動する。
【0031】
データ線駆動回路14は、図2に示すように複数の単一ラインドライバ14aを備えている。複数の単一ラインドライバ14aの各々は対応するデータ線X1,X2,…,Xmに接続されている。また、各単一ラインドライバ14aは、前記信号生成回路11から出力された画像デジタルデータDを入力する。そして、各単一ラインドライバ14aは、入力された画像デジタルデータDの大きさに対応したレベルのアナログ電圧信号であるデータ信号D1,D2,…,Dmを作成する。そして、単一ラインドライバ14aは、前記信号生成回路11から出力された垂直同期信号VSYNCに従って前記データ信号D1,D2,…,Dmを対応するデータ線X1,X2,…,Xmを介して各画素20に一斉に出力する。
【0032】
そして、前記走査線駆動回路13が水平同期信号HSYNCに従って走査線Y1,Y2,…,Ynのうちの一本の走査線にHレベルの走査信号を出力すると、その走査線に接続された一行分の全ての画素20の各スイッチングトランジスタQswがオンになる。このとき、前記データ線駆動回路14の各単一ラインドライバ14aから対応するデータ線X1,X2,…,Xmを介してデータ信号D1,D2,…,Dmが一斉に出力される。すると、前記スイッチングトランジスタQswがオンになった前記一行分の全ての画素20の各保持キャパシタCoにデータ信号が供給される。この結果、前記各画素20は、このデータ信号に応じて同画素20の内部状態(保持キャパシタCoの電荷量)が設定され、これに応じて駆動トランジスタQdの導電率が制御される。この結果、その導電率に応じたレベルの駆動電流Ielが有機EL素子OLEDに供給され、有機EL素子OLEDが同駆動電流Ielの電流レベルに応じた輝度で発光する。
【0033】
以降、各走査線Y1,Y2,…,Ynが順次選択されることで各画素20にデータ信号D1,D2,…,Dmが供給され、各有機EL素子OLEDが駆動電流Ielの電流レベルに応じた輝度で発光する。このようにすることで表示パネル部12上にデータ信号D1,D2,…,Dmに応じた画像が表示される。
【0034】
次に、表示パネル部12の構造について図4及び図5に従って説明する。図4は、前記駆動トランジスタQd及び電源線Loを構成するメタルフレームMPの一部上面図である。
【0035】
図4に示すように、メタルフレームMPは、図中2点差線で示される第1メタルフレームM1と実線で示される第2メタルフレームM2とから構成されている。第1メタルフレームM1は、駆動トランジスタQdのゲートを構成するゲート電極21Gと、該ゲート電極21Gに接続し前記ゲート電極21Gに前記データ信号D1,D2,…,Dmを供給するゲート電極用メタルフレーム21GFを備えている。また、第1メタルフレームM1は、電源線Loを構成する電源線メタルフレームVFを備えている。
【0036】
第2メタルフレームM2は、駆動トランジスタQdのドレインを構成するドレイン電極21Dと、該ドレイン電極21Dに接続し前記駆動電流Ielが流れるドレイン電極用メタルフレーム21DFを備えている。また、第2メタルフレームM2は、前記駆動トランジスタQdのソースを構成するソース電極21Sと、該ソース電極21Sに接続し前記/ソース電極21Sに前記電源電圧Voを供給するためのソース電極用メタルフレーム21SFを備えている。さらに、第2メタルフレームM2は、ゲート接続用電極21Cと、該ゲート接続用電極21Cに接続し前記ゲート接続用電極21Cにデータ信号を供給するための信号線メタルフレーム21CFを備えている。
【0037】
図5は、図4に示したメタルフレームMPを含む表示パネル部12の一部断面図であって、図4中のA−A線に沿う断面に対応している。
図5に示すように、ガラス基板GL上であって前記ドレイン電極21D、ソース電極21S及びゲート電極21Gがそれぞれ配置される位置に対応する領域には島状のシリコン層30が形成されている。このシリコン層30は、本実施形態では多結晶シリコンで構成されている。このシリコン層30の前記ドレイン電極21Dと対向する位置にはドレイン領域30Dが形成されている。同様に、シリコン層30の前記ソース電極21Sと対向する位置にはソース領域30Sが形成されている。そして、シリコン層30のドレイン領域30Dとソース領域30Sとの間にはチャネル領域30Cが形成されている。
【0038】
前記シリコン層30上であって前記ドレイン領域30D及びソース領域30Sを除いた領域には、ゲート絶縁膜31が形成されている。また、前記ゲート絶縁膜31は、シリコン層30が形成されていない領域のガラス基板GL上に渡って直接形成されている。
【0039】
ゲート絶縁膜31上には第1フレーム形成層32が形成されている。この第1フレーム形成層32は前記した第1メタルフレームM1が形成される層である。この第1フレーム形成層32には、ゲート絶縁膜31を介して前記シリコン層30のチャネル領域30Cと対向する位置に前記ゲート電極21Gが形成されている。また、前記ガラス基板GL上に直接ゲート絶縁膜31が形成されている第1フレーム形成層32には前記ゲート電極用メタルフレーム21GFが形成されている。さらに、前記ゲート電極用メタルフレーム21GFの図中右側には前記電源線メタルフレームVFが形成されている。また、第1フレーム形成層32であって前記各ゲート電極21G、ゲート電極用メタルフレーム21GF及び電源線メタルフレームVFに対して排他的領域には絶縁性材料で構成された第1の絶縁膜Z1が形成されている。
【0040】
そして、互いに隣接するゲート電極21G、ゲート電極用メタルフレーム21GF、電源線メタルフレームVF及び第1の絶縁膜Z1間のそれぞれの上端面(第1フレーム形成層32と該第1フレーム形成層32上に形成されるメタルフレーム間絶縁膜33との境界面)の位置がほぼ一致するように平坦化されている。尚、本実施形態では、前記第1の絶縁膜Z1は、二酸化珪素(SiO2)で構成されている。
【0041】
前記第1フレーム形成層32上には絶縁性材料で構成されたメタルフレーム間絶縁膜33が形成されている。また、メタルフレーム間絶縁膜33の上端面は平坦化されている。尚、本実施形態では、メタルフレーム間絶縁膜33は、二酸化珪素(SiO2)で構成されている。そして、このメタルフレーム間絶縁膜33上には第2フレーム形成層34が形成されている。この第2フレーム形成層34は、前記第2メタルフレームM2が形成される層である。
【0042】
この第2フレーム形成層34には、前記したように、前記ドレイン電極21Dが前記シリコン層30のドレイン領域30Dに対向する位置に、前記ソース電極21Sが前記シリコン層30のソース領域30Sに対向する位置にそれぞれ形成されている。また、第2フレーム形成層34には、前記ゲート接続用電極21Cが前記ゲート電極用メタルフレーム21GFに対向する位置に、前記信号線メタルフレーム21CFが前記電源線メタルフレームVFに対向する位置にそれぞれ形成されている。
【0043】
そして、第2フレーム形成層34であって前記各電極21D,21S,21C、及び信号線メタルフレーム21CFに対して排他的領域には絶縁性材料で構成された第2の絶縁膜Z2が形成されている。尚、本実施形態では、第2の絶縁膜Z2は、二酸化珪素(SiO2)で構成されている。そして、この第2フレーム形成層34は、その各電極21D,21S,21C、信号線メタルフレーム21CF及び第2の絶縁膜Z2のそれぞれの上端面(第2フレーム形成層34と該第2フレーム形成層34上に形成される平坦化絶縁膜35との境界面)が一致するように平坦化されている。
【0044】
さらに、前記ドレイン電極21Dと前記ドレイン領域30Dとは、その間に形成されるメタルフレーム間絶縁膜33、第1フレーム形成層32及びゲート絶縁膜31をそれぞれ連通して形成されるドレインコンタクト部DCONを介して電気的に接続されている。同様に、前記ソース電極21Sと前記ソース領域30Sとは、その間に形成されるメタルフレーム間絶縁膜33、第1フレーム形成層32及びゲート絶縁膜31をそれぞれ連通して形成されるソースコンタクト部SCONを介して電気的に接続されている。さらに、前記ゲート接続用電極21Cと前記ゲート電極用メタルフレーム21GFとは、その間に形成されるメタルフレーム間絶縁膜33を貫通して形成されるゲートコンタクト部GCONを介して電気的に接続されている。
【0045】
前記第2フレーム形成層34上には平坦化絶縁膜35が形成されている。平坦化絶縁膜35上には、その所定の位置に反射電極36、陽極電極37及び第1バンク層38がそれぞれ形成されている。平坦化絶縁膜35を第2フレーム形成層34上に設ける事により、第2フレーム形成層34上端での段差を平坦化絶縁膜35がなまらせて、平坦化絶縁膜35の上端での段差を小さくする事ができる。これらの平坦化構造によって、反射電極36及び陽極電極37がその上に形成される該平坦化絶縁膜35の上端における段差は、0.02μm程度以下に抑える事が可能になる。
【0046】
前記反射電極36は、その上端面が高い反射率を有した材料で構成されている。反射電極36は通常アルミニウム(Al)やクロム(Cr)といった金属で構成されている。
【0047】
陽極電極37は、前記反射電極36の全面を覆うように前記反射電極36上に形成されている。また、第1バンク層38はその一部が前記陽極電極37の周縁部に乗り上げるように形成されている。この陽極電極37は前記有機EL素子OLEDの陽極E1に対応する電極層である。また、反射電極36と前記ドレイン電極21Dに接続されるドレイン電極用メタルフレーム21DF(図4参照)とは前記平坦化絶縁膜35を貫通して開孔されるコンタクト部(図示略)を介して電気的に接続されている。このことによって、前記ドレイン電極21Dを流れる駆動電流Ielが前記ドレイン電極用メタルフレーム21DF及びコンタクト部を介して反射電極36に供給される。
【0048】
尚、本実施形態では陽極電極37はITO(Indium Tin Oxide)で構成されている。前記陽極電極37上には、正孔輸送層40と光を放射する高分子材料であって、且つ、有機材料で構成された発光層41とが積層形成されている。そして、この正孔輸送層40と発光層41とで有機EL膜EFを構成している。
【0049】
また、第1バンク層38は親水性であって且つ絶縁性材料で構成されている。第1バンク層38は通常はSiO2、TiO2、SiN等の無機材料で構成されている。また、この第1バンク層38は、陽極電極37の周縁部上に乗り上げて形成されている。第1バンク層38上には、第2バンク層39が形成されている。第1及び第2バンク層38,39は、正孔輸送層40と発光層41と該正孔輸送層40及び発光層41に隣接して形成される正孔輸送層及び発光層の間とを区画している。
【0050】
前記発光層41及び第2バンク層39上の全面に渡って、電子注入層42及び透明陰極電極43が積層形成されている。前記電子注入層42は光透過性の材料で形成されている。また、透明陰極電極43は光透過性の導電性材料で形成されている。この透明陰極電極43は前記した有機EL素子OLEDの陰極E2に対応する電極層である。そして、前記反射電極36、陽極電極37、有機EL膜EF、電子注入層42及び透明陰極電極43で前記有機EL素子OLEDを構成している。
【0051】
そして、前記透明陰極電極43上の全面に渡って光透過性の絶縁性材料で構成された透明封止膜44が形成されている。
このようにして前記ガラス基板GLに対向した透明陰極電極43から前記有機EL膜EFにて発せられた光が出射される、所謂、トップエミッションタイプの有機ELディスプレイが構成されている。また、この有機ELディスプレイ10は、第1及び第2フレーム形成層32,34を備えた、所謂、多層配線構造を成している。
【0052】
上記のように構成された表示パネル部12は、前記したように、各ゲート電極21G、ゲート電極用メタルフレーム21GF、電源線メタルフレームVF及び第1の絶縁膜Z1のそれぞれの上端面が平坦化されている。従って、第1フレーム形成層32上に形成される前記メタルフレーム間絶縁膜33の平坦度を高めることができる。また、メタルフレーム間絶縁膜33の上端面が平坦化されている。従って、メタルフレーム間絶縁膜33上に形成される前記第2フレーム形成層34の平坦度を高めることができる。
【0053】
さらに、第2フレーム形成層34の上端面が平坦化されている。従って、第2フレーム形成層34上に形成される前記平坦化絶縁膜35の平坦度を高めることができる。
【0054】
このように、前記平坦化絶縁膜35の下層に形成される各第1及び第2フレーム形成層32,34、メタルフレーム間絶縁膜33の平坦度が高められているので、該平坦化絶縁膜35上に形成される有機EL素子OLEDを構成する前記各反射電極36及び陽極電極37の平坦度を高くすることができる。その結果、陽極電極37の段差を例えば、0.02μm以下にすることができるので、有機EL素子OLEDといった画素部材のカバレッジを十分良好に保つことができる。従って、本実施形態のように、その発光層41が高分子材料であって且つ有機材料で構成された有機EL素子OLEDであっても、陽極電極37と透明陰極電極43とがショートしたり、各画素20で発光層41及び正孔輸送層40の膜厚のバラツキが発生することはない。従って、その表示品位が優れた有機ELディスプレイを提供することができる。
【0055】
また、前記平坦化絶縁膜35の下層に形成される各第1及び第2フレーム形成層32,34、メタルフレーム間絶縁膜33の平坦度が高められているので、同平坦化絶縁膜35の膜厚を小さくしたとしても、該平坦化絶縁膜35上に形成される有機EL素子OLEDを構成する各反射電極36及び陽極電極37の平坦度を高くすることができる。また、平坦化絶縁膜35の膜厚を小さくすることで、陽極電極37若しくは反射電極36と駆動トランジスタQdのドレイン電極用メタルフレーム21DFとを電気的に接続するコンタクト部を形成するコンタクトホールを短くすることができるので、その分、有機ELディスプレイの歩留まりを向上させることができる。
【0056】
次に、本実施形態の有機ELディスプレイ10の製造方法を図6〜図10に従って説明する。図6〜図10は、それぞれ、図5に示した画素20を含む表示パネル部12の断面図である。
【0057】
まず、ガラス基板GL上に、CVD法等を用いて二酸化珪素(SiO2)を形成し、続けて、プラズマCVD法等を用いて前記二酸化珪素(SiO2)をアモルファス化した後、レーザアニール法又は急速加熱法により結晶粒を成長させることで多結晶シリコンを形成する。そして、その多結晶シリコンをフォトリソグラフィ法によりパターニングして図6(a)に示す島状のシリコン層30を形成する。本実施形態においては、シリコン層30は、その膜厚が約50nmである。
【0058】
次に、図6(b)に示すように、前記シリコン層30及びガラス基板GL上に二酸化珪素(SiO2)で構成された膜厚約50nmのゲート絶縁膜31を形成する。このゲート絶縁膜31の形成は、プラズマCVD法、熱酸化法等により行う。
【0059】
その後、図6(c)に示すように、スパッタ法を用いて前記ゲート絶縁膜31上の所定の位置に前記第1メタルフレームM1を形成する。即ち、その下層にシリコン層30が形成されたゲート絶縁膜31上にゲート電極21Gが、また、その下層にガラス基板GLが形成されたゲート絶縁膜31上にゲート電極用メタルフレーム21GFが配置されるように形成する。また、その下層にガラス基板GLが形成されたゲート絶縁膜31上であって、前記ゲート電極用メタルフレーム21GFの図中右側に配置されるように電源線メタルフレームVFを形成する。このとき、本実施形態においては、ゲート電極21G、ゲート電極用メタルフレーム21GF及び電源線メタルフレームVFは、それぞれその膜厚T1が約500nmである。
【0060】
次に、図6(d)に示すように、先に形成したゲート絶縁膜31、ゲート電極21G、ゲート電極用メタルフレーム21GF及び電源線メタルフレームVF上の全面に渡って絶縁層32aを形成する。絶縁層32aの膜厚T2は、前記膜厚T1より大きくなるように形成されている。尚、本実施形態においては、前記絶縁層32aは二酸化珪素(SiO2)で構成されている。
【0061】
その後、前記絶縁層32aの上面を本実施形態においてはエッチング処理又はCMP(化学的機械的研磨)を用いて、図7(a)に示すように、絶縁層32aと先に形成したゲート電極21Gとの上端面が一致するまで平坦化する。また、絶縁層32aと先に形成したゲート電極用メタルフレーム21GF及び電源線メタルの各上端面とがそれぞれ一致するまで平坦化平坦化する。このようにすることで、第1フレーム形成層32であって前記各ゲート電極21G、ゲート電極用メタルフレーム21GF及び電源線メタルフレームVFに対して排他的領域には二酸化珪素(SiO2)で構成された前記第1の絶縁膜Z1が形成される。そして、ゲート電極21G、ゲート電極用メタルフレーム21GF、電源線メタルフレームVF及び第1の絶縁膜Z1で第1フレーム形成層32を構成する。
【0062】
このように第1の絶縁膜Z1を配置することでその上端面の平坦度が高い第1フレーム形成層32を形成することができる。
その後、CVD法によって、図7(b)に示すように、前記第1フレーム形成層32上に絶縁層33aを形成する。そして、形成された絶縁層33aにエッチング処理を施すことで、図7(c)に示すように、前記ゲート電極21Gが形成された位置を介して左右両側に、前記第1の絶縁膜Z1及びゲート絶縁膜31を連通して開孔するようにドレイン用コンタクトホールHD及びソース用コンタクトホールHSをそれぞれ形成する。また、形成された絶縁層33aにエッチング処理を施すことで先に形成された前記ゲート電極用メタルフレーム21GFが形成された位置に、該ゲート電極用メタルフレーム21GFの上端面に至るまで開孔したゲート用コンタクトホールHGを形成する。
【0063】
その後、図8(a)に示すように、前記絶縁層33a、シリコン層30、及びゲート電極用メタルフレーム21GF上に渡って導電材料で構成された導電層MTを形成する。このとき、導電層MTは、その膜厚T3が前記ドレイン用コンタクトホールHD及びソース用コンタクトホールHSの深さd1及びゲート用コンタクトホールHGよりも大きくなるように形成する。従って、この状態においては、前記各ドレイン用コンタクトホールHD、ソース用コンタクトホールHS及びゲート用コンタクトホールHGは、その各上端部より高い位置まで前記導電性材料が充填されていることとなる。尚、本実施形態においては、前記導電層MTはアルミニウム(Al)で構成されている。
【0064】
続いて、本実施形態においてはエッチング処理又はCMP(化学的機械的研磨)を用いて、図8(b)に示すように、前記各ドレイン用コンタクトホールHD、ソース用コンタクトホールHS及びゲート用コンタクトホールHGに充填された前記アルミニウム(Al)が先に形成した絶縁層33aの各上端面に一致するまで導電層MTを平坦化する。この結果、各ドレイン用コンタクトホールHD、ソース用コンタクトホールHS及びゲート用コンタクトホールHGにアルミニウム(Al)が埋め込まれて各ドレインコンタクト部DCON、ソースコンタクト部SCON及びゲートコンタクト部GCONが形成される。
【0065】
このようにすることでメタルフレーム間絶縁膜33が構成される。このとき、前記したように、平坦化をすることでその上端面の平坦度が高いメタルフレーム間絶縁膜33を形成することができる。
【0066】
その後、図8(c)に示すように、メタルフレーム間絶縁膜33上であって、ドレインコンタクト部DCON、ソースコンタクト部SCON及びゲートコンタクト部GCON上にそれぞれ膜厚がT4であるドレイン電極21D、ソース電極21S及びゲート接続用電極21Cを形成する。また、メタルフレーム間絶縁膜33上であって、先に形成した電源線メタルフレームVFの上方に信号線メタルフレーム21CFを形成する。この膜厚T4はそれぞれ約500nm程度である。
【0067】
続いて、図9(a)に示すように、メタルフレーム間絶縁膜33、ドレイン電極21D、ソース電極21S、ゲート接続用電極21C及び信号線メタルフレーム21CF上に絶縁性材料で構成された膜厚T5の絶縁層34aを形成する。このとき、形成される絶縁層34aの膜厚T5が前記ドレイン電極21D、ソース電極21S、ゲート接続用電極21C及び信号線メタルフレーム21CFの膜厚T4よりも大きくなるように形成する。従って、この状態においては、前記各電極21D,21S,21C及び信号線メタルフレーム21CFによって形成される各凹部Sは、その各上端部より高い位置まで前記絶縁性材料で充填されることとなる。尚、本実施形態においては、前記絶縁層34aは二酸化珪素(SiO2)で構成されている。
【0068】
続いて、本実施形態においてはエッチング処理又はCMP(化学的機械的研磨)を用いて、図9(b)に示すように、前記各凹部Sに充填された前記絶縁性材料が先に形成したドレイン電極21D、ソース電極21S、ゲート接続用電極21C及び電源線メタルフレームVFの各上端面の位置が一致するまで平坦化する。このようにすることで第2フレーム形成層34が構成される。このとき、前記したように、平坦化をすることでその上端面の平坦度が高い第2フレーム形成層34を形成することができる。
【0069】
次に、図9(c)に示すように、前記第2フレーム形成層34上に絶縁性材料で構成された平坦化絶縁膜35を形成する。本実施形態においては、平坦化絶縁膜35は、二酸化珪素(SiO2)で構成されている。その後、平坦化絶縁膜35をCMP(化学的機械的研磨)等を用いて平坦化する。この平坦化絶縁膜35は、その膜厚が約2000nmである。また、この平坦化絶縁膜35はその後、ドライエッチング等によって、図示しないコンタクトホールが形成され、そのコンタクトホールに導電性材料が埋め込まれることで前記ドレイン電極21Dに接続されるドレイン電極用メタルフレーム21DF(図4参照)と平坦化絶縁膜35上に形成される反射電極36又は陽極電極37との間に図示しないコンタクト部が形成される。このことによって、前記ドレイン電極21Dのドレイン電極用メタルフレーム21DFと反射電極36又は陽極電極37とが電気的に接続される。
【0070】
その後、平坦化絶縁膜35上に公知の各種成膜方法を用いて、第1及び第2バンク層38,39、反射電極36、陽極電極37、正孔輸送層40、発光層41、電子注入層42及び透明陰極電極43を所定の位置にそれぞれ形成する。そして、最後に前記透明陰極電極43上に透明封止膜44を形成することで、有機ELディスプレイ10が製造される。
【0071】
尚、特許請求の範囲に記載の基板は、例えば、本実施形態では、ガラス基板GLに対応している。また、特許請求の範囲に記載の駆動素子は、例えば、本実施形態では、駆動トランジスタQdに対応している。さらに、特許請求の範囲に記載の配線層は、例えば、本実施形態では、第1フレーム形成層32または第2フレーム形成層34に対応している。また、特許請求の範囲に記載の電気光学装置は、例えば、本実施形態では、有機ELディスプレイ10に対応している。
【0072】
また、特許請求の範囲に記載の絶縁膜は、例えば、本実施形態では、第1の絶縁膜Z1または第2の絶縁膜に対応している。さらに、特許請求の範囲に記載のコンタクト部は、例えば、本実施形態では、ドレインコンタクト部DCON、ソースコンタクト部SCONまたはゲートコンタクト部GCONに対応している。また、特許請求の範囲に記載の孔は、例えば、本実施形態では、ドレイン用コンタクトホールHD、ソース用コンタクトホールHSまたはゲート用コンタクトホールHGに対応している。さらに、特許請求の範囲に記載の電気光学素子は、例えば、本実施形態における有機EL素子OLEDに対応している。また、特許請求の範囲に記載の導電材料は、例えば、本実施形態における導電層MTに対応している。
【0073】
前記実施形態によれば、以下のような特徴を得ることができる。
(1)前記実施形態では、ゲート電極21G、ゲート電極用メタルフレーム21GF、電源線メタルフレームVFと、その排他的領域に形成される第1の絶縁膜Z1とのそれぞれの上端面が一致するように平坦化することで、第1フレーム形成層32の平坦化した。また、第1フレーム形成層32上に形成されるメタルフレーム間絶縁膜33の上端面を平坦化した。さらに、メタルフレーム間絶縁膜33上に形成される各電極21D,21S,21C、及び信号線メタルフレーム21CFと、その排他的領域に形成される第2の絶縁膜Z2とのそれぞれの上端面が一致するように平坦化することで、第2フレーム形成層34の平坦化した。また、前記第2フレーム形成層34上に平坦化絶縁膜35を形成した。
【0074】
このように、前記平坦化絶縁膜35の下層に形成される各第1及び第2フレーム形成層32,34、メタルフレーム間絶縁膜33の平坦度が高められているので、該平坦化絶縁膜35上に形成される有機EL素子OLEDを構成する各反射電極36及び陽極電極37の平坦度を高くすることができる。その結果、陽極電極37の段差を0.02μm以下にすることができるので、有機EL素子OLEDといった画素部材のカバレッジを十分良好に保つことができる。従って、その表示品位が優れた有機ELディスプレイを提供することができる。
【0075】
(2)前記実施形態では、前記平坦化絶縁膜35の下層に形成される各第1及び第2フレーム形成層32,34、メタルフレーム間絶縁膜33の平坦度が高められているので、同平坦化絶縁膜35の膜厚を小さくしたとしても、該平坦化絶縁膜35上に形成される有機EL素子OLEDを構成する各反射電極36及び陽極電極37の平坦度を高くすることができる。また、平坦化絶縁膜35の膜厚を小さくすることで、陽極電極37若しくは反射電極36と駆動トランジスタQdのドレイン電極用メタルフレーム21DFとを電気的に接続するコンタクト部を形成するコンタクトホールを短くすることができるので、その分、有機ELディスプレイの歩留まりを向上させることができる。
(第2実施形態)
次に、第1実施形態で説明した電気光学装置としての有機ELディスプレイ10の電子機器の適用について図11に従って説明する。有機ELディスプレイ10は、モバイル型のパーソナルコンピュータ、携帯電話、デジタルカメラ等種々の電子機器に適用できる。
【0076】
図11は、モバイル型パーソナルコンピュータの構成を示す斜視図を示す。図11において、パーソナルコンピュータ70は、キーボード71を備えた本体部72と、前記有機ELディスプレイ10を用いた表示ユニット73とを備えている。この場合においても、有機ELディスプレイ10を用いた表示ユニット73は前記第1実施形態と同様な効果を発揮する。
【0077】
尚、発明の実施形態は、上記実施形態に限定されるものではなく、以下のように実施してもよい。
○上記第1実施形態では、エッチング処理又はCMPを用いて第1フレーム形成層32、メタルフレーム間絶縁膜33及び第2フレーム形成層34の平坦化処理を行った。これを、CMPのみを用いて第1フレーム形成層32、メタルフレーム間絶縁膜33及び第2フレーム形成層34の平坦化処理を行ってもよい。また、リフトオフを用いて第1フレーム形成層32、メタルフレーム間絶縁膜33及び第2フレーム形成層34の平坦化処理を行ってもよい。このようにすることで、上記実施形態と同じ効果を奏することができる。
【0078】
○上記各実施形態では、電気光学装置として、その発光層が有機EL素子で構成された有機ELディスプレイ10に具体化したが、これに限定されるものではなく、電気光学装置ならどのような電気光学装置に適応してもよい。
【0079】
○上記各実施形態では、電気光学装置として、その発光層が高分子材料であって且つ有機材料で構成された有機ELディスプレイ10に具体化したが、これに限定されるものではなく、その発光層が低分子材料であって且つ有機材料で構成された有機ELディスプレイに具体化してもよい。
【0080】
○上記各実施形態では、トップエミッションタイプの有機ELディスプレイ10に具体化したが、所謂、ボトムエミッションタイプの有機ELディスプレイに適応してもよい。
【0081】
○上記各実施形態では、各層の成膜方法は上記実施形態に記載された方法に限定されるものではなく、他の方法を用いて形成されるようにしてもよい。
○上記各実施形態では、ポリシリコンで構成されたシリコン層30を有した駆動トランジスタQdで画素20を構成した有機ELディスプレイ10に対して適応した。これを、単結晶で構成されたシリコン層を有した駆動トランジスタで画素20を構成した有機ELディスプレイに対して適応してもよい。
【図面の簡単な説明】
【図1】有機ELディスプレイの電気的構成を説明するためのブロック図である。
【図2】表示パネル部及びデータ線駆動回路の電気的構成を示す回路図である。
【図3】画素の回路図である。
【図4】駆動トランジスタ及び電源線を構成するメタルフレームの一部上面図である。
【図5】図4中のA−A線に沿ったメタルフレームを含む表示パネル部の一部断面図である。
【図6】(a),(b),(c),(d)は、表示パネル部の製造方法を説明するための図である。
【図7】(a),(b),(c)は、表示パネル部の製造方法を説明するための図である。
【図8】(a),(b),(c)は、表示パネル部の製造方法を説明するための図である。
【図9】(a),(b),(c)は、表示パネル部の製造方法を説明するための図である。
【図10】表示パネル部の製造方法を説明するための図である。
【図11】第2の実施形態を説明するためのモバイル型パーソナルコンピュータの構成を示す斜視図である。
【図12】従来の表示パネル部の一部断面図である。
【符号の説明】
DCON…コンタクト部としてのドレインコンタクト部、GCON…コンタクト部としてのゲートコンタクト部、GL…基板としてのガラス基板、HD…孔としてのドレイン用コンタクトホール、HG…孔としてのゲート用コンタクトホール、HS…孔としてのソース用コンタクトホール、MT…導電材料としての導電層、OLED…電気光学素子としての有機EL素子、Qd…駆動素子としての駆動トランジスタ、SCON…コンタクト部としてのソースコンタクト部、Z1…絶縁膜としての第1の絶縁膜、Z2…絶縁膜としての第2の絶縁膜、10…電気光学装置としての有機ELディスプレイ、32…配線層としての第1フレーム形成層、33…層間絶縁膜としてメタルフレーム間絶縁膜、34…配線層としての第2フレーム形成層、41…発光層、70…電子機器としてのモバイル型のパーソナルコンピュータ。
【発明の属する技術分野】
本発明は、電気光学装置及び電子機器に関するものである。
【0002】
【従来の技術】
従来、液晶素子、有機EL素子、電気泳動素子、電子放出素子といった電気光学素子を備えた表示ディスプレイの駆動方式の一つにアクティブマトリクス駆動方式がある。アクティブマトリクス駆動方式の表示ディスプレイには、基板の反対側に所望の画像が表示されるトップエミッションタイプの表示ディスプレイがある。
【0003】
図12は、従来のトップエミッションタイプの表示ディスプレイの一部断面図である。図12に示すように、基板80と電気光学素子を構成する発光層81との間には、該発光層81に供給する電力を制御するための駆動トランジスタのゲート電極82G、ドレイン電極82D及びソース電極82S、及び、各種配線83a,83b等が形成されている。そして、発光層81にて発せられた光は同発光層81を介して陽極電極84Aと対向する位置に形成された陰極電極84C側から出射される。従って、前記陽極電極84Aの下方に駆動トランジスタを構成する前記各電極82G,82D,82S、及び、各種配線83a,83bを配置することができるので、その開口率を高くすることができる。
【0004】
しかしながら、この種のトップエミッションタイプの表示ディスプレイでは、前記各電極82G,82D,82S、及び、各種配線83a,83bを前記陽極電極84Aの下方に配置することで、各電極82G,82D,82S、及び、各種配線83a,83bより上方に配置される陽極電極84Aや発光層81といった画素部材のカバレッジを良好に保てなくなってしまう。例えば、ゲート電極82G、ドレイン電極82D及びソース電極82S、及び、各種配線83a,83bを配置することで、陽極電極84Aに1μm程度の段差が生じる場合がある。この結果、図12中のQで示すように、陰極電極84Cの一部が陽極電極84Aに接触してしまう場合がある。この結果、陽極電極84Aと陰極電極84Cとがショートしてしまうので、その対応する画素が暗点になってしまう。また、各画素で発光層81の膜厚にバラツキが発生してしまうので、画素毎で輝度にバラツキが生じてしまう。
【0005】
従って、各画素部材のカバレッジを良好にするために、陽極電極84Aの下部に配置される層間絶縁膜85をリフロー処理することで平坦化して前記段差を抑制するようにしたものが知られている(例えば、特許文献1)。
【0006】
【特許文献1】
特開2001−56650号公報
【0007】
【発明が解決しようとする課題】
しかしながら、リフロー処理して得られる陽極電極84Aには、例えば0.2μm程度の段差が残ってしまう場合がある。従って、例えば、その発光層が低分子材料であって且つ有機材料で構成される有機ELディスプレイにおいては、前記リフロー処理を用いることでその各画素部材のカバレッジを十分に改善することができる。しかしながら、発光層が高分子材料であって且つ有機材料で構成される有機ELディスプレイにおいては、その画素電極の段差が0.02μm程度以下であることが要求される。従って、発光層が高分子材料であって且つ有機材料で構成される有機ELディスプレイにおいては、リフロー処理を用いても要求される各画素部材のカバレッジを改善することが困難である。
【0008】
本発明は上記問題点を解消するためになされたものであって、その目的は、カバレッジを十分良好に保つことでその表示品位を向上させることができる電気光学装置及び電子機器を提供することにある。
【0009】
【課題を解決するための手段】
本発明の電気光学装置は、基板と、前記基板上に形成され、データ信号の信号レベルに応じて発光する発光層と、前記基板と前記発光層との間に形成され、前記発光層に前記データ信号の信号レベルに応じた電力の供給を制御する駆動素子を構成する配線が形成された配線層とを備えた電気光学装置において、前記配線層には、前記配線の排他的領域に同配線の膜厚と等しい膜厚を有する絶縁膜を備えた。
【0010】
これによれば、前記配線層を構成する配線と、その配線が形成される位置の排他的領域に同配線の膜厚と一致する膜厚を有する絶縁膜を形成したので、配線層を平坦化することができる。従って、前記配線層より上層に形成される層のカバレッジを良好にすることができる。この結果、例えば、前記配線層より上層に電気光学素子を構成する電極を形成したとき、その電極を平坦に形成することができるので、その分,発光層のバラツキを抑制することができる。従って、表示品位が優れた電気光学装置を提供することができる。
【0011】
この電気光学装置において、前記配線層は複数であって、その複数の配線層間には層間絶縁膜が形成されていてもよい。
これによれば、層間絶縁膜を介して複数の配線層が形成された、所謂、多層配線構造の電気光学装置において、その配線層より上方に形成される層のカバレッジを良好にすることができる。
【0012】
本発明の電気光学装置は、基板と、前記基板上に形成され、データ信号の信号レベルに応じて発光する発光層と、前記基板と前記発光層との間に形成され、前記発光層に前記データ信号の信号レベルに応じた電力の供給を制御する駆動素子を構成する配線が形成された複数の配線層と、前記複数の配線層の各々の間に形成され、前記各配線層を互いに電気的に接続するためのコンタクト部を構成する孔を有する層間絶縁膜とを備えた電気光学装置において、前記層間絶縁膜上に形成される前記配線層は、前記層間絶縁膜のコンタクト部を構成する孔に、前記層間絶縁膜と同じ膜厚の導電材料を配置することで平坦化処理された前記層間絶縁膜上に形成されている。
【0013】
これによれば、コンタクト部を構成する孔が形成されていても、前記層間絶縁膜上に形成される前記配線層は平坦化されている。従って、前記絶縁層より上層に形成される層のカバレッジを良好にすることができる。この結果、例えば、前記絶縁層より上方に電気光学素子を構成する電極を形成したとき、その電極を平坦に形成することができるので、その分、発光層のバラツキを抑制することができる。従って、表示品位が優れた電気光学装置を提供することができる。
【0014】
また、前記絶縁層を平坦化することができるので、例えば、前記絶縁層の上層に形成される発光層の電極を平坦化するための平坦化絶縁膜を形成する場合、その平坦化絶縁膜の膜厚を小さくすることができる。従って、膜厚が小さくなった分だけ平坦化絶縁膜での断線や電気抵抗の高抵抗化を抑制することができる。この結果、電気光学装置の歩留まりを向上させることができる。
【0015】
この電気光学装置において、前記孔はコンタクトホールであってもよい。
これによれば、前記コンタクト部がコンタクトホールに導電性材料が埋め込まれて形成された構造を成した電気光学装置の前記絶縁層を平坦化することができる。
【0016】
この電気光学装置において、前記発光層は有機材料で構成された有機EL素子であってもよい。
これによれば、その発光層が有機材料で構成された電気光学装置において、例えば、その配線層または絶縁層の上方に形成される電気光学素子の電極上に生じる段差の発生を抑制することができる。
【0017】
この電気光学装置において、前記有機材料は高分子材料で構成されていもよい。
これによれば、配線層または絶縁層を平坦化することができるので、その分、例えば、発光層の電極上に生じる段差を小さくすることができる。その結果、電極上に形成される発光層の膜厚のバラツキを抑制することができる。従って、電極上に高分子有機材料で構成された発光層を形成した場合であっても、その膜厚のバラツキを抑制することができる。この結果、その発光層を高分子有機材料で構成された電気光学装置の表示品位を向上させることができる。
【0018】
この電気光学装置において、前記有機材料は低分子材料で構成されていてもよい。
これによれば、配線層または絶縁層を平坦化することができるので、その分、例えば、発光層の電極上に生じる段差を小さくすることができる。その結果、電極上に形成される発光層の膜厚のバラツキを抑制することができる。従って、電極上に低分子有機材料で構成された発光層を形成した場合であっても、その膜厚のバラツキを抑制することができる。この結果、その発光層を低分子有機材料で構成された電気光学装置の表示品位を向上させることができる。
【0019】
この電気光学装置において、前記発光層はインクジョット方式を用いて形成されていもよい。
これによれば、インクジェット方式を用いて発光層が形成された電気光学装置において、その電気光学素子に電力を供給する電極上に生じる段差を抑制することができる。従って、その分、発光層の膜厚のバラツキを抑制することができる。
【0020】
本発明の電子機器は、上記記載の電気光学装置を備えている。
これによれば、配線層または絶縁層が平坦化された分だけ、表示ムラの発生が抑制されることでその表示品位が向上した電気光学装置を備えた電子機器を提供することができる。
【0021】
【発明の実施の形態】
以下、本発明を有機ELディスプレイに適用した各実施形態を図面に基づいて説明する。また、各実施形態は、本発明の一態様を示すものであり、この発明を限定するものではなく、本発明の技術思想の範囲内で任意に変更可能である。さらに、以下に示す各図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材ごとに縮尺を異ならせてある。
(第1実施形態)
本発明を具体化した第1実施形態を図1〜図10に従って説明する。図1は、有機ELディスプレイの電気的構成を説明するためのブロック図である。図2は、表示パネル部及びデータ線駆動回路の電気的構成を示す回路図である。図3は、画素の回路図である。
【0022】
図1に示すように、有機ELディスプレイ10は、信号生成回路11、表示パネル部12、走査線駆動回路13及びデータ線駆動回路14を備えている。有機ELディスプレイ10の信号生成回路11、走査線駆動回路13及びデータ線駆動回路14は、それぞれが独立した電子部品によって構成されていてもよい。例えば、信号生成回路11、走査線駆動回路13及びデータ線駆動回路14が、各々1チップの半導体集積回路装置によって構成されていてもよい。また、信号生成回路11、走査線駆動回路13及びデータ線駆動回路14の全部若しくは一部がプログラマブルなICチップで構成され、その機能がICチップに書き込まれたプログラムによりソフトウェア的に実現されてもよい。
【0023】
信号生成回路11は、図示しない外部装置から供給されるクロックパルスCP及び画像デジタルデータDを入力する。信号生成回路11は、クロックパルスCPに基づいて水平同期信号HSYNC及び垂直同期信号VSYNCを作成する。また、信号生成回路11は、その作成した水平同期信号HSYNCを走査線駆動回路13に出力するとともに、前記垂直同期信号VSYNCをデータ線駆動回路14に出力する。さらに、信号生成回路11は、画像デジタルデータDをデータ線駆動回路14に出力する。
【0024】
表示パネル部12は、図2に示すように、行方向に沿って延設されるn本の走査線Y1,Y2,…,Ynを備えている。また、表示パネル部12は、列方向に沿って延設されるm本のデータ線X1,X2,…,Xmを備えている。そして、前記各走査線Y1,Y2,…,Ynと前記各データ線X1,X2,…,Xmとの交差部に対応した各位置には画素20が形成されている。
【0025】
さらに、表示パネル部12は、前記各データ線X1,X2,…,Xmに並行して延設されるm本の電源線Loを備えている。全ての電源線Loには電源電圧Voが供給されている。
【0026】
各画素20は、対応する走査線Y1,Y2,…,Ynを介して走査線駆動回路13に接続されている。また、各画素20は、対応するデータ線X1,X2,…,Xmを介してデータ線駆動回路14に接続されている。さらに、各画素20は、電源線Loに接続されている。
【0027】
画素20は、その各々が図3に示すように、駆動トランジスタQd、スイッチングトランジスタQsw、保持キャパシタCo及び有機EL素子OLEDを備えている。尚、図3は、n番目の走査線Ynとm番目のデータ線Xmとの交差部に対応する位置に形成された画素20の等価回路図である。この画素20の電気的構成は全て同じであるので、説明の便宜上、以下、n番目の走査線Ynとm番目のデータ線Xmとの交差部に対応する位置に形成された画素20についてのみについて説明し、他の画素20についてはその説明を省略する。
【0028】
駆動トランジスタQdは、通常はTFT(薄膜トランジスタ)で構成されている。また、駆動トランジスタQdは本実施形態ではその導電型がP型である。スイッチングトランジスタQswは本実施形態ではその導電型がN型である。
【0029】
スイッチングトランジスタQswは、そのドレインがデータ線Xmに接続されている。スイッチングトランジスタQswのゲートは走査線Ynに接続されている。スイッチングトランジスタQswのソースは、駆動トランジスタQdのゲートに接続されている。駆動トランジスタQdのゲート/ソース間には保持キャパシタCoが接続されている。また、駆動トランジスタQdのソースは電源線Loに接続されている。駆動トランジスタQdのドレインは有機EL素子OLEDの陽極E1に接続されている。有機EL素子OLEDの陰極E2は接地されている。この有機EL素子OLEDは、本実施形態においては、その発光層が高分子材料であって、且つ、有機材料で構成された有機EL素子である。
【0030】
走査線駆動回路13は、走査信号SC1,SC2,…,SCnを作成する。各走査信号SC1,SC2,…,SCnはLレベル及びHレベルを有する電圧信号である。また、走査線駆動回路13は前記水平同期信号HSYNCに従って、Hレベルの走査信号を各走査線Y1,Y2,…,Ynに出力することで順次走査線Y1,Y2,…,Ynを選択駆動する。
【0031】
データ線駆動回路14は、図2に示すように複数の単一ラインドライバ14aを備えている。複数の単一ラインドライバ14aの各々は対応するデータ線X1,X2,…,Xmに接続されている。また、各単一ラインドライバ14aは、前記信号生成回路11から出力された画像デジタルデータDを入力する。そして、各単一ラインドライバ14aは、入力された画像デジタルデータDの大きさに対応したレベルのアナログ電圧信号であるデータ信号D1,D2,…,Dmを作成する。そして、単一ラインドライバ14aは、前記信号生成回路11から出力された垂直同期信号VSYNCに従って前記データ信号D1,D2,…,Dmを対応するデータ線X1,X2,…,Xmを介して各画素20に一斉に出力する。
【0032】
そして、前記走査線駆動回路13が水平同期信号HSYNCに従って走査線Y1,Y2,…,Ynのうちの一本の走査線にHレベルの走査信号を出力すると、その走査線に接続された一行分の全ての画素20の各スイッチングトランジスタQswがオンになる。このとき、前記データ線駆動回路14の各単一ラインドライバ14aから対応するデータ線X1,X2,…,Xmを介してデータ信号D1,D2,…,Dmが一斉に出力される。すると、前記スイッチングトランジスタQswがオンになった前記一行分の全ての画素20の各保持キャパシタCoにデータ信号が供給される。この結果、前記各画素20は、このデータ信号に応じて同画素20の内部状態(保持キャパシタCoの電荷量)が設定され、これに応じて駆動トランジスタQdの導電率が制御される。この結果、その導電率に応じたレベルの駆動電流Ielが有機EL素子OLEDに供給され、有機EL素子OLEDが同駆動電流Ielの電流レベルに応じた輝度で発光する。
【0033】
以降、各走査線Y1,Y2,…,Ynが順次選択されることで各画素20にデータ信号D1,D2,…,Dmが供給され、各有機EL素子OLEDが駆動電流Ielの電流レベルに応じた輝度で発光する。このようにすることで表示パネル部12上にデータ信号D1,D2,…,Dmに応じた画像が表示される。
【0034】
次に、表示パネル部12の構造について図4及び図5に従って説明する。図4は、前記駆動トランジスタQd及び電源線Loを構成するメタルフレームMPの一部上面図である。
【0035】
図4に示すように、メタルフレームMPは、図中2点差線で示される第1メタルフレームM1と実線で示される第2メタルフレームM2とから構成されている。第1メタルフレームM1は、駆動トランジスタQdのゲートを構成するゲート電極21Gと、該ゲート電極21Gに接続し前記ゲート電極21Gに前記データ信号D1,D2,…,Dmを供給するゲート電極用メタルフレーム21GFを備えている。また、第1メタルフレームM1は、電源線Loを構成する電源線メタルフレームVFを備えている。
【0036】
第2メタルフレームM2は、駆動トランジスタQdのドレインを構成するドレイン電極21Dと、該ドレイン電極21Dに接続し前記駆動電流Ielが流れるドレイン電極用メタルフレーム21DFを備えている。また、第2メタルフレームM2は、前記駆動トランジスタQdのソースを構成するソース電極21Sと、該ソース電極21Sに接続し前記/ソース電極21Sに前記電源電圧Voを供給するためのソース電極用メタルフレーム21SFを備えている。さらに、第2メタルフレームM2は、ゲート接続用電極21Cと、該ゲート接続用電極21Cに接続し前記ゲート接続用電極21Cにデータ信号を供給するための信号線メタルフレーム21CFを備えている。
【0037】
図5は、図4に示したメタルフレームMPを含む表示パネル部12の一部断面図であって、図4中のA−A線に沿う断面に対応している。
図5に示すように、ガラス基板GL上であって前記ドレイン電極21D、ソース電極21S及びゲート電極21Gがそれぞれ配置される位置に対応する領域には島状のシリコン層30が形成されている。このシリコン層30は、本実施形態では多結晶シリコンで構成されている。このシリコン層30の前記ドレイン電極21Dと対向する位置にはドレイン領域30Dが形成されている。同様に、シリコン層30の前記ソース電極21Sと対向する位置にはソース領域30Sが形成されている。そして、シリコン層30のドレイン領域30Dとソース領域30Sとの間にはチャネル領域30Cが形成されている。
【0038】
前記シリコン層30上であって前記ドレイン領域30D及びソース領域30Sを除いた領域には、ゲート絶縁膜31が形成されている。また、前記ゲート絶縁膜31は、シリコン層30が形成されていない領域のガラス基板GL上に渡って直接形成されている。
【0039】
ゲート絶縁膜31上には第1フレーム形成層32が形成されている。この第1フレーム形成層32は前記した第1メタルフレームM1が形成される層である。この第1フレーム形成層32には、ゲート絶縁膜31を介して前記シリコン層30のチャネル領域30Cと対向する位置に前記ゲート電極21Gが形成されている。また、前記ガラス基板GL上に直接ゲート絶縁膜31が形成されている第1フレーム形成層32には前記ゲート電極用メタルフレーム21GFが形成されている。さらに、前記ゲート電極用メタルフレーム21GFの図中右側には前記電源線メタルフレームVFが形成されている。また、第1フレーム形成層32であって前記各ゲート電極21G、ゲート電極用メタルフレーム21GF及び電源線メタルフレームVFに対して排他的領域には絶縁性材料で構成された第1の絶縁膜Z1が形成されている。
【0040】
そして、互いに隣接するゲート電極21G、ゲート電極用メタルフレーム21GF、電源線メタルフレームVF及び第1の絶縁膜Z1間のそれぞれの上端面(第1フレーム形成層32と該第1フレーム形成層32上に形成されるメタルフレーム間絶縁膜33との境界面)の位置がほぼ一致するように平坦化されている。尚、本実施形態では、前記第1の絶縁膜Z1は、二酸化珪素(SiO2)で構成されている。
【0041】
前記第1フレーム形成層32上には絶縁性材料で構成されたメタルフレーム間絶縁膜33が形成されている。また、メタルフレーム間絶縁膜33の上端面は平坦化されている。尚、本実施形態では、メタルフレーム間絶縁膜33は、二酸化珪素(SiO2)で構成されている。そして、このメタルフレーム間絶縁膜33上には第2フレーム形成層34が形成されている。この第2フレーム形成層34は、前記第2メタルフレームM2が形成される層である。
【0042】
この第2フレーム形成層34には、前記したように、前記ドレイン電極21Dが前記シリコン層30のドレイン領域30Dに対向する位置に、前記ソース電極21Sが前記シリコン層30のソース領域30Sに対向する位置にそれぞれ形成されている。また、第2フレーム形成層34には、前記ゲート接続用電極21Cが前記ゲート電極用メタルフレーム21GFに対向する位置に、前記信号線メタルフレーム21CFが前記電源線メタルフレームVFに対向する位置にそれぞれ形成されている。
【0043】
そして、第2フレーム形成層34であって前記各電極21D,21S,21C、及び信号線メタルフレーム21CFに対して排他的領域には絶縁性材料で構成された第2の絶縁膜Z2が形成されている。尚、本実施形態では、第2の絶縁膜Z2は、二酸化珪素(SiO2)で構成されている。そして、この第2フレーム形成層34は、その各電極21D,21S,21C、信号線メタルフレーム21CF及び第2の絶縁膜Z2のそれぞれの上端面(第2フレーム形成層34と該第2フレーム形成層34上に形成される平坦化絶縁膜35との境界面)が一致するように平坦化されている。
【0044】
さらに、前記ドレイン電極21Dと前記ドレイン領域30Dとは、その間に形成されるメタルフレーム間絶縁膜33、第1フレーム形成層32及びゲート絶縁膜31をそれぞれ連通して形成されるドレインコンタクト部DCONを介して電気的に接続されている。同様に、前記ソース電極21Sと前記ソース領域30Sとは、その間に形成されるメタルフレーム間絶縁膜33、第1フレーム形成層32及びゲート絶縁膜31をそれぞれ連通して形成されるソースコンタクト部SCONを介して電気的に接続されている。さらに、前記ゲート接続用電極21Cと前記ゲート電極用メタルフレーム21GFとは、その間に形成されるメタルフレーム間絶縁膜33を貫通して形成されるゲートコンタクト部GCONを介して電気的に接続されている。
【0045】
前記第2フレーム形成層34上には平坦化絶縁膜35が形成されている。平坦化絶縁膜35上には、その所定の位置に反射電極36、陽極電極37及び第1バンク層38がそれぞれ形成されている。平坦化絶縁膜35を第2フレーム形成層34上に設ける事により、第2フレーム形成層34上端での段差を平坦化絶縁膜35がなまらせて、平坦化絶縁膜35の上端での段差を小さくする事ができる。これらの平坦化構造によって、反射電極36及び陽極電極37がその上に形成される該平坦化絶縁膜35の上端における段差は、0.02μm程度以下に抑える事が可能になる。
【0046】
前記反射電極36は、その上端面が高い反射率を有した材料で構成されている。反射電極36は通常アルミニウム(Al)やクロム(Cr)といった金属で構成されている。
【0047】
陽極電極37は、前記反射電極36の全面を覆うように前記反射電極36上に形成されている。また、第1バンク層38はその一部が前記陽極電極37の周縁部に乗り上げるように形成されている。この陽極電極37は前記有機EL素子OLEDの陽極E1に対応する電極層である。また、反射電極36と前記ドレイン電極21Dに接続されるドレイン電極用メタルフレーム21DF(図4参照)とは前記平坦化絶縁膜35を貫通して開孔されるコンタクト部(図示略)を介して電気的に接続されている。このことによって、前記ドレイン電極21Dを流れる駆動電流Ielが前記ドレイン電極用メタルフレーム21DF及びコンタクト部を介して反射電極36に供給される。
【0048】
尚、本実施形態では陽極電極37はITO(Indium Tin Oxide)で構成されている。前記陽極電極37上には、正孔輸送層40と光を放射する高分子材料であって、且つ、有機材料で構成された発光層41とが積層形成されている。そして、この正孔輸送層40と発光層41とで有機EL膜EFを構成している。
【0049】
また、第1バンク層38は親水性であって且つ絶縁性材料で構成されている。第1バンク層38は通常はSiO2、TiO2、SiN等の無機材料で構成されている。また、この第1バンク層38は、陽極電極37の周縁部上に乗り上げて形成されている。第1バンク層38上には、第2バンク層39が形成されている。第1及び第2バンク層38,39は、正孔輸送層40と発光層41と該正孔輸送層40及び発光層41に隣接して形成される正孔輸送層及び発光層の間とを区画している。
【0050】
前記発光層41及び第2バンク層39上の全面に渡って、電子注入層42及び透明陰極電極43が積層形成されている。前記電子注入層42は光透過性の材料で形成されている。また、透明陰極電極43は光透過性の導電性材料で形成されている。この透明陰極電極43は前記した有機EL素子OLEDの陰極E2に対応する電極層である。そして、前記反射電極36、陽極電極37、有機EL膜EF、電子注入層42及び透明陰極電極43で前記有機EL素子OLEDを構成している。
【0051】
そして、前記透明陰極電極43上の全面に渡って光透過性の絶縁性材料で構成された透明封止膜44が形成されている。
このようにして前記ガラス基板GLに対向した透明陰極電極43から前記有機EL膜EFにて発せられた光が出射される、所謂、トップエミッションタイプの有機ELディスプレイが構成されている。また、この有機ELディスプレイ10は、第1及び第2フレーム形成層32,34を備えた、所謂、多層配線構造を成している。
【0052】
上記のように構成された表示パネル部12は、前記したように、各ゲート電極21G、ゲート電極用メタルフレーム21GF、電源線メタルフレームVF及び第1の絶縁膜Z1のそれぞれの上端面が平坦化されている。従って、第1フレーム形成層32上に形成される前記メタルフレーム間絶縁膜33の平坦度を高めることができる。また、メタルフレーム間絶縁膜33の上端面が平坦化されている。従って、メタルフレーム間絶縁膜33上に形成される前記第2フレーム形成層34の平坦度を高めることができる。
【0053】
さらに、第2フレーム形成層34の上端面が平坦化されている。従って、第2フレーム形成層34上に形成される前記平坦化絶縁膜35の平坦度を高めることができる。
【0054】
このように、前記平坦化絶縁膜35の下層に形成される各第1及び第2フレーム形成層32,34、メタルフレーム間絶縁膜33の平坦度が高められているので、該平坦化絶縁膜35上に形成される有機EL素子OLEDを構成する前記各反射電極36及び陽極電極37の平坦度を高くすることができる。その結果、陽極電極37の段差を例えば、0.02μm以下にすることができるので、有機EL素子OLEDといった画素部材のカバレッジを十分良好に保つことができる。従って、本実施形態のように、その発光層41が高分子材料であって且つ有機材料で構成された有機EL素子OLEDであっても、陽極電極37と透明陰極電極43とがショートしたり、各画素20で発光層41及び正孔輸送層40の膜厚のバラツキが発生することはない。従って、その表示品位が優れた有機ELディスプレイを提供することができる。
【0055】
また、前記平坦化絶縁膜35の下層に形成される各第1及び第2フレーム形成層32,34、メタルフレーム間絶縁膜33の平坦度が高められているので、同平坦化絶縁膜35の膜厚を小さくしたとしても、該平坦化絶縁膜35上に形成される有機EL素子OLEDを構成する各反射電極36及び陽極電極37の平坦度を高くすることができる。また、平坦化絶縁膜35の膜厚を小さくすることで、陽極電極37若しくは反射電極36と駆動トランジスタQdのドレイン電極用メタルフレーム21DFとを電気的に接続するコンタクト部を形成するコンタクトホールを短くすることができるので、その分、有機ELディスプレイの歩留まりを向上させることができる。
【0056】
次に、本実施形態の有機ELディスプレイ10の製造方法を図6〜図10に従って説明する。図6〜図10は、それぞれ、図5に示した画素20を含む表示パネル部12の断面図である。
【0057】
まず、ガラス基板GL上に、CVD法等を用いて二酸化珪素(SiO2)を形成し、続けて、プラズマCVD法等を用いて前記二酸化珪素(SiO2)をアモルファス化した後、レーザアニール法又は急速加熱法により結晶粒を成長させることで多結晶シリコンを形成する。そして、その多結晶シリコンをフォトリソグラフィ法によりパターニングして図6(a)に示す島状のシリコン層30を形成する。本実施形態においては、シリコン層30は、その膜厚が約50nmである。
【0058】
次に、図6(b)に示すように、前記シリコン層30及びガラス基板GL上に二酸化珪素(SiO2)で構成された膜厚約50nmのゲート絶縁膜31を形成する。このゲート絶縁膜31の形成は、プラズマCVD法、熱酸化法等により行う。
【0059】
その後、図6(c)に示すように、スパッタ法を用いて前記ゲート絶縁膜31上の所定の位置に前記第1メタルフレームM1を形成する。即ち、その下層にシリコン層30が形成されたゲート絶縁膜31上にゲート電極21Gが、また、その下層にガラス基板GLが形成されたゲート絶縁膜31上にゲート電極用メタルフレーム21GFが配置されるように形成する。また、その下層にガラス基板GLが形成されたゲート絶縁膜31上であって、前記ゲート電極用メタルフレーム21GFの図中右側に配置されるように電源線メタルフレームVFを形成する。このとき、本実施形態においては、ゲート電極21G、ゲート電極用メタルフレーム21GF及び電源線メタルフレームVFは、それぞれその膜厚T1が約500nmである。
【0060】
次に、図6(d)に示すように、先に形成したゲート絶縁膜31、ゲート電極21G、ゲート電極用メタルフレーム21GF及び電源線メタルフレームVF上の全面に渡って絶縁層32aを形成する。絶縁層32aの膜厚T2は、前記膜厚T1より大きくなるように形成されている。尚、本実施形態においては、前記絶縁層32aは二酸化珪素(SiO2)で構成されている。
【0061】
その後、前記絶縁層32aの上面を本実施形態においてはエッチング処理又はCMP(化学的機械的研磨)を用いて、図7(a)に示すように、絶縁層32aと先に形成したゲート電極21Gとの上端面が一致するまで平坦化する。また、絶縁層32aと先に形成したゲート電極用メタルフレーム21GF及び電源線メタルの各上端面とがそれぞれ一致するまで平坦化平坦化する。このようにすることで、第1フレーム形成層32であって前記各ゲート電極21G、ゲート電極用メタルフレーム21GF及び電源線メタルフレームVFに対して排他的領域には二酸化珪素(SiO2)で構成された前記第1の絶縁膜Z1が形成される。そして、ゲート電極21G、ゲート電極用メタルフレーム21GF、電源線メタルフレームVF及び第1の絶縁膜Z1で第1フレーム形成層32を構成する。
【0062】
このように第1の絶縁膜Z1を配置することでその上端面の平坦度が高い第1フレーム形成層32を形成することができる。
その後、CVD法によって、図7(b)に示すように、前記第1フレーム形成層32上に絶縁層33aを形成する。そして、形成された絶縁層33aにエッチング処理を施すことで、図7(c)に示すように、前記ゲート電極21Gが形成された位置を介して左右両側に、前記第1の絶縁膜Z1及びゲート絶縁膜31を連通して開孔するようにドレイン用コンタクトホールHD及びソース用コンタクトホールHSをそれぞれ形成する。また、形成された絶縁層33aにエッチング処理を施すことで先に形成された前記ゲート電極用メタルフレーム21GFが形成された位置に、該ゲート電極用メタルフレーム21GFの上端面に至るまで開孔したゲート用コンタクトホールHGを形成する。
【0063】
その後、図8(a)に示すように、前記絶縁層33a、シリコン層30、及びゲート電極用メタルフレーム21GF上に渡って導電材料で構成された導電層MTを形成する。このとき、導電層MTは、その膜厚T3が前記ドレイン用コンタクトホールHD及びソース用コンタクトホールHSの深さd1及びゲート用コンタクトホールHGよりも大きくなるように形成する。従って、この状態においては、前記各ドレイン用コンタクトホールHD、ソース用コンタクトホールHS及びゲート用コンタクトホールHGは、その各上端部より高い位置まで前記導電性材料が充填されていることとなる。尚、本実施形態においては、前記導電層MTはアルミニウム(Al)で構成されている。
【0064】
続いて、本実施形態においてはエッチング処理又はCMP(化学的機械的研磨)を用いて、図8(b)に示すように、前記各ドレイン用コンタクトホールHD、ソース用コンタクトホールHS及びゲート用コンタクトホールHGに充填された前記アルミニウム(Al)が先に形成した絶縁層33aの各上端面に一致するまで導電層MTを平坦化する。この結果、各ドレイン用コンタクトホールHD、ソース用コンタクトホールHS及びゲート用コンタクトホールHGにアルミニウム(Al)が埋め込まれて各ドレインコンタクト部DCON、ソースコンタクト部SCON及びゲートコンタクト部GCONが形成される。
【0065】
このようにすることでメタルフレーム間絶縁膜33が構成される。このとき、前記したように、平坦化をすることでその上端面の平坦度が高いメタルフレーム間絶縁膜33を形成することができる。
【0066】
その後、図8(c)に示すように、メタルフレーム間絶縁膜33上であって、ドレインコンタクト部DCON、ソースコンタクト部SCON及びゲートコンタクト部GCON上にそれぞれ膜厚がT4であるドレイン電極21D、ソース電極21S及びゲート接続用電極21Cを形成する。また、メタルフレーム間絶縁膜33上であって、先に形成した電源線メタルフレームVFの上方に信号線メタルフレーム21CFを形成する。この膜厚T4はそれぞれ約500nm程度である。
【0067】
続いて、図9(a)に示すように、メタルフレーム間絶縁膜33、ドレイン電極21D、ソース電極21S、ゲート接続用電極21C及び信号線メタルフレーム21CF上に絶縁性材料で構成された膜厚T5の絶縁層34aを形成する。このとき、形成される絶縁層34aの膜厚T5が前記ドレイン電極21D、ソース電極21S、ゲート接続用電極21C及び信号線メタルフレーム21CFの膜厚T4よりも大きくなるように形成する。従って、この状態においては、前記各電極21D,21S,21C及び信号線メタルフレーム21CFによって形成される各凹部Sは、その各上端部より高い位置まで前記絶縁性材料で充填されることとなる。尚、本実施形態においては、前記絶縁層34aは二酸化珪素(SiO2)で構成されている。
【0068】
続いて、本実施形態においてはエッチング処理又はCMP(化学的機械的研磨)を用いて、図9(b)に示すように、前記各凹部Sに充填された前記絶縁性材料が先に形成したドレイン電極21D、ソース電極21S、ゲート接続用電極21C及び電源線メタルフレームVFの各上端面の位置が一致するまで平坦化する。このようにすることで第2フレーム形成層34が構成される。このとき、前記したように、平坦化をすることでその上端面の平坦度が高い第2フレーム形成層34を形成することができる。
【0069】
次に、図9(c)に示すように、前記第2フレーム形成層34上に絶縁性材料で構成された平坦化絶縁膜35を形成する。本実施形態においては、平坦化絶縁膜35は、二酸化珪素(SiO2)で構成されている。その後、平坦化絶縁膜35をCMP(化学的機械的研磨)等を用いて平坦化する。この平坦化絶縁膜35は、その膜厚が約2000nmである。また、この平坦化絶縁膜35はその後、ドライエッチング等によって、図示しないコンタクトホールが形成され、そのコンタクトホールに導電性材料が埋め込まれることで前記ドレイン電極21Dに接続されるドレイン電極用メタルフレーム21DF(図4参照)と平坦化絶縁膜35上に形成される反射電極36又は陽極電極37との間に図示しないコンタクト部が形成される。このことによって、前記ドレイン電極21Dのドレイン電極用メタルフレーム21DFと反射電極36又は陽極電極37とが電気的に接続される。
【0070】
その後、平坦化絶縁膜35上に公知の各種成膜方法を用いて、第1及び第2バンク層38,39、反射電極36、陽極電極37、正孔輸送層40、発光層41、電子注入層42及び透明陰極電極43を所定の位置にそれぞれ形成する。そして、最後に前記透明陰極電極43上に透明封止膜44を形成することで、有機ELディスプレイ10が製造される。
【0071】
尚、特許請求の範囲に記載の基板は、例えば、本実施形態では、ガラス基板GLに対応している。また、特許請求の範囲に記載の駆動素子は、例えば、本実施形態では、駆動トランジスタQdに対応している。さらに、特許請求の範囲に記載の配線層は、例えば、本実施形態では、第1フレーム形成層32または第2フレーム形成層34に対応している。また、特許請求の範囲に記載の電気光学装置は、例えば、本実施形態では、有機ELディスプレイ10に対応している。
【0072】
また、特許請求の範囲に記載の絶縁膜は、例えば、本実施形態では、第1の絶縁膜Z1または第2の絶縁膜に対応している。さらに、特許請求の範囲に記載のコンタクト部は、例えば、本実施形態では、ドレインコンタクト部DCON、ソースコンタクト部SCONまたはゲートコンタクト部GCONに対応している。また、特許請求の範囲に記載の孔は、例えば、本実施形態では、ドレイン用コンタクトホールHD、ソース用コンタクトホールHSまたはゲート用コンタクトホールHGに対応している。さらに、特許請求の範囲に記載の電気光学素子は、例えば、本実施形態における有機EL素子OLEDに対応している。また、特許請求の範囲に記載の導電材料は、例えば、本実施形態における導電層MTに対応している。
【0073】
前記実施形態によれば、以下のような特徴を得ることができる。
(1)前記実施形態では、ゲート電極21G、ゲート電極用メタルフレーム21GF、電源線メタルフレームVFと、その排他的領域に形成される第1の絶縁膜Z1とのそれぞれの上端面が一致するように平坦化することで、第1フレーム形成層32の平坦化した。また、第1フレーム形成層32上に形成されるメタルフレーム間絶縁膜33の上端面を平坦化した。さらに、メタルフレーム間絶縁膜33上に形成される各電極21D,21S,21C、及び信号線メタルフレーム21CFと、その排他的領域に形成される第2の絶縁膜Z2とのそれぞれの上端面が一致するように平坦化することで、第2フレーム形成層34の平坦化した。また、前記第2フレーム形成層34上に平坦化絶縁膜35を形成した。
【0074】
このように、前記平坦化絶縁膜35の下層に形成される各第1及び第2フレーム形成層32,34、メタルフレーム間絶縁膜33の平坦度が高められているので、該平坦化絶縁膜35上に形成される有機EL素子OLEDを構成する各反射電極36及び陽極電極37の平坦度を高くすることができる。その結果、陽極電極37の段差を0.02μm以下にすることができるので、有機EL素子OLEDといった画素部材のカバレッジを十分良好に保つことができる。従って、その表示品位が優れた有機ELディスプレイを提供することができる。
【0075】
(2)前記実施形態では、前記平坦化絶縁膜35の下層に形成される各第1及び第2フレーム形成層32,34、メタルフレーム間絶縁膜33の平坦度が高められているので、同平坦化絶縁膜35の膜厚を小さくしたとしても、該平坦化絶縁膜35上に形成される有機EL素子OLEDを構成する各反射電極36及び陽極電極37の平坦度を高くすることができる。また、平坦化絶縁膜35の膜厚を小さくすることで、陽極電極37若しくは反射電極36と駆動トランジスタQdのドレイン電極用メタルフレーム21DFとを電気的に接続するコンタクト部を形成するコンタクトホールを短くすることができるので、その分、有機ELディスプレイの歩留まりを向上させることができる。
(第2実施形態)
次に、第1実施形態で説明した電気光学装置としての有機ELディスプレイ10の電子機器の適用について図11に従って説明する。有機ELディスプレイ10は、モバイル型のパーソナルコンピュータ、携帯電話、デジタルカメラ等種々の電子機器に適用できる。
【0076】
図11は、モバイル型パーソナルコンピュータの構成を示す斜視図を示す。図11において、パーソナルコンピュータ70は、キーボード71を備えた本体部72と、前記有機ELディスプレイ10を用いた表示ユニット73とを備えている。この場合においても、有機ELディスプレイ10を用いた表示ユニット73は前記第1実施形態と同様な効果を発揮する。
【0077】
尚、発明の実施形態は、上記実施形態に限定されるものではなく、以下のように実施してもよい。
○上記第1実施形態では、エッチング処理又はCMPを用いて第1フレーム形成層32、メタルフレーム間絶縁膜33及び第2フレーム形成層34の平坦化処理を行った。これを、CMPのみを用いて第1フレーム形成層32、メタルフレーム間絶縁膜33及び第2フレーム形成層34の平坦化処理を行ってもよい。また、リフトオフを用いて第1フレーム形成層32、メタルフレーム間絶縁膜33及び第2フレーム形成層34の平坦化処理を行ってもよい。このようにすることで、上記実施形態と同じ効果を奏することができる。
【0078】
○上記各実施形態では、電気光学装置として、その発光層が有機EL素子で構成された有機ELディスプレイ10に具体化したが、これに限定されるものではなく、電気光学装置ならどのような電気光学装置に適応してもよい。
【0079】
○上記各実施形態では、電気光学装置として、その発光層が高分子材料であって且つ有機材料で構成された有機ELディスプレイ10に具体化したが、これに限定されるものではなく、その発光層が低分子材料であって且つ有機材料で構成された有機ELディスプレイに具体化してもよい。
【0080】
○上記各実施形態では、トップエミッションタイプの有機ELディスプレイ10に具体化したが、所謂、ボトムエミッションタイプの有機ELディスプレイに適応してもよい。
【0081】
○上記各実施形態では、各層の成膜方法は上記実施形態に記載された方法に限定されるものではなく、他の方法を用いて形成されるようにしてもよい。
○上記各実施形態では、ポリシリコンで構成されたシリコン層30を有した駆動トランジスタQdで画素20を構成した有機ELディスプレイ10に対して適応した。これを、単結晶で構成されたシリコン層を有した駆動トランジスタで画素20を構成した有機ELディスプレイに対して適応してもよい。
【図面の簡単な説明】
【図1】有機ELディスプレイの電気的構成を説明するためのブロック図である。
【図2】表示パネル部及びデータ線駆動回路の電気的構成を示す回路図である。
【図3】画素の回路図である。
【図4】駆動トランジスタ及び電源線を構成するメタルフレームの一部上面図である。
【図5】図4中のA−A線に沿ったメタルフレームを含む表示パネル部の一部断面図である。
【図6】(a),(b),(c),(d)は、表示パネル部の製造方法を説明するための図である。
【図7】(a),(b),(c)は、表示パネル部の製造方法を説明するための図である。
【図8】(a),(b),(c)は、表示パネル部の製造方法を説明するための図である。
【図9】(a),(b),(c)は、表示パネル部の製造方法を説明するための図である。
【図10】表示パネル部の製造方法を説明するための図である。
【図11】第2の実施形態を説明するためのモバイル型パーソナルコンピュータの構成を示す斜視図である。
【図12】従来の表示パネル部の一部断面図である。
【符号の説明】
DCON…コンタクト部としてのドレインコンタクト部、GCON…コンタクト部としてのゲートコンタクト部、GL…基板としてのガラス基板、HD…孔としてのドレイン用コンタクトホール、HG…孔としてのゲート用コンタクトホール、HS…孔としてのソース用コンタクトホール、MT…導電材料としての導電層、OLED…電気光学素子としての有機EL素子、Qd…駆動素子としての駆動トランジスタ、SCON…コンタクト部としてのソースコンタクト部、Z1…絶縁膜としての第1の絶縁膜、Z2…絶縁膜としての第2の絶縁膜、10…電気光学装置としての有機ELディスプレイ、32…配線層としての第1フレーム形成層、33…層間絶縁膜としてメタルフレーム間絶縁膜、34…配線層としての第2フレーム形成層、41…発光層、70…電子機器としてのモバイル型のパーソナルコンピュータ。
Claims (9)
- 基板と、
前記基板上に形成され、データ信号の信号レベルに応じて発光する発光層と、
前記基板と前記発光層との間に形成され、前記発光層に前記データ信号の信号レベルに応じた電力の供給を制御する駆動素子を構成する配線が形成された配線層と
を備えた電気光学装置において、
前記配線層には、前記配線の排他的領域に同配線の膜厚と等しい膜厚を有する絶縁膜を備えたことを特徴とする電気光学装置。 - 請求項1に記載の電気光学装置において、
前記配線層は複数であって、その複数の配線層間には層間絶縁膜が形成されていることを特徴とする電気光学装置。 - 基板と、
前記基板上に形成され、データ信号の信号レベルに応じて発光する発光層と、
前記基板と前記発光層との間に形成され、前記発光層に前記データ信号の信号レベルに応じた電力の供給を制御する駆動素子を構成する配線が形成された複数の配線層と、
前記複数の配線層の各々の間に形成され、前記各配線層を互いに電気的に接続するためのコンタクト部を構成する孔を有する層間絶縁膜と
を備えた電気光学装置において、
前記層間絶縁膜上に形成される前記配線層は、前記層間絶縁膜のコンタクト部を構成する孔に、前記層間絶縁膜と同じ膜厚の導電材料を配置することで平坦化処理された前記層間絶縁膜上に形成されていることを特徴とする電気光学装置。 - 請求項3に記載の電気光学装置において、
前記孔はコンタクトホールであることを特徴とする電気光学装置。 - 請求項1乃至4のいずれか一つに記載の電気光学装置において、
前記発光層は有機材料で構成された有機EL素子であることを特徴とする電気光学装置。 - 請求項5に記載の電気光学装置において、
前記有機材料は高分子材料で構成されていることを特徴とする電気光学装置。 - 請求項5に記載の電気光学装置において、
前記有機材料は低分子材料で構成されていることを特徴とする電気光学装置。 - 請求項1乃至4のいずれか一つに記載の電気光学装置において、
前記発光層はインクジェット方式を用いて形成されていることを特徴とする電気光学装置。 - 請求項1乃至8のいずれか一つに記載の電気光学装置を備えたことを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003195072A JP2005032513A (ja) | 2003-07-10 | 2003-07-10 | 電気光学装置及び電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003195072A JP2005032513A (ja) | 2003-07-10 | 2003-07-10 | 電気光学装置及び電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005032513A true JP2005032513A (ja) | 2005-02-03 |
Family
ID=34206027
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003195072A Withdrawn JP2005032513A (ja) | 2003-07-10 | 2003-07-10 | 電気光学装置及び電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005032513A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006104256A1 (ja) * | 2005-03-31 | 2006-10-05 | Pioneer Corporation | 有機el素子及びその製造方法 |
JP2010032838A (ja) * | 2008-07-30 | 2010-02-12 | Sumitomo Chemical Co Ltd | 表示装置および表示装置の製造方法 |
-
2003
- 2003-07-10 JP JP2003195072A patent/JP2005032513A/ja not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006104256A1 (ja) * | 2005-03-31 | 2006-10-05 | Pioneer Corporation | 有機el素子及びその製造方法 |
JP2010032838A (ja) * | 2008-07-30 | 2010-02-12 | Sumitomo Chemical Co Ltd | 表示装置および表示装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10580836B2 (en) | OLED touch display panel with baffles on a TFT back plate, method for manufacturing the same and touch display device | |
CN109728033B (zh) | 显示装置及其制造方法 | |
KR102067966B1 (ko) | 유기발광 다이오드 디스플레이 장치 및 그 제조방법 | |
JP3915806B2 (ja) | 電気光学装置および電子機器 | |
US8264427B2 (en) | Electro-optical device, and electronic apparatus | |
US20050225253A1 (en) | Display device and manufacturing method of the same | |
KR20060053228A (ko) | 표시 장치 및 어레이 기판 | |
JP6872343B2 (ja) | 表示装置および表示装置の製造方法 | |
US10976870B2 (en) | Display device with inorganic film and method of fabricating the same | |
JP4556566B2 (ja) | 電気光学装置および電子機器 | |
US11081538B2 (en) | Organic light emitting diode display device having a circuit structure buried in a substrate thereof | |
JP2018181668A (ja) | 表示装置、及び表示装置の製造方法 | |
KR20200021569A (ko) | 유기 발광 표시 장치 | |
JP2009105068A (ja) | 電気光学装置、電気光学装置の製造方法及び電子機器 | |
JP4380242B2 (ja) | 電気光学装置、電気光学装置の製造方法及び電子機器 | |
KR20200029678A (ko) | 표시 장치 | |
WO2019064729A1 (ja) | 表示装置 | |
JP4572510B2 (ja) | エレクトロルミネッセンス表示装置及び電子機器 | |
JP2008066323A (ja) | 表示装置、及びその製造方法 | |
KR20210018591A (ko) | 표시 장치 | |
JPWO2012124690A1 (ja) | アクティブマトリクス基板およびアクティブマトリクス基板の製造方法 | |
JP2010218718A (ja) | 表示装置および電子機器 | |
JP2004184530A (ja) | 電気光学装置、アクティブマトリクス基板及び電子機器 | |
JP2005032513A (ja) | 電気光学装置及び電子機器 | |
JP4845531B2 (ja) | 画像表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20061003 |