KR20100042424A - 반도체 소자의 패턴 형성 방법 - Google Patents

반도체 소자의 패턴 형성 방법 Download PDF

Info

Publication number
KR20100042424A
KR20100042424A KR1020080101566A KR20080101566A KR20100042424A KR 20100042424 A KR20100042424 A KR 20100042424A KR 1020080101566 A KR1020080101566 A KR 1020080101566A KR 20080101566 A KR20080101566 A KR 20080101566A KR 20100042424 A KR20100042424 A KR 20100042424A
Authority
KR
South Korea
Prior art keywords
imprint
template
resist
semiconductor device
resin layer
Prior art date
Application number
KR1020080101566A
Other languages
English (en)
Inventor
복철규
반근도
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080101566A priority Critical patent/KR20100042424A/ko
Publication of KR20100042424A publication Critical patent/KR20100042424A/ko

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B05SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05DPROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D1/00Processes for applying liquids or other fluent materials
    • B05D1/28Processes for applying liquids or other fluent materials performed by transfer from the surfaces of elements carrying the liquid or other fluent material, e.g. brushes, pads, rollers
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B41PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41KSTAMPS; STAMPING OR NUMBERING APPARATUS OR DEVICES
    • B41K3/00Apparatus for stamping articles having integral means for supporting the articles to be stamped
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00444Surface micromachining, i.e. structuring layers on the substrate
    • B81C1/0046Surface micromachining, i.e. structuring layers on the substrate using stamping, e.g. imprinting
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00Manufacture or treatment of nanostructures

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Shaping Of Tube Ends By Bending Or Straightening (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

본 발명은 반도체 소자의 패턴 형성 방법에 관한 것으로, 반도체 소자 제조를 위한 임프린트(imprint) 리소그라피 공정 수행 시에, 형판(template)의 구조물을 따라 형판의 표면 에너지를 감소시키는 수지층을 형성함으로써, 형판 압착 단계 후에 형판 표면에 임프린트용 레지스트층이 흡착되는 것을 방지할 수 있는 반도체 소자의 패턴 형성 방법에 관한 것이다.

Description

반도체 소자의 패턴 형성 방법{Method for Forming Pattern of Semiconductor Device}
본 발명은 반도체 소자의 패턴 형성 방법에 관한 것으로, 반도체 소자 제조 공정 중 하나인 임프린트 리소그라피(imprint lithography) 공정에서 유발되는 결함(defect)을 개선할 수 있는 반도체 소자의 패턴 형성 방법에 관한 것이다.
현재 전자 전기 기술은 21세기 고도 정보 통신 사회의 구현에 발맞추기 위하여 더 많은 용량의 정보를 저장하거나, 더 빠른 정보를 처리 및 전송하거나, 더 간편한 정보 통신망을 구축하기 위하여 빠르게 발전해가고 있다.
특히, 반도체 소자는 그 응용 분야가 확장됨에 따라, 전기적 특성의 저하 없이 구성 소자들을 가능한 더욱 작게 구현함과 동시에 신뢰성을 높이기 위한 제조 기술이 계속 개발되고 있다.
지금까지 가장 널리 사용되고 있는 미세 구조 제작 기술 중 하나인 포토리소그라피(photo-lithography) 공정은 포토레지스트 박막이 입혀진 반도체 기판상에 집적회로를 정의한 복잡한 패턴을 인쇄하여 형성하는 기술이다. 이때 형성되는 패턴의 크기는 광학적 회절 현상에 의해 제한을 받게 되며, 분해능은 포토레지스트의 두께와 사용 광원의 파장에 의하여 결정된다. 따라서, 구성 소자의 집적도가 높아질수록 미세 패턴을 형성하기 위하여, 단파장 광원을 이용하는 노광 기술이 요구된다. 기존에는 g-line(435㎚), i-line(365㎚) 또는 DUV(Deep Ultraviolet)를 생성하는 KrF 엑시머 레이저(248㎚)를 광원이 사용되었으나, 더욱 미세한 패턴을 형성하기 위하여 ArF 등의 광원이 적용되고 있다. 하지만, 이러한 광원들마저 50㎚ 이하의 초 극미세 패턴을 형성하는데 한계가 있다.
최근에는 이러한 광학 리소그라피의 한계를 극복하기 위하여 이른바 차세대 리소그라피('Next-Generation Lithographics'(NGL's))라고 불리는 10∼14㎚ 범위의 파장을 갖는 극자외선(EUV, Extreame Ultraviolet)을 사용하는 EUV 리소그라피(EUVL) 기술, X-ray 리소그라피 기술, Ion-beam Projection 리소그라피 기술 또는 전자빔(Electron-Beam) 리소그라피 기술 등이 제안되고 있다.
하지만, 상기 리소그라피 기술들의 경우에도 여전히 나노 소자를 제조하는데 많은 문제가 있다. 예컨대, EUV 광원은 거의 모든 물질에서 강하게 흡수되기 때문에 진공에서 이루어져야 하고, 기존의 굴절형 광학계가 아닌 반사형 광학 시스템을 사용해야 한다. 더욱이, 정사 입사각에서는 EUV의 반사율이 매우 낮기 때문에 반사표면을 DBR(Distributed Bragg Reflect)로 알려진 박막으로 다층 코팅해야 하며, 완벽한 거울이 필요하기 때문에 매우 발달한 연마와 계측기술을 필요로 한다. 또한, EUV 광원을 적용하기 위해서는 이에 적합한 새로운 레지스트와 공정 기술을 필요로 한다. 이에, 상기 EUV 광원은 상용화되기에는 아직 많은 결함이 있다.
이러한 리소그라피 방법들에 반하여, 프린스턴 대학의 Stephen Chou교수에 의해 제안된 나노 임프린트 리소그라피 방법은 나노 구조물 및 나노 소자를 경제적으로 대량 생산할 수 있는 기술로 각광받고 있다. 상기 나노 임프린트 리소그라피 방법이란, PMMA(Polymethyl-methacrylate) 등의 열가소성 폴리머 등으로 코팅한 기판 표면을 나노 크기의 구조물(100㎚ 이하)을 갖는 스탬프(stamp, 형판(template)이라 칭함)으로 압착하여 수지 표면 위에 스탬프의 패턴을 옮기는 방법이다. 이때, 수지에 각인된 나노구조는 스탬프의 형상과 동일하게 형성되며, 스탬프는 주로 나노 크기의 패턴을 가진 실리콘 또는 실리콘 산화물 등으로 제작된다. 상기 임프린트 리소그라피 방법은 일반적인 ArF 리소그라피 공정 등을 적용한 레지스트 패턴 형성 방법에 비해서 적은 비용으로 대량 생산이 용이하다는 장점을 갖는다.
상기 나노 임프린트 리소그라피 방법은 도 1a 내지 도 1d를 들어 설명할 수 있다.
도 1a를 참조하면, 실리콘 웨이퍼(11) 위에 PMMA 등의 열가소성 폴리머를 포함하는 임프린트용 레지스트(13)를 방울 모양으로 도포한다.
도 1b 및 도 1c를 참조하면, 상기 임프린트용 레지스트(13)를 얻고자 하는 패턴과 유사한 형태의 양각 이미지 구조를 포함하는 형판(15)을 이용하여 압축한 다음, UV로 노광 공정(17)을 실시하여 경화한다.
도 1d를 참조하면, 형판(15)을 웨이퍼로부터 분리시켜, 실리콘 웨이퍼(11) 상에 형판의 양각 이미지와 동일한 레지스트 패턴(19)을 형성한다.
한편, 상기 임프린트 리소그라피 방법은 상기 형판을 웨이퍼로부터 분리시킬 때, 도 1d에 도시한 바와 같이 미경화 된 임프린트용 레지스트 물질(13-1)이 형판 에 달라붙어 패턴이 불균일하게 형성되는 단점이 있다. 더욱이, 임프린트용 수지 경화 정도를 향상시키기 위하여 고압의 압력을 가할 때, 형판의 내구성이 저하되어 수명이 단축하는 등의 문제가 유발된다. 또한, 상기 임프린트용 레지스트 물질이 달라붙은 형판을 후속 다이(die)에 대한 임프린트 공정에 재사용하는 경우, 후속 다이가 오염될 뿐만 아니라, 형성되는 패턴 크기가 일정하지 않아, 반도체 수율이 저하된다.
이에 본 발명에서는 종래 소정 형상의 구조물이 형성된 형판 면을 임프린트용 레지스트층에 직접 가압하는 방법과 달리, 형판의 표면 에너지를 감소시키기 위하여 형판의 양각(relief) 구조물을 따라 수지층을 형성함으로써, 압착 단계 후에 형판에 임프린트용 레지스트 물질이 흡착되는 것을 방지할 수 있는 방법을 제공하는 것을 목적으로 한다.
상기와 같은 목적을 달성하기 위하여 본 발명에서는
형성하고자 하는 복수의 패턴에 대응되는 양각 이미지 구조물을 가지는 형판을 제공하는 단계;
상기 형판의 양각 이미지 구조물 상에 경화된 수지층을 코팅하는 단계;
반도체 기판상에 임프린트용 레지스트층을 형성하는 단계;
상기 임프린트용 레지스트층을 상기 수지층을 포함하는 형판으로 압착하여 경화하는 단계; 및
상기 형판을 기판으로부터 분리하여 형판의 구조물에 대응하는 복수의 패턴이 각인된 레지스트층을 형성하는 단계를 포함하는 임프린트 방법을 이용한 반도체 소자의 패턴 형성 방법을 제공한다.
상기 본 발명의 방법에 있어서, 상기 수지층은 불소 중합체 및 용매를 포함하는 조성물을 도포한 후, 열 경화시키는 단계로 코팅한다.
이때, 상기 불소 중합체는 분자량 1,000∼50,000의 퍼플루오로 아크릴레이트 중합체, 퍼플루오로 시클로펜타디엔 비닐 중합체, 하기 식 1 및 2의 화합물로 이루어진 군으로부터 선택된 어느 하나를 들 수 있다.
[화학식 1]
Figure 112008072019023-PAT00001
[화학식 2]
Figure 112008072019023-PAT00002
상기 식에서, n은 3∼150의 정수이고, m은 3∼158 사이의 정수이며, o는 1∼10 사이의 정수이다.
또한, 상기 용매로는 프로필렌 글리콜 모노메틸 에테르 아세테이트 또는 프로필렌 글리콜 모노메틸 에테르 등을 사용한다.
상기 수지층은 반도체의 하프-피치(half-pitch)에 따라 적정 두께로 코팅할 수 있는데, 바람직하게는 통상 하프-피치의 2.5배 수준으로 코팅한다. 예를 들면, 16G 플래쉬 반도체 소자의 하프-피치가 40nm일 경우, 수지층 두께는 100nm로 한다. 본 발명의 수지층 두께는 약 600Å∼1,000Å인 것이 바람직하다. 만약, 상기 수지 층 두께가 600Å미만인 경우, 하부 산화막 또는 질화막 등의 물질을 식각할 때 식각 선택비 부족으로 식각 불량이 발생 될 문제점이 있고, 1000Å을 초과하는 경우, 웨이퍼 상에 수지 패턴이 없어야 할 지역에 수지층 잔여물(residue)가 잔류하는 단점이 있다.
상기와 같이 본 발명의 사용되는 불소 중합체의 경우, 원자가 무정형(amorphous)으로 비규칙적으로 배열되어 있어 내부 원자의 에너지 상태 및 상호 작용 크기가 위치별로 모두 다르다. 즉, 힘의 균형이 분배되지 않아, 인력이 매우 약하며, 중합체에 내에 불소를 포함하고 있어 중합체의 소수성이 증가하기 때문에 중합체의 표면 에너지가 매우 낮다. 따라서 본 발명의 방법에서와 같이 수지층을 형판 표면에 코팅하는 경우, 후속 임프린트용 레지스트층이 형성된 반도체 기판보다 표면 에너지가 상대적으로 매우 낮아진다.
또한 본 발명의 방법에 있어서, 상기 임프린트용 레지스트는 아조비스 이소부티로니트릴(AIBN) 또는 벤조일 퍼옥사이드(BPO)와 같은 중합개시제와, 가교제, 아크릴레이트 및 비닐 에테르 화합물로 이루어진 중합체 및 용매를 포함하는 점도 3~7cp의 통상적인 임프린트용 레지스트라면 특별히 제한하지 않는다.
이때, 상기 임프린트용 레지스트는 잉크젯 방법을 이용하여 평균 3∼9 pico liter 크기의 방울 형태로 기판상에 형성한다.
또한 상기 압축 공정은 50~10mJ/cm2의 압력 조건으로 수행되며, 상기 형판 압착 후 경화 단계는 UV 노광 공정 또는 열 공정으로 실시한다. 즉, 형판 전면에 대하여 임프린트용 레지스트의 경화가 완료될 때까지, 100∼300nm의 파장하에서 UV 공정을 실시한다.
이때, 상기 레지스트에 대한 압착 공정은 한 장의 형판으로 한 장의 웨이퍼 전면을 압착(stamping)하는 것이 아니고, 단계 & 반복 방식(step & repeat) 방식으로 수십∼수백 번 압착 공정을 실시한다. 즉, 보통 한 장의 웨이퍼로부터는 수백 개의 칩(chip)을 생산하지만, 한 장의 형판(template)은 수 개의 칩 구조로 구성된다. 만약, 스핀 코팅 방법으로 웨이퍼 전면에 레지스트를 코팅한 후에 형판으로 수십∼수백 번 압착하는 공정을 실시한다면, 초기에 압착된 패턴을 형성하지만, 나중에 압착되는 칩은 레지스트가 말라서 굳어버리기 때문에 압착되지 않아 패턴이 형성되지 않는다. 따라서 본 발명에서는 압착하기 직전에 매 칩마다 레지스트 방울을 분사한 다음, 압착 공정을 실시하기 때문에 레지스트가 마르는 문제를 방지할 수 있다. 즉, 상기 레지스트 압착 및 경화 단계는 레지스트 방울을 분사하고, 형판을 압착한 다음, 노광하여 레지스트를 경화시키고, 형판을 탈착하는 것을 하나의 단계로 구성하며, 이를 수십∼수백 번 반복하는 방법으로 상기 압착 및 경화 공정을 실시한다.
전술한 바와 같이, 본 발명의 방법에서는 형판 구조 표면에 수지층을 코팅하여, 반도체 기판보다 표면 에너지를 저하함으로써, 상기 형판을 탈착 공정 시에 레지스트 물질이 달라붙는 종래 단점을 방지할 수 있다. 따라서, 균일한 크기의 패턴을 형성할 수 있을 뿐만 아니라, 연속적으로 실시하는 후속 임프린트 공정 시에 후속 다이가 오염되는 것을 방지할 수 있어, 반도체 소자 공정의 신뢰도 및 생산 수 율을 높일 수 있다.
이상에서 살펴본 바와 같이, 본 발명의 방법에 의해 일정한 크기의 레지스트 패턴을 대량으로 형성할 수 있을 뿐만 아니라, 형판 구조물 표면 및 후속 다이가 오염되는 것을 방지할 수 있으므로, 공정의 신뢰도를 높일 수 있다.
이하 본 발명을 첨부 도면 2a 내지 2d를 이용하여 상세히 설명한다. 단, 상기 도면은 본 발명의 방법 중에서 가장 바람직한 방법을 예시하는 것일 뿐, 본 발명이 하기 방법에 의하여 한정되는 것은 아니다.
먼저, 도 2a를 참조하면, 실리콘 웨이퍼(111) 상에 방울 모양의 임프린트용 레지스트층(113)을 형성한다.
이때, 상기 임프린트용 레지스트(113)는 가교제, 아크릴레이트 및 비닐 에테르 화합물로 이루어진 중합체, 중합개시제 및 용매를 포함하는, 점도 3~7cp의 임프린트용 레지스트라면 특별히 제한하지 않는다. 상기 임프린트용 레지스트(113)는 잉크젯 방법을 이용하여 평균 3∼9 pico liter 크기의 방울 형태로 기판상에 형성한다.
도 2b를 참조하면, 상기 임프린트용 레지스트층(113) 상에 얻고자 하는 패턴과 유사한 형태의 양각 이미지 구조물을 가지며, 그 이미지 구조물 상에 수지층(117)을 포함하는 형판(115)을 위치한다.
이때, 상기 형판(115)의 경우, 후속 압착 공정 시에 응력에 대한 내성을 가 지도록 강도가 높은 재질로 형성된 것이면 특별히 제한하지 않으나, 실리카, 석영(quartz), 유리, 폴리머 등을 사용하여 UV가 투과될 수 있는 투명 재질로 형성된 것이나, 반도체, 세라믹, 금속 및 폴리며 등을 사용하여 불투명 재질로 형성된 것을 들 수 있다.
또한, 상기 형판의 제작방법은 판재(plate) 형태의 소재한 쪽 표면에 형상 가공 공정을 통해서 각 구조물을 각인하여 제작하거나 또는 별개의 구조물들을 각각 제작하여 판재 형태의 소재에 부착하여 형성하는 등, 당해 분야에 공지된 공정이라면 특별히 한정하지 않는다. 이때, 상기 형상 가공 공정은 특별히 한정되지 않고, 전자빔 리소그라피, 포토-리소그라피, 다이싱(dicing), 레이저(laser), RIE(reactive Ion Etching) 공정 또는 식각(etching) 공정 등을 이용할 수 있다.
또한, 상기 형판(115)에 형성되는 패턴에 대응되는 양각 이미지 구조물의 크기는 특별히 제한하지 않으나, 인쇄 회로 기판의 미세 패턴에 적용 가능한 크기를 가지는 것이 바람직하다.
아울러, 상기 형판(115) 표면에 코팅된 수지층(117)은 불소 중합체 및 용매를 포함하는 조성물을 스핀 코팅(spin coating) 방식, 액적 도포(droplet dispensing) 방식 또는 분사(spray) 방식 등을 이용하여 도포한 다음, 열 경화시키는 단계로 형성한다.
이때, 상기 수지층(117)은 분자량 1,000∼50,000의 퍼플루오로 아크릴레이트 중합체, 퍼플루오로 시클로펜타디엔 비닐 중합체, 하기 식 1의 화합물(Dupont사 제조, 'Teflon AF') 및 화학식 2의 화합물(Asahi Glass사 제조, 'Cytop')로 이루어진 군으로부터 선택된 어느 하나를 들 수 있다.
[화학식 1]
Figure 112008072019023-PAT00003
[화학식 2]
Figure 112008072019023-PAT00004
상기 식에서, n은 3∼150의 정수이고, m은 3∼158 사이의 정수이며, o는 1∼10 사이의 정수이다.
상기 용매는 프로필렌 글리콜 모노메틸 에테르 아세테이트 또는 프로필렌 글리콜 모노메틸 에테르 등을 사용한다.
상기 수지층(117) 두께는 반도체의 하프-피치(half-pitch)에 따라 적정 두께로 도포할 수 있는데, 바람직하게는 통상 하프-피치의 2.5배 수준으로 도포한다. 예를 들면, 본 발명에서의 무전형의 수지층(117) 두께는 약 600Å∼1,000Å인 것이 바람직하다. 만약, 상기 수지층(117) 두께가 600Å미만인 경우, 하부 산화막 또는 질화막 등의 물질을 식각할 때 식각 선택비 부족으로 식각 불량이 발생 될 문제점 이 있고, 1000Å을 초과하는 경우, 웨이퍼 상에 수지 패턴이 없어야 할 지역에 수지층 잔여물이 잔류하는 단점이 있다.
도 2c를 참조하면, 상기 임프린트용 레지스트층(113)을 상기 형판(115)으로 압축한 다음, UV 노광 공정(119)으로 경화시킨다. 상기 압축 공정은 50~10mJ/cm2의 압력 조건으로 수행되고, 상기 UV 공정은 임프린트용 레지스트층(113)이 경화될 때까지, 100∼300nm의 파장하에서 실시한다.
도 2d를 참조하면, 상기 압축 공정 완료 후 형판(115)을 웨이퍼(111)부터 분리시켜, 실리콘 웨이퍼(111) 상에 양각 이미지와 동일한 레지스트 패턴(121)을 형성한다.
도 1a 내지 도 1d는 종래 임프린트 리소그라피 공정을 적용한 반도체 소자의 패턴 형성 방법을 도시한 공정 개략도.
도 2a 내지 도 2d는 본 발명의 임프린트 리소그라피 공정을 적용한 반도체 소자의 패턴 형성 방법을 도시한 공정 개략도.
<도면의 주요 부분에 대한 간단한 설명>
11, 111: 웨이퍼 13, 113: 임프린트용 레지스트층
13-1: 형판에 달라붙은 임프린트용 레지스트 잔류물
15, 115: 형판 17, 119: UV 공정
117: 수지층 19, 121: 레지스트 패턴

Claims (11)

  1. 양각 이미지 구조물이 형성된 형판을 제공하는 단계;
    상기 형판의 양각 이미지 구조물 상에 경화된 수지층을 코팅하는 단계;
    반도체 기판상에 임프린트용 레지스트층을 형성하는 단계;
    상기 임프린트용 레지스트층을 상기 수지층이 코팅된 형판으로 압착하여 경화하는 단계; 및
    상기 형판을 기판으로부터 분리하는 단계를 포함하는 것을 특징으로 하는 임프린트 방법을 이용한 반도체 소자의 패턴 형성 방법.
  2. 청구항 1에 있어서,
    상기 수지층은 불소 중합체 및 용매를 포함하는 조성물을 도포한 후, 열 경화시키는 단계로 형성하는 것을 특징으로 하는 임프린트 방법을 이용한 반도체 소자의 패턴 형성 방법.
  3. 청구항 2에 있어서,
    상기 불소 중합체는 퍼플루오로 아크릴레이트 중합체, 퍼플루오로 시클로펜타디엔 비닐 중합체, 하기 식 1의 화합물 및 하기 식 2의 화합물로 이루어진 군으로부터 선택된 어느 하나인 것을 특징으로 하는 임프린트 방법을 이용한 반도체 소자의 패턴 형성 방법:
    [화학식 1]
    Figure 112008072019023-PAT00005
    [화학식 2]
    Figure 112008072019023-PAT00006
    상기 식에서, n은 3∼150의 정수이고, m은 3∼158 사이의 정수이며, o는 1∼10 사이의 정수이다.
  4. 청구항 2에 있어서,
    상기 용매는 프로필렌 글리콜 모노메틸 에테르 아세테이트 또는 프로필렌 글리콜 모노메틸 에테르인 것을 특징으로 하는 임프린트 방법을 이용한 반도체 소자의 패턴 형성 방법.
  5. 청구항 1에 있어서,
    상기 수지층 두께는 반도체 소자의 하프-피치의 2.5배인 것을 특징으로 하는 임프린트 방법을 이용한 반도체 소자의 패턴 형성 방법.
  6. 청구항 5에 있어서,
    상기 수지층 두께는 600Å∼1,000Å인 것을 특징으로 하는 임프린트 방법을 이용한 반도체 소자의 패턴 형성 방법.
  7. 청구항 1에 있어서,
    상기 임프린트용 레지스트는 중합개시제, 가교제, 아크릴레이트 및 비닐 에테르 화합물로 이루어진 중합체 및 용매를 포함하는 점도 3~7cp의 임프린트용 레지스트인 것을 특징으로 하는 임프린트 방법을 이용한 반도체 소자의 패턴 형성 방법.
  8. 청구항 1에 있어서,
    상기 임프린트용 레지스트는 잉크젯 방법을 이용하여 평균 3∼9 pico liter 크기의 방울 형태로 기판상에 형성되는 것을 특징으로 하는 임프린트 방법을 이용한 반도체 소자의 패턴 형성 방법.
  9. 청구항 1에 있어서,
    상기 임프린트용 레지스트층을 압축하는 단계는 50~10mJ/cm2의 압력 조건으로 수행되는 것을 특징으로 하는 임프린트 방법을 이용한 반도체 소자의 패턴 형성 방법.
  10. 청구항 1에 있어서,
    상기 임프린트용 레지스트를 경화하는 단계는 100∼300nm의 파장의 UV 노광 공정 또는 열 공정으로 실시하는 것을 특징으로 하는 임프린트 방법을 이용한 반도체 소자의 패턴 형성 방법.
  11. 청구항 1에 있어서,
    상기 임프린트용 레지스트층을 형성하는 단계로부터 형판을 기판으로부터 분리하는 단계를 반복실시하는 것을 특징으로 하는 임프린트 방법을 이용한 반도체 소자의 패턴 형성 방법.
KR1020080101566A 2008-10-16 2008-10-16 반도체 소자의 패턴 형성 방법 KR20100042424A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080101566A KR20100042424A (ko) 2008-10-16 2008-10-16 반도체 소자의 패턴 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080101566A KR20100042424A (ko) 2008-10-16 2008-10-16 반도체 소자의 패턴 형성 방법

Publications (1)

Publication Number Publication Date
KR20100042424A true KR20100042424A (ko) 2010-04-26

Family

ID=42217784

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080101566A KR20100042424A (ko) 2008-10-16 2008-10-16 반도체 소자의 패턴 형성 방법

Country Status (1)

Country Link
KR (1) KR20100042424A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130114648A (ko) * 2010-09-24 2013-10-17 후지필름 가부시키가이샤 나노임프린트 방법 및 나노임프린트 방법을 이용한 기판의 가공 방법
US8939079B2 (en) 2010-12-06 2015-01-27 Intellectual Discovery Co., Ltd. First printing plate and second printing plate
WO2017101465A1 (zh) * 2015-12-15 2017-06-22 南方科技大学 一种纳米压印光刻胶及其制备方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130114648A (ko) * 2010-09-24 2013-10-17 후지필름 가부시키가이샤 나노임프린트 방법 및 나노임프린트 방법을 이용한 기판의 가공 방법
US8939079B2 (en) 2010-12-06 2015-01-27 Intellectual Discovery Co., Ltd. First printing plate and second printing plate
WO2017101465A1 (zh) * 2015-12-15 2017-06-22 南方科技大学 一种纳米压印光刻胶及其制备方法

Similar Documents

Publication Publication Date Title
KR101667132B1 (ko) 광경화물의 제조 방법
US7279113B2 (en) Method of forming a compliant template for UV imprinting
JP4990479B2 (ja) 多層リソグラフィープロセスに関する新規な平坦化方法
JP4963254B2 (ja) ナノインプリント用の膜形成組成物、並びに構造体の製造方法及び構造体
JP2007513509A (ja) 大領域リソグラフィのデバイスおよび方法
KR102298243B1 (ko) 키트, 적층체, 적층체의 제조 방법, 경화물 패턴의 제조 방법 및 회로 기판의 제조 방법
JP2007216501A (ja) パターン形成用モールドの製造方法およびパターン形成用モールド
CN113126428A (zh) 一种纳米压印方法
CN105580109B (zh) 图案化膜的形成方法、光学组件的制造方法、电路板的制造方法和电子组件的制造方法
KR20100042424A (ko) 반도체 소자의 패턴 형성 방법
TW201900704A (zh) 組成物、密接膜、積層體、硬化物圖案之製造方法及電路基板之製造方法
US10613433B2 (en) Method for producing substrate with fine projection-and-recess pattern, and substrate with fine projection-and-recess pattern obtained thereby
TWI626999B (zh) Method of manufacturing pattern forming body
KR100710851B1 (ko) 나노 임프린트 리소그래피 방법 및 장치
WO2012014962A1 (ja) ナノインプリント用樹脂スタンパ及びこれを使用したナノインプリント装置
KR102420767B1 (ko) 키트, 임프린트용 하층막 형성 조성물, 패턴 형성 방법, 반도체 디바이스의 제조 방법
Okamura et al. Secondary Patternable UV-Imprinted Reworkable Resin by Additional Photoirradiation
KR101264754B1 (ko) 임프린트 리소그래피 및 직접 기록 기술을 사용하는디바이스 제조 방법
JP2012061599A (ja) ベンゾシクロブテン樹脂のインプリント技術への適用及び当該技術によるパターン形成方法
US11491772B2 (en) Substrate bonding method and laminated body production method
DE10030015A1 (de) Härtbare Materialien zur Erzeugung von Nanostrukturen in dünner Schicht durch Nanoimprintlithographie
KR20140110543A (ko) 나노패턴 복제용 수지 조성물 및 이를 이용한 나노패턴 복제방법
Rossi et al. Optical module fabrication using nanoimprint technology
TW201535044A (zh) 圖案形成方法及圖案化基板製造方法
KR20090072673A (ko) 반도체 소자의 패턴 형성 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination