KR20100014134A - 탄성파 디바이스 - Google Patents

탄성파 디바이스 Download PDF

Info

Publication number
KR20100014134A
KR20100014134A KR20090068815A KR20090068815A KR20100014134A KR 20100014134 A KR20100014134 A KR 20100014134A KR 20090068815 A KR20090068815 A KR 20090068815A KR 20090068815 A KR20090068815 A KR 20090068815A KR 20100014134 A KR20100014134 A KR 20100014134A
Authority
KR
South Korea
Prior art keywords
acoustic wave
frequency
medium
wave device
film
Prior art date
Application number
KR20090068815A
Other languages
English (en)
Other versions
KR101010458B1 (ko
Inventor
사또루 마쯔다
미찌오 미우라
다까시 마쯔다
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20100014134A publication Critical patent/KR20100014134A/ko
Application granted granted Critical
Publication of KR101010458B1 publication Critical patent/KR101010458B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/15—Constructional features of resonators consisting of piezoelectric or electrostrictive material
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/0222—Details of interface-acoustic, boundary, pseudo-acoustic or Stonely wave devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46—Filters
    • H03H9/64—Filters using surface acoustic waves
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/42—Piezoelectric device making

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

적은 공정으로 간단히 탄성파 디바이스의 주파수 특성을 조정한다. 탄성파 디바이스는, 압전성을 갖는 압전 기판(2)과, 압전 기판(2)에 형성된 복수의 전극 핑거를 갖는 빗형 전극(3)과, 빗형 전극(3)의 적어도 일부를 덮도록 형성된 적어도 1층의 조정 매질(5)을 구비한다. 이 탄성파 디바이스는, 전극 핑거 및 전극 핑거간의 스페이스가 압전 기판(2) 위에서 차지하는 여기 영역에서, 조정 매질(5)에 의해 다른 부분보다 두께가 커지는 영역의 면적 T에 의해, 주파수 특성이 조정되어 형성된다.
압전 기판, 빗형 전극, 조정 매질, 주파수 특성, 주파수 조정막

Description

탄성파 디바이스{ACOUSTIC WAVE DEVICE}
본 발명은, 예를 들면, 탄성 표면파 디바이스나 탄성 경계파 디바이스 등의 탄성파 디바이스에 관한 것이다.
탄성파를 응용한 장치의 하나로서, 탄성 표면파(SAW : Surface Acoustic Wave) 디바이스가 알려져 있다. 이 SAW 디바이스는, 예를 들면 휴대 전화로 대표되는 45㎒∼2㎓의 주파수대에서의 무선 신호를 처리하는 각종 회로에 이용된다. 각종 회로의 예로서, 송신 밴드 패스 필터, 수신 밴드 패스 필터, 국부 발진 필터, 안테나 공용기, IF 필터, FM 변조기 등을 들 수 있다.
최근, 휴대 전화의 고성능화, 소형화에 수반하여, 대역 밖에서의 고억압화, 온도 안정성의 향상 등 제반 특성의 개선이나 디바이스 사이즈의 소형화가 요구되고 있다. 온도 안정성의 향상에는, 압전성 기판 위에서 빗형 전극 위에 SiO2 등의 유전체를 형성하는 방법이 개발되어 있다. 또한, 상기 유전체 위에 음속이 빠른 별도의 유전체를 형성함으로써, 상기 유전체의 경계와 압전 기판의 표면 사이에 에너지를 가두는 경계파 디바이스 등이 개발되어 있다. 이에 의해, 디바이스의 소형 화가 도모되고 있다.
이들 모든 탄성파 디바이스에서, 제조 변동에 의한 주파수 변동이 공통의 문제로 되는 경우가 있다. 이 대책으로서, 다양한 주파수 조정을 행하는 방법이 개시되어 있다(예를 들면, 특허 문헌 1 및 2 참조).
일례로서, 빗형 전극, 반사기 및 압전 기판 위에 SiN의 막을 플라즈마 CVD 등의 방법으로 성막함으로써 주파수 조정을 행하는 것이 제안되어 있다(예를 들면, 특허 문헌 1 참조). 또한, SiO2층 위에 SiN층을 성막하고, 물리적인 에칭 등에 의해 SiN층의 막 두께를 얇게 하거나, 스퍼터링으로 성막하여 SiN층의 막 두께를 두껍게 하거나 함으로써, 주파수 조정을 행하는 것이 제안되어 있다(예를 들면, 특허 문헌 2 참조).
또한, 제1 매질과 제2 매질의 경계에 IDT 전극이 형성된 경계파 디바이스에서, 제2 매질의 두께를 변화시킴으로써 주파수를 조정하는 것도 제안되어 있다(예를 들면, 특허 문헌 3 참조).
[특허 문헌 1] 일본 특개평 2-301210
[특허 문헌 2] 일본 국제 공개 제2005/083881호 팜플렛
[특허 문헌 3] 일본 국제 공개 제2005/093949호 팜플렛
이와 같이, 주파수 조정 방법으로서, 전극을 덮는 매질을 깊이 방향으로 에 칭하여 매질의 막 두께를 조정함으로써, 주파수 특성을 조정하는 방법이 있다. 이 방법을 이용하여, 예를 들면, 1개의 웨이퍼 위에 형성된 복수의 탄성파 디바이스간의 주파수 특성의 변동을 원하는 범위 내로 넣기 위해서는, 웨이퍼 상의 탄성파 디바이스의 일부를 선택하고, 선택한 부분의 매질의 막 두께를 조정할 필요가 있다. 예를 들면, 웨이퍼 상의 일부를 마스크함으로써, 매질의 상부 면내의 일부분을 깊이 방향으로 에칭하여, 매질의 막 두께를 조정할 필요가 있다. 이와 같이 하여, 예를 들면, 칩마다 서로 다른 양의 에칭이 행해진다. 이 경우, 웨이퍼 면내의 주파수 분포를 원하는 범위 내로 넣기 위해서, 칩마다 마스크를 행하고, 경우에 따라서는 수회 성막, 에칭을 반복할 필요가 있다. 그 결과, 프로세스 공정이 많아지는 등의 폐해가 생긴다.
이 때문에, 본 발명은, 적은 공정으로 간단히 탄성파 디바이스의 주파수 특성을 조정하는 것을 목적으로 한다.
본원 개시의 탄성파 디바이스는, 압전성을 갖는 압전 기판과, 압전 기판에 형성된 복수의 전극 핑거를 갖는 빗형 전극과, 상기 빗형 전극의 적어도 일부를 덮도록 형성된 적어도 1층의 조정 매질을 구비하고, 상기 전극 핑거 및 전극 핑거간의 스페이스가 상기 압전 기판 위에서 차지하는 여기 영역에서, 상기 조정 매질에 의해 다른 부분보다 두께가 커지는 영역의 면적 T에 의해, 주파수 특성이 조정되어 형성된다.
상기 구성에서, 압전 기판 위에 형성되는 탄성파 디바이스의 주파수 특성은, 전극 핑거의 여기 영역에서 조정 매질에 의해 두께가 커져 있는 영역의 면적 T에 의해, 조정된다. 이에 의해, 조정 매질에서의 탄성파 에너지의 분포량 및 분포되는 체적을, 조정 매질의 막 두께를 변화시키지 않고(동일 막 두께로) 면적을 변화시킴으로써 조정할 수 있다. 그 때문에, 조정 매질의 두께를 조정할 필요가 없으므로, 적은 공정으로 주파수 특성이 조정된 탄성파 디바이스의 제공이 가능하게 된다.
본원 명세서의 개시에 의하면, 적은 공정으로 간단히 탄성파 디바이스의 주파수 특성을 조정하는 것이 가능하게 된다.
본 발명의 일 실시 형태는, 상기 압전 기판 위에 형성된 복수의 탄성파 디바이스로서, 상기 복수의 탄성파 디바이스의 공진 주파수 및/또는 반공진 주파수가 소정의 주파수에 가깝게 되도록 각 탄성파 디바이스에서의 상기 면적 T가 조정되어 있는 양태로 할 수 있다.
예를 들면, 동일한 압전 기판 위에 복수의 빗형 전극을 형성함으로써, 원하는 주파수(공진 주파수 및/또는 반공진 주파수)의 탄성파 디바이스를 복수 작성할 때에, 압전 기판 위의 장소에 따라서, 탄성파 디바이스의 주파수 특성에 변동이 생기는 경우가 있다. 이 경우, 압전 기판 위의 각 탄성파 디바이스의 주파수 분포에 대응하여, 탄성파 디바이스 각각에 맞춘 면적 T의 조정 매질을 형성함으로써, 각 탄성파 디바이스의 주파수 특성을 조정할 수 있다. 이 경우, 조정 매질의 패터 닝(1회의 성막)으로 압전 기판 위의 모든 탄성파 디바이스의 조정이 가능하다. 그 때문에, 조정 매질의 막 두께를 변화시켜 조정하는 경우에 비해, 성막 공정이 적어진다. 즉, 압전 기판 위의 탄성파 디바이스간에서, 상기 면적 T가 서로 다르도록 조정 매질을 형성함으로써, 적은 공정에서의 주파수 특성의 조정이 가능하게 된다.
본 발명의 일 실시 형태는, 상기 압전 기판은 웨이퍼이며, 웨이퍼에서의 복수의 탄성파 디바이스의 공진 주파수 및/또는 반공진 주파수가 소정의 주파수에 가깝게 되도록 각 탄성파 디바이스의 상기 면적 T가 조정되어 있는 양태이어도 된다. 이에 의해, 웨이퍼 내에서 주파수의 변동이 적은 탄성파 디바이스가 얻어진다.
본 발명의 일 실시 형태는, 상기 압전 기판 위에 형성되는 복수의 상기 빗형 전극에 의해 형성되는 복수의 공진기를 포함하는 필터를 구성하는 상기 탄성파 디바이스로서, 상기 필터를 구성하는 상기 복수의 공진기 중 일부의 공진기에, 상기 조정 매질이 형성되는 양태로 할 수 있다. 필터를 구성하는 공진기의 일부에 조정 매질을 형성함으로써, 필터 특성을 미세하게 조정하는 것이 가능하게 된다.
본 발명의 실시 형태에서의 탄성파 디바이스의 제조 방법은, 압전 기판 위에, 복수의 전극 핑거를 갖는 빗형 전극을 형성하는 공정과, 상기 빗형 전극에 의해 형성되는 탄성파 디바이스의 공진 주파수 및/또는 반공진 주파수를 측정하는 공정과, 상기 측정된 공진 주파수 및/또는 반공진 주파수가 소정의 주파수에 근접하도록, 적어도 일부를 덮도록 형성된 적어도 1층의 조정 매질을 형성하는 공정을 갖고, 상기 조정 매질은, 상기 전극 핑거 및 전극 핑거간의 스페이스가 상기 압전 기판 위에서 차지하는 여기 영역에서 상기 조정 매질에 의해 탄성파 디바이스의 두께 가 다른 부분보다 커지는 영역의 면적 T가 조정됨으로써, 상기 탄성파 디바이스의 주파수 특성이 조정되어 형성되는 것을 특징으로 한다.
<제1 실시 형태>
[탄성파 디바이스의 구성]
도 1a는 본 실시 형태에 따른 탄성파 디바이스의 평면도이다. 도 1b는 도 1a의 a-a'선 단면도이다.
도 1a 및 도 1b에 도시한 탄성파 디바이스에서는, 압전 기판(2) 위에 복수의 전극 핑거를 갖는 빗형 전극(3)이 형성되어 있다. 빗형 전극(3)의 양측에는 반사기(3a, 3b)가 형성되어 있다. 압전 기판(2)은, 예를 들면, 회전 Y판의 LN(LiNbO3) 기판이다. 빗형 전극(3)은, 탄성파를 여기하는 전극이다. 입력용 및 출력용의 2개의 빗형 전극(3)이 마주 보고, 각각의 전극 핑거가 번갈아 배열되도록 배치된다. 빗형 전극(13)의 전극 핑거와, 전극 핑거간의 스페이스가 압전 기판(2) 위에서 차지하는 영역이 여기 영역으로 된다. 빗형 전극(3)은, IDT 전극 또는 발 전극이라고도 불린다. 빗형 전극(3) 및 반사기(3a, 3b)는, 예를 들면, Al, Ti, Cu, Au, Ni, Cr, Ta 또는 W 등의 금속으로 형성된다.
빗형 전극(3)을 덮도록 SiO2막(4)이 형성되고, SiO2막(4) 위에는, 주파수 조정막(조정 매질)(5)이 형성되어 있다. SiO2막(4)의 음속은, 압전 기판(2)보다 느리다. 그 때문에, 탄성파는, 압전 기판(2)과 SiO2막(4)의 계면에 집중하여 전파된다. 이에 의해, 탄성파 디바이스는 공진기로서 동작한다.
주파수 조정막(조정 매질)(5)은, 압전 기판(2) 위의 매질, 즉 SiO2막(4)과는, 음속(음향 특성)이 상이한 물질로 구성된다. 예를 들면, 주파수 조정막(5)으로서, Al2O3, 또는 SiN, SiC, DLC 등을 이용할 수 있다. 혹은, SiO2막(4)과는 밀도 또는 경도(탄성 계수)가 상이한 SiO2로 주파수 조정막(5)을 형성할 수도 있다.
주파수 조정막(5)과 SiO2막(4)이 접하는 면적을 조정함으로써, 탄성파 디바이스의 공진 주파수가 조정된다. 즉, 빗형 전극(3)에 의한 여기 영역에서 두께가 다른 부분보다도 크게 되어 있는 면적에 의해 공진 주파수가 조정된다. 이것은, 탄성파의 에너지가 분포되어 있는 부분에 음속이 상이한 매질을 형성함으로써, 탄성파의 음속을 변화시켜, 조정을 행하는 것이다. 여기서는, 주파수 조정막(5)의 면적에 의해 탄성파 에너지가 분포되는 영역의 체적이 결정되고, 탄성파 디바이스의 주파수 특성의 조정량이 결정된다.
도 1a 및 도 1b에 도시한 예에서는, 주파수 조정막(5)(Al2O3)과 SiO2막이 접하는 면적은 전체의 17％이며, 주파수 조정막(5)의 두께는 50㎚이다. 도 2a 및 도 2b는, 주파수 조정막(5)과 SiO2막이 접하는 면적이 전체의 50％인 경우의 구성을 도시하는 평면도(도 2a) 및 단면도(도 2b)이다. 도 3a 및 도 3b는, 주파수 조정막(5)과 SiO2막이 접하는 면적이 전체의 75％인 경우의 구성을 도시하는 평면도(도 3a) 및 단면도(도 3b)이다. 여기서도, 주파수 조정막(5)의 두께는 50㎚이다.
도 4는 Al2O3로 형성되는 주파수 조정막(5)과 SiO2막이 접하는 면적(0％, 17 ％, 50％ 및 75％)과 어드미턴스 특성과의 관계를 도시하는 그래프이다(주파수 조정막(5)의 두께는 50㎚). 도 5는, Al2O3로 형성되는 주파수 조정막(5)과 SiO2막이 접하는 면적과, 반공진 주파수의 천이와의 관계를 도시하는 그래프이다. 도 4 및 도 5로부터, 주파수 조정막(5)과 SiO2막이 접하는 면적이 커질수록 공진 주파수 및 반공진 주파수가 고주파측으로 천이하는 것을 알 수 있다. 이로부터도, 탄성파 에너지의 분포량, 분포되는 체적이 커질수록 주파수의 천이량이 크게 되어 있는 것을 이해할 수 있다.
또한, 도 1 내지 도 3에 도시한 예에서는, 주파수 조정막(5)은, 판 형상의 막이 규칙적으로(예를 들면, 빗형 전극(3)의 전극 핑거간 거리의 2.3배 정도의 간격으로 규칙적으로) 배치되는 구성이지만, 반드시 이와 같이 규칙적으로 배치되지 않아도 된다.
[웨이퍼 면에서의 탄성파 디바이스 주파수 특성 분포 개선의 예]
이와 같이, 주파수 조정막(5)의 패터닝에 의해, 탄성파 디바이스의 주파수 특성의 조정이 가능하게 된다. 따라서, 본 실시 형태에서는, 1매의 웨이퍼(압전 기판(2)) 위에 형성되는 복수의 탄성파 디바이스의 주파수 조정을 주파수 조정막(5)의 패터닝에 의해 행하는 예에 대하여 설명한다. 여기서는, 웨이퍼 위의 각 탄성파 디바이스에서의 주파수 조정막(5)의 면적을 웨이퍼 내의 주파수 분포에 따라서 조정함으로써, 한번의 성막으로 웨이퍼에서의 탄성파 디바이스의 주파수 조정하는 예를 설명한다.
도 6은 웨이퍼를 위로부터 본 경우의 웨이퍼 면내의 탄성파 디바이스의 주파수 분포를 도시하는 상면도이다. 도 6에 도시한 웨이퍼는, 예를 들면, LN(LiNbO3)기판 등의 압전 기판이며, 이 압전 기판 위에 복수의 빗형 전극 및 SiO2막이 형성된다. 이에 의해, 웨이퍼(압전 기판)를 공유하는 탄성파 디바이스가 복수 형성된다. 최종적으로는, 웨이퍼는, 탄성파 디바이스마다 절단된다. 각 탄성파 디바이스는, 예를 들면, 도 1, 도 2 또는 도 3에 도시한 구조를 갖는다. 또한, 여기서는, 설명을 간단히 하기 위해서 탄성파 디바이스가 1대의 공진기인 경우를 나타내고 있지만, 예를 들면, 각 탄성파 디바이스는, 복수의 공진기를 구비하는 필터 등의 칩을 구성하는 경우도 있다.
웨이퍼에 형성된 복수의 탄성파 디바이스의 주파수 특성(예를 들면, 공진 주파수)은 모두 동일한 것이 바람직하지만, 실제로는, 웨이퍼 면내에서 각 탄성파 디바이스의 공진 주파수에는 변동이 생기는 경우가 많다.
도 6은 그와 같은 웨이퍼 면내에서의 주파수 분포의 일례를 도시하고 있다. 도 6에 도시한 예에서는, 탄성파 디바이스의 공진 주파수가 소정의 중심 주파수에 대하여 +1㎒, +2㎒, +3㎒, …, +10㎒의 영역 T1∼T10이 나타내어져 있다. 여기서, 중심 주파수는, 미리 설정된 원하는 주파수이다. 또한, 도 6은 주파수 조정막(5)이 성막되기 전에서의 주파수 분포를 나타내는 것이다.
또한, 여기서는, 주파수 특성의 일례로서 공진 주파수를 예로 들어 설명하고 있지만, 주파수 특성은 이에 한정되지 않는다. 예를 들면, 주파수 특성에는, 반공 진 주파수, 비대역폭 등이 포함된다.
도 6에 도시한 주파수 분포에 따라서, 웨이퍼의 각 탄성파 디바이스에 대하여 성막되는 주파수 조정막의 면적이 조정된다. 구체적으로는, 각 탄성파 디바이스의 주파수 조정막은, 두께는 일정하고, 빗형 전극부를 덮는 면적이 주파수의 면내 분포에 맞추어 분포되도록 형성된다. 이에 의해, 주파수 조정막의 체적, 즉 주파수의 조정량을 면내 분포에 대응시켜 조정할 수 있다. 예를 들면, 주파수 조정막의 두께는 웨이퍼 전체면에 걸쳐 동일하게 하고, 주파수 조정량이 적은 개소는 주파수 조정막의 면적을 작게 하고, 주파수 조정량이 많은 부분은 면적을 크게 할 수 있다. 이에 의해, 주파수 조정막에서의, 탄성파 에너지의 분포량, 분포되는 체적을 동일 막 두께로 조정할 수 있다.
도 7a는 도 6에 도시한 웨이퍼의 영역 T1에 형성되는 탄성파 디바이스의 평면도이다. 도 7b∼도 7k는 도 6에 도시한 영역 T1∼T10 각각에서의 탄성파 디바이스의 단면도이다. 또한, 도 7b에 도시한 단면도는, 도 7a에서의 a-a'선의 단면도이다. 도 7a 및 도 7b에 도시한 바와 같이, 영역 T1에서는, 주파수 조정막(5)이 여기 영역에서 차지하는 면적이 5％로 되도록 패터닝되어 있다. 영역 T1에서는, 탄성파 디바이스의 공진 주파수가 중심 주파수로부터 +1㎒ 어긋나 있다. 그 때문에, 주파수 조정막(5)이 여기 영역에서 차지하는 면적을 5％로 함으로써, 영역 T1에서의 탄성파 디바이스의 공진 주파수를 중심 주파수에 가깝게 할 수 있다. 또한, 여기서, 여기 영역은, 빗형 전극(3)의 전극 핑거 및 전극 핑거간의 스페이스가 상기 압전 기판(2) 위에서 차지하는 영역이다.
도 7c에 도시한 바와 같이, 영역 T2에서는, 주파수 조정막(5)이 여기 영역에서 차지하는 면적이 10％로 되도록 패터닝되어 있다. 또한, 도 7d∼도 7k에 도시한 바와 같이, 영역 T3, T4, T5, T6, T7, T8, T9 및 T10에서는, 각각, 주파수 조정막(5)이 여기 영역에서 차지하는 면적이 15％, 20％, 25％, 30％, 35％, 40％, 45％, 50％로 되어 있다. 또한, 도 7a∼도 7k에 도시한 주파수 조정막(5)의 두께는 모두 50㎚이다.
이와 같이, 주파수 조정막(5)의 두께는 웨이퍼 내에서 일정하다. 한편, 여기 영역에서 주파수 조정막(5)이 차지하는 면적의 비율은, 주파수 조정막(5)의 성막 전의 중심 주파수로부터의 어긋남의 양에 따른 값으로 되도록 조정되어 있다. 특히, 본 예에서는, 주파수 조정막(5)이 차지하는 면적의 비율이, 중심 주파수로부터의 어긋남의 양에 비례하여 크게 되어 있다. 이와 같이 주파수 조정막(5)의 두께를 조정하지 않아도, 웨이퍼 내의 탄성파 디바이스의 주파수 특성의 조정이 가능하다. 또한, 주파수 조정막(5)이 차지하는 면적과 중심 주파수의 어긋남의 양과의 관계는, 이와 같은 비례 관계에 한정되지 않는다.
또한, 주파수 조정막(5)이 덮고 있는 면적은, 동일 웨이퍼 내의 공진기간에서 상이하여도 되고, 웨이퍼의 칩간에서 상이하여도 된다. 즉, 상기 면적은, 공진기 단위, 칩 단위 혹은 그 밖의 목적에 따른 단위로 조정되어도 된다.
[제조 방법]
다음으로, 도 6 및 도 7에서 도시한 탄성파 디바이스의 제조 방법을 설명한다. 도 8a∼도 8b는 웨이퍼 위에 형성되는 탄성파 디바이스의 제조 공정을 도시하 는 도면이다. 도 8a∼도 8b에서는, 설명을 간단히 하기 위해서, 웨이퍼의 일부만을 도시하고 있다.
도 8a에서, 우선, 웨이퍼인 압전 기판(2) 위에, 빗형 전극(3) 및 반사 기(3a, 3b)가 형성된다. 예를 들면, 빗형 전극(3) 및 반사기(3a, 3b)는, 증착, 스퍼터링법 등으로 성막된다. 다음으로, 빗형 전극(3) 및 반사기(3a, 3b)를 덮도록, 웨이퍼 전체면에 걸쳐, SiO2막(4)이 CVD, 스퍼터링법 등에 의해 형성된다. 이에 의해, 영역 T10 및 T20에 각각 1대씩 탄성파 디바이스(공진기)가 형성된다. 그 후, 빗형 전극(3) 위의 일부(도시 생략)의 SiO2막(4)을 제거함으로써, 빗형 전극(3)의 입력용 및 출력용의 전극을 노출시킨다.
다음으로, 노출된 전극에 웨이퍼 프로브의 검사 단자를 접촉하고, 각 공진기의 공진 주파수를 측정한다. 예를 들면, 각 공진기의 공진 주파수와 원하는 중심주파수와의 어긋남량이 측정된다. 이에 의해, 웨이퍼 위의 공진기의 주파수 분포가 얻어진다. 여기서는, 일례로서, 영역 T10에서의 어긋남량은 +3㎒이고, 영역 T20에서의 어긋남량은 +10㎒로 한다.
다음으로, 도 8b에 도시한 바와 같이, 이 주파수 분포에 대응하는 패턴의 주파수 조정막(5)이 성막된다. 영역 T11에서는, 주파수 조정막(5)의 면적이 전체의 15％, 영역 T20에서는 50％로 되도록 주파수 조정막(5)은 패터닝된다. 주파수 조정막(5)은, 예를 들면, 스퍼터링법으로 성막하고, 리프트오프 또는 에칭을 이용하여 패턴을 작성함으로써 형성할 수 있다. 패터닝에서는, 리프트오프를 이용함으로 써, 막 두께 제어가 우수한 막을 작성할 수 있다.
이상과 같이, 본 실시 형태에서는, 주파수 조정막(5)의 두께를 일정하게 하고, 빗형 전극(3)을 덮는 면적을 주파수의 면내 분포에 맞추어 분포시킴으로써 주파수 조정막(5)의 체적, 즉 주파수의 조정량을 면내 분포에 대응시켜 조정한다. 따라서, 주파수 조정막(5)은, 한번의 성막, 에칭으로 형성된다. 즉, 1회의 성막, 에칭으로 면내 분포를 개선할 수 있다. 그 결과, 적은 공정으로, 주파수의 면내 변동을 저감한 탄성파 디바이스를 작성할 수 있다.
<변형예 1>
도 9a는 본 실시 형태의 변형예에 따른 탄성파 디바이스의 평면도이다. 도 9b는 도 9a의 a-a'선 단면도이다. 도 9a 및 도 9b에 도시한 예에서는, 주파수 조정막(5)은, SiO2막(4)의 상부 전체에 100％ 성막되고, 또한 그 위에, 웨이퍼의 주파수 분포에 맞춘 패턴이 형성된다. 이 구성에서는, 주파수 조정막(5)을 100％ 성막하여 웨이퍼 면내의 탄성파 디바이스의 주파수 특성을 중심 주파수에 맞춘 후에, 웨이퍼 면내의 주파수 분포를 조정하는 것이 가능하다. 즉, 동일 압전 기판(2)(웨이퍼) 위에서, 주파수의 웨이퍼 면내 분포에 맞춘 면적 분포를 갖도록 주파수 조정막(5)의 패턴을 작성함으로써, 면내의 주파수 분포를 조정할 수 있다.
또한, 면적 분포를 갖는 주파수 조정막(5)은, 스퍼터링법으로 성막하고, 리프트오프를 이용하여 패턴을 작성함으로써 에칭을 이용하는 방법에 비해, 막 두께제어가 우수한 막을 작성할 수 있다.
<변형예 2>
전술한 실시 형태에서는, 주파수 조정막(5)에는, 아래에 형성되는 막(SiO2막(4))보다 음속이 빠른 재료가 이용되고 있었다. 이 경우, 주파수 조정막(5)이 SiO2막(4)과 접하는 면적이 넓어질수록, 탄성파 디바이스의 공진 주파수(또는 반공진 주파수)가 고주파측으로 천이한다. 이에 대하여, 아래의 막(SiO2막(4))보다도 음속이 느린 재료를, 주파수 조정막(5)에 이용하여도 된다. 이 경우, 주파수 조정막(5)이 아래의 SiO2막(4)에 접하는 면적이 넓어질수록, 탄성파 디바이스의 공진 주파수(또는 반공진 주파수)는 저주파측으로 천이하게 된다.
또한, SiO2막(4)보다 음속이 느린 재료에는, 예를 들면, Au, Cu, Ti, Ag, Pt, Ta, W 등의 SiO2와 상이한 물질을 이용하여도 되고, 혹은, 밀도나 경도(탄성 계수)가, 아래의 SiO2막(4)과는 상이한 SiO2를 이용하여도 된다. 또한, 표면에 금속막을 성막하면 탄성파 디바이스의 방열성을 개선할 수도 있다.
<변형예 3>
상기 실시 형태에서는, 1개의 웨이퍼에서 주파수 조정막(5)은 동일한 재료로 형성되어 있지만, 주파수 조정막(5)은, 2종류 이상의 재료로 구성되어도 된다. 즉, 동일한 압전 기판(웨이퍼)(2) 위에서 SiO2막(4)에 접하는 주파수 조정막(5)이 2종류 있고, 각각의 음속이 서로 다르도록 형성할 수 있다. 예를 들면, 웨이퍼 위 의 공진기 중 공진 주파수가 중심 주파수보다 높은 공진기에는, SiO2막(4)보다 음속이 빠른 재료로 주파수 조정막(5)을 형성하고, 공진 주파수가 중심 주파수보다 낮은 공진기에는, SiO2막(4)보다 음속이 느린 재료로 주파수 조정막(5)을 형성할 수도 있다.
예를 들면, 웨이퍼 위의 주파수 조정막(5) 형성 전의 공진기에서 중심 주파수가 일치하고 있는 경우에는, 주파수의 웨이퍼 면내 분포로서, 중심 주파수보다 높은 영역과 낮은 영역이 혼재되는 것이 생각된다. 이와 같은 경우는, 동일 웨이퍼 위에서 SiO2보다 음속이 높은 주파수 조정막과 음속이 낮은 주파수 조정막을 혼재 시킴으로써 면내 분포를 개선할 수 있다.
이와 같이, 주파수 조정막(5)의 음속의 분포는, 동일 기판(웨이퍼) 위에서의 탄성파의 주파수 분포에 대응한 것으로 할 수 있다. 이에 의해, 주파수의 면내 변동을 저감한 탄성파 디바이스를 작성할 수 있다.
<제2 실시 형태>
도 10a 및 도 10b는, 본 실시 형태에 따른 탄성파 디바이스의 단면도이다. 본 실시 형태에서는, 압전 기판(2) 위에 빗형 전극(3) 및 반사기(3a, 3b)를 덮도록 형성되는 SiO2막(4)의 일부에, 다른 부분보다 두께가 커지는 부분이 형성되어 있다. 이에 의해, SiO2막(4)은, 주파수 조정막의 기능도 겸비한다. 도 10a 및 도 10b에 도시한 구성은, 동일 압전 기판(2) 위에서 SiO2 표면의 일부를 에칭함으로써 형성할 수 있다. 도 10b에서의 SiO2막(4) 쪽이, 도 10a에서의 SiO2막(4)보다도 에칭하는 면적이 넓다. 도 10a 및 도 10b에 도시한 예에서는, 에칭하는 면적이 넓을수록, 탄성파의 주파수는 고주파측으로 천이하게 된다. 이와 같이, 동일 압전 기판(2) 위에서 에칭하는 면적을 변화시킴으로써 주파수의 면내 변동을 저감한 탄성 표면파 디바이스를 작성할 수 있다.
<제3 실시 형태>
도 11a는 본 실시 형태에 따른 탄성파 디바이스의 평면도이고, 도 11b는 도 11a의 a-a'선 단면도이다. 도 11a 및 도 11b에 도시한 구성에서는, 압전 기판(2) 위에 Cu 등의 도전성 재료로 이루어지는 빗형 전극(3) 및 반사기(3a, 3b)가 형성되어 있다. 빗형 전극(3) 및 반사기(3a, 3b)를 덮도록 SiO2막(4)이 형성되고, SiO2막(4) 위에 주파수 조정막으로서 금속막(또는 절연막)(5a)이 형성되어 있다. 또한, 이 금속막(5a)을 덮도록 금속막(또는 절연막)(5a)과 음속이 상이한 절연막(5b)이 형성되어 있다. 절연막(5b)의 표면에는, 금속막(5a)의 패턴이 반영되어 있다. 이들 주파수 조정막(5a 및 5b)에 의해, 두께가 다른 부분보다 커지는 부분이 여기 영역에 존재하게 된다. 즉, 금속막(5a)(또는 절연막)이 SiO2막(4)과 접하는 부분의 두께가 다른 부분보다 크게 되어 있다.
금속막(5a)이 SiO2막(4)과 접하는 면적은, 전체의 50％로 되어 있다. 이 금속막(5a)이 SiO2막(4)과 접하는 면적은, 압전 기판(2) 위에서의 각 탄성파 디바이스 의 주파수 분포에 대응하여 조정된다. 예를 들면, 절연막(5b)보다 음속이 느린 금속막(또는 절연막)(5a)의 SiO2막(4)에 차지하는 면적의 비율이 커질수록 주파수가 저주파측으로 천이한다. 반대로, 절연막(5b)보다 음속이 빠른 금속막(절연막)(5a)의 비율이 커질수록 주파수가 고주파측으로 천이한다. 또한, 절연막(5a, 5b)에는, SiN, Al2O3, SiC, DLC 등이 이용되고, 금속막(5a)에는, 예를 들면, Au, Al, Cu, Ti, Ag, Pt, Ta, W 등의 도전성 재료가 이용된다.
또한, 도 12a 및 도 12b에 도시한 바와 같이, 금속막(5a)은, SiO2막(4) 전체를 덮고, 또한 그 위에 주파수 조정을 위한 패턴이 형성되는 형태이어도 된다. 이와 같이, 금속막(5a)을 SiO2막(4) 전체에 (100％) 성막하여, 각 공진기의 공진 주파수를 중심 주파수에 가깝게 한 후, 공진기의 공진 주파수의 면내 분포에 맞춘 면적 분포를 갖는 패턴을 형성할 수 있다. 이에 의해, 압전 기판(2) 면내의 공진기마다(또는 칩마다)의 주파수 분포를 조정하는 것이 가능하게 된다.
또한, 도 13a 및 도 13b에 도시한 바와 같이 Al2O3막(5b)의 외측에 금속막(5a)이 노출되도록 성막함으로써, 탄성파 디바이스의 방열성을 개선할 수도 있다.
금속막 위에 형성되는 막은, 압전 기판(2) 위의 주파수 분포에 대응하여, 음속이 장소에 따라서 상이하도록 형성되어도 된다. 예를 들면, 주파수의 압전 기판 면내의 분포로서, 중심주 파수보다 높은 영역과 낮은 영역이 혼재되는 것이 생각된 다. 이 때는, 주파수 조정막에, SiO2막(4)보다 음속이 높은 막과 낮은 막을 혼재 시킴으로써 면내 분포를 개선할 수 있다.
<제4 실시 형태>
도 14a 및 도 14b는 본 실시 형태에 따른 탄성파 디바이스의 단면도이다. 도 14a 및 도 14b에 도시한 구성에서는, 압전 기판(2) 위에 빗형 전극(3) 및 반사기(3a, 3b)을 덮도록 형성되는 SiO2막(4)의 일부에, 다른 부분보다 두께가 커지는 부분이 형성되어 있다. 또한, 이 SiO2막(4)을 덮도록 Al2O3막(5b)이 형성되어 있다. Al2O3막(5b)의 표면에는, SiO2막(4)의 패턴이 반영된다. 도 14a 쪽이, 도 14b보다도, SiO2 표면에서 두께가 커지는 부분의 면적의 전체에 대한 비율이 넓다. 이 면적의 비율에 의해, 탄성파 디바이스의 주파수가 조정된다. 이들 도 14a 및 도 14b에 도시한 구성에서, SiO2막(4)은, 주파수 조정막의 기능도 겸비하고 있다.
SiO2 표면에서 두께가 커지는 부분의 면적은, 예를 들면, SiO2막(4)을 에칭하는 면적에 의해 조정할 수 있다. 이와 같이, 동일 압전 기판(2) 위에서 SiO2막(4)을 에칭하는 면적을 변화시킴으로써, 주파수의 면내 변동을 저감한 탄성 경계파 디바이스를 작성할 수 있다.
<제5 실시 형태>
도 15a 및 도 15b는 본 실시 형태에 따른 탄성 표면파 디바이스의 단면도이다. 이들 탄성 표면파 디바이스는, 압전 기판(2) 위에 Al 등의 도전성 재료로 이 루어지는 빗형 전극(3) 및 반사기(3a, 3b)가 형성되고, 그 위에 주파수 조정막(5)이 형성된다. 주파수 조정막(5)이 형성되는 면적의 전체에서의 비율에 의해, 탄성표면파 디바이스의 주파수가 조정된다. 도 15b 쪽이, 도 15a보다도, 주파수 조정막(5)이 형성되는 면적의 전체에 대한 비율이 넓다. 주파수 조정막(5)의 재료에는, 예를 들면, SiO2가 이용된다. 이 경우, 여기 영역에서의 주파수 조정막(5)의 면적의 비율이 클수록, 주파수는 저주파측으로 천이한다. 이와 같이, 동일한 압전 기판(2) 위에서 주파수 조정막(5)의 면적을 변화시킴으로써 주파수의 면내 변동을 저감한 탄성 표면파 디바이스를 작성할 수 있다.
또한, 도 16a 및 도 16b에 도시한 바와 같이, 주파수 조정막(5)은, 압전 기판(2) 전체를 덮고, 또한 그 위에 주파수 조정을 위한 패턴이 형성되는 형태이어도 된다. 이와 같이, SiO2막을, 압전 기판(2) 전체에 (100％) 성막하여, 각 공진기의 공진 주파수를 중심 주파수에 가깝게 한 후, 그 위에, 공진기의 공진 주파수의 면내 분포에 맞춘 면적 분포를 갖는 패턴을 형성할 수 있다. 이에 의해, 압전 기판(2) 면내의 공진기마다(또는 칩마다)의 주파수 분포를 조정하는 것이 가능하게 된다.
<제6 실시 형태>
도 17a는 본 실시 형태에 따른 탄성파 디바이스의 평면도이다. 도 17b는 도 17a의 a-a'선 단면도이다. 도 17a 및 도 17b에 도시한 예에서는, 주파수 조정막(5)이 SiO2막(4) 위의 전체의 좌측 절반의 부분에 접하도록 형성되어 있다. 이 경우, 주파수 조정막(5)이 SiO2막(4) 위에서 차지하는 면적의 비율은 50％이다. 그 때문에, 여기 영역에서의 주파수 조정막(5)이 차지하는 면적의 비율도 50％이다. 또한, 주파수 조정막(5)은, 예를 들면, 두께 50㎚로 형성된다.
상기 실시 형태 1∼5에서는, 주파수 조정막(5)은, 두께가 다른 것보다 많아지는 부분이 여기 영역에서 균등하게 분포되도록 패터닝되어 있었지만, 도 17a 및 도 17b에 도시한 바와 같이, 주파수 조정막(5)을 1개소에 집중하여 형성하여도 된다. 이 경우도, 마찬가지로, 주파수 조정막(5)의 면적의 조정에 의해, 탄성파 디바이스의 주파수가 조정된다.
또한, 주파수 조정막(5)의 막 두께가 두꺼운 경우에는, 도 17a 및 도 17b에 도시한 바와 같이 1개소에 집중하여 주파수 조정막(5)이 형성되면, 공진 주파수 부근에 불요파가 발생하게 되어, 특성이 열화되는 경우도 있다. 이 경우에는, 상기 실시 형태 1∼5에 설명한 바와 같이, 주파수 조정막(5)을, 여기 영역에서 분산시켜 형성함으로써, 특성의 열화를 방지할 수 있다. 또한, 주파수 조정막(5)의 배치는, 규칙적(주기적)이어도 되고, 불규칙(랜덤)이어도 된다.
<제7 실시 형태>
도 18는 본 실시 형태에 따른 래더형의 필터를 구성하는 탄성파 디바이스의 평면도이다. 이 필터는, 압전 기판(2) 위에 형성된 직렬 공진기 S1∼S3, 병렬 공진기 P1, P2 및 이들을 접속하는 배선 패턴에 의해 구성된다. 각 공진기는, 압전 기판(2) 위에, 빗형 전극(3) 및 반사기(3a, 3b)가 형성되고, 또한 이들을 덮도록 SiO2막(4)이 형성되어 구성되어 있다.
도 18에 도시한 예에서는, 필터를 구성하는 복수의 공진기 S1∼S3, P1, P2 중 직렬 공진기 S3에, 주파수 조정막(5)이, SiO2막(4) 위에 접하도록 형성되어 있다. 이와 같이, 필터를 구성하는 공진기의 일부의 공진기에 주파수 조정막(5)을 형성함으로써, 그 일부의 공진기의 주파수만을 조정할 수 있다. 이와 같이, 일부의 공진기의 주파수만을 조정함으로써, 필터의 비대역폭을 조정할 수 있다. 이것을 이용하면, 면내에서의 비대역폭의 어긋남을 저감할 수 있다.
예를 들면, 래더형 필터의 경우에는, 공진기마다 주파수가 상이한 경우가 있다. 예를 들면 직렬 공진기의 반공진 주파수가 가장 높은 공진기가 필터의 우견 특성을 담당하고 있는 경우에는, 이 공진기의 주파수만을 조정함으로써 비대역폭을 크게 하거나, 작게 하거나 하는 것이 가능하게 된다.
또한, 주파수 조정막(5)을 형성하는 공진기의 수는, 도 18에 도시한 예에 한정되지 않고, 공진기 S1∼S3, P1, P2 중 복수의 공진기에 형성하여도 된다. 그 경우, 또한, 주파수 조정막(5)의 면적을 공진기마다 상이한 구성으로 하여, 필터 특성을 조정할 수도 있다. 이상의 실시 형태에 관하여, 또한 이하의 부기를 개시한다.
(부기 1)
압전성을 갖는 압전 기판과,
압전 기판에 형성된 복수의 전극 핑거를 갖는 빗형 전극과,
상기 빗형 전극의 적어도 일부를 덮도록 형성된 적어도 1층의 조정 매질을 구비하고,
상기 전극 핑거 및 전극 핑거간의 스페이스가 상기 압전 기판 위에서 차지하는 여기 영역에서, 상기 조정 매질에 의해 다른 부분보다 두께가 커지는 영역의 면적 T에 의해, 주파수 특성이 조정되어 형성되는 탄성파 디바이스.
(부기 2)
상기 압전 기판 위에 형성된 복수의 탄성파 디바이스로서,
상기 복수의 탄성파 디바이스의 공진 주파수 및/또는 반공진 주파수가 소정의 주파수에 가깝게 되도록 각 탄성파 디바이스에서의 상기 면적 T가 조정되어 있는 것을 특징으로 하는 부기 1에 기재된 탄성파 디바이스.
(부기 3)
상기 압전 기판은 웨이퍼이며, 웨이퍼에서의 복수의 탄성파 디바이스의 공진 주파수 및/또는 반공진 주파수가 소정의 주파수에 가깝게 되도록 각 탄성파 디바이스의 상기 면적 T가 조정되어 있는 부기 2에 기재된 탄성파 디바이스.
(부기 4)
상기 조정 매질은, 상기 압전 기판 위에 상기 빗형 전극을 덮도록 형성되는 제1 매질과, 상기 제1 매질 위에 형성되는 제2 매질을 포함하고,
상기 제2 매질이 제1 매질 위에서 차지하는 면적을 면적 T로 하여, 상기 주파수 특성이 조정되는 부기 1∼부기 3 중 어느 한 항에 기재된 탄성파 디바이스.
(부기 5)
상기 조정 매질은, 상기 제2 매질을 덮도록 형성되는 제3 매질을 더 포함하는 부기 1∼3 중 어느 한 항에 기재된 탄성파 디바이스.
(부기 6)
상기 압전 기판 위에 복수의 탄성파 디바이스가 형성되고,
상기 조정 매질은, 복수의 탄성파 디바이스의 상기 빗형 전극을 덮도록 형성되는 제1 매질과, 상기 제1 매질 위로서, 상기 복수의 탄성파 디바이스 중 일부의 탄성파 디바이스에 형성되는 제2 매질과, 상기 일부의 탄성파 디바이스 이외의 다른 탄성파 디바이스에 형성되는 제3 매질을 포함하고,
상기 제2 매질 또는 상기 제3 매질 각각이 상기 제1 매질 위에서 차지하는 면적을 상기 면적 T로 하여, 각 탄성파 디바이스에서의 상기 면적 T가 조정되고,
상기 제2 매질과 상기 제3 매질은, 음속이 서로 다른 매질인 부기 1∼3 중 어느 한 항에 기재된 탄성파 디바이스.
(부기 7)
상기 조정 매질은, 상기 제2 매질 및 상기 제3 매질 위에 형성되는 제4 매질을 더 포함하는 부기 6에 기재된 탄성파 디바이스.
(부기 8)
상기 제2 매질의 음속은, 상기 제1 매질보다 빠르고, 상기 제3 매질의 음속은 상기 제1 매질보다 느린 부기 6 또는 7에 기재된 탄성파 디바이스.
(부기 9)
상기 조정 매질은, 다른 부분과 두께가 상이한 부분을 갖는 패턴층을 포함하 고, 상기 두께가 상이한 부분의 면적을 상기 면적 T로 하여, 상기 주파수 특성이 조정되는 부기 1∼3 중 어느 한 항에 기재된 탄성파 디바이스.
(부기 10)
상기 조정 매질은, 상기 여기 영역 전체에 걸쳐 상기 빗형 전극을 덮는 제1 매질과, 상기 제1 매질 위에 형성되는 상기 패턴층을 포함하는 부기 9에 기재된 탄성파 디바이스.
(부기 11)
상기 패턴층은, 상기 여기 영역 전체에 걸쳐 상기 빗형 전극을 덮도록 형성되는 부기 9에 기재된 탄성파 디바이스.
(부기 12)
상기 조정 매질은, 상기 패턴층을 덮도록 형성되는 매질을 더 구비하는 부기 9∼11 중 어느 한 항에 기재된 탄성파 디바이스.
(부기 13)
상기 빗형 전극의 전극 재료에 Al, Ti, Cu, Au, Ni, Cr, Ta, W 중 어느 하나를 함유하는 것을 특징으로 하는 부기 1∼12 중 어느 한 항에 기재된 탄성파 디바이스.
(부기 14)
상기 조정 매질은, SiO2를 주성분으로 하는 것을 특징으로 하는 부기 1∼13 중 어느 한 항에 기재된 탄성파 디바이스.
(부기 15)
상기 압전 기판은, LiTaO3 기판 혹은 LiNbO3 기판을 이용하는 것을 특징으로 하는 부기 1∼14 중 어느 한 항에 기재된 탄성파 디바이스.
(부기 16)
상기 압전 기판 위에 형성되는 복수의 상기 빗형 전극에 의해 형성되는 복수의 공진기를 포함하는 필터를 구성하는 상기 탄성파 디바이스로서,
상기 필터를 구성하는 상기 복수의 공진기 중 일부의 공진기에, 상기 조정 매질이 형성되는 부기 1에 기재된 탄성파 디바이스.
(부기 17)
부기 1∼16 중 어느 한 항에 기재된 탄성파 디바이스를 이용한 통신 장치.
(부기 18)
압전 기판 위에, 복수의 전극 핑거를 갖는 빗형 전극을 형성하는 공정과,
상기 빗형 전극에 의해 형성되는 탄성파 디바이스의 공진 주파수 및/또는 반공진 주파수를 측정하는 공정과,
상기 측정된 공진 주파수 및/또는 반공진 주파수가 소정의 주파수에 근접하도록, 적어도 일부를 덮도록 형성된 적어도 1층의 조정 매질을 형성하는 공정을 갖고,
상기 조정 매질은, 상기 전극 핑거 및 전극 핑거간의 스페이스가 상기 압전 기판 위에서 차지하는 여기 영역에서 상기 조정 매질에 의해 탄성파 디바이스의 두 께가 다른 부분보다 커지는 영역의 면적 T가 조정됨으로써, 상기 탄성파 디바이스의 주파수 특성이 조정되어 형성되는 것을 특징으로 하는 탄성파 디바이스의 제조 방법.
도 1a는 제1 실시 형태에 따른 탄성파 디바이스의 평면도, 도 1b는 도 1a의 a-a'선 단면도.
도 2a는 주파수 조정막의 면적이 전체의 50％인 구성을 도시하는 평면도, 도 2b는 도 2a의 a-a'선 단면도.
도 3a는 주파수 조정막의 면적이 전체의 75％인 구성을 도시하는 평면도, 도 3b는 도 3a의 a-a'선 단면도.
도 4는 주파수 조정막의 면적과 어드미턴스 특성과의 관계를 도시하는 그래프.
도 5는 주파수 조정막의 면적과 반공진 주파수의 천이와의 관계를 도시하는 그래프.
도 6은 웨이퍼 면내의 탄성파 디바이스의 주파수 분포를 도시하는 상면도.
도 7a는 도 6에 도시하는 웨이퍼의 영역 T1에 형성되는 탄성파 디바이스의 평면도, 도 7b∼도 7k는 도 6에 도시하는 영역 T1∼T10 각각에서의 탄성파 디바이스의 단면도.
도 8a 및 도 8b는 웨이퍼 위에 형성되는 탄성파 디바이스의 제조 공정을 도시하는 도면.
도 9a는 변형예 1에 따른 탄성파 디바이스의 평면도, 도 9b는 도 9a의 a-a'선 단면도.
도 10a 및 도 10b는 제2 실시 형태에 따른 탄성파 디바이스의 단면도.
도 11a는 제3 실시 형태에 따른 탄성파 디바이스의 평면도, 도 11b는 도 11a의 a-a'선 단면도.
도 12a는 제3 실시 형태의 변형예에 따른 탄성파 디바이스의 평면도, 도 12b는 도 12a의 a-a'선 단면도.
도 13a는 제3 실시 형태의 다른 변형예에 따른 탄성파 디바이스의 평면도, 도 13b는 도 13a의 a-a'선 단면도.
도 14a 및 도 14b는 제4 실시 형태에 따른 탄성파 디바이스의 단면도.
도 15a 및 도 15b는 제5 실시 형태에 따른 탄성 표면파 디바이스의 단면도.
도 16a 및 도 16b는 제5 실시 형태의 변형예에 따른 탄성파 디바이스의 단면도.
도 17a는 제6 실시 형태에 따른 탄성파 디바이스의 평면도, 도 17b는 도 17a의 a-a'선 단면도.
도 18은 제7 실시 형태에 따른 래더형의 필터를 구성하는 탄성파 디바이스의 평면도.
<도면의 주요 부분에 대한 부호의 설명>
2 : 압전 기판
3 : 빗형 전극
3a, 3b : 반사기
4 : SiO2막
5 : 주파수 조정막
5a : 절연막 또는 금속막
5b : 절연막

Claims (8)

  1. 압전성을 갖는 압전 기판과,
    압전 기판에 형성된 복수의 전극 핑거를 갖는 빗형 전극과,
    상기 빗형 전극의 적어도 일부를 덮도록 형성된 적어도 1층의 조정 매질
    을 구비하고,
    상기 전극 핑거 및 전극 핑거간의 스페이스가 상기 압전 기판 위에서 차지하는 여기 영역에서, 상기 조정 매질에 의해 다른 부분보다 두께가 커지는 영역의 면적 T에 의해, 주파수 특성이 조정되어 형성되는 탄성파 디바이스.
  2. 제1항에 있어서,
    상기 압전 기판 위에 형성된 복수의 탄성파 디바이스로서,
    상기 복수의 탄성파 디바이스의 공진 주파수 및/또는 반공진 주파수가 소정의 주파수에 가깝게 되도록 각 탄성파 디바이스에서의 상기 면적 T가 조정되어 있는 것을 특징으로 하는 탄성파 디바이스.
  3. 제1항 또는 제2항에 있어서,
    상기 조정 매질은, 상기 압전 기판 위에 상기 빗형 전극을 덮도록 형성되는 제1 매질과, 상기 제1 매질 위에 형성되는 제2 매질을 포함하고,
    상기 제2 매질이 제1 매질 위에서 차지하는 면적을 면적 T로 하여, 상기 주 파수 특성이 조정되는 탄성파 디바이스.
  4. 제1항 또는 제2항에 있어서,
    상기 압전 기판 위에 복수의 탄성파 디바이스가 형성되고,
    상기 조정 매질은, 복수의 탄성파 디바이스의 상기 빗형 전극을 덮도록 형성되는 제1 매질과, 상기 제1 매질 위로서, 상기 복수의 탄성파 디바이스 중 일부의 탄성파 디바이스에 형성되는 제2 매질과, 상기 일부의 탄성파 디바이스 이외의 다른 탄성파 디바이스에 형성되는 제3 매질을 포함하고,
    상기 제2 매질 또는 상기 제3 매질 각각이 상기 제1 매질 위에서 차지하는 면적을 상기 면적 T로 하여, 각 탄성파 디바이스에서의 상기 면적 T가 조정되고,
    상기 제2 매질과 상기 제3 매질은, 음속이 서로 다른 매질인 탄성파 디바이스.
  5. 제1항 또는 제2항에 있어서,
    상기 조정 매질은, 다른 부분과 두께가 상이한 부분을 갖는 패턴층을 포함하고, 상기 두께가 상이한 부분의 면적을 상기 면적 T로 하여, 상기 주파수 특성이 조정되는 탄성파 디바이스.
  6. 제1항에 있어서,
    상기 압전 기판 위에 형성되는 복수의 상기 빗형 전극에 의해 형성되는 복수 의 공진기를 포함하는 필터를 구성하는 상기 탄성파 디바이스로서,
    상기 필터를 구성하는 상기 복수의 공진기 중 일부의 공진기에, 상기 조정 매질이 형성되는 탄성파 디바이스.
  7. 제1항 또는 제2항의 탄성파 디바이스를 이용한 통신 장치.
  8. 압전 기판 위에, 복수의 전극 핑거를 갖는 빗형 전극을 형성하는 공정과,
    상기 빗형 전극에 의해 형성되는 탄성파 디바이스의 공진 주파수 및/또는 반공진 주파수를 측정하는 공정과,
    상기 측정된 공진 주파수 및/또는 반공진 주파수가 소정의 주파수에 근접하도록, 적어도 일부를 덮도록 형성된 적어도 1층의 조정 매질을 형성하는 공정
    을 갖고,
    상기 조정 매질은, 상기 전극 핑거 및 전극 핑거간의 스페이스가 상기 압전 기판 위에서 차지하는 여기 영역에서 상기 조정 매질에 의해 탄성파 디바이스의 두께가 다른 부분보다 커지는 영역의 면적 T가 조정됨으로써, 상기 탄성파 디바이스의 주파수 특성이 조정되어 형성되는 것을 특징으로 하는 탄성파 디바이스의 제조 방법.
KR20090068815A 2008-07-31 2009-07-28 탄성파 디바이스 KR101010458B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008198431A JP5339582B2 (ja) 2008-07-31 2008-07-31 弾性波デバイス
JPJP-P-2008-198431 2008-07-31

Publications (2)

Publication Number Publication Date
KR20100014134A true KR20100014134A (ko) 2010-02-10
KR101010458B1 KR101010458B1 (ko) 2011-01-21

Family

ID=41615349

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20090068815A KR101010458B1 (ko) 2008-07-31 2009-07-28 탄성파 디바이스

Country Status (4)

Country Link
US (1) US8354896B2 (ko)
JP (1) JP5339582B2 (ko)
KR (1) KR101010458B1 (ko)
CN (1) CN101640521A (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4841640B2 (ja) * 2009-03-25 2011-12-21 太陽誘電株式会社 弾性波デバイスおよびその製造方法
WO2011111743A1 (ja) * 2010-03-12 2011-09-15 株式会社村田製作所 弾性波共振子及びラダー型フィルタ
CN110912529B (zh) * 2014-06-06 2023-07-18 阿库斯蒂斯有限公司 单片滤波器梯形网络及其制造方法
US10110201B2 (en) * 2015-09-16 2018-10-23 Airoha Technology Corp. Surface acoustic wave filter devices
US10187039B2 (en) * 2016-06-07 2019-01-22 Skyworks Filter Solutions Japan Co., Ltd. Filter devices having reduced spurious emissions from lamb waves

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3992760A (en) * 1974-09-17 1976-11-23 General Electric Company Apparatus and process for measuring the resonant frequency and coefficient of coupling of a plurality of coupled piezoelectric resonators
US4243960A (en) * 1978-08-14 1981-01-06 The United States Of America As Represented By The Secretary Of The Navy Method and materials for tuning the center frequency of narrow-band surface-acoustic-wave (SAW) devices by means of dielectric overlays
JPS60171823A (ja) * 1984-02-16 1985-09-05 Toshiba Corp 弾性表面波共振子
JPH01231411A (ja) 1988-03-11 1989-09-14 Toshiba Corp 弾性表面波共振子フィルタの製造方法
JPH02301210A (ja) 1989-05-15 1990-12-13 Matsushita Electric Ind Co Ltd 表面波デバイスの周波数調整法
JP3170819B2 (ja) * 1991-09-24 2001-05-28 住友電気工業株式会社 表面弾性波素子
JPH066161A (ja) * 1992-06-24 1994-01-14 Nikko Electron Kk 弾性表面波装置及びその製造方法
JPH06152299A (ja) * 1992-11-09 1994-05-31 Fujitsu Ltd 弾性表面波デバイス
JPH0832397A (ja) 1994-07-21 1996-02-02 Oki Electric Ind Co Ltd 弾性表面波装置
JPH10242800A (ja) * 1997-02-28 1998-09-11 Kyocera Corp 弾性表面波装置及びその製造方法
KR19990030554A (ko) * 1997-10-01 1999-05-06 왕중일 표면탄성파필터
WO1999059244A2 (de) * 1998-05-08 1999-11-18 Infineon Technologies Ag Dünnfilm-piezoresonator
JP3317274B2 (ja) 1999-05-26 2002-08-26 株式会社村田製作所 弾性表面波装置及び弾性表面波装置の製造方法
JP3435639B2 (ja) * 2000-04-13 2003-08-11 株式会社村田製作所 弾性表面波装置の製造方法及び弾性表面波装置
US6462460B1 (en) 2001-04-27 2002-10-08 Nokia Corporation Method and system for wafer-level tuning of bulk acoustic wave resonators and filters
US6601276B2 (en) * 2001-05-11 2003-08-05 Agere Systems Inc. Method for self alignment of patterned layers in thin film acoustic devices
DE10163462A1 (de) * 2001-12-21 2003-07-03 Epcos Ag Symmetrisch arbeitendes Reaktanzfilter
JP3827232B2 (ja) * 2003-05-13 2006-09-27 Ｔｄｋ株式会社 フィルタ装置およびそれを用いた分波器
CN1788415B (zh) * 2004-01-19 2012-09-12 株式会社村田制作所 边界声波装置
JP4453701B2 (ja) * 2004-03-02 2010-04-21 株式会社村田製作所 弾性表面波装置
CN1938946A (zh) * 2004-03-29 2007-03-28 株式会社村田制作所 声界面波装置的制造方法以及声界面波装置
EP1804376B1 (en) * 2004-07-20 2009-04-01 Murata Manufacturing Co., Ltd. Piezoelectric filter
JP2006238211A (ja) 2005-02-25 2006-09-07 Seiko Epson Corp 弾性表面波素子及びその製造方法
WO2007000929A1 (ja) * 2005-06-29 2007-01-04 Matsushita Electric Industrial Co., Ltd. 圧電共振器、圧電フィルタ、それを用いた共用器及び通信機器
WO2007007462A1 (ja) * 2005-07-14 2007-01-18 Murata Manufacturing Co., Ltd. 弾性境界波装置及びその製造方法
JP2007036670A (ja) * 2005-07-27 2007-02-08 Seiko Epson Corp 弾性表面波素子の製造方法、及び弾性表面波素子
US20070139140A1 (en) * 2005-12-20 2007-06-21 Rao Valluri R Frequency tuning of film bulk acoustic resonators (FBAR)
CN101361267B (zh) * 2006-01-18 2011-09-14 株式会社村田制作所 弹性表面波装置和弹性边界波装置
JPWO2007099742A1 (ja) * 2006-03-02 2009-07-16 株式会社村田製作所 弾性波装置及びその製造方法
JP4937605B2 (ja) * 2006-03-07 2012-05-23 太陽誘電株式会社 弾性境界波デバイス
JP4692629B2 (ja) * 2006-05-30 2011-06-01 株式会社村田製作所 弾性波装置
JP2008035358A (ja) * 2006-07-31 2008-02-14 Hitachi Media Electoronics Co Ltd 薄膜圧電バルク波共振器及びそれを用いた高周波フィルタ
JP4943787B2 (ja) * 2006-09-13 2012-05-30 太陽誘電株式会社 弾性波デバイス、共振器およびフィルタ
JP4917396B2 (ja) * 2006-09-25 2012-04-18 太陽誘電株式会社 フィルタおよび分波器
JP4920750B2 (ja) * 2007-08-14 2012-04-18 太陽誘電株式会社 弾性境界波装置
JP4841640B2 (ja) * 2009-03-25 2011-12-21 太陽誘電株式会社 弾性波デバイスおよびその製造方法

Also Published As

Publication number Publication date
US20100188173A1 (en) 2010-07-29
JP5339582B2 (ja) 2013-11-13
KR101010458B1 (ko) 2011-01-21
US8354896B2 (en) 2013-01-15
JP2010041096A (ja) 2010-02-18
CN101640521A (zh) 2010-02-03

Similar Documents

Publication Publication Date Title
JP4841640B2 (ja) 弾性波デバイスおよびその製造方法
CN111200415B (zh) 声表面波器件
JP6882929B2 (ja) 弾性波共振器、フィルタおよびマルチプレクサ
US9035725B2 (en) Acoustic wave device
JP5766457B2 (ja) 弾性波デバイス及びその製造方法
US11128279B2 (en) Acoustic wave resonator, acoustic wave filter, multiplexer, communication apparatus, and method designing acoustic wave resonator
JP2006319796A (ja) 薄膜バルク波音響共振器
KR101010458B1 (ko) 탄성파 디바이스
US7843285B2 (en) Piezoelectric thin-film filter
CN113872562A (zh) 表面声波元件
CN115001438A (zh) 一种纵向泄漏声表面波谐振器的结构及滤波器
CN113632377A (zh) 纵向耦合谐振器型弹性波滤波器以及滤波器装置
JP5176863B2 (ja) 弾性波装置
JPH02295211A (ja) エネルギー閉じ込め型弾性表面波素子
US5802685A (en) Method for manufacturing surface wave devices of the end-face reflection type
JP2005260484A (ja) 圧電共振器およびそれを備えた電子部品
JP2022171054A (ja) 弾性波共振器、フィルタ、およびマルチプレクサ
JPH0832397A (ja) 弾性表面波装置
JP2009147818A (ja) 弾性波素子、フィルタ素子、通信モジュール、および通信装置
US20230133161A1 (en) Surface acoustic wave (saw) structures with transverse mode suppression
JP2002151996A (ja) 表面弾性波素子
CN117280606A (zh) 声学谐振器
CN118337170A (zh) 基于竖向剪切模态的声表面波谐振器及其制备方法
JP2019050544A (ja) 弾性波デバイスおよびその製造方法
CN118337169A (zh) 基于多系数耦合模态的声表面波谐振器及其制备方法

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140110

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141219

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151217

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20161219

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180104

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20200107

Year of fee payment: 10