KR20080106929A

KR20080106929A - 원하는 곱합 연산 시리즈의 최종 결과를 결정하기 위한 방법 및 회로

Info

Publication number: KR20080106929A
Application number: KR1020087022693A
Authority: KR
Inventors: 이-핀 에릭 왕; 그레고리 이. 바텀리; 안드레 레알
Original assignee: 텔레호낙티에볼라게트 엘엠 에릭슨(피유비엘)
Priority date: 2006-02-17
Filing date: 2007-02-07
Publication date: 2008-12-09
Also published as: JP2009527161A; JP5032506B2; US7711765B2; TW200746768A; EP1984811A1; US20070244953A1; WO2007093336A1; CN101384992A; DE602007008366D1; ATE477531T1; EP1984811B1

Abstract

원하는 곱합(MAC) 연산 시리즈의 최종 결과를 결정하는 방법 및 대응하는 회로는 MAC 연산의 원하는 시리즈 내의 곱들의 발생을 카운트하고, 카운트들과 그에 대응하는 곱들을 곱하여 부분합들을 구하고, 부분합들을 더하여 최종 결과를 구하는 것에 기반하고 있다. 본원에서 교시된 MAC 처리는 수신된 통신 신호를 위한 간섭 상관성 추정치 및/또는 이퀄라이제이션 필터 값의 계산상 효율적인(그리고 고속의) 발생을 위해 무선 통신에서의 수신된 신호 처리와 같은 넓은 범위의 응용에 적용될 수 있다.

곱합 연산, 카운트, 부분합

Description

원하는 곱합 연산 시리즈의 최종 결과를 결정하기 위한 방법 및 회로 {METHOD AND APPARATUS TO PERFORM MULTIPLY-AND-ACCUMULATE OPERATIONS}

본 발명은, 일반적으로 통신 신호 처리 환경(context)에서 사용되는 것과 같은 숫자 처리에 관한 것이고, 특히 곱합 연산(multiply-and-accumulation operation)에 관한 것이다.

곱합(MAC) 연산은 두 개의 숫자를 곱한 후, 그 결과를 보관된 값에 더하거나 또는, 더 일반적으로는 누산 레지스터(accumulation register)에 더한다. 디지탈 도메인에서의 신호 필터링과 같은 유용한 결과는 숫자 쌍의 시리즈에 대해 이 연산을 반복함으로써 얻어진다.

원하는 MAC 시리즈를 수행하기 위한 통상적인 접근법은, 시리즈 내의 각 숫자 쌍에 대한 완전한 정밀도(full precision)의 곱하기 연산 및 완전한 정밀도의 합하기 연산의 수행을 요구한다. 통상적인 MAC 연산을 소프트웨어로 구현하면, 바람직하지 못한 불이익(penalty)이 발생할 수 있다. 적절히 상호연결된 가산기/곱셈기 및 제어 로직 형태의 전용 MAC 하드웨어를 제공함으로써, 성능이 상당히 개선될 수 있다. 하지만, 무선 통신 도메인에서의 디지털 신호 처리에 연관된 것과 같은 고속의 MAC 연산의 수행은 고속의 가산기 및 곱셈기를 필요로 한다. 이러한 하드웨어는 적어도 소정의 집적 회로 프로세스에서 비실용적일 수 있거나, 또는 터무 니없이 비싸거나 전력 부족 현상이 나타날 수도 있다.

<요약>

일 실시예에서, 원하는 곱합(MAC) 연산 시리즈를 실행하는 방법은 원하는 MAC 연산 시리즈에 대응하는 곱의 집합에서 특정한 곱의 발생을 카운트하는 단계, 카운트와 그에 대응하는 곱(product)을 곱함으로써 부분합을 생성하는 단계, 및 부분합을 합산하여 원하는 MAC 연산 시리즈를 위한 최종 결과를 얻는 단계를 포함한다. 원하는 MAC 연산 시리즈는 개개의 곱셈 - 각각의 곱셈은 승수 쌍을 포함함- 의 시리즈의 합산을 표현하므로, 일 실시예에서의 곱의 카운트는 승수 쌍들에 대해 곱셈을 실행하는 것, 및 그러한 곱셈으로부터 야기된 곱 발생을 카운트하는 것을 포함한다. 또 다른 실시예에서, 곱의 카운트는 그 곱에 대응하는 승수 쌍에 대한 발생을 카운트하는 것을 포함한다. 즉, 카운트는 곱(product)의 쌍에 대한 곱셈을 실행할 필요 없이 구해진다.

어느 경우든, 카운트는 주어진 곱의 양의 발생에 대해 대응하는 카운터를 증분하고, 곱의 음의 발생에 대해 대응하는 카운터를 점감함으로써 수행될 수 있다. 음과 양의 발생은 곱을 발생시킨 개별 승수들의 부호에 기반하여 결정될 수 있다. 따라서, MAC 회로의 일 실시예는, 원하는 MAC 연산 시리즈에서의 곱의 발생을 카운트하고, 카운트를 그에 대응하는 곱과 곱하여 부분합을 얻고, 부분합을 더하여 최종 결과를 얻도록 구성된 하나 이상의 처리 회로를 포함한다. MAC 회로의 하나 이상의 실시예에서, 처리 회로(들)는 카운터 및 어드레싱 제어 회로를 포함한다. 어드레싱 제어 회로는 카운트되는 곱들의 함수로서 카운터를 어드레싱(address)한다. 예를 들면, 어드레싱 제어 회로는 각각의 고유한 곱의 크기를 주어진 카운터에 맵핑하여, 그 카운터가 곱의 음의 발생에 대해서 점감될 수 있고, 곱의 양의 발생에 대해서 증분될 수 있게 하도록 구성될 수 있다.

곱에 대응하는 승수 쌍의 카운트에 기반하여 곱의 발생을 카운트하는 실시예에 대하여, 어드레싱 제어 회로는 승수 쌍을 그에 대응하는 카운터에 맵핑하도록 구성될 수 있다. 예를 들면, 본원에서 교시된 MAC 회로의 일 실시예는 각각의 고유한 승수 쌍에 대한 카운터를 포함하고 있다. 하지만, 카운터를 절약하기 위해서, 또 다른 실시예에서는 어드레싱 제어 회로가 "동치의" 승수 쌍들을 동일한 카운터에 맵핑하도록 구성된다. 일 실시예에서, 만약 승수 쌍들이 동일한 곱의 크기에 대응한다면, 그 승수 쌍들은 동치로 간주된다. 또 다른 실시예에서, 곱의 크기에 기반하여 동치로 간주하는 것에 더하여, 또는 그러한 고려에 대한 대안으로, 만약 승수 쌍들이 동일한 승수들을 포함하면, 그 승수 쌍들은 동치로 간주될 수 있다. 예를 들어, a X b는 b X a와 동일하다 (동반된 부호에 상관없음).

본원에 교시된 다양한 회로 및 방법에 대한 실시예들은 넓은 적용성을 가진다. 예를 들면, 일 실시예에서, 무선 통신 장치는 본원에서 교시된 것과 같은 MAC 회로를 포함하고 있고, MAC 회로를 적어도 부분적으로 사용하여 수신된 신호 처리를 위한 간섭 상관성(interference correlation)을 계산하도록 구성된다. 다른 실시예에서, 무선 통신 장치는 칩 이퀄라이제이션 필터 값을 계산하기 위해 본원에서 교시된 것과 같은 MAC 회로를 사용하도록 구성되어 있다. 다른 실시예에서, 무선 통신 장치는, G-RAKE(Generalized RAKE) 수신기 회로를 포함하는데, 여기에서 원하 는 MAC 연산 시리즈는 G-RAKE 수신기에서 조합 가중 발생(combining weight generation)을 위해 사용될 수 있는 것과 같은 수신된 신호의 상관성 추정 프로세스의 적어도 일부를 포함한다. 제한적이지 않은 추가의 예로서, 본원에서 교시된 원하는 MAC 연산 시리즈는 샘플 상관성 추정 프로세스, 신호 컨볼루션 프로세스, 신호 상관성 프로세스, 또는 유한 임펄스 응답(Finite Impulse Response) 필터링 프로세스에서 수행될 수 있다.

물론, 본 발명은 앞서 말한 특징들 및 이점들에 국한되지는 않는다. 실제로, 본 기술 분야의 당업자라면 아래 설명을 읽고, 첨부된 도면을 볼 때, 추가적인 특징들과 이점들을 알 수 있을 것이다.

도 1은 곱합(MAC) 처리의 일 실시예를 위한 처리 로직의 로직 흐름도.

도 2는 도 1의 MAC 처리 방법에 따라 처리될 수 있는, 가상의 곱 및 그들에 대응하는 승수 쌍에 대한 테이블.

도 3은 MAC 처리를 위해 구성된 MAC 회로의 일 실시예를 위한 회로 요소의 블록도.

도 4는 MAC 회로를 구현하기 위해 사용될 수 있는 마이크로프로세서 기반 회로의 블록도.

도 5는 MAC 처리의 일 실시예에 대한, MAC 회로의 세부사항에 대한 블록도.

도 6은 MAC 처리를 위해 구성된 무선 통신 장치의 블록도.

도 7은 도 6의 무선 통신 장치 내에 포함된 수신기 회로의 G-RAKE 실시예에 대한 블록도로서, 본원에서 교시된 MAC 처리는 조합 가중 발생(combining weights generation)을 위한 간섭 상관성 추정을 구하기 위해 사용됨.

도 8은 도 6의 무선 통신 장치 내에 포함된 수신기 회로의 CE(Chip Equalization)의 실시예에 대한 블록도로서, 본원에서 교시된 MAC 처리는 CE(Chip Equalization) 필터링을 위한 필터 탭 계수들을 구하기 위해 사용됨.

도 9는 MAC 처리의 일 실시예를 위한 MAC 회로의 세부사항에 대한 블록도.

도 10 및 도 11은 본원에서 교시된, MAC 처리 로직에 의해 구현될 수 있는 승수 대 카운터 맵핑 테이블을 도시하는 테이블.

도 1은 원하는 곱합(MAC) 연산 시리즈를 실행하기 위한 것으로서, 하드웨어, 소프트웨어 또는 그들의 임의 조합으로 구현될 수 있는 처리 로직의 일 실시예를 도시하는 로직 흐름도이다. 도시된 방법에 대한 더 나은 이해를 위한 수단으로서, 도 2는 주어진 MAC 연산 시리즈 내에 포함된 곱에 대한 항들을 표현하는 곱의 집합(10)을 도시하고 있다. 각각의 곱들(P1 내지 P10)은 승수 쌍에 대응함을 알 수 있다. 예를 들면, 승수 a 및 b는 곱 P1을, 승수 b 및 c는 곱 P2을 발생시키는 등이다.

집합(10)을 조사해보면, 집합 내의 소정의 곱들은 두 번 이상 발생한다는 것을 알 수 있다. 예를 들면, 일단 임의 부호 차이를 무시하면, 곱 P1은 곱 P9과 동일하다. 더욱이, 만일 곱들에 대응하는 승수 쌍들을 포함하는 개개의 승수들의 순서가 주어진 응용에서 중요하지 않다면, 승수 b와 c의 곱은 곱의 집합(10)에서 4번 나타난다(즉, P2, P6, P8, 및 P10). 곱의 반복이 중요할 수 있으며, 특히 승수 쌍들의 긴 시리즈에서 중요하다. 특히 그 중에서도, 개개의 승수들에 의해 취해진 값들의 근본적인 범위가 제한되는 경우, 예를 들면 승수가 저해상 디지털 샘플에 대응하는 경우, 긴 샘플 시리즈에 걸쳐 승수 쌍들/곱들의 반복된 횟수가 중요할 수 있다.

이를 염두에 두고, 도 1의 로직으로 돌아가서, 원하는 MAC 연산 시리즈의 최종 결과를 결정하는 처리는, 원하는 MAC 연산 시리즈 내의 곱의 발생을 카운트하는 것으로 시작한다(단계 100). 처리는 그 카운트와 그에 대응하는 곱을 곱하여 부분합을 구하고(단계 102), 부분합들을 더하여 최종 결과를 구하는 것(단계 104)으로 이어진다. 따라서, 실수 샘플이건 또는 복소수 샘플이건, 그리고 승수 쌍을 위함이건 또는 더 복잡한 곱의 항을 위함이건, 본원에서 교시된 MAC 회로들 및 방법들은 많은 간단한 카운터(예를 들면, 업/다운 카운터)를 사용한 원하는 MAC 연산 시리즈 및 그 원하는 시리즈를 평가하기 위한 간단한 포스트 카운트(post-counting) 연산을 수행하기 위한 기초를 제공한다.

하나 이상의 실시예에서, 이러한 처리는 부호화된 숫자를 두 부분(부호 비트와 크기)으로 분리하는 것에 기반한다. 이와 같은 실시예에서, 각 카운터는 두 크기들의 곱에 연관되어 있다. 카운터들은 곱을 이루는 두 크기들에 의해 구체적으로 어드레싱된다. 카운터가 어드레싱되면, 부호 비트 - 부호 비트들은 +1 또는 -1로 표현됨 -들의 곱이 양의 부호일 때 카운터는 1만큼 업 카운트되며, 이는 본원에서 양의 발생이라고 지칭되고, 부호 비트들의 곱이 음의 부호일 때는 카운터가 1만큼 다운카운트되며, 본원에서 음의 발생이라 지칭된다. 이런 방식으로, 카운터 내의 값은 연관된 크기 쌍에 대한 누산된 승수를 표현한다. 예를 들면, 만일 원하는 MAC 연산 시리즈가 2·3 + (-2·3) + (-2·-3) + 2·3 + (-2·-3) + (-2·3)이면, 본원에서 교시된 MAC 처리 방법의 하나 이상의 실시예는 원하는 시리즈를 (1 -1 +1 +1 +1 -1)(2·3) = 2·6 로 계산한다.

위의 조작에서, 업/다운 카운트는 (1 -1 +1 +1 +1 -1) = 2를 계산한다. 원하는 MAC 연산 시리즈의 최종 결과는 위의 최종 수식에서 나타난 것과 같이, 업-다운 카운터의 "카운트" (위의 예에서, 이 경우에는 2)와 그 카운터에 연관된 두 크기들의 곱(위의 예에서, 이 경우에는 6)의 곱셈으로 인해 계산된다.

하나 이상의 실시예에서, 주어진 곱의 양의 발생은 하나의 카운터에 누산될 수 있고, 동일한 곱의 음의 발생은 또 다른 카운터에 누산될 수 있다는 것 역시 명심해야 한다. 이후, 그 곱을 위한 승수는, 누산된 양의 발생에 대한 카운트로부터 누산된 음의 발생에 대한 카운트들을 감산함으로써 결정된다. 대안으로, 음의 부분합 및 양의 부분합은 누산 이전에 형성될 수 있다. 이러한 일 실시예는 업/다운 카운터들보다는 단방향의 카운터(예를 들면, 업 방향)가 바람직한 경우에서 구현될 수 있다. 누산된 카운트 값은 그에 대응하는 곱이 곱해짐으로써 부분합을 산출하며, 그 부분합들은 이후 원하는 MAC 연산 시리즈의 최종 결과를 구하기 위해 모두 더해질 수 있다. 만일 모든 숫자가 양의 부호이면(부호가 없음), 단 하나의 업 카운터만이 필요하고, 부호 비트를 포함한 연산은 생략될 수 있다.

본원에서 교시된 MAC 처리는 MAC 연산의 임의 원하는 시리즈에 적용될 수 있다. 일반적으로, 원하는 MAC 연산 시리즈는

로 표현될 수 있다. x(i) 및 y(i)의 크기는 업-다운 카운터를 어드레싱하기 위해 사용될 수 있고, x(i)와 y(i)의 부호 비트들의 곱은 어드레싱된 카운터가 증분해야하는지 또는 점감해야하는지의 여부를 결정하는 데 사용될 수 있다. 승수 x(i) 및 y(i)가 유한한 범위의 값을 취하는 경우, 가능한 곱의 개수 역시 유한하고, 본원에서 교시된 방법들은 주어진 MAC 연산 시리즈 내에서 발생되는 곱 크기들에 대한 반복을 활용(exploit)한다.

일반적으로, x(i) 및 y(i)는 실수(real number)일 필요가 없고, 따라서, 본원에서 교시된 방법들은 통신 신호 처리 등의 넓은 범위의 신호 처리 응용들에 대한 많은 응용을 가진다. 예를 들면, 두 숫자 시퀀스(two number sequence)의 상관성(correlation)은 수학식 1의 형태를 취한다. 따라서, 제안된 방법들은 넓은 범위의 통신 신호 처리 기능에서 일반적으로 행하여지는 상관성 계산에 적용될 수 있다.

예를 들면, 코드 분할 다중 액세스(CDMA) 시스템에서, 수신기는 복소수의 수신된 샘플과 복소수의 확산 시퀀스 간의 상관성을 자주 계산해야 할 필요가 있는데, 이는 역확산이라고 지칭된다. 역확산 연산은 본원에서 제안된 방법들을 사용하여 행해질 수 있다. 광대역 CDMA(WCDMA) 및 cdma2000에서, 확산 시퀀스는 {a, b, -a, -b} 값을 취한다(a=1+j, b=1-j 임). 수신된 샘플이 복소수 값 {c,d,e,f,-c,-d,-e,-f}를 취한다고 가정해 보자. 각기 (a,c), (a,d), (a,e), (a,f), (b,c), (b,d), (b,e), (b,f)에 관련된 업-다운 카운터들은 상관성에서의 각 쌍과 연관된 승수를 계산하는 데 사용될 수 있다. 최종 상관성은

에 의해 구해질 수 있고, 여기서 c_ij는 (i,j)와 연관된 카운터의 값이다.

추가적인 예로서, 유한 임펄스 응답(FIR) 필터링 역시 MAC 연산이고

로 표현될 수 있다. 따라서, x(i)는 FIR 필터의 계수들을 표현할 수 있고, y(i)는 필터에 대한 신호 샘플 입력을 표현할 수 있다. 이와 같이, 본원에서 교시된 방법들은 FIR 필터링에 직접적으로 적용된다. 더구나, 신호 x(i)와 y(i) 간의 컨볼루션은 수학식 3의 형태이고, 본원에서 교시된 방법들은 ,따라서, 두 신호의 컨볼루션에 직접적으로 적용된다.

이것 및 다른 응용을 염두에 두고, 도 3은 본원에서 교시된 MAC 연산을 수행하는 방법을 실행하기 위해 구성될 수 있는 MAC 회로(12)의 일 실시예를 도시하고 있다. 도시된 MAC 회로(12)는 MAC 회로(12)에 포함되거나 또는 이에 연관된 다수 의 카운터(16)를 제어하도록 구성된 카운터 제어 회로(14) 및 하나 이상의 계산 회로(18)를 포함한다. 계산 회로(18)는 원하는 MAC 연산 시리즈에 대응하는 곱을 처리하는 카운터 제어 회로(14)의 함수로서 카운터(16) 내에 누산하는 곱의 발생의 카운트에 기반하여 부분합을 구하고, 부분합을 모두 합산하여 최종 결과를 발생시키기 위해 구성된다.

도 3에 도시된 회로 요소는 하드웨어 기반 회로, 소프트웨어 기반 회로 또는 그들의 임의 조합을 포함할 수 있다는 것을 알아야 한다. 예를 들면, 도 4는 MAC 회로(12)를 구현하는 컴퓨터 프로그램 명령어들을 저장하는 프로그램 메모리(22)를 포함하거나 또는 그와 연관되어 있고, 카운터들(16)을 구현하고 곱(또는 그에 대응하는 승수 쌍)의 집합(10)을 저장하기 위한 레지스터를 제공하는 데이터 메모리(24)에 추가로 연관된 마이크로프로세서(20)를 도시한다. (곱 또는 승수는 미리 저장되어 있을 필요가 없으며, 실시간 또는 거의 실시간으로 수행되는 MAC 연산의 주어진 시리즈에 대해 발생되는대로(on an as-generated basis) 처리될 수 있다는 것 역시 주목해야 한다. 더욱이, 마이크로프로세서보다 ASIC, FPGA, 또는 다른 프로그램 가능 로직 장치가 MAC 회로(12)를 구현하는 데 사용될 수 있다는 것을 알아야 한다.)

구현의 세부사항과는 상관없이, 일 실시예에서 MAC 회로(12)는 곱에 대응하는 승수 쌍을 위한 곱셈 연산을 실행하고, 각 곱의 양과 음의 발생을 카운트함으로써 원하는 MAC 연산 시리즈 내에서의 곱의 발생을 카운트한다. (대안으로, 연관된 회로는 승수 쌍 승산을 수행하여 곱을 구하고 그 곱을 카운트를 위해 MAC 회로(12) 에 제공할 수 있다.) 더욱이, 가능한 곱의 값들의 개수를 한정하여 필요한 카운터들의 개수를 줄이기 위해, 곱의 값은 라운드(rounded)되거나 또는 양자화될 수 있다. 일 실시예에서, 각 곱의 양과 음의 발생들에 대한 카운트는 카운터(16)들 중 대응하는 것들을 어드레싱하기 위해 곱의 크기를 사용하는 것, 주어진 곱의 각각의 양의 발생에 대해 대응하는 카운터를 증분하는 것, 그리고 각각의 음의 발생에 대해 대응하는 카운터를 점감시키는 것을 포함한다. 이 접근법으로, 카운트와 이에 대응하는 곱을 곱하여 부분합을 구하는 것은 각 카운터 내에 저장된 카운트와 그에 대응하는 곱의 곱셈을 포함한다.

원하는 MAC 연산 시리즈 내에서의 승수 쌍들의 곱셈을 실행함으로써 곱의 발생을 카운트하면, 각각의 승수 쌍이 곱해지고 그 결과가 MAC 누산기에 더해지는 MAC 연산에 대한 종래의 직접적인 접근법에 비교하여 두드러진 계산상의 이점을 얻을 수 있다. 예를 들면, 100개의 MAC 연산 시리즈를 수행하기 위해서, 종래의(직접적인) MAC 회로는 캐리/오버플로우 추적(carry/overflow tracking)을 포함하여 100개의 완전한 정밀도의 곱셈 및 100개의 완전한 정밀도의 덧셈을 수행할 것이다. 하지만, MAC 회로(12)의 일 실시예는 100번의 곱셈들을 실행할 때의 동일한 값의 곱의 발생을 단순히 카운트하고, 그 누산된 카운트를 사용하여 대응하는 동일한 값의 곱을 곱하며, 그 후 그러한 결과들을 모두 더하여 최종 결과를 얻을 것이다. 만약 100개의 곱들이 오직 15개의 고유한 값들만을 포함한다면, 종래에 필요하던 대로의 100번의 덧셈들이 아니라, 오직 15번의 덧셈만이 필요할 것이다. 대응하는 승수 쌍의 곱은, 예를 들면, 룩-업 테이블(look-up table) 또는 미리 결정된 곱의 값들을 가지는 다른 데이터 구조를 사용하여 결정될 수 있다. 더 일반적으로는, 원하는 MAC 연산 시리즈 내의 곱에 대응하는 승수 쌍들 중 적어도 일부에 대한 곱은 미리 계산된 값들로서 메모리 내에 저장될 수 있다.

하나 이상의 실시예에서, MAC 회로(12)와 이에 대응하는 방법은, 곱에 대응하는 승수 쌍의 발생을 카운트하는 것에 기반하여 원하는 MAC 연산 시리즈 내의 곱의 발생을 카운트함으로써 훨씬 더 큰 계산상의 효율을 얻는다. 이와 같은 실시예에서, 곱의 카운트는 승수 쌍들의 곱셈을 먼저 실행할 필요 없이도 구해진다. 다시 말해, 미리 계산된 값들은 다양한 승수 쌍의 곱을 위해 저장될 수 있어서, 곱셈을 실행하기보다는, 룩-업 기능(look-up function)을 사용하여 승수 쌍에 대한 곱의 값이 결정될 수 있다는 것이다. 따라서, 룩업 데이터를 포함한 메모리는 MAC 회로(12) 내에 포함될 수 있고, 또는 MAC 회로(12)에 직접적/간접적으로 연관될 수 있다. 승수 쌍의 값들은 필요한 카운터들의 개수를 줄이기 위해 추가로 양자화될 수 있다.

다른 이점들 중, 본원에서 교시된 것과 같은 MAC 처리에 의해 제공되는 계산상의 효율에서의 이득은 전력 소비에 있어서 뚜렷한 감소를 허용할 수 있다. 예를 들면, MAC 회로(12)가 함수적인 표현에서(in functional terms) 상대적으로 간단하고, 원하는 MAC 연산 시리즈를 위한 결과들을 계산하기 위해 필요한 연산들의 개수가 본원에서 교시된 방법들을 사용하여 줄어들 수 있다는 이유로 전력 절감이 실현될 수 있다. 더욱이, 본원에서 교시된 MAC 처리는 빠른 속도의 MAC 처리를 더 가능하게 만들 수 있다. 예를 들면, 곱셈을 (예를 들어) 160MIPS로 수행하기는 어려 울 수 있지만, 본원에서 교시된 것과 같은 카운트 기반의 MAC 연산들을 그에 비슷한 속도로 수행하기는 훨씬 쉬울 수 있다.

곱의 카운트에 대한 하나 이상의 실시예를 더 잘 설명하기 위해서, 도 5는 MAC 회로(12)의 카운터 제어 회로(14)가 카운터들(16)에 연관되어 있는 주소 발생 회로(30) 및 증분/점감 제어 회로(32)를 포함하는 것으로 도시하고 있다. 예를 들면, 일 실시예에서, MAC 회로(12)를 포함하는 하나 이상의 처리 회로는 곱의 크기들의 함수(function)로서 카운터 주소들을 발생시키도록 뿐만이 아니라, 곱의 부호들의 함수로서 카운터의 증분 및 점감을 제어하여, 다수의 카운터 내의 대응하는 카운터가 주어진 곱의 각각의 발생마다 증분 또는 점감되게 하도록 구성된다. 하나 이상의 실시예에서, 원하는 MAC 연산 시리즈에 대하여, 승수 부호 등을 식별하는 등과 같은 카운터 및 전처리 기능은 MAC 회로(12)를 포함하는 하나 이상의 처리 회로 내에 포함될 수 있다.

여하튼, 곱의 크기는 주소 발생 회로(30)에 입력될 수 있고, 주소 발생 회로(30)는 각각의 고유한 곱의 함수로서 대응하는 카운터 주소를 발생시키기 위해 구성될 수 있다. 더욱이, 그 대응하는 곱의 부호들은 증분/점감 제어 회로(32)에 입력될 수 있다. 이와 같은 구성에서, 시리즈 내의 각각의 고유한 곱은 카운터들(16) 중 특정한 하나에 맵핑된다. 따라서, 시리즈 내의 고유한 곱의 각각의 발생은, 만약 그 발생이 양의 부호이면 대응하는 카운터가 증분되게 하고 만약 그 발생이 음의 부호이면 대응하는 카운터가 점감되게 한다. 발생들은 그것이 카운트되는 것과 더불어 증분/점감 제어 회로(32)에 입력된 부호의 값(들)에 의해 양 또는 음으로 개별적으로 결정된다.

또 다른 실시예에서, 주어진 승수 쌍의 각각의 발생에 대해 대응하는 카운터를 어드레싱하는 것, 발생이 양의 부호이면 대응하는 카운터를 증분하는 것, 그리고 발생이 음의 부호이면 대응하는 카운터를 점감하는 것에 기반하여 곱에 대응하는 승수 쌍을 처리함으로써 MAC 회로(12)는 원하는 MAC 연산 시리즈 내의 곱을 카운트한다. 따라서, 주소 발생 회로(30)는 주어진 승수 쌍을 포함하는 개별적인 승수의 크기에 기반하여 카운터 주소를 결정함으로써, 주어진 승수 쌍의 각각의 발생을 위한 카운터 주소를 발생하도록 구성될 수 있다. 말하자면, 승수 쌍 또는 그들의 대응하는 부호 값들을 증분/점감 제어 회로(32)에 입력함과 동시에, 승수 쌍들 또는 그들에 대응하는 크기들이 주소 발생 회로(30)에 입력될 수 있다.

일 실시예에서, 주소 발생 회로(30)는 각각의 고유한 승수 쌍을 위한 고유한 카운터 주소를 발생시킨다. 예를 들면, 실수(real number)들을 사용한 제한적이지 않은 예로, 주소 발생 회로(30)는, 승수 쌍 (a·b) 및 (b·a)에 대응하는 곱의 크기들이 동일함에도 불구하고, 그 승수 쌍들에 대해 서로 다른 카운터 주소를 발생하도록 구성될 수 있다. 모든 고유한 승수 쌍을 다른 카운터 주소로 맵핑하는 데 있어서의 하나의 이점은 주소 발생 로직의 간소화이다. 이러한 간소화는 높은 속도의 신호 처리 응용을 위해 바람직할 수 있다.

이러한 맵핑이 간소화된 카운터 주소 발생을 초래할 수도 있는 한편, 이는, 일반적으로, 다수의 카운터(16)에서 더 많은 수의 카운터을 필요로 한다. 어드레싱이 가능한 메모리 레지스터들을 사용하여 카운터(16)가 구현될 수 있기 때문에, 가용 카운터 자원이 풍부할 수 있다. 반면에, 만일 카운터 자원들이 문제이고/이거나 회로 성능이 이슈가 아니라면, 주소 발생 회로(30)는 "동치(equivalent)"의 승수 쌍을 동일한 카운터 주소로 맵핑시키도록 구성될 수 있다. 동치의 승수 쌍은 개개의 승수들이 동일한 크기를 가지는 승수 쌍으로서 일 실시예에서 정의된다. 예를 들면, 승수 쌍 (3,2)는 승수 쌍 (2,3)와 동치일 수 있다. 추가적으로 또는 대안적으로, 동치의 승수 쌍에 대한 정의는 동일한 곱의 크기에 대응하는 승수 쌍을 포함하도록 확대될 수 있다. 따라서, 승수 쌍 (3,2),(2,3),(1,6) 및 (6,1)은 모두 동치일 수 있고, 이러한 곱들 중 임의 하나의 발생은 동일한 카운터 주소를 발생할 수 있다.

실제 곱을 카운트할지 또는 대응하는 승수 쌍을 카운트할지의 여부, 및 더 많은 개수의 카운터들보다 간소화된 카운터 주소 발생을 우위에 둘지의 여부에 대한 선택은 적어도 어느 정도는 특정한 응용 가까이에 달려 있다. 예를 들면, MAC 회로(12) 및 MAC 연산들을 실행하기 위한 그에 대응하는 방법은 본원에서 앞서 알려진 것처럼 통신 신호 처리 응용에 적용될 수 있다.

이러한 관점에서, 상용의 CDMA 시스템에서는(예를 들면, WCDMA 및 cdma2000 무선 통신 네트워크), 다중 액세스 간섭으로 인해 성능이 자주 제한을 받는다. 다중 액세스 간섭의 적어도 일 부분은 컬러화된 노이즈(colored noise)로 나타내어질 수 있다. 기지국으로부터 액세스 단말로의 다운링크에서, 컬러화된 노이즈는 분산 채널(dispersive channel)을 통해 수신된 몇몇 기지국 신호로부터 발생된다. 각각의 기지국 신호는 주파수-선택적 페이딩(fading)에 의해 컬러화된다. 비슷하게, 업링크에서는, 분산 채널을 통해 액세스 단말로부터 수신된 고전력 고데이터속도 신호가 기지국 수신기에서 컬러화된 간섭을 일으킨다.

기지국 수신기에서든지, 아니면 액세스 단말 수신기에서든지, 컬러화된 노이즈가 우세한 경우, 수신기의 성능은 간섭을 억제하기 위해 간섭 상관성을 활용함으로써 뚜렷이 개선될 수 있다. 간섭 상관성 추정에 대한 결정(determination)이 잠재적으로 많은 MAC 연산들을 수행하는 것을 일반적으로 포함하기 때문에, 간섭 상관성 결정은 본원에서 교시된 회로 및 방법을 사용하여 원하는 MAC 연산의 적어도 일부를 실행함으로써 계산상 간소화될 수 있다. 간섭 상관성은 데이터 또는 칩 샘플 상관성을 포함한다는 것을 알아야 한다.

예를 들면, 도 6은 본원에서 교시된 것과 같이 MAC 처리를 구현하도록 구성된 무선 통신 장치(40)를 도시하고 있다. 도시된 실시예에서, 무선 통신 장치(40)는 수신/송신 안테나(42), 스위치/듀플렉서(44), 수신기 전단(46), 송신 증폭 회로(48), 수신 프로세서(52) 및 송신 프로세서(54)를 포함하는 기저대역 프로세서 회로(50), 시스템 제어기(56), 및 사용자 인터페이스(58)를 포함한다. 물론, 본 기술분야의 당업자라면, 무선 통신 장치(40)가 의도된 용도에 따라 도시된 회로 구성으로부터 변할 수 있다는 것을 이해할 것이다. 예를 들면, 무선 통신 장치(40)는 모바일 무선전화기(예를 들면, 셀룰러 전화기), 무선 통신 기능을 갖는 PDA(Portable Digital Assistant), 무선 페이저, 팜탑(palmtop)/랩탑 컴퓨터 또는 네트워크 카드 등을 포함할 수 있다.

도 7에 도시된 일 실시예에서, 수신 프로세서(52)는 역확산 유닛(62), 조합 가중 발생자(64), MAC 회로(12)의 실시예를 포함하는 간섭 상관성 회로(66) 및 조합 회로(68)를 포함하는 G-RAKE 수신기(60)를 포함하고 있다. 동작 시, 간섭 상관성 회로(66)는 간섭 상관성 추정 프로세스를 구현하며, 이 프로세스는 조합 가중 발생자(64)에 의해 실행되는 조합 가중 발생에서의 사용을 위해서 수신된 데이터 샘플들에 대한 간섭 상관성 추정들을 생성한다. 간섭 상관성 추정들이 컬러화된 간섭 상관성들을 정확하게 표현해내는 한, 역확산 유닛(62)에 의한 역확산 신호 출력에 대한 생성된 조합 가중들의 적용은, 조합 회로(68)에 의해 출력되는 조합된 신호에서의 컬러화된 간섭 상쇄를 초래한다.

명백하게, 간섭 상관성 회로(66)는 통상적인 MAC 회로를 포함하거나 그에 액세스할 수 있음에도 불구하고 자신에 포함된 MAC 회로(12)를 적어도 부분적으로 사용하여 간섭 상관성 추정을 수행한다. 이와 같이, 계산상의 효율, 처리 속도 및/또는 전력 소비의 특징들은 수신 프로세서(52)에 의해 실행되는 간섭 상관성 추정 프로세스에 대해 개선된다. (수신 프로세서(52)가 마이크로프로세서, ASIC, FPGA, 또는 다른 처리 회로 내에서 구현될 수 있다는 것이 이해되어져야 한다.)

더욱이, 본 기술분야의 당업자라면 G-RAKE 처리가 선형의 최소 평균제곱 에러(LMMSE) 기반의 칩 이퀄라이제이션(CE)과 동치라는 것을 알 것이다. 그를 위해, 도 8은 수신 프로세서(52)의 또 다른 실시예를 도시하고 있고, 이 프로세서는 (칩) 이퀄라이제이션 필터(72), 필터 계수 생성자(74), MAC 회로(12)의 실시예를 포함하는 데이터 상관성 회로(76), 및 역확산 상관기(78)를 포함하는 칩 이퀄라이제이션 회로(70)를 포함한다.

동작 시, 이퀄라이제이션 필터(72)는 필터 계수 생성자(74)에 의해 발생된 필터 계수들에 기반하여 수신된 신호 샘플들을 이퀄라이즈한다. 그리고, 필터 계수들은, 포함된 MAC 회로를 사용하여 데이터 샘플 상관성들을 발생하도록 구성된 데이터 상관성 회로(76)에 의해 생성된 데이터 상관성 추정들에 적어도 부분적으로 기반하여 생성된다. 그 다음, 이퀄라이즈되고 수신된 신호 샘플들은, 전송된 심볼 정보의 검출을 위해 역확산 상관기(78)에 입력된다.

도 7 내의 간섭 상관성 회로(66)와 마찬가지로, 도 8의 데이터 상관성 회로(76)는 간섭 상관성 추정들을 발생시키기 위해 필요한 MAC 연산의 적어도 일 부분에 대해 MAC 회로(12)를 사용함으로써, 데이터 상관성 추정 프로세스 동안의 계산상의 효율을 개선한다. 그러면, 일반적으로 선형의 간섭-억제화 수신기들에 있어, MAC 회로(12)의 다양한 실시예들은, 조합 가중 발생을 위한 G-RAKE 구현에서의 간섭 상관성에 대한 추정치 또는 필터 탭 계수들을 위한 CE 구현에서의 데이터 상관성에 대한 추정치에서의 뚜렷한 성능 및/또는 효율 이점들을 낼 수 있다.

G-RAKE에 있어, 조합 가중은 w _GR = R _u ^-1 h로 형식화(formulate)될 수 있다. 여기서 R _U 는 간섭 상관성이고, h는 순 응답(net response)이다. CE에 있어, 탭 계수들은 w _CE = R _d ^-1 f에 의해 결정될 수 있으며, 여기서 R _d 는 수신 샘플 상관성이고, f는 수신 샘플과 관심있는 칩 값 간의 상관성이다. 가중 벡터(w _GR 및 w _CE )는 양의 스케일링 계수(positive scaling factor)에 의해 연관되어 있다. 말하자면, w _GR =λw _CE 이고, λ>0이다. 따라서, G-RAKE의 조합 가중은 수신 샘플 상관성 R _d 매트릭스를 사용하여 결정될 수 있다. 이와 같이, MAC 회로(12) 및 본원에서 교시된 대응하는 방법에 의해 제공되는 대로의 R _d 의 효율적인 계산은 칩 이퀄라이저뿐만이 아니라, G-RAKE 수신기에게도 이득이다. 실제로, G-RAKE 환경(context)에서, 역확산 값보다 칩 샘플에 기반한 조합 가중 추정은 고속 페이딩 조건 하에서 개선된 성능을 야기할 수 있다.

따라서, 본원에서 교시된 효율적인 MAC 처리는 일반적으로 통신 수신기들에게 두드러진 이득들을 제공한다. 따라서, 본 명세서에서는 특정 실시예들이 설명되지만, 본 기술분야의 당업자라면 본원에서 교시된 방법 및 회로가 고정된 수신기와 모바일 수신기 모두에서, 예를 들면, 기지국 및/또는 이동국 모두에서 구현될 수 있다는 것을 알 것이다.

통신 수신기 응용을 더 자세히 고찰함에 있어서, y(i)가 i번째 복소수 수신 샘플을 나타내고 d₁,d₂,...,d_J가 샘플의 유닛에서의 핑거(또는 탭) 지연을 나타낸다고 하자. 수신 샘플 상관성 매트릭스 R _d 는

에 의해 추정될 수 있고, 여기서 N은 평활화 계수(smoothing factor)이고 벡터 y(i)=[y(iK+d₁),y(iK+d₂),...,y(iK+d_J)]^T이다. 항 K는 전형적으로 칩 주기 내의 샘플 개수로 설정된다.

흔히, R _d 의 정확한 추정을 위해서는, 큰 평활화 계수 N이 필요하다. 수학식 4에서 필요한 계산의 양은 큰 N에 대해 다소 클 수 있다. 더 구체적으로, R _d 에 J·J 요소들이 있고, 그리고, 각 요소를 위해 N 개의 복소수 곱셈에 대한 계산이 필요하다. 따라서, 모두 N·J²개의복소수 곱셈이 필요하다. 하지만, 복소수 곱셈의 개수를 대략적으로 N·J²/2 로 줄이기 위하여, 처리 회로가 R _d 의 에르미트 대칭 속성(Hermitian Symmetry Property)을 활용하도록 구성될 수 있다. 예를 들면, WCDMA 기반의 통신 신호의 환경에서, J=6, N=1000로, 그리고 R _d 는 모든 WCDMA 슬롯에서 업데이트된다고 가정하면, MAC 연산에 대한 종래의 접근법을 사용하는 R _d 의 계산은 160MIPS(Million Instructions Per Second)보다 많은 명령어들을 소비할 것이다.

이러한 연산들을 위한 MAC 회로(12)의 실시예의 이용은 필요한 MIPS에서의 두드러진 감소를 야기하고, 이는 예시적으로 R _d 의 요소 (1,1) 및 (1,2)에 대한 추정치를 사용하여 설명될 수 있다. 앞의 사례는 R _d 의 대각선 항들을 표현하고, 뒤의 사례는 R _d 의 대각선이 아닌 항들을 표현한다. 대각선이 아닌 항 r₁ _,2로 시작한다.

실수 부분(real part) 또는 r₁ _,2의 동상(in-phase) 성분은

로 나타내어질 수 있으며, y_I(i) 및 y_Q(i)는 수신된 샘플 y(i)의 각각 실수 부분 및 허수 부분(직각 성분 (Q))이다. 마찬가지로 r₁ _,2의허수 부분은

로 표현될 수 있다.

수학식 6 및 7의 계산을 위해 업다운 카운터를 사용하면, 그들의 계산을 위해 필요할지 모르는 잠재적으로 많은 수의 종래의 MAC 연산을 수행하는 것에 비교할 때, 계산상 효율에서의 두드러진 이득이 발생한다. 예를 들면, 수신 샘플 y(i)의 실수 부분 및 허수 부분들이 모두 3개의 비트(1개의 부호 비트 및 2개의 크기 비트)로 양자화되었다고 가정해 보자. 양자화된 3 비트 값들은 레벨 -7,-5,-3,-1,1,3,5, 및 7을 표현한다. 두 개의 3 비트 부호화된 정수(integer)의 곱은 (s₁s₂)(u₁u₂)에 의해 계산될 수 있는데, 여기서 s₁ 및 s₂는 부호이고, u₁ 및 u₂는 2 비트 크기이다. 부호의 곱은 카운트 업인지 다운인지(카운트를 증분할지 점감할지)를 결정하는 데 사용될 수 있다. 수학식 5를 구현하는 한 방법은 수학식 6의 동상 성분 및 수학식 7의 직각(quadrature) 성분을 위한 개별 카운터들을 갖고, 매 반복 시 각각의 카운터가 2회 업데이트되는 것이다.

도 9는 바로 위에서 기술된 것처럼, 크기와 부호의 형식으로 된 대응하는 승수 쌍의 처리에 기반하여 원하는 MAC 연산 시리즈 내에서의 곱의 발생을 카운트하도록 구성된 MAC 회로(12)의 카운터 제어 회로(14)에 대한 일 실시예를 도시하고 있다. 더 자세하게는, 주소 발생 회로(30)는 승수 쌍(u₁,u₂)에 대한 [u₁(1),u₁(2)] 및 [u₂(1),u₂(2)] 크기의 함수로서 카운터 주소(카운터 (i,j))를 발생시키도록 구성되며, 이 때 u_k(1) 및 u_k(2)는 u_k의 2 비트 크기인 두 개의 비트를 나타낸다. 더욱이, 증분/점감 제어 회로(32)는 승수 쌍의 부호 (s1,s2)의 함수로서, 어드레싱된 카운터를 증분 또는 점감하도록 구성된다. 도 10은 2 비트 크기에 대한 곱의 테이블이고, 승수 쌍의 크기와 그들에 대응하는 곱 간의 맵핑을 나타내며, 이는 카운터를 어드레싱하는 데에 사용될 수 있다.

따라서, MAC 회로(12)는 특정 카운터에 액세스하기 위한 주소로서 원하는 MAC 연산 시리즈 내에서의 곱에 대응하는 승수 쌍의 크기 비트를 사용하도록 구성될 수 있다. 예를 들면, 크기 비트(i,j)는 카운터(i,j)를 어드레싱한다. 예를 들면, 만일 두 크기들이 3과 5라면, 카운터 (3,5)가 어드레싱될 것이다. 만약 승수 쌍의 부호 비트들의 곱이 1 또는 -1이면, 어드레싱된 카운터는 각각 카운트 업 또는 다운될 것이다.

앞서 언급한 바와 같이, MAC 회로(12)는 각각의 고유한 승수 쌍을 다른 카운터에 맵핑하도록 구성될 수 있다. 이러한 접근법은 도 10에 도시된 승수 쌍 맵핑을 위해 16개의 카운터를 필요로 한다. 하지만, 역시 앞서 언급한 바와 같이, 승수 쌍의 여러 조합은 동일한 곱의 값으로 맵핑한다. 따라서, 동치의 승수 쌍을 동일한 카운터에 맵핑하면, 보다 적은 카운터가 사용될 수 있다. 예를 들면, 도 10에 주어진 값에 대해 그렇게 함으로써, 오직 10개의 카운터만이 필요하게 된다.

어쨌든, 수학식 6의 모든 곱의 항목이 업다운 카운트를 위한 카운터를 어드레싱하는 데 사용되고나면, 수학식 6의 합산은

로 계산될 수 있다. 여기서 M은 카운터의 총 개수이고, c(m)은 m번째 카운터의 값이며, 그리고 p(m)은 m번째 카운터에 관련된 곱의 값이다. 수신 샘플의 실수 부분 및 허수 부분의 3 비트 부호화된 정수에 대한 예를 계속 보면서, 곱셈의 대칭을 활용하면, M=10, p(1)=1·1=1, p(2)=1·3=3, p(3)=1·5=5, p(4)=1·7=7, p(5)=3·3=9, p(6)=3·5=15, p(7)=3·7=21, p(8)=5·5=25, p(9)=5·7=35, 그리고 p(10)=7·7=49 이다. p(m)은 미리 계산되고 저장될 수 있다는 것을 알아야 한다.

R_d의 대각선 요소, 예를 들면 (1,1) 항에 대하여, MAC 회로(12)는 R_d의 대각 선에서 벗어난 요소들을 계산하기 위해 사용된 것과 동일한 로직을 사용할 수 있다. 대각선 요소들은 순수하게 실수이므로, 수학식 7에 대한 계산은 생략될 수 있다. 대안적으로, MAC 회로(12)는 대각선 요소의 속성을 활용하는 어드레싱 로직을 포함할 수 있다. 이런 관점에서, R_d의 대각선 요소들이, 예를 들면 (1,1) 요소 r₁ _,1은

로 계산될 수 있다는 것을 명심해야 한다. 따라서, 오직 y_i 또는 y_q의 두 크기 비트만이 대응하는 카운터를 어드레싱하는 데에 필요하다. y_i 및 y_q 모두가 카운터를 어드레싱하는 데에 사용되고나면(이 경우에는 "업" 카운트하는 것만 필요함), 수학식 9의 합계는

에 의해 계산될 수 있다. 여기서 M'는 R_d의 대각선 요소를 계산하기 위해 사용된 카운터의 총 개수이고, c'(m)은 m번째 카운터의 값이고, p'(m)은 m번째 카운터에 연관된 곱의 값이다. 수신 샘플의 실수 부분과 허수 부분의 3비트 부호화된 정수에 대한 예를 계속 보면, M=4, p'(1)=1·1=1, p'(2)=3·3=9, p'(3)=5·5=25, 그리 고 p'(4)=7·7=49 이다. p'(m)은 미리 계산되고 저장될 수 있다는 것을 알아야 한다.

수학식 (8)의 계산을 더 쉽게 하기 위하여, MAC 회로(12)는 c(m)p(m)의 모든 곱을 계산하기 위해 덧셈/뺄셈 연산과 결합하여 쉬프트 연산(shift operations)을 사용하도록 구성될 수 있다. 알려진 바와 같이, 2의 거듭제곱은 좌향 쉬프트를 사용하여 구현할 수 있다. 따라서

하나 이상의 실시예에서, MAC 회로(12)는 이러한 계산을 수행하기 위하여 맞추어진 하드웨어 및/또는 소프트웨어 기반의 로직을 포함하고 있고, 그리고 비슷한 계산이 수학식 10을 계산하기 위해 사용될 수 있다는 것이 이해되어야 한다. 더욱이, 평활화 계수 N은 나눗셈 계산을 쉽게 하기 위하여 2의 배수로 선택될 수 있다. 만약 절대 단위들(absolute units)이 중요하지 않다면, N으로 나누는 나눗셈은 생략될 수 있다.

물론, 위의 예제들이 MAC 처리를 설명하기 위해 승수 쌍을 사용했음에도 불구하고, 곱이 다수의 계산으로부터 생성되는 MAC 회로(12)가 원하는 MAC 연산 시리즈를 수행하는 데 사용될 수 있다는 것이 이해되어야 한다. 예를 들면, r^I ₁ _,1의 계 산하는 데에 있어서, 도 11에서 보여진 2차원의 카운터 맵핑 테이블은 제곱되어진 실수부와 허수부의 합 y² _I(ik+d₁)+y² _Q(ik+d₁)에 대해 사용될 수 있다. 이 경우, 카운터는 각각의 샘플에서 2번 또는 4번 업데이트되는 대신에 단 한 번만 업데이트된다.

넓게는, 본원에서 교시된 MAC 처리는, 이후, 실수들의 간단한 곱의 쌍, 또는 복소수 곱의 쌍, 또는 곱이 수개의 승산을 나타내는(예를 들면, 곱의 항에 나타나는 3개 더 많은 승수가 곱 항을 생성하는) 원하는 MAC 연산 시리즈에 적용될 수 있다. 따라서, 본원에 교시된 MAC 처리는 원하는 MAC 연산 시리즈를 포함하는 본질적으로 임의 종류의 신호 처리 또는 다른 수치 계산에 적용된다. 원하는 MAC 연산 시리즈 내에 생겨나는 곱에 의해 취해지는 가능한 값의 범위가 제한되는 경우에서, 처리 효율의 상당한 이득이 얻어진다.

가능한 곱의 범위가 상당히 크거나 또는 무제한인 예시에도, MAC 연산의 전체적인 시리즈의 부분집합은 한계가 잘 정해질 수 있다(well bounded). 말하자면, 소정의 곱이 다른 곱들보다 더 자주 발생할 수 있다는 것이다. 따라서, 본원에서 교시된 MAC 처리는, 즉, MAC 결과를 결정하는 데 있어서의 카운터 기반의 접근법은, 곱의 전체집합 내에서의 곱의 첫번째 부분집합에 적용될 수 있다. 곱의 남아있는 부분집합은 종래의 (직접적인) MAC 연산, 즉, 억지기법적(brute force)인 곱합 처리의 사용에 의해 또는 등가의 룩업 테이블 처리에 의해 처리될 수 있다. 이런 방식으로, 적어도 가장 흔하게 발생하는 곱, 즉, 수행될 MAC 연산 시리즈에 대 해 가장 자주 반복된 곱은 본원에서 교시된 것과 같이 처리될 수 있다. 각각의 부분집합에 대한 최종 결과는 이후 MAC 연산의 전체 시리즈에 대한 최종 결과를 구하기 위하여 합쳐질 수 있다.

따라서, 본 기술분야의 당업자라면, 본 발명이 앞서 말한 논의 및 동반되는 도면들에 한정되지 않는다는 것을 알 것이다. 실제로, 본 발명은 아래의 청구항 및 그 법적인 등가물에 의해서만 한정된다.

Claims

원하는 곱합 연산 시리즈(a desired series of multiply-and-accumulate operation)의 최종 결과를 결정하는 방법으로서,

상기 원하는 곱합 연산 시리즈 내에서의 곱(product)의 발생을 카운트하는 단계;

상기 카운트를 그에 대응하는 곱과 곱하여 부분합을 구하는 단계; 및

상기 부분합을 더하여 상기 최종 결과를 구하는 단계

를 포함하는 원하는 MAC 연산 시리즈의 최종 결과를 결정하는 방법.
제1항에 있어서,

상기 원하는 곱합 연산 시리즈 내에서의 곱의 발생을 카운트하는 단계는, 상기 곱에 대응하는 승수 쌍(multiplier pair)에 대한 곱하기 연산을 실행하고, 각 곱의 양(positive)과 음(negative)의 발생을 카운트함으로써 상기 곱을 구하는 단계

를 포함하는 원하는 MAC 연산 시리즈의 최종 결과를 결정하는 방법.
제2항에 있어서,

각 곱의 양과 음의 발생을 카운트하는 것은, 곱의 크기들(product magnitudes)을 사용하여 대응하는 카운터들을 어드레싱하고, 주어진 곱의 각각의 양의 발생에 대해 대응하는 카운터를 증분하고, 각각의 음의 발생에 대해 대응하는 카운터를 점감하는 것을 포함하는 원하는 MAC 연산 시리즈의 최종 결과를 결정하는 방법.
제3항에 있어서,

상기 카운트를 그에 대응하는 곱과 곱하여 부분합을 구하는 단계는, 각각의 카운터 내에 저장된 상기 카운트에 상기 대응하는 곱을 곱하는 것을 포함하는 원하는 MAC 연산 시리즈의 최종 결과를 결정하는 방법.
제1항에 있어서,

상기 원하는 곱합 연산 시리즈 내에서의 곱의 발생을 카운트하는 단계는 상기 곱에 대응하는 승수 쌍들의 발생을 카운트하는 단계를 포함하는 원하는 MAC 연산 시리즈의 최종 결과를 결정하는 방법.
제1항에 있어서,

상기 원하는 곱합 연산 시리즈 내에서의 곱들의 발생을 카운트하는 단계는,

주어진 승수 쌍의 각각의 발생에 대해 대응하는 카운터를 어드레싱하는 단계;

상기 발생이 양이면 상기 대응하는 카운터를 증분하는 단계; 및

상기 발생이 음이면 상기 대응하는 카운터를 점감하는 단계

에 의해 상기 곱에 대응하는 승수 쌍을 처리하는 단계를 포함하는 원하는 MAC 연산 시리즈의 최종 결과를 결정하는 방법.
제6항에 있어서,

상기 주어진 승수 쌍의 각각의 발생에 대해 대응하는 카운터를 어드레싱하는 단계는, 상기 주어진 승수 쌍을 포함하는 개별 승수들의 크기에 기반하여 카운터 주소를 결정하는 단계를 포함하는 원하는 MAC 연산 시리즈의 최종 결과를 결정하는 방법.
제7항에 있어서,

상기 주어진 승수 쌍을 포함하는 상기 개별 승수들의 부호에 기반하여 상기 발생이 양인지 또는 음인지를 결정하는 단계를 더 포함하는 원하는 MAC 연산 시리즈의 최종 결과를 결정하는 방법.
제6항에 있어서,

상기 카운트를 그에 대응하는 곱과 곱하여 부분합을 구하는 단계는, 각각의 카운터에 저장된 상기 카운트에 상기 대응하는 승수 쌍의 곱을 곱하는 단계를 포함하는 원하는 MAC 연산 시리즈의 최종 결과를 결정하는 방법.
제1항에 있어서,

상기 원하는 곱합 연산 시리즈는 전체적인 곱합 연산 시리즈의 제1 부분집합을 포함하고,

상기 방법은, 직접적인 곱합 연산 또는 등가의 테이블 룩업 연산(equivalent table lookup operation)을 사용하여 상기 전체적인 곱합 연산 시리즈의 제2 부분집합을 수행함으로써 상기 전체적인 곱합 연산 시리즈의 최종 결과를 구하는 단계를 더 포함하는 원하는 MAC 연산 시리즈의 최종 결과를 결정하는 방법.
제1항에 있어서,

상기 원하는 곱합 연산 시리즈는 G-RAKE 수신을 사용하여 수신된 신호 처리를 수행하도록 구성된 무선 통신 수신기를 위한 조합 가중 추정의 적어도 일부를 포함하는 원하는 MAC 연산 시리즈의 최종 결과를 결정하는 방법.
제1항에 있어서,

상기 원하는 곱합 연산 시리즈는 칩 이퀄라이제이션 필터를 사용하여 수신된 신호 처리를 수행하도록 구성된 무선 통신 수신기를 위한 칩 이퀄라이제이션 필터 프로세스의 적어도 부분을 포함하는 원하는 MAC 연산 시리즈의 최종 결과를 결정하는 방법.
제1항에 있어서,

상기 원하는 곱합 연산 시리즈는 신호 샘플 상관성 추정 프로세스, 신호 컨 볼루션 프로세스, 신호 상관성 프로세스, 및 FIR(Finite Impulse Response) 필터링 프로세스 중의 하나에서 수행되는 원하는 MAC 연산 시리즈의 최종 결과를 결정하는 방법.
제1항에 있어서,

미리 계산된 곱들을 포함하는 룩업 테이블로부터 상기 대응하는 곱들 중 적어도 일부를 구하는 단계를 더 포함하는 원하는 MAC 연산 시리즈의 최종 결과를 결정하는 방법.
곱합 회로로서,

상기 원하는 곱합 연산 시리즈 내에서의 곱들의 발생을 카운트하고,

상기 카운트와 그에 대응하는 곱들을 곱하여 부분합들을 구하고,

상기 부분합들을 더하여 상기 최종 결과를 구하도록 구성된 하나 이상의 처리 회로를 포함하는 곱합 회로.
제15항에 있어서,

상기 하나 이상의 처리 회로는 곱의 크기의 함수로서 카운터 주소들을 발생시키고 곱의 부호의 함수로서 카운터의 증분 및 점감을 제어하여 다수의 카운터들 내의 대응하는 카운터가 주어진 곱의 각 발생에 대해 증분 또는 점감되게 하도록 구성된 카운터 제어 회로를 포함하는 곱합 회로.
제16항에 있어서,

상기 다수의 카운터들은 상기 하나 이상의 처리 회로의 부분을 포함하는 곱합 회로.
제15항에 있어서,

상기 곱합 회로는 상기 곱들에 대응하는 승수 쌍들의 발생을 카운트함으로써 곱들의 발생을 카운트하도록 구성되며, 상기 하나 이상의 처리 회로는 승수 쌍의 크기의 함수로서 카운터 주소들을 발생시키고 승수 쌍의 부호의 함수로서 카운터의 증분과 점감을 제어하여 다수의 카운터들 내의 대응하는 카운터가 주어진 승수 쌍의 각각의 발생에 대해 증분 또는 점감되게 하도록 구성된 카운터 제어 회로를 포함하는 곱합 회로.
제15항에 있어서,

상기 곱합 회로는 상기 곱들에 대응하는 승수 쌍들에 대해 곱하기 연산을 실행함으로써 곱들을 구하고, 각각의 곱의 양과 음의 발생을 카운트함으로써 상기 원하는 곱합 연산 시리즈 내에서의 곱들의 발생을 카운트하도록 구성된 곱합 회로.
제19항에 있어서,

상기 곱합 회로는 곱의 크기를 사용하여 대응하는 카운터들을 어드레싱하고, 주어진 곱의 각각의 양의 발생에 대해 대응하는 카운터를 증분하고, 각각의 음의 발생에 대해 상기 대응하는 카운터를 점감함으로써 각각의 곱의 양과 음의 발생을 카운트하도록 구성된 곱합 회로.
제20항에 있어서,

상기 곱합 회로는 각각의 카운터 내에 저장된 상기 카운트에 상기 대응하는 곱을 곱함으로써 상기 카운트들과 그에 대응하는 곱을 곱하여 부분합을 구하도록 구성된 곱합 회로.
제15항에 있어서,

상기 곱합 회로는 상기 곱들에 대응하는 승수 쌍들의 발생을 카운트함으로써 상기 원하는 곱합 연산 시리즈 내에서의 곱들의 발생을 카운트하도록 구성된 곱합 회로.
제15항에 있어서,

상기 곱합 회로는,

주어진 승수 쌍의 각각의 발생에 대해 대응하는 카운터를 어드레싱하고,

상기 발생이 양이면, 상기 대응하는 카운터를 증분하고,

상기 발생이 음이면, 상기 대응하는 카운터를 점감함으로써 상기 곱들 에 대응하는 승수 쌍들을 처리하는 것에 기반하여 상기 원하는 곱합 연산 시리즈 내에서의 곱들의 발생을 카운트하도록 구성된 곱합 회로.
제23항에 있어서,

상기 곱합 회로는 주어진 승수 쌍을 포함하는 개별 승수들의 크기에 기반하여 카운터 주소를 결정함으로써, 상기 주어진 승수 쌍의 각각의 발생에 대해 상기 대응하는 카운터를 어드레싱하도록 구성된 곱합 회로.
제24항에 있어서,

상기 곱합 회로는 상기 주어진 승수 쌍을 포함하는 상기 개별 승수들의 부호에 기반하여 상기 발생이 양인지 또는 음인지를 결정하도록 구성된 곱합 회로.
제24항에 있어서,

상기 곱합 회로는 각각의 카운터 내에 저장된 상기 카운트에 상기 대응하는 승수 쌍의 곱을 곱함으로써 상기 카운트들에 그에 대응하는 곱들을 곱하여 부분합을 구하도록 구성된 곱합 회로.
제15항에 있어서,

상기 원하는 곱합 연산 시리즈는 전체적인 곱합 연산 시리즈의 제1 부분집합을 포함하고, 상기 곱합 회로는 직접적인 곱합 연산 또는 등가의 테이블 룩업 연산 을 사용하여 상기 전체적인 곱합 연산 시리즈의 제2 부분집합을 수행함으로써 상기 전체적인 곱합 연산 시리즈에 대한 최종 결과들을 구하도록 구성된 추가적인 곱합 회로를 더 포함하는 곱합 회로.
제15항에 있어서,

상기 곱합 회로는 조합 가중 발생의 부분으로서 간섭 상관성 추정 프로세스를 실행하도록 구성된 G-RAKE 수신기 회로를 포함하는 무선 통신 장치의 부분을 포함하고, 상기 곱합 회로는 상기 G-RAKE 수신기의 부분을 포함하고 상기 조합 가중의 발생을 위한 간섭 상관성 매트릭스들의 발생의 부분으로서 상기 원하는 곱합 연산 시리즈를 수행하도록 구성된 곱합 회로.
제15항에 있어서,

상기 곱합 회로는 G-RAKE 수신기 회로를 포함하는 무선 통신 장치의 부분을 포함하고, 상기 곱합 회로는 조합 가중 발생을 위한 신호 샘플 상관성 프로세스의 부분으로서 상기 원하는 곱합 연산 시리즈를 수행하도록 구성된 곱합 회로.
제15항에 있어서,

상기 곱합 회로는 수신된 신호 이퀄라이제이션의 부분으로서 필터 계수 추정 프로세스를 실행하도록 구성된 칩 이퀄라이제이션 필터 회로를 포함하는 무선 통신 장치의 부분을 포함하고, 상기 곱합 회로는 상기 칩 이퀄라이제이션 필터 회로의 부분을 포함하며 이퀄라이제이션 필터 계수들을 발생하기 위해 상기 원하는 곱합 연산 시리즈를 수행하도록 구성된 곱합 회로.
제15항에 있어서,

상기 원하는 곱합 연산 시리즈는 신호 샘플 상관성 추정 프로세스, 신호 컨볼루션 프로세스, 신호 상관성 프로세스, 그리고 FIR(Finite Impulse Response) 필터링 프로세스 중의 하나에서 수행되는 곱합 회로.
제15항에 있어서,

상기 곱합 회로는 미리 계산된 곱들을 포함하는 룩업 테이블로부터 상기 대응하는 곱들 중 적어도 일부를 구하도록 구성된 곱합 회로.