JP3275779B2 - 遅延判定帰還型系列推定受信装置 - Google Patents
遅延判定帰還型系列推定受信装置Info
- Publication number
- JP3275779B2 JP3275779B2 JP15817297A JP15817297A JP3275779B2 JP 3275779 B2 JP3275779 B2 JP 3275779B2 JP 15817297 A JP15817297 A JP 15817297A JP 15817297 A JP15817297 A JP 15817297A JP 3275779 B2 JP3275779 B2 JP 3275779B2
- Authority
- JP
- Japan
- Prior art keywords
- value
- estimation
- absolute value
- sequence estimation
- delay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03178—Arrangements involving sequence estimation techniques
- H04L25/03248—Arrangements for operating in conjunction with other apparatus
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03178—Arrangements involving sequence estimation techniques
- H04L25/03203—Trellis search techniques
- H04L25/03235—Trellis search techniques with state-reduction using feedback filtering
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Noise Elimination (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は高速デジタル通信、
例えば、デジタル移動電話システムにおける無線回線な
どでの多重電波伝播（マルチパス）による周波数選択性
フェージングによる伝送路歪みが発生した信号から送信
信号を推定する遅延判定帰還型系列推定受信装置に関
し、特に、信号推定を伝送路歪みのインパルス応答系列
中から最適部分を選択する遅延判定帰還型系列推定受信
装置に関する。
例えば、デジタル移動電話システムにおける無線回線な
どでの多重電波伝播（マルチパス）による周波数選択性
フェージングによる伝送路歪みが発生した信号から送信
信号を推定する遅延判定帰還型系列推定受信装置に関
し、特に、信号推定を伝送路歪みのインパルス応答系列
中から最適部分を選択する遅延判定帰還型系列推定受信
装置に関する。
【０００２】
【従来の技術】従来、この種の信号推定を伝送路歪みの
インパルス応答系列中から最適部分を選択する際の信号
推定を行う例として、特開平５ー２９２１３９号「最尤
系列推定受信装置」公報例が知られている。
インパルス応答系列中から最適部分を選択する際の信号
推定を行う例として、特開平５ー２９２１３９号「最尤
系列推定受信装置」公報例が知られている。
【０００３】図１３は、このような従来の最尤系列推定
器の構成を示すブロック図である。図１３において、こ
の最尤系列推定器は、整合フィルタ２の各タップ係数
が、伝送路からの受信信号のインパルス応答から付与さ
れるが、演算量が最も大きい状態推定器３の処理量を小
さく抑えるために整合フィルタ２のタップ数を最小限に
抑える必要がある。このタップ数を少なくすると、その
タップ数で処理されるのはインパルス応答系列の一部領
域のみとなる。
器の構成を示すブロック図である。図１３において、こ
の最尤系列推定器は、整合フィルタ２の各タップ係数
が、伝送路からの受信信号のインパルス応答から付与さ
れるが、演算量が最も大きい状態推定器３の処理量を小
さく抑えるために整合フィルタ２のタップ数を最小限に
抑える必要がある。このタップ数を少なくすると、その
タップ数で処理されるのはインパルス応答系列の一部領
域のみとなる。
【０００４】そこで、インパルス応答系列中のいずれの
領域をタップ係数で処理した場合に最も推定能力が高く
なるかの判断が必要になる。この推定領域の判断を図１
３に示す最尤系列推定器では、まず、トレーニング信号
の受信時に信号発生器６から送信側のトレーニング信号
と同一の信号を発生して推定器５に入力し、この推定器
５で伝送路のインパルス応答値を求めている。
領域をタップ係数で処理した場合に最も推定能力が高く
なるかの判断が必要になる。この推定領域の判断を図１
３に示す最尤系列推定器では、まず、トレーニング信号
の受信時に信号発生器６から送信側のトレーニング信号
と同一の信号を発生して推定器５に入力し、この推定器
５で伝送路のインパルス応答値を求めている。
【０００５】図１４はインパルス応答値を示す図であ
る。図１４に示すインパルス応答値が得られると、この
インパルスの大きさを図１３中の位置推定器７で比較
し、大きい順序で番号を付与する。この最大振幅パルス
を含んだ領域中で最もパルス番号の合計値が小さい領域
を最適な信号推定領域とする。その最適な信号推定領域
を示すタイミング信号を整合フィルタ２及び状態推定器
３へ出力し、ここで最適な最尤系列推定を行う。
る。図１４に示すインパルス応答値が得られると、この
インパルスの大きさを図１３中の位置推定器７で比較
し、大きい順序で番号を付与する。この最大振幅パルス
を含んだ領域中で最もパルス番号の合計値が小さい領域
を最適な信号推定領域とする。その最適な信号推定領域
を示すタイミング信号を整合フィルタ２及び状態推定器
３へ出力し、ここで最適な最尤系列推定を行う。
【０００６】一方、遅延判定帰還型系列推定器について
は、「NEC Reserch and Development,PP.74-79,January
1997 」に記載があり、この遅延判定帰還型系列推定器
における信号推定領域の決定方法も前記の従来の最尤系
列推定器における信号推定領域の決定方法を適用して行
っている。
は、「NEC Reserch and Development,PP.74-79,January
1997 」に記載があり、この遅延判定帰還型系列推定器
における信号推定領域の決定方法も前記の従来の最尤系
列推定器における信号推定領域の決定方法を適用して行
っている。
【０００７】
【発明が解決しようとする課題】しかしながら、上記従
来例では以下（１）（２）の二つの問題がある。 （１）インパルス応答波形によっては、遅延判定帰還型
系列推定器での最適な推定領域と最尤系列推定器とでの
最低な推定領域が同一にならない。すなわち、最尤系列
推定方法に対して最適な信号推定領域を求める従来技術
を遅延判定帰還型系列推定に適用した場合は、必ずしも
最適な信号推定領域が得られない。これを、以下、詳細
に説明する。
来例では以下（１）（２）の二つの問題がある。 （１）インパルス応答波形によっては、遅延判定帰還型
系列推定器での最適な推定領域と最尤系列推定器とでの
最低な推定領域が同一にならない。すなわち、最尤系列
推定方法に対して最適な信号推定領域を求める従来技術
を遅延判定帰還型系列推定に適用した場合は、必ずしも
最適な信号推定領域が得られない。これを、以下、詳細
に説明する。
【０００８】図１４に示すように遅延判定帰還型系列推
定器では、系列推定を行う部分が最尤系列推定領域及び
判定帰還等化領域に分割されていると考えられる。判定
帰還等化領域の成分は判定帰還等化演算によってキャン
セルされる部分であるため、ここの領域に大きな電力成
分が存在しても信号の系列推定には寄与しない。このた
め、最尤系列推定領域及び判定帰還等化領域を一つにま
とめて系列推定領域として演算する方式では、必ずしも
最適な系列推定領域を見つけ出せるとは限らない。
定器では、系列推定を行う部分が最尤系列推定領域及び
判定帰還等化領域に分割されていると考えられる。判定
帰還等化領域の成分は判定帰還等化演算によってキャン
セルされる部分であるため、ここの領域に大きな電力成
分が存在しても信号の系列推定には寄与しない。このた
め、最尤系列推定領域及び判定帰還等化領域を一つにま
とめて系列推定領域として演算する方式では、必ずしも
最適な系列推定領域を見つけ出せるとは限らない。
【０００９】図１５は判定帰還等化領域に大きな電力成
分が存在した場合を説明するための図である。図１５に
おいて、ここに示すように判定帰還等化領域に大きな電
力成分が存在すると遅延判定帰還型系列推定器中の演算
回路における量子化誤差などの影響による判定帰還等化
の演算誤差が無視できない程度に大きくなる。そのため
系列推定能力が逆に劣化する。 （２）最適な推定領域を決定するまでには複雑なアルゴ
リズムによる演算が必要になる。
分が存在した場合を説明するための図である。図１５に
おいて、ここに示すように判定帰還等化領域に大きな電
力成分が存在すると遅延判定帰還型系列推定器中の演算
回路における量子化誤差などの影響による判定帰還等化
の演算誤差が無視できない程度に大きくなる。そのため
系列推定能力が逆に劣化する。 （２）最適な推定領域を決定するまでには複雑なアルゴ
リズムによる演算が必要になる。
【００１０】図１６は伝送路のインパルス応答の値を振
幅が大きい順序で番号を付与する状態を説明するための
図である。図１６に示すように、最適な推定領域を決定
するまでには、伝送路のインパルス応答値を振幅が大き
い順序で番号を付与する必要がある。更に、各インパル
ス応答値を比較する演算操作を行って、その後に最適な
推定領域を決定するための複数回の比較処理が必要にな
り、全体のアルゴリズムが複雑化する。特に、整合フィ
ルタのタップ数が増大すると、その演算量も増大化す
る。
幅が大きい順序で番号を付与する状態を説明するための
図である。図１６に示すように、最適な推定領域を決定
するまでには、伝送路のインパルス応答値を振幅が大き
い順序で番号を付与する必要がある。更に、各インパル
ス応答値を比較する演算操作を行って、その後に最適な
推定領域を決定するための複数回の比較処理が必要にな
り、全体のアルゴリズムが複雑化する。特に、整合フィ
ルタのタップ数が増大すると、その演算量も増大化す
る。
【００１１】本発明は上記の点にかんがみてなされたも
ので、伝送路のインパルス応答から最も最適な信号推定
を可能になる領域を判断する際に、電力演算のように演
算規模が大きい演算方法を採用することなく、簡単なア
ルゴリズムで確実かつ正確に最適な推定領域を見つけ出
すことができ、その低消費電力化、回路構成が容易にな
って装置の小型化、軽量化が可能になる遅延判定帰還型
系列推定受信装置の提供を目的とする。
ので、伝送路のインパルス応答から最も最適な信号推定
を可能になる領域を判断する際に、電力演算のように演
算規模が大きい演算方法を採用することなく、簡単なア
ルゴリズムで確実かつ正確に最適な推定領域を見つけ出
すことができ、その低消費電力化、回路構成が容易にな
って装置の小型化、軽量化が可能になる遅延判定帰還型
系列推定受信装置の提供を目的とする。
【００１２】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、伝送路歪みが発生した信号から送信信号
を推定する際に伝送路歪みのインパルス応答系列中から
最適な推定領域を遅延判定帰還型系列推定によって判定
する遅延判定帰還型系列推定受信装置であり、最尤系列
推定領域内の電力成分と判定帰還等化領域の電力成分と
推定領域外の電力成分とから遅延判定帰還型系列推定に
よって最も推定能力が高くなるタイミングを少ない演算
規模で判定する判定処理手段を備え、前記判定処理手段
として、伝送路特性を検出する伝送路特性検出器と、伝
送路特性検出器からの伝送路特性における振幅成分の絶
対値を演算する絶対値演算器と、絶対値演算器からの振
幅成分の絶対値を累積する累積器と、累積器の出力信号
におけるどのタイミング時が最大値を示しているかを検
出する最大値検出器と、伝送路特性検出器からの伝送路
特性及び最大値検出器からのタイミング信号かつ遅延判
定帰還型系列推定によって受信信号の最適な推定領域を
判定する遅延判定帰還型系列推定器とを備えることを特
徴としている。
に、本発明は、伝送路歪みが発生した信号から送信信号
を推定する際に伝送路歪みのインパルス応答系列中から
最適な推定領域を遅延判定帰還型系列推定によって判定
する遅延判定帰還型系列推定受信装置であり、最尤系列
推定領域内の電力成分と判定帰還等化領域の電力成分と
推定領域外の電力成分とから遅延判定帰還型系列推定に
よって最も推定能力が高くなるタイミングを少ない演算
規模で判定する判定処理手段を備え、前記判定処理手段
として、伝送路特性を検出する伝送路特性検出器と、伝
送路特性検出器からの伝送路特性における振幅成分の絶
対値を演算する絶対値演算器と、絶対値演算器からの振
幅成分の絶対値を累積する累積器と、累積器の出力信号
におけるどのタイミング時が最大値を示しているかを検
出する最大値検出器と、伝送路特性検出器からの伝送路
特性及び最大値検出器からのタイミング信号かつ遅延判
定帰還型系列推定によって受信信号の最適な推定領域を
判定する遅延判定帰還型系列推定器とを備えることを特
徴としている。
【００１３】
【００１４】また、本発明は前記絶対値演算器として、
伝送路特性の二次元信号における実数部及び虚数部の絶
対値を求める二つの絶対値演算器と、二つの絶対値演算
器からの実数部及び虚数部の絶対値を比較した比較信号
を出力する比較器と、比較器での比較で実数部の絶対値
が虚数部の絶対値より大きい際に、実数部の絶対値及び
虚数部の絶対値をそのまま出力し、かつ、実数部の絶対
値が虚数部の絶対値より小さい際に、実数部の絶対値及
び虚数部の絶対値を入れ替えて出力する切換器と、切換
器が出力する実数部の絶対値が虚数部の絶対値より大き
い際の虚数部の絶対値、又は、実数部の絶対値が虚数部
の絶対値より小さい際に切換器が入れ替えた実数部の絶
対値を低減する乗算器と、切換器の出力信号及び乗算器
の出力信号を加算した絶対値信号を出力する加算器とを
備えることを特徴としている。
伝送路特性の二次元信号における実数部及び虚数部の絶
対値を求める二つの絶対値演算器と、二つの絶対値演算
器からの実数部及び虚数部の絶対値を比較した比較信号
を出力する比較器と、比較器での比較で実数部の絶対値
が虚数部の絶対値より大きい際に、実数部の絶対値及び
虚数部の絶対値をそのまま出力し、かつ、実数部の絶対
値が虚数部の絶対値より小さい際に、実数部の絶対値及
び虚数部の絶対値を入れ替えて出力する切換器と、切換
器が出力する実数部の絶対値が虚数部の絶対値より大き
い際の虚数部の絶対値、又は、実数部の絶対値が虚数部
の絶対値より小さい際に切換器が入れ替えた実数部の絶
対値を低減する乗算器と、切換器の出力信号及び乗算器
の出力信号を加算した絶対値信号を出力する加算器とを
備えることを特徴としている。
【００１５】更に、本発明は前記累積器として、最尤系
列推定領域のインパルス応答の絶対値の累積値を求める
最尤推定用累積器と、最尤系列推定領域と判定帰還等化
領域以外の部分のインパルス応答の絶対値の累積値を求
める推定領域外累積器とを備えることを特徴としてい
る。
列推定領域のインパルス応答の絶対値の累積値を求める
最尤推定用累積器と、最尤系列推定領域と判定帰還等化
領域以外の部分のインパルス応答の絶対値の累積値を求
める推定領域外累積器とを備えることを特徴としてい
る。
【００１６】また、本発明は前記累積器として、絶対値
演算器からの出力信号を１シンボルタイミングごとに遅
延してシフトする直列接続の複数の遅延素子と、絶対値
演算器からの出力信号及び前段の複数の遅延素子からの
遅延信号を加算した最尤系列推定用累積値を出力する第
１の加算器と、後段の複数の遅延素子で遅延した残りの
シンボル分を加算した推定領域外累積値を出力する第２
の加算器とを備えることを特徴としている。
演算器からの出力信号を１シンボルタイミングごとに遅
延してシフトする直列接続の複数の遅延素子と、絶対値
演算器からの出力信号及び前段の複数の遅延素子からの
遅延信号を加算した最尤系列推定用累積値を出力する第
１の加算器と、後段の複数の遅延素子で遅延した残りの
シンボル分を加算した推定領域外累積値を出力する第２
の加算器とを備えることを特徴としている。
【００１７】更に、本発明は前記最大値検出器として、
累積器からの最尤系列推定用累積値と推定領域外累積値
の比を求めるレベル比検出器と、レベル比検出器からの
最尤系列推定用累積値と推定領域外累積値の比の最大値
を出力する最大値タイミング検出器とを備えることを特
徴としている。
累積器からの最尤系列推定用累積値と推定領域外累積値
の比を求めるレベル比検出器と、レベル比検出器からの
最尤系列推定用累積値と推定領域外累積値の比の最大値
を出力する最大値タイミング検出器とを備えることを特
徴としている。
【００１８】また、本発明は前記レベル比検出器とし
て、累積器からの最尤系列推定用累積値と推定領域外累
積値のビット数を低減するためのレベルシフタと、レベ
ルシフタからの最尤系列推定用累積値と推定領域外累積
値との比を求めるＲＯＭとを備えることを特徴としてい
る。
て、累積器からの最尤系列推定用累積値と推定領域外累
積値のビット数を低減するためのレベルシフタと、レベ
ルシフタからの最尤系列推定用累積値と推定領域外累積
値との比を求めるＲＯＭとを備えることを特徴としてい
る。
【００１９】更に、本発明は前記最大値タイミング検出
器として、レベル比検出器からの出力中の最大値を格納
する第１レジスタと、レベル比検出器からの入力信号と
第１レジスタからの出力信号とを比較する比較器と、レ
ベル比検出器からの入力信号と第１レジスタからの出力
信号とが入力され、入力信号が大きい際に、この入力信
号を選択し、最大値として出力するとともに、入力信号
が第１レジスタからの出力信号よりも小さい場合は第１
レジスタの出力信号を選択する選択器と、カウント値を
出力するカウンタと、比較器の出力信号及びカウンタの
カウンタ値及びタイミング値を格納し、この値を最尤系
列推定器へ出力する第２レジスタとを備えることを特徴
としている。
器として、レベル比検出器からの出力中の最大値を格納
する第１レジスタと、レベル比検出器からの入力信号と
第１レジスタからの出力信号とを比較する比較器と、レ
ベル比検出器からの入力信号と第１レジスタからの出力
信号とが入力され、入力信号が大きい際に、この入力信
号を選択し、最大値として出力するとともに、入力信号
が第１レジスタからの出力信号よりも小さい場合は第１
レジスタの出力信号を選択する選択器と、カウント値を
出力するカウンタと、比較器の出力信号及びカウンタの
カウンタ値及びタイミング値を格納し、この値を最尤系
列推定器へ出力する第２レジスタとを備えることを特徴
としている。
【００２０】また、本発明は前記累積器として、最尤系
列推定領域のインパルス応答の絶対値の累積値を求める
最尤推定用累積器と、判定帰還等化領域のインパルス応
答の絶対値の累積値を求める判定帰還用累積器と、最尤
系列推定領域と判定帰還等化領域以外の部分のインパル
ス応答の絶対値の累積値を求める推定領域外累積器とを
備えることを特徴としている。
列推定領域のインパルス応答の絶対値の累積値を求める
最尤推定用累積器と、判定帰還等化領域のインパルス応
答の絶対値の累積値を求める判定帰還用累積器と、最尤
系列推定領域と判定帰還等化領域以外の部分のインパル
ス応答の絶対値の累積値を求める推定領域外累積器とを
備えることを特徴としている。
【００２１】更に、本発明は前記累積器として、絶対値
演算器からの出力信号を１シンボルタイミングごとに遅
延してシフトする直列接続の複数の遅延素子と、絶対値
演算器からの出力信号及び前段の複数の遅延素子からの
遅延信号を加算した最尤系列推定用累積値を出力する第
１の加算器と、第１の加算器で加算した後の中段の複数
の遅延素子からの遅延信号を加算した判定帰還用累積値
を出力する第２の加算器と、第２の加算器で加算した後
における後段の複数の遅延素子で遅延した残りのシンボ
ル分を加算した推定領域外累積値を出力する第３の加算
器とを備えることを特徴としている。
演算器からの出力信号を１シンボルタイミングごとに遅
延してシフトする直列接続の複数の遅延素子と、絶対値
演算器からの出力信号及び前段の複数の遅延素子からの
遅延信号を加算した最尤系列推定用累積値を出力する第
１の加算器と、第１の加算器で加算した後の中段の複数
の遅延素子からの遅延信号を加算した判定帰還用累積値
を出力する第２の加算器と、第２の加算器で加算した後
における後段の複数の遅延素子で遅延した残りのシンボ
ル分を加算した推定領域外累積値を出力する第３の加算
器とを備えることを特徴としている。
【００２２】また、本発明は前記累積器に接続される最
大値検出器として、判定帰還用累積値に係数を乗じて出
力する乗算器と、乗算器の出力信号と推定領域外累積値
と加算して出力する加算器と、最尤系列推定累積値と加
算器との出力値との比を求めるレベル比較器と、レベル
比較器の比較値から最大値のタイミングを検出する最大
値タイミング検出器とを備えることを特徴としている。
大値検出器として、判定帰還用累積値に係数を乗じて出
力する乗算器と、乗算器の出力信号と推定領域外累積値
と加算して出力する加算器と、最尤系列推定累積値と加
算器との出力値との比を求めるレベル比較器と、レベル
比較器の比較値から最大値のタイミングを検出する最大
値タイミング検出器とを備えることを特徴としている。
【００２３】更に、本発明は前記最大値タイミング検出
器として、レベル比較器からの最尤系列推定累積値と加
算器との出力値との比の値を低減して出力する３ビット
シフタと、レベル比較器での最尤系列推定累積値と加算
器との出力値との比の値を低減して出力する６ビットシ
フタと、３ビットシフタ及び６ビットシフタの出力を加
算して出力する加算器とを備えることを特徴としてい
る。
器として、レベル比較器からの最尤系列推定累積値と加
算器との出力値との比の値を低減して出力する３ビット
シフタと、レベル比較器での最尤系列推定累積値と加算
器との出力値との比の値を低減して出力する６ビットシ
フタと、３ビットシフタ及び６ビットシフタの出力を加
算して出力する加算器とを備えることを特徴としてい
る。
【００２４】
【００２５】更に、本発明は前記装置を高速デジタル通
信システムに適用することを特徴としている。
信システムに適用することを特徴としている。
【００２６】また、本発明は前記高速デジタル通信シス
テムがデジタル移動電話システムであることを特徴とし
ている。
テムがデジタル移動電話システムであることを特徴とし
ている。
【００２７】この発明の構成では、送路歪みが発生した
信号から送信信号を推定する際に伝送路歪みのインパル
ス応答系列中から最適な推定領域を遅延判定帰還型系列
推定によって判定している。すなわち、最尤推定領域内
の電力成分と判定帰還等化領域の電力成分と推定領域外
の電力成分から遅延判定帰還型系列推定によって最も推
定能力が高くなるタイミングを少ない演算規模で判定し
ている。これらは複素演算で電力成分を求めずに絶対値
演算で代用しており、少ない演算規模となる。すなわ
ち、複素演算の電力成分の演算では、実数部の二乗演算
と虚数部の二乗演算が必要であるが、二乗演算は乗算演
算と演算規模とが同程度である。
信号から送信信号を推定する際に伝送路歪みのインパル
ス応答系列中から最適な推定領域を遅延判定帰還型系列
推定によって判定している。すなわち、最尤推定領域内
の電力成分と判定帰還等化領域の電力成分と推定領域外
の電力成分から遅延判定帰還型系列推定によって最も推
定能力が高くなるタイミングを少ない演算規模で判定し
ている。これらは複素演算で電力成分を求めずに絶対値
演算で代用しており、少ない演算規模となる。すなわ
ち、複素演算の電力成分の演算では、実数部の二乗演算
と虚数部の二乗演算が必要であるが、二乗演算は乗算演
算と演算規模とが同程度である。
【００２８】一方、複素数の絶対値演算を正確に求める
ためには乗算演算の他に平方根演算も必要となるが、本
発明では加算演算と略同一の演算規模となる。換言すれ
ば、このような超高速データ処理では、デジタルシグナ
ルプロセッサ（ＤＳＰ）の利用が不可能であり、ハード
ウェアを用いた並列演算が必要になるが、乗算演算及び
除算演算を使用しないですむことは回路規模の削減によ
る低消費電力化によって、その装置の小型化、軽量化が
可能になる。
ためには乗算演算の他に平方根演算も必要となるが、本
発明では加算演算と略同一の演算規模となる。換言すれ
ば、このような超高速データ処理では、デジタルシグナ
ルプロセッサ（ＤＳＰ）の利用が不可能であり、ハード
ウェアを用いた並列演算が必要になるが、乗算演算及び
除算演算を使用しないですむことは回路規模の削減によ
る低消費電力化によって、その装置の小型化、軽量化が
可能になる。
【００２９】したがって、伝送路のインパルス応答から
最も最適な信号推定が可能になる領域を判断する際に、
電力演算のように演算規模が大きい演算方法を採用する
ことなく、簡単なアルゴリズムで確実かつ正確に最適な
推定領域を見つけ出すことができるようになる。この結
果、その低消費電力化、回路構成が容易になり、装置の
小型化、軽量化が可能になる。
最も最適な信号推定が可能になる領域を判断する際に、
電力演算のように演算規模が大きい演算方法を採用する
ことなく、簡単なアルゴリズムで確実かつ正確に最適な
推定領域を見つけ出すことができるようになる。この結
果、その低消費電力化、回路構成が容易になり、装置の
小型化、軽量化が可能になる。
【００３０】
【発明の実施の形態】以下、本発明を図面に基づいて説
明する。
明する。
【００３１】図１は本発明の遅延判定帰還型系列推定受
信装置の実施形態における構成を示すブロック図であ
る。図１において、この遅延判定帰還型系列推定受信装
置は、入力端子Ｔ１を通じたトレーニング信号の受信時
における受信入力信号から伝送路特性を検出する伝送路
特性検出器１０２と、この伝送路特性検出器１０２から
の伝送路特性から振幅成分を演算する絶対値演算器１０
３とを有している。
信装置の実施形態における構成を示すブロック図であ
る。図１において、この遅延判定帰還型系列推定受信装
置は、入力端子Ｔ１を通じたトレーニング信号の受信時
における受信入力信号から伝送路特性を検出する伝送路
特性検出器１０２と、この伝送路特性検出器１０２から
の伝送路特性から振幅成分を演算する絶対値演算器１０
３とを有している。
【００３２】更に、この遅延判定帰還型系列推定受信装
置は、絶対値演算器１０３からの振幅成分の絶対値を累
積して出力する累積器１０４と、この累積器１０４が出
力する絶対値におけるどのタイミング時が最大値を示し
ているかを検出する最大値検出器１０５と、伝送路特性
検出器１０２からの伝送路特性及び最大値検出器１０５
から出力されるタイミング信号を用いて受信入力信号の
最尤推定を行った最尤推定データを出力端子Ｔ２を通じ
て出力する遅延判定帰還型系列推定器１０６とを有して
いる。
置は、絶対値演算器１０３からの振幅成分の絶対値を累
積して出力する累積器１０４と、この累積器１０４が出
力する絶対値におけるどのタイミング時が最大値を示し
ているかを検出する最大値検出器１０５と、伝送路特性
検出器１０２からの伝送路特性及び最大値検出器１０５
から出力されるタイミング信号を用いて受信入力信号の
最尤推定を行った最尤推定データを出力端子Ｔ２を通じ
て出力する遅延判定帰還型系列推定器１０６とを有して
いる。
【００３３】図２は累積器１０４の詳細な構成を示すブ
ロック図である。図２において、この累積器１０４は、
最尤系列推定領域のインパルス応答の絶対値の累積値を
求めるための最尤推定用累積器２０２と、最尤系列推定
領域と判定帰還等化領域以外の部分のインパルス応答の
絶対値の累積値を求めるための推定領域外累積器２０３
とを有している。
ロック図である。図２において、この累積器１０４は、
最尤系列推定領域のインパルス応答の絶対値の累積値を
求めるための最尤推定用累積器２０２と、最尤系列推定
領域と判定帰還等化領域以外の部分のインパルス応答の
絶対値の累積値を求めるための推定領域外累積器２０３
とを有している。
【００３４】図３は絶対値演算器１０３の詳細な構成を
示すブロック図である。図３において、この絶対値演算
器１０３は、伝送路特性の二次元信号の実数部及び虚数
部の絶対値を求める二つの絶対値演算器３０３，３０４
と、この二つの絶対値演算器３０３，３０４からの実数
部及び虚数部の絶対値を比較した比較信号を出力する比
較器３０５とを有している。
示すブロック図である。図３において、この絶対値演算
器１０３は、伝送路特性の二次元信号の実数部及び虚数
部の絶対値を求める二つの絶対値演算器３０３，３０４
と、この二つの絶対値演算器３０３，３０４からの実数
部及び虚数部の絶対値を比較した比較信号を出力する比
較器３０５とを有している。
【００３５】更に、この絶対値演算器１０３は、比較器
３０５での比較で実数部の絶対値が虚数部の絶対値より
大きい際に、実数部の絶対値及び虚数部の絶対値のそれ
ぞれをそのまま出力し、かつ、実数部の絶対値が虚数部
の絶対値より小さい際に、実数部の絶対値及び虚数部の
絶対値を入れ替えて出力する切換器３０６を有し、か
つ、この切換器３０６が出力する実数部の絶対値が虚数
部の絶対値より大きい際の虚数部の絶対値、又は、実数
部の絶対値が虚数部の絶対値より小さい際に切換器３０
６が入れ替えた実数部の絶対値を１／２に低減する乗算
器３０７と、切換器３０６の出力信号及び乗算器３０７
の出力信号を加算した絶対値信号を出力する加算器３０
８とを有している。
３０５での比較で実数部の絶対値が虚数部の絶対値より
大きい際に、実数部の絶対値及び虚数部の絶対値のそれ
ぞれをそのまま出力し、かつ、実数部の絶対値が虚数部
の絶対値より小さい際に、実数部の絶対値及び虚数部の
絶対値を入れ替えて出力する切換器３０６を有し、か
つ、この切換器３０６が出力する実数部の絶対値が虚数
部の絶対値より大きい際の虚数部の絶対値、又は、実数
部の絶対値が虚数部の絶対値より小さい際に切換器３０
６が入れ替えた実数部の絶対値を１／２に低減する乗算
器３０７と、切換器３０６の出力信号及び乗算器３０７
の出力信号を加算した絶対値信号を出力する加算器３０
８とを有している。
【００３６】図４は累積器１０４の詳細な構成を示すブ
ロック図である。図４において、この累積器１０４は、
絶対値演算器１０３からの出力信号を１シンボルタイミ
ングごとに遅延してシフトする遅延素子４０２ａ，４０
２ｂ，４０２ｃ，４０２ｄ，４０２ｅ，４０２ｆ，４０
２ｇ，４０２ｈ，４０２ｉ，４０２ｊ，４０２ｋ，４０
２ｌ，４０２ｍ，４０２ｎを有している。更に、絶対値
演算器１０３からの出力信号及び遅延素子４０２ａ，４
０２ｂからの遅延信号を加算した最尤系列推定用累積値
を出力する加算器４０３と、遅延した残りの９シンボル
分を加算した推定領域外累積値を出力する加算器４０４
とを有している。
ロック図である。図４において、この累積器１０４は、
絶対値演算器１０３からの出力信号を１シンボルタイミ
ングごとに遅延してシフトする遅延素子４０２ａ，４０
２ｂ，４０２ｃ，４０２ｄ，４０２ｅ，４０２ｆ，４０
２ｇ，４０２ｈ，４０２ｉ，４０２ｊ，４０２ｋ，４０
２ｌ，４０２ｍ，４０２ｎを有している。更に、絶対値
演算器１０３からの出力信号及び遅延素子４０２ａ，４
０２ｂからの遅延信号を加算した最尤系列推定用累積値
を出力する加算器４０３と、遅延した残りの９シンボル
分を加算した推定領域外累積値を出力する加算器４０４
とを有している。
【００３７】図５は最大値検出器１０５の詳細な構成を
示すブロック図である。図５において、この最大値検出
器１０５は、最尤系列推定用累積値と推定領域外累積値
の比を求めるレベル比検出器５０３と、最尤系列推定用
累積値と推定領域外累積値の比の最大値を出力する最大
値タイミング検出器５０４とを有している。
示すブロック図である。図５において、この最大値検出
器１０５は、最尤系列推定用累積値と推定領域外累積値
の比を求めるレベル比検出器５０３と、最尤系列推定用
累積値と推定領域外累積値の比の最大値を出力する最大
値タイミング検出器５０４とを有している。
【００３８】図６は図５中の最大値タイミング検出器５
０４の詳細な構成を示すブロック図である。図６におい
て、レベル比検出器５０３からの出力中の最大値を格納
するレジスタ６０４と、累積器１０４からの入力信号と
レジスタ６０４からの出力信号とを比較する比較器６０
２とを有し、更に、累積器１０４からの出力（入力）信
号とレジスタ６０４からの出力信号とが入力され、比較
器６０２の出力信号より入力信号が大きい際に、この入
力信号を選択して最大値として出力するとともに、入力
信号がレジスタ６０４からの出力信号よりも小さい場合
は、レジスタ６０４の出力信号を選択する選択器６０３
を有している。また、カウント値を出力するカウンタ６
０６と、比較器６０２の出力信号及びカウンタ６０６の
カウント値及び以降で説明するタイミング値を格納し、
この値を遅延判定帰還型系列推定器１０６へ出力するレ
ジスタ６０５とを有している。
０４の詳細な構成を示すブロック図である。図６におい
て、レベル比検出器５０３からの出力中の最大値を格納
するレジスタ６０４と、累積器１０４からの入力信号と
レジスタ６０４からの出力信号とを比較する比較器６０
２とを有し、更に、累積器１０４からの出力（入力）信
号とレジスタ６０４からの出力信号とが入力され、比較
器６０２の出力信号より入力信号が大きい際に、この入
力信号を選択して最大値として出力するとともに、入力
信号がレジスタ６０４からの出力信号よりも小さい場合
は、レジスタ６０４の出力信号を選択する選択器６０３
を有している。また、カウント値を出力するカウンタ６
０６と、比較器６０２の出力信号及びカウンタ６０６の
カウント値及び以降で説明するタイミング値を格納し、
この値を遅延判定帰還型系列推定器１０６へ出力するレ
ジスタ６０５とを有している。
【００３９】図７は図５中のレベル比検出器５０３の詳
細な構成例を示すブロック図である。図７において、こ
のレベル比検出器５０３は、累積器１０４からの最尤系
列推定用累積値と推定領域外累積値のそれぞれのビット
数を低減するためのレベルシフタ７０３と、レベルシフ
タ７０３からの最尤系列推定用累積値と推定領域外累積
値との比を求めるためのＲＯＭ７０４とを有している。
細な構成例を示すブロック図である。図７において、こ
のレベル比検出器５０３は、累積器１０４からの最尤系
列推定用累積値と推定領域外累積値のそれぞれのビット
数を低減するためのレベルシフタ７０３と、レベルシフ
タ７０３からの最尤系列推定用累積値と推定領域外累積
値との比を求めるためのＲＯＭ７０４とを有している。
【００４０】次に、この図１及び図２の構成を用いて全
体の動作について説明する。
体の動作について説明する。
【００４１】ここでは遅延判定帰還型系列推定器１０６
の推定領域として、最尤系列推定領域を３シンボル、判
定帰還等化領域を３シンボルとして説明する。また、ト
レーニングシンボルとして１５ビットのＭ系列疑似乱数
符号（ＰＮ符号）を用いる。受信されたトレーニングシ
ンボルとＰＮ符号の相関演算を伝送路特性検出器１０２
で行い、伝送路の１５シンボルにおけるインパルス応答
を検出する。１５シンボル長のインパルス応答は、振幅
値を求めるために絶対値演算器１０３で、その絶対値を
それぞれに求める。累積器１０４では図２に示す最尤推
定用累積器２０２が前記の図１４における最尤系列推定
領域のインパルス応答の絶対値の累積値を求める。推定
領域外累積器２０３では最尤系列推定領域と判定帰還等
化領域以外の部分のインパルス応答の絶対値の累積値を
求める。これらの演算をタイミングをずらして１５回行
う。
の推定領域として、最尤系列推定領域を３シンボル、判
定帰還等化領域を３シンボルとして説明する。また、ト
レーニングシンボルとして１５ビットのＭ系列疑似乱数
符号（ＰＮ符号）を用いる。受信されたトレーニングシ
ンボルとＰＮ符号の相関演算を伝送路特性検出器１０２
で行い、伝送路の１５シンボルにおけるインパルス応答
を検出する。１５シンボル長のインパルス応答は、振幅
値を求めるために絶対値演算器１０３で、その絶対値を
それぞれに求める。累積器１０４では図２に示す最尤推
定用累積器２０２が前記の図１４における最尤系列推定
領域のインパルス応答の絶対値の累積値を求める。推定
領域外累積器２０３では最尤系列推定領域と判定帰還等
化領域以外の部分のインパルス応答の絶対値の累積値を
求める。これらの演算をタイミングをずらして１５回行
う。
【００４２】最大値検出器１０５では、ＰＮ符号の１周
期の長さである１５シンボル分だけ累積器１０４から最
尤系列推定用の累積値と推定領域外の累積値とが連続し
て取り込まれる。その中で最尤系列推定用の累積値と推
定領域外の累積値の比が最も大きい値のときのタイミン
グを示す信号を遅延判定帰還型系列推定器１０６へ出力
する。これによって、遅延判定帰還型系列推定器１０６
では、伝送路特性検出器１０２のインパルス応答と最大
値検出器１０５の出力信号から、インパルス応答のどの
部分を用いて受信入力信号の推定を行うのが最も推定能
力が高いかを判別できるようになる。
期の長さである１５シンボル分だけ累積器１０４から最
尤系列推定用の累積値と推定領域外の累積値とが連続し
て取り込まれる。その中で最尤系列推定用の累積値と推
定領域外の累積値の比が最も大きい値のときのタイミン
グを示す信号を遅延判定帰還型系列推定器１０６へ出力
する。これによって、遅延判定帰還型系列推定器１０６
では、伝送路特性検出器１０２のインパルス応答と最大
値検出器１０５の出力信号から、インパルス応答のどの
部分を用いて受信入力信号の推定を行うのが最も推定能
力が高いかを判別できるようになる。
【００４３】更に、この動作を詳細に説明する。
【００４４】図１において、トレーニング信号の受信時
には、伝送路特性検出器１０２によって入力信号と、１
５ビットのＭ系列ＰＮ符号との相関演算が行われる。こ
の相関演算では、前記した図１４に示すインパルス応答
が時系列信号として１５シンボル分が出力される。図１
４の例では一次元シンボルであるが、実際の伝送路特性
は二次元シンボルである。
には、伝送路特性検出器１０２によって入力信号と、１
５ビットのＭ系列ＰＮ符号との相関演算が行われる。こ
の相関演算では、前記した図１４に示すインパルス応答
が時系列信号として１５シンボル分が出力される。図１
４の例では一次元シンボルであるが、実際の伝送路特性
は二次元シンボルである。
【００４５】インパルス応答の時系列信号は、絶対値演
算器１０３で近似的な絶対値演算が行われる。一次元信
号の場合、その絶対値信号は入力信号の正負判断及び負
の際に減算によって求めることが出来る。二次元信号で
は絶対値の演算は、加減算の処理操作のみでは正確に求
めることが出来ない。そこで、図３に示す絶対値演算器
１０３を用いて近似的に二次元信号の絶対値を求める。
ここでの演算では絶対値ｒは、複素数信号の実数部を
ｐ、虚数部をｑとすると、実数部ｐの絶対値が、虚数部
ｑの絶対値よりも大きい場合、次式（１）で求められ
る。
算器１０３で近似的な絶対値演算が行われる。一次元信
号の場合、その絶対値信号は入力信号の正負判断及び負
の際に減算によって求めることが出来る。二次元信号で
は絶対値の演算は、加減算の処理操作のみでは正確に求
めることが出来ない。そこで、図３に示す絶対値演算器
１０３を用いて近似的に二次元信号の絶対値を求める。
ここでの演算では絶対値ｒは、複素数信号の実数部を
ｐ、虚数部をｑとすると、実数部ｐの絶対値が、虚数部
ｑの絶対値よりも大きい場合、次式（１）で求められ
る。
【００４６】 ｒ＝ａｂｓ（ｐ）＋ａｂｓ（ｑ）／２ …（１） ａｂｓ（ｐ）（ｑ）：絶対値 また、絶対値ｒは、実数部ｐの絶対値が、虚数部ｑの絶
対値よりも小さい場合、次式（２）で求められる。
対値よりも小さい場合、次式（２）で求められる。
【００４７】 ｒ＝ａｂｓ（ｐ）／２＋ａｂｓ（ｑ） …（２） ａｂｓ（ｐ）（ｑ）：絶対値 図３において、絶対値演算器３０３でａｂｓ（ｐ）が求
められ、絶対値演算器３０４ではａｂｓ（ｑ）が求めら
れる。比較器３０５ではａｂｓ（ｐ）及びａｂｓ（ｑ）
の大きさが比較される。この比較された結果が切換器３
０６に入力される。ａｂｓ（ｐ）がａｂｓ（ｑ）より大
きいときは、切換器３０６では、入力端ａが出力端ｃに
接続され、また、入力端ｂが出力端ｄへ接続される。
められ、絶対値演算器３０４ではａｂｓ（ｑ）が求めら
れる。比較器３０５ではａｂｓ（ｐ）及びａｂｓ（ｑ）
の大きさが比較される。この比較された結果が切換器３
０６に入力される。ａｂｓ（ｐ）がａｂｓ（ｑ）より大
きいときは、切換器３０６では、入力端ａが出力端ｃに
接続され、また、入力端ｂが出力端ｄへ接続される。
【００４８】ａｂｓ（ｐ）がａｂｓ（ｑ）より小さいと
きは、比較器３０５では、入力端ａが出力端ｄに接続さ
れ、また、入力端ｂが出力端ｃへ接続される。比較器３
０５の出力端ｄからの信号が乗算器３０７に入力され、
その値が１／２になる。この乗算器３０７はビットシフ
ト演算のみで実現できる。切換器３０６の出力端ｃ及び
乗算器３０７の出力信号が加算器３０８で加算され、絶
対値信号として出力される。累積器１０４では、絶対値
演算器１０３からの出力信号を１５シンボル連続で積算
して出力する。
きは、比較器３０５では、入力端ａが出力端ｄに接続さ
れ、また、入力端ｂが出力端ｃへ接続される。比較器３
０５の出力端ｄからの信号が乗算器３０７に入力され、
その値が１／２になる。この乗算器３０７はビットシフ
ト演算のみで実現できる。切換器３０６の出力端ｃ及び
乗算器３０７の出力信号が加算器３０８で加算され、絶
対値信号として出力される。累積器１０４では、絶対値
演算器１０３からの出力信号を１５シンボル連続で積算
して出力する。
【００４９】図４において、累積器１０４では、絶対値
演算器１０３からの出力信号が遅延素子４０２ａに入力
され、ここから１シンボルタイミングごとに遅延して遅
延素子４０２ｂから遅延素子４０２ｎへシフトされる。
絶対値演算器１０３からの出力信号及び遅延素子４０２
ａ，４０２ｂからの遅延信号が加算器４０３に入力さ
れ、最尤系列推定用累積値として出力される。次の３シ
ンボル分は、その出力を行わず、残りの９シンボル分は
加算器４０４で加算され、推定領域外累積値として出力
される。この出力は１５回の値が出力され、最大値検出
器１０５へ入力される。
演算器１０３からの出力信号が遅延素子４０２ａに入力
され、ここから１シンボルタイミングごとに遅延して遅
延素子４０２ｂから遅延素子４０２ｎへシフトされる。
絶対値演算器１０３からの出力信号及び遅延素子４０２
ａ，４０２ｂからの遅延信号が加算器４０３に入力さ
れ、最尤系列推定用累積値として出力される。次の３シ
ンボル分は、その出力を行わず、残りの９シンボル分は
加算器４０４で加算され、推定領域外累積値として出力
される。この出力は１５回の値が出力され、最大値検出
器１０５へ入力される。
【００５０】図５及び図６において、この最大値検出器
１０５では、１５シンボル分の入力信号中で、どのタイ
ミングのときに最尤系列推定用累積値と推定領域外累積
値の比が最大になるかを検出する。図６中のレジスタ６
０４には、初期値としての０を入力し、カウンタ６０６
へは初期値として０をセットする。最尤系列推定用累積
値と推定領域外累積値とがレベル比検出器５０３に入力
され、ここで最尤系列推定用累積値と推定領域外累積値
との比が求められ、その値が最大値タイミング検出器５
０４へ出力される。図６に示す最大値タイミング検出器
５０４では、レジスタ６０４の出力信号と累積器１０４
からの出力（入力）信号との大きさを比較器６０２で比
較する。この比較で入力信号が大きい際には、選択器６
０３で入力信号が選択され、最大値としてレジスタ６０
４に入力される。このとき、カウンタ６０６のカウンタ
値をレジスタ６０５に書き込む。
１０５では、１５シンボル分の入力信号中で、どのタイ
ミングのときに最尤系列推定用累積値と推定領域外累積
値の比が最大になるかを検出する。図６中のレジスタ６
０４には、初期値としての０を入力し、カウンタ６０６
へは初期値として０をセットする。最尤系列推定用累積
値と推定領域外累積値とがレベル比検出器５０３に入力
され、ここで最尤系列推定用累積値と推定領域外累積値
との比が求められ、その値が最大値タイミング検出器５
０４へ出力される。図６に示す最大値タイミング検出器
５０４では、レジスタ６０４の出力信号と累積器１０４
からの出力（入力）信号との大きさを比較器６０２で比
較する。この比較で入力信号が大きい際には、選択器６
０３で入力信号が選択され、最大値としてレジスタ６０
４に入力される。このとき、カウンタ６０６のカウンタ
値をレジスタ６０５に書き込む。
【００５１】累積器１０４からの出力（入力）信号がレ
ジスタ６０４からの出力信号よりも小さい場合は、選択
器６０３はレジスタ６０４の出力信号を選択するため、
そのレジスタ６０４の値が、そのまま保存され、レジス
タ６０５では、カウンタ６０６の出力信号は書き込まれ
ずに、そのまま保持される。
ジスタ６０４からの出力信号よりも小さい場合は、選択
器６０３はレジスタ６０４の出力信号を選択するため、
そのレジスタ６０４の値が、そのまま保存され、レジス
タ６０５では、カウンタ６０６の出力信号は書き込まれ
ずに、そのまま保持される。
【００５２】これらの演算を１５回繰り返すことによっ
て、レジスタ６０４へは累積器１０４から出力された値
の中で最尤系列推定用累積値と推定領域外累積値との比
の最大値が格納され、レジスタ６０５へは、そのときの
タイミング値が格納される。レジスタ６０５の値を遅延
判定帰還型系列推定器１０６へ出力する。
て、レジスタ６０４へは累積器１０４から出力された値
の中で最尤系列推定用累積値と推定領域外累積値との比
の最大値が格納され、レジスタ６０５へは、そのときの
タイミング値が格納される。レジスタ６０５の値を遅延
判定帰還型系列推定器１０６へ出力する。
【００５３】図５中のレベル比検出器５０３では、最尤
系列推定用累積値と推定領域外累積値との比を求めるた
めの乗算が必要になるが、この場合の除算器は、演算規
模が大きくなる欠点がある。この除算器を用いずにレベ
ル比を求めるため図７に示したＲＯＭを用いたレベル比
検出器５０３を用いる。この際、累積器１０４からの出
力信号のビット数が大きくなるとＲＯＭのアドレス数も
大きくなって除算器を用いる利点がなくなる。
系列推定用累積値と推定領域外累積値との比を求めるた
めの乗算が必要になるが、この場合の除算器は、演算規
模が大きくなる欠点がある。この除算器を用いずにレベ
ル比を求めるため図７に示したＲＯＭを用いたレベル比
検出器５０３を用いる。この際、累積器１０４からの出
力信号のビット数が大きくなるとＲＯＭのアドレス数も
大きくなって除算器を用いる利点がなくなる。
【００５４】そこでレベルシフタ７０３によってビット
数を低減する。例えば、ＲＯＭ７０４のアドレス数を８
ビット（４ビット＋４ビット）とし、累積器１０４から
の出力信号の値がそれぞれ「８８，１０４」の場合、そ
れぞれを３ビットシフトする。すなわち、１／８にする
ことによって、それぞれ「１１，１３」とする。この値
をＲＯＭ７０４のアドレス（４ビット＋４ビット）とす
る。入力される値が「１８，２」の場合は１ビットシフ
トにより、「９，１」になる。
数を低減する。例えば、ＲＯＭ７０４のアドレス数を８
ビット（４ビット＋４ビット）とし、累積器１０４から
の出力信号の値がそれぞれ「８８，１０４」の場合、そ
れぞれを３ビットシフトする。すなわち、１／８にする
ことによって、それぞれ「１１，１３」とする。この値
をＲＯＭ７０４のアドレス（４ビット＋４ビット）とす
る。入力される値が「１８，２」の場合は１ビットシフ
トにより、「９，１」になる。
【００５５】遅延判定帰還型系列推定器１０６では前記
の図１４に示すようなインパルス応答が伝送路特性検出
器１０２から１５シンボル分が入力され、最大値検出器
１０５からは、タイミングシンボルとして、時刻Ｔを示
すシンボルが入力されることによって、図１４におい
て、時刻Ｔ，２Ｔ，３Ｔのインパルス応答の値が信号推
定のために用いられ、かつ、時刻４Ｔ，５Ｔ，６Ｔのイ
ンパルス応答値が判定帰還等化用として用いられる。
の図１４に示すようなインパルス応答が伝送路特性検出
器１０２から１５シンボル分が入力され、最大値検出器
１０５からは、タイミングシンボルとして、時刻Ｔを示
すシンボルが入力されることによって、図１４におい
て、時刻Ｔ，２Ｔ，３Ｔのインパルス応答の値が信号推
定のために用いられ、かつ、時刻４Ｔ，５Ｔ，６Ｔのイ
ンパルス応答値が判定帰還等化用として用いられる。
【００５６】図８はこの処理における最適タイミングを
説明するための図である。図８において、伝送路特性が
図１５に示すようなインパルス応答の場合、かつ、従来
の系列推定方式の際には、時刻Ｔから３Ｔまでを最尤系
列推定領域として、時刻Ｔ４から時刻Ｔ６までが判定帰
還型等化領域となる。この実施形態では図８に示すよう
に２信号分ずれたところが最適タイミングとして決定さ
れる。
説明するための図である。図８において、伝送路特性が
図１５に示すようなインパルス応答の場合、かつ、従来
の系列推定方式の際には、時刻Ｔから３Ｔまでを最尤系
列推定領域として、時刻Ｔ４から時刻Ｔ６までが判定帰
還型等化領域となる。この実施形態では図８に示すよう
に２信号分ずれたところが最適タイミングとして決定さ
れる。
【００５７】これは、最尤系列推定領域の電力成分を
Ｐ、判定帰還型等化領域の電力成分をＱ、これら以外の
領域の電力成分をＲとすると、従来方式では最適なタイ
ミングが（Ｐ＋Ｑ）／Ｒの最大点を選択していたが、こ
の実施形態ではＰ／Ｒの最大点を最適タイミングとして
選択している。これは電力成分Ｑは遅延判定帰還型系列
推定器１０６の判定帰還等化演算部でキャンセルされる
ことによって推定特性の向上及び劣化が生じないためで
ある。
Ｐ、判定帰還型等化領域の電力成分をＱ、これら以外の
領域の電力成分をＲとすると、従来方式では最適なタイ
ミングが（Ｐ＋Ｑ）／Ｒの最大点を選択していたが、こ
の実施形態ではＰ／Ｒの最大点を最適タイミングとして
選択している。これは電力成分Ｑは遅延判定帰還型系列
推定器１０６の判定帰還等化演算部でキャンセルされる
ことによって推定特性の向上及び劣化が生じないためで
ある。
【００５８】次に、他の実施形態について説明する。
【００５９】図９は他の実施形態の構成例の累積器の構
成を示すブロック図である。図９において、この例は、
最尤系列推定領域のインパルス応答の絶対値の累積値を
求める最尤推定用累積器８０２と、判定帰還等化領域の
インパルス応答の絶対値の累積値を求める判定帰還用累
積器８０３と、最尤系列推定領域と判定帰還等化領域以
外の部分のインパルス応答の絶対値の累積値を求める推
定領域外累積器８０４とを有している。
成を示すブロック図である。図９において、この例は、
最尤系列推定領域のインパルス応答の絶対値の累積値を
求める最尤推定用累積器８０２と、判定帰還等化領域の
インパルス応答の絶対値の累積値を求める判定帰還用累
積器８０３と、最尤系列推定領域と判定帰還等化領域以
外の部分のインパルス応答の絶対値の累積値を求める推
定領域外累積器８０４とを有している。
【００６０】図１０は図９に示す構成例の累積器の詳細
な構成を示すブロック図である。図９において、この例
は、絶対値演算器１０３からの出力信号を１シンボルタ
イミングごとに遅延する遅延素子９０２ａ，９０２ｂ，
９０２ｃ，９０２ｄ，９０２ｅ，９０２ｆ，９０２ｇ，
９０２ｈ，９０２ｉ，９０２ｊ，９０２ｋ，９０２ｌ，
９０２ｍ，９０２ｎと、絶対値演算器１０３からの出力
信号及び遅延素子９０２ａ，９０２ｂからの遅延信号を
加算した最尤系列推定用累積値を出力する加算器９０３
とを有し、更に、次の３シンボル分を加算して判定帰還
用累積値として出力する加算器９０４と、９シンボル分
を加算した推定領域外累積値として出力する加算器９０
５とを有している。
な構成を示すブロック図である。図９において、この例
は、絶対値演算器１０３からの出力信号を１シンボルタ
イミングごとに遅延する遅延素子９０２ａ，９０２ｂ，
９０２ｃ，９０２ｄ，９０２ｅ，９０２ｆ，９０２ｇ，
９０２ｈ，９０２ｉ，９０２ｊ，９０２ｋ，９０２ｌ，
９０２ｍ，９０２ｎと、絶対値演算器１０３からの出力
信号及び遅延素子９０２ａ，９０２ｂからの遅延信号を
加算した最尤系列推定用累積値を出力する加算器９０３
とを有し、更に、次の３シンボル分を加算して判定帰還
用累積値として出力する加算器９０４と、９シンボル分
を加算した推定領域外累積値として出力する加算器９０
５とを有している。
【００６１】図１１は、他の構成例の最大値検出器１０
５ａを示すブロック図である。図１１において、この最
大値検出器１０５ａでは、判定帰還用累積値に係数αを
乗じて出力する乗算器１００４と、乗算器１００４の出
力信号と推定領域外累積値と加算して出力する加算器１
００５とを有し、かつ、最尤系列推定累積値と加算器１
００５との出力値との比を求めるレベル比較器１００６
と、このレベル比較器１００６の比較値から最大値のタ
イミングを検出する最大値タイミング検出器１００７と
を有している。
５ａを示すブロック図である。図１１において、この最
大値検出器１０５ａでは、判定帰還用累積値に係数αを
乗じて出力する乗算器１００４と、乗算器１００４の出
力信号と推定領域外累積値と加算して出力する加算器１
００５とを有し、かつ、最尤系列推定累積値と加算器１
００５との出力値との比を求めるレベル比較器１００６
と、このレベル比較器１００６の比較値から最大値のタ
イミングを検出する最大値タイミング検出器１００７と
を有している。
【００６２】図１２は図１１に示す最大値タイミング検
出器１００７の構成を示すブロック図である。この最大
値タイミング検出器１００７は、レベル比較器１００６
での最尤系列推定累積値と加算器１００５との出力値と
の比の値を１／８に低減して出力する３ビットシフタ１
１０２を有し、更に、レベル比較器１００６での最尤系
列推定累積値と加算器１００５との出力値との比の値を
１／６４に低減して出力する６ビットシフタ１１０３
と、３ビットシフタ１１０２及び６ビットシフタ１１０
３の出力信号を加算して出力する加算器１１０４とを有
している。
出器１００７の構成を示すブロック図である。この最大
値タイミング検出器１００７は、レベル比較器１００６
での最尤系列推定累積値と加算器１００５との出力値と
の比の値を１／８に低減して出力する３ビットシフタ１
１０２を有し、更に、レベル比較器１００６での最尤系
列推定累積値と加算器１００５との出力値との比の値を
１／６４に低減して出力する６ビットシフタ１１０３
と、３ビットシフタ１１０２及び６ビットシフタ１１０
３の出力信号を加算して出力する加算器１１０４とを有
している。
【００６３】次に、この他の実施形態の構成の動作につ
いて説明する。
いて説明する。
【００６４】図１において、トレーニング信号の受信時
には、伝送路特性検出器１０２によって入力信号と、１
５ビットのＭ系列ＰＮ符号との相関演算が行われる。こ
の相関演算は前記した図１４に示すインパルス応答が時
系列信号として１５シンボル分が出力される。このイン
パルス応答の時系列信号が、絶対値演算器１０３で近似
的な絶対値演算が行われる。複素数の絶対値は前記の図
３に示す絶対値演算器１０３で近似的に求める。この絶
対値演算器１０３からの出力信号が累積器１０４に入力
され、ここで１５シンボル分を連続して取り込む。
には、伝送路特性検出器１０２によって入力信号と、１
５ビットのＭ系列ＰＮ符号との相関演算が行われる。こ
の相関演算は前記した図１４に示すインパルス応答が時
系列信号として１５シンボル分が出力される。このイン
パルス応答の時系列信号が、絶対値演算器１０３で近似
的な絶対値演算が行われる。複素数の絶対値は前記の図
３に示す絶対値演算器１０３で近似的に求める。この絶
対値演算器１０３からの出力信号が累積器１０４に入力
され、ここで１５シンボル分を連続して取り込む。
【００６５】図９において、この累積器１０４ａでは、
最尤推定用累積器８０２で前記の図１４における最尤系
列推定領域のインパルス応答の絶対値の累積値が求めら
れ、判定帰還用累積器８０３では判定帰還等化領域のイ
ンパルス応答の絶対値の累積値が求められる。推定領域
外累積器８０４では最尤系列推定領域と判定帰還等化領
域以外の部分のインパルス応答の絶対値の累積値が求め
られる。
最尤推定用累積器８０２で前記の図１４における最尤系
列推定領域のインパルス応答の絶対値の累積値が求めら
れ、判定帰還用累積器８０３では判定帰還等化領域のイ
ンパルス応答の絶対値の累積値が求められる。推定領域
外累積器８０４では最尤系列推定領域と判定帰還等化領
域以外の部分のインパルス応答の絶対値の累積値が求め
られる。
【００６６】図１０において、絶対値演算器１０３から
の出力信号が遅延素子９０２ａに入力され、ここから１
シンボルタイミングごとに遅延して遅延素子９０２ｂか
ら遅延素子９０２ｎへシフトされる。絶対値演算器１０
３からの出力信号及び遅延素子９０２ａ，９０２ｂから
の遅延信号が加算器９０３に入力され、最尤系列推定用
累積値として出力される。次の３シンボル分が加算器９
０４へ入力され、判定帰還用累積値として出力される。
次の残りの９シンボル分は加算器９０５で加算され、推
定領域外累積値として出力される。この出力値は１５回
の値が出力され、図１１に示す最大値検出器１０５ａへ
入力される。
の出力信号が遅延素子９０２ａに入力され、ここから１
シンボルタイミングごとに遅延して遅延素子９０２ｂか
ら遅延素子９０２ｎへシフトされる。絶対値演算器１０
３からの出力信号及び遅延素子９０２ａ，９０２ｂから
の遅延信号が加算器９０３に入力され、最尤系列推定用
累積値として出力される。次の３シンボル分が加算器９
０４へ入力され、判定帰還用累積値として出力される。
次の残りの９シンボル分は加算器９０５で加算され、推
定領域外累積値として出力される。この出力値は１５回
の値が出力され、図１１に示す最大値検出器１０５ａへ
入力される。
【００６７】この最大値検出器１０５ａでは、１３シン
ボル分の入力シンボル中で、どのタイミングの際に遅延
判定帰還型系列推定器１０６の推定タイミングとして最
適になるかを検出する。この最大値タイミング検出器１
００７では前記の図６において、レジスタ６０４に初期
値として０を入力し、カウンタ６０６へは初期値として
０をセットする。この最大値検出器１０５ａでは最尤系
列推定累積値、判定帰還用累積値及び推定領域外累積値
が取り込まれ、判定帰還用累積値は乗算器１００４で係
数αが乗じられる。
ボル分の入力シンボル中で、どのタイミングの際に遅延
判定帰還型系列推定器１０６の推定タイミングとして最
適になるかを検出する。この最大値タイミング検出器１
００７では前記の図６において、レジスタ６０４に初期
値として０を入力し、カウンタ６０６へは初期値として
０をセットする。この最大値検出器１０５ａでは最尤系
列推定累積値、判定帰還用累積値及び推定領域外累積値
が取り込まれ、判定帰還用累積値は乗算器１００４で係
数αが乗じられる。
【００６８】この係数α値は遅延判定帰還型系列推定器
１０６のハードウェア構成で決定される。乗算器１００
４の出力信号と推定領域外累積値とが加算器１００５で
加算されてレベル比較器１００６へ出力される。このレ
ベル比較器１００６では最尤系列推定累積値と加算器１
００５との出力値との比が求められる。
１０６のハードウェア構成で決定される。乗算器１００
４の出力信号と推定領域外累積値とが加算器１００５で
加算されてレベル比較器１００６へ出力される。このレ
ベル比較器１００６では最尤系列推定累積値と加算器１
００５との出力値との比が求められる。
【００６９】図６のレジスタ６０４からの出力信号と入
力信号の大きさが比較器６０２で比較される。入力信号
が大きい場合は選択器６０３で入力信号が選択され、最
大値としてレジスタ６０４に入力される。このときのカ
ウンタ６０６のカウンタ値をレジスタ６０５に書き込
む。
力信号の大きさが比較器６０２で比較される。入力信号
が大きい場合は選択器６０３で入力信号が選択され、最
大値としてレジスタ６０４に入力される。このときのカ
ウンタ６０６のカウンタ値をレジスタ６０５に書き込
む。
【００７０】入力信号がレジスタ６０４からの出力信号
よりも小さい際に選択器６０３はレジスタ６０４の出力
信号を選択する。したがって、レジスタ６０４の値がそ
の保存され、レジスタ６０５ではカウンタ６０６の出力
信号が書き込まれずに、そのまま保持される。これらの
演算を１５回繰り返して、レジスタ６０５へ遅延判定帰
還型系列推定器１０６におけるインパルス応答の最適な
領域を示すタイミング値が格納される。レジスタ６０５
の値を遅延判定帰還型系列推定器１０６へ出力する。
よりも小さい際に選択器６０３はレジスタ６０４の出力
信号を選択する。したがって、レジスタ６０４の値がそ
の保存され、レジスタ６０５ではカウンタ６０６の出力
信号が書き込まれずに、そのまま保持される。これらの
演算を１５回繰り返して、レジスタ６０５へ遅延判定帰
還型系列推定器１０６におけるインパルス応答の最適な
領域を示すタイミング値が格納される。レジスタ６０５
の値を遅延判定帰還型系列推定器１０６へ出力する。
【００７１】遅延判定帰還型系列推定器１０６には、図
１４に示すインパルス応答が伝送路特性検出器１０２か
ら１５シンボル分が入力され、最大値検出器１０５から
タイミングシンボルとして時刻Ｔを示すシンボルが入力
されることによって、図１４において時刻Ｔ，２Ｔ，３
Ｔのインパルス応答値が最尤系列推定のために、時刻４
Ｔ，５Ｔ，６Ｔのインパルス応答値が判定帰還等化用と
して用いられる。伝送路特性が図１２に示すようなイン
パルス応答において、従来の系列推定方式の場合は、時
刻Ｔから時刻３Ｔまでを最尤系列推定領域として、時刻
４Ｔから時刻６Ｔまでが判定帰還型等化領域となるが、
本実施形態では図９に示すように２シンボル分ずれたタ
イミングが最適タイミングとして決定される。
１４に示すインパルス応答が伝送路特性検出器１０２か
ら１５シンボル分が入力され、最大値検出器１０５から
タイミングシンボルとして時刻Ｔを示すシンボルが入力
されることによって、図１４において時刻Ｔ，２Ｔ，３
Ｔのインパルス応答値が最尤系列推定のために、時刻４
Ｔ，５Ｔ，６Ｔのインパルス応答値が判定帰還等化用と
して用いられる。伝送路特性が図１２に示すようなイン
パルス応答において、従来の系列推定方式の場合は、時
刻Ｔから時刻３Ｔまでを最尤系列推定領域として、時刻
４Ｔから時刻６Ｔまでが判定帰還型等化領域となるが、
本実施形態では図９に示すように２シンボル分ずれたタ
イミングが最適タイミングとして決定される。
【００７２】最尤系列推定領域の電力成分Ｐ、判定帰還
型等化領域の電力成分Ｑ、これら以外の領域を電力成分
をＲとすると、従来方式では最適タイミングを（Ｐ＋
Ｑ）／Ｒが最大になる点を選択していたが、本実施形態
ではＰ／（Ｒ＋αＱ）が最大になる点を最適タイミング
として選択している。これは、電力成分Ｑは最適には遅
延判定帰還型系列推定器１０６の判定帰還等化演算によ
ってキャンセルすることによって、推定特性が向上及び
劣化しないためである。
型等化領域の電力成分Ｑ、これら以外の領域を電力成分
をＲとすると、従来方式では最適タイミングを（Ｐ＋
Ｑ）／Ｒが最大になる点を選択していたが、本実施形態
ではＰ／（Ｒ＋αＱ）が最大になる点を最適タイミング
として選択している。これは、電力成分Ｑは最適には遅
延判定帰還型系列推定器１０６の判定帰還等化演算によ
ってキャンセルすることによって、推定特性が向上及び
劣化しないためである。
【００７３】しかしながら実際のハードウェアにおい
て、演算の量子化誤差のために遅延判定帰還型系列推定
器１０６の判定帰還等化演算では、完全に電力成分Ｑを
キャンセルできずに歪みとして残る。電力成分Ｑが最尤
系列推定領域の電力成分Ｐに比較して大きくなると、こ
の歪みによる影響が大きくなる。よって、最尤系列推定
領域を求めるには、劣化要因として電力成分Ｒの他に電
力成分Ｑをも考慮する必要がある。係数αの値は遅延判
定帰還型系列推定器１０６における演算規模やビット量
子化数から決定する。係数αの値は多少変化しても遅延
判定帰還型系列推定器１０６の推定能力には大きな影響
を与えないので、演算規模の大きい乗算器を用いないで
も、乗算器１００４の処理は実現できる。
て、演算の量子化誤差のために遅延判定帰還型系列推定
器１０６の判定帰還等化演算では、完全に電力成分Ｑを
キャンセルできずに歪みとして残る。電力成分Ｑが最尤
系列推定領域の電力成分Ｐに比較して大きくなると、こ
の歪みによる影響が大きくなる。よって、最尤系列推定
領域を求めるには、劣化要因として電力成分Ｒの他に電
力成分Ｑをも考慮する必要がある。係数αの値は遅延判
定帰還型系列推定器１０６における演算規模やビット量
子化数から決定する。係数αの値は多少変化しても遅延
判定帰還型系列推定器１０６の推定能力には大きな影響
を与えないので、演算規模の大きい乗算器を用いないで
も、乗算器１００４の処理は実現できる。
【００７４】図１２は、係数αの値として１／７を得る
構成であり、入力信号はそれぞれ３ビットシフタ１１０
２と６ビットシフタ１１０３に入力される３ビットシフ
タ１１０２からは１／８になった入力信号が出力され、
６ビットシフタ１１０３からは１／６４の入力信号が出
力される。それぞれの値が加算器１１０４で加算される
ことによって、入力信号が略１／７に低減して出力され
る。これは「１／８＋１／６４≒１／７」に基づいてい
る。
構成であり、入力信号はそれぞれ３ビットシフタ１１０
２と６ビットシフタ１１０３に入力される３ビットシフ
タ１１０２からは１／８になった入力信号が出力され、
６ビットシフタ１１０３からは１／６４の入力信号が出
力される。それぞれの値が加算器１１０４で加算される
ことによって、入力信号が略１／７に低減して出力され
る。これは「１／８＋１／６４≒１／７」に基づいてい
る。
【００７５】このように、簡単なビットシフタと加算器
の組み合わせで乗算器１００４の処理が実現する。
の組み合わせで乗算器１００４の処理が実現する。
【００７６】
【発明の効果】以上説明したように、本発明の遅延判定
帰還型系列推定受信装置によれば、最尤推定領域内の電
力成分と判定帰還等化領域の電力成分と推定領域外の電
力成分から遅延判定帰還型系列推定によって最も推定能
力が高くなるタイミングを少ない演算規模で検出してい
る。
帰還型系列推定受信装置によれば、最尤推定領域内の電
力成分と判定帰還等化領域の電力成分と推定領域外の電
力成分から遅延判定帰還型系列推定によって最も推定能
力が高くなるタイミングを少ない演算規模で検出してい
る。
【００７７】この結果、伝送路のインパルス応答から最
も最適な信号推定を可能になる領域を判断する際に、電
力演算のように演算規模が大きい演算方法を採用するこ
となく、簡単なアルゴリズムで確実かつ正確に最適な推
定領域を見つけ出すことができ、その低消費電力化、回
路構成が容易になり、装置の小型化、軽量化が可能にな
る。
も最適な信号推定を可能になる領域を判断する際に、電
力演算のように演算規模が大きい演算方法を採用するこ
となく、簡単なアルゴリズムで確実かつ正確に最適な推
定領域を見つけ出すことができ、その低消費電力化、回
路構成が容易になり、装置の小型化、軽量化が可能にな
る。
【図１】本発明の遅延判定帰還型系列推定受信装置の実
施形態における構成を示すブロック図である。
施形態における構成を示すブロック図である。
【図２】実施形態にあって累積器の詳細な構成を示すブ
ロック図である。
ロック図である。
【図３】実施形態にあって絶対値演算器の詳細な構成を
示すブロック図である。
示すブロック図である。
【図４】実施形態にあって累積器の詳細な構成を示すブ
ロック図である。
ロック図である。
【図５】実施形態にあって最大値検出器の詳細な構成を
示すブロック図である。
示すブロック図である。
【図６】図５中の最大値タイミング検出器の詳細な構成
を示すブロック図である。
を示すブロック図である。
【図７】図５中のレベル比演算器の構成例を示すブロッ
ク図である。
ク図である。
【図８】実施形態の処理における最適タイミングを説明
するための図である。
するための図である。
【図９】他の実施形態における累積器の構成を示すブロ
ック図である。
ック図である。
【図１０】図９に示す累積器の詳細な構成を示すブロッ
ク図である。
ク図である。
【図１１】他の実施形態での最大値検出器の詳細な構成
を示すブロック図である。
を示すブロック図である。
【図１２】図１１に示す最大値タイミング検出器の詳細
な構成を示すブロック図である。
な構成を示すブロック図である。
【図１３】従来の最尤系列推定器の構成を示すブロック
図である。
図である。
【図１４】従来例にあってインパルス応答値を説明する
ための図である。
ための図である。
【図１５】従来例にあって判定帰還等化領域に大きな電
力成分が存在した場合を説明するための図である。
力成分が存在した場合を説明するための図である。
【図１６】従来例にあって伝送路のインパルス応答の値
を振幅が大きい順序で番号を付与する状態を説明するた
めの図である。
を振幅が大きい順序で番号を付与する状態を説明するた
めの図である。
１０２ 伝送路特性検出器 １０３ 絶対値演算器 １０４，１０４ａ 累積器 １０５，１０５ａ 最大値検出器 １０６ 遅延判定帰還型系列推定器 ２０２ 最尤推定用累積器 ２０３ 推定領域外累積器 ３０３，３０４ 絶対値演算器 ３０５，６０２ 比較器 ３０６ 切換器 ３０７，１００４ 乗算器 ３０８，４０３，４０４，９０３〜９０５，１００５，
１１０４ 加算器 ４０２ａ〜４０２ｎ，９０２ａ〜９０２ｎ 遅延素子 ５０３ レベル比検出器 ５０４，１００７ 最大値タイミング検出器 ６０３ 選択器 ６０４，６０５ レジスタ ６０６ カウンタ ７０３ レベルシフタ ７０４ ＲＯＭ ８０２ 最尤推定用累積器 ８０３ 判定帰還用累積器 ８０４ 推定領域外累積器 １００６ レベル比較器 １１０２ ３ビットシフタ １１０３ ６ビットシフタ
１１０４ 加算器 ４０２ａ〜４０２ｎ，９０２ａ〜９０２ｎ 遅延素子 ５０３ レベル比検出器 ５０４，１００７ 最大値タイミング検出器 ６０３ 選択器 ６０４，６０５ レジスタ ６０６ カウンタ ７０３ レベルシフタ ７０４ ＲＯＭ ８０２ 最尤推定用累積器 ８０３ 判定帰還用累積器 ８０４ 推定領域外累積器 １００６ レベル比較器 １１０２ ３ビットシフタ １１０３ ６ビットシフタ
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H04B 3/00 - 3/44 H04B 7/005 - 7/015
Claims (13)
- 【請求項１】 伝送路歪みが発生した信号から送信信号
を推定する際に、伝送路歪みのインパルス応答系列中か
ら最適な推定領域を遅延判定帰還型系列推定に基づいて
判定する遅延判定帰還型系列推定受信装置において、 最尤系列推定領域内の電力成分と判定帰還等化領域の電
力成分と推定領域外の電力成分とから遅延判定帰還型系
列推定によって最も推定能力が高くなるタイミングを少
ない演算規模で判定する判定処理手段を備える遅延判定
帰還型系列推定受信装置であって、 前記判定処理手段として、 受信入力信号から伝送路特性を検出する伝送路特性検出
器と、 前記伝送路特性検出器からの伝送路特性における振幅成
分の絶対値を演算する絶対値演算器と、 前記絶対値演算器からの振幅成分の絶対値を累積する累
積器と、 前記累積器の出力信号におけるどのタイミング時が最大
値を示しているかを検出する最大値検出器と、 前記伝送路特性検出器からの伝送路特性及び前記最大値
検出器からのタイミング信号かつ遅延判定帰還型系列推
定によって受信信号の最適な推定領域を判定する遅延判
定帰還型系列推定器と、 を備えることを特徴とする遅延判定帰還型系列推定受信
装置。 - 【請求項２】 前記絶対値演算器として、 伝送路特性の二次元信号における実数部及び虚数部の絶
対値を求める二つの絶対値演算器と、 前記二つの絶対値演算器からの実数部及び虚数部の絶対
値を比較した比較信号を出力する比較器と、 前記比較器での比較で実数部の絶対値が虚数部の絶対値
より大きい際に、実数部の絶対値及び虚数部の絶対値を
そのまま出力し、かつ、実数部の絶対値が虚数部の絶対
値より小さい際に、実数部の絶対値及び虚数部の絶対値
を入れ替えて出力する切換器と、 前記切換器が出力する実数部の絶対値が虚数部の絶対値
より大きい際の虚数部の絶対値、又は、実数部の絶対値
が虚数部の絶対値より小さい際に前記切換器が入れ替え
た実数部の絶対値を低減する乗算器と、 前記切換器の出力信号及び乗算器の出力信号を加算した
絶対値信号を出力する加算器と、 を備えることを特徴とする請求項１に記載の遅延判定帰
還型系列推定受信装置。 - 【請求項３】 前記累積器として、 最尤系列推定領域のインパルス応答の絶対値の累積値を
求める最尤推定用累積器と、 最尤系列推定領域と判定帰還等化領域以外の部分のイン
パルス応答の絶対値の累積値を求める推定領域外累積器
と、 を備えることを特徴とする請求項１に記載の遅延判定帰
還型系列推定受信装置。 - 【請求項４】 前記累積器として、 絶対値演算器からの出力信号を１シンボルタイミングご
とに遅延してシフトする直列接続の複数の遅延素子と、 前記絶対値演算器からの出力信号及び前段の複数の遅延
素子からの遅延信号を加算した最尤系列推定用累積値を
出力する第１の加算器と、 後段の複数の遅延素子で遅延した残りのシンボル分を加
算した推定領域外累積値を出力する第２の加算器と、 を備えることを特徴とする請求項３に記載の遅延判定帰
還型系列推定受信装置。 - 【請求項５】 前記最大値検出器として、 累積器からの最尤系列推定用累積値と推定領域外累積値
の比を求めるレベル比検出器と、 前記レベル比検出器からの最尤系列推定用累積値と推定
領域外累積値の比の最大値を出力する最大値タイミング
検出器と、 を備えることを特徴とする請求項１に記載の遅延判定帰
還型系列推定受信装置。 - 【請求項６】 前記レベル比検出器として、 累積器からの最尤系列推定用累積値と推定領域外累積値
のビット数を低減するためのレベルシフタと、 前記レベルシフタからの最尤系列推定用累積値と推定領
域外累積値との比を求めるＲＯＭと、 を備えることを特徴とする請求項５に記載の遅延判定帰
還型系列推定受信装置。 - 【請求項７】 前記最大値タイミング検出器として、 レベル比検出器からの出力中の最大値を格納する第１レ
ジスタと、 前記レベル比検出器からの入力信号と前記第１レジスタ
からの出力信号とを比較する比較器と、 前記レベル比検出器からの入力信号と前記第１レジスタ
からの出力信号とが入力され、前記入力信号が大きい際
に、この入力信号を選択し、最大値として出力するとと
もに、前記入力信号が第１レジスタからの出力信号より
も小さい場合は前記第１レジスタの出力信号を選択する
選択器と、 カウント値を出力するカウンタと、 前記比較器の出力信号及び前記カウンタのカウンタ値及
びタイミング値を格納し、この値を最尤系列推定器へ出
力する第２レジスタと、 を備えることを特徴とする請求項５に記載の遅延判定帰
還型系列推定受信装置。 - 【請求項８】 前記累積器として、 最尤系列推定領域のインパルス応答の絶対値の累積値を
求める最尤推定用累積器と、 判定帰還等化領域のインパルス応答の絶対値の累積値を
求める判定帰還用累積器と、 最尤系列推定領域と判定帰還等化領域以外の部分のイン
パルス応答の絶対値の累積値を求める推定領域外累積器
と、 を備えることを特徴とする請求項１に記載の遅延判定帰
還型系列推定受信装置。 - 【請求項９】 前記請求項８に記載の累積器として、 絶対値演算器からの出力信号を１シンボルタイミングご
とに遅延してシフトする直列接続の複数の遅延素子と、 前記絶対値演算器からの出力信号及び前段の複数の遅延
素子からの遅延信号を加算した最尤系列推定用累積値を
出力する第１の加算器と、 前記第１の加算器で加算した後の中段の複数の遅延素子
からの遅延信号を加算した判定帰還用累積値を出力する
第２の加算器と、 前記第２の加算器で加算した後における後段の複数の遅
延素子で遅延した残りのシンボル分を加算した推定領域
外累積値を出力する第３の加算器と、 を備えることを特徴とする遅延判定帰還型系列推定受信
装置。 - 【請求項１０】 前記請求項８に記載の累積器に接続さ
れる最大値検出器として、 判定帰還用累積値に係数を乗じて出力する乗算器と、 前記乗算器の出力信号と推定領域外累積値と加算して出
力する加算器と、 最尤系列推定累積値と前記加算器との出力値との比を求
めるレベル比較器と、 前記レベル比較器の比較値から最大値のタイミングを検
出する最大値タイミング検出器と、 を備えることを特徴とする遅延判定帰還型系列推定受信
装置。 - 【請求項１１】 前記最大値タイミング検出器として、 レベル比較器からの最尤系列推定累積値と加算器との出
力値との比の値を低減して出力する３ビットシフタと、 前記レベル比較器での最尤系列推定累積値と加算器との
出力値との比の値を低減して出力する６ビットシフタ
と、 前記３ビットシフタ及び６ビットシフタの出力を加算し
て出力する加算器と、を備えることを特徴とする請求項
１０に記載の遅延判定帰還型系列推定受信装置。 - 【請求項１２】 前記請求項１，２，３，４，５，６，
７，８，９，１０，１１に記載の構成を高速デジタル通
信システムに適用することを特徴とする遅延判定帰還型
系列推定受信装置。 - 【請求項１３】 前記高速デジタル通信システムがデジ
タル移動電話システムであることを特徴とする請求項１
２に記載の遅延判定帰還型系列推定受信装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15817297A JP3275779B2 (ja) | 1997-06-16 | 1997-06-16 | 遅延判定帰還型系列推定受信装置 |
| US09/098,093 US6134280A (en) | 1997-06-16 | 1998-06-16 | Delayed decision feedback sequence estimator for determining optimal estimation region with small calculation quantity |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15817297A JP3275779B2 (ja) | 1997-06-16 | 1997-06-16 | 遅延判定帰還型系列推定受信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH118573A JPH118573A (ja) | 1999-01-12 |
| JP3275779B2 true JP3275779B2 (ja) | 2002-04-22 |
Family
ID=15665855
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15817297A Expired - Fee Related JP3275779B2 (ja) | 1997-06-16 | 1997-06-16 | 遅延判定帰還型系列推定受信装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6134280A (ja) |
| JP (1) | JP3275779B2 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SE521039C2 (sv) | 1997-10-21 | 2003-09-23 | Telia Ab | Kanalsimulator för mobila system |
| JP3391373B2 (ja) | 1998-10-13 | 2003-03-31 | 日本電気株式会社 | 適応等化器 |
| JP3344353B2 (ja) * | 1999-03-16 | 2002-11-11 | 日本電気株式会社 | 位相同期ループ回路と受信システム |
| JP2000315967A (ja) | 1999-04-28 | 2000-11-14 | Nec Corp | 最尤系列推定装置 |
| US6674815B2 (en) * | 1999-06-16 | 2004-01-06 | Ericsson, Inc | Method for symbol-spaced estimation and/or tracking of a fractionally-spaced fading radio channel |
| JP2001111462A (ja) | 1999-10-06 | 2001-04-20 | Nec Corp | 遅延判定帰還型系列推定ダイバーシティ受信装置 |
| US7187805B1 (en) * | 1999-11-23 | 2007-03-06 | Xerox Corporation | Maximum likelihood estimation of JPEG quantization values |
| JP2002118473A (ja) * | 2000-10-06 | 2002-04-19 | Toyo Commun Equip Co Ltd | 信号受信装置 |
| US20020065047A1 (en) * | 2000-11-30 | 2002-05-30 | Moose Paul H. | Synchronization, channel estimation and pilot tone tracking system |
| CN1581740B (zh) * | 2003-08-15 | 2012-10-17 | 上海贝尔阿尔卡特股份有限公司 | Ofdm***中基于pn序列和导频的反馈型信道估计方法及装置 |
| US7248624B2 (en) * | 2003-08-28 | 2007-07-24 | Qualcomm Incorporated | Bit synchronization in a communications device |
| US7876866B1 (en) * | 2005-01-27 | 2011-01-25 | Pmc-Sierra Us, Inc. | Data subset selection algorithm for reducing data-pattern autocorrelations |
| US7730384B2 (en) * | 2005-02-28 | 2010-06-01 | Agere Systems Inc. | Method and apparatus for evaluating performance of a read channel |
| JP5428387B2 (ja) * | 2009-02-26 | 2014-02-26 | Ｋｄｄｉ株式会社 | データ伝送方法及びシステム、並びにデータ受信方法及び装置 |
| US11201693B2 (en) * | 2020-04-28 | 2021-12-14 | Maxlinear, Inc. | Receiver filtering |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2087198B (en) * | 1980-10-28 | 1985-02-27 | Plessey Co Ltd | Data decoding |
| US4788697A (en) * | 1987-01-02 | 1988-11-29 | American Telephone & Telegraph Company | Method and apparatus for synchronizing a signal to a time base |
| US5093842A (en) * | 1990-02-22 | 1992-03-03 | Harris Corporation | Mechanism for estimating Es/No from pseudo error measurements |
| JPH05292138A (ja) * | 1992-04-16 | 1993-11-05 | Oki Electric Ind Co Ltd | 最尤系列推定受信機 |
| JPH05292139A (ja) * | 1992-04-16 | 1993-11-05 | Oki Electric Ind Co Ltd | 最尤系列推定受信機 |
| JP3560991B2 (ja) * | 1993-09-20 | 2004-09-02 | 株式会社東芝 | 適応型最尤系列推定装置 |
| DE69432100T2 (de) * | 1993-11-05 | 2003-09-25 | Nippon Telegraph & Telephone | Replikherstellendes adaptives demodulationsverfahren und dieses verwendender demodulator |
| CN1082292C (zh) * | 1994-02-16 | 2002-04-03 | 东芝株式会社 | 采样相位同步装置及所用的双向最大似然序列估计方式 |
| SE503522C2 (sv) * | 1994-10-31 | 1996-07-01 | Ericsson Telefon Ab L M | Förfarande och anordning för kanalestimering |
| US5822143A (en) * | 1996-06-11 | 1998-10-13 | Western Digital Corporation | Decision feedback equalization implementation of partial-response signaling in a magnetic recording channel |
-
1997
- 1997-06-16 JP JP15817297A patent/JP3275779B2/ja not_active Expired - Fee Related
-
1998
- 1998-06-16 US US09/098,093 patent/US6134280A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6134280A (en) | 2000-10-17 |
| JPH118573A (ja) | 1999-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3275779B2 (ja) | 遅延判定帰還型系列推定受信装置 | |
| EP2294518B1 (en) | Adaptive correlation | |
| JP2556179B2 (ja) | ダイバーシティ受信方式 | |
| EP0622909B1 (en) | Quantized coherent rake receiver for CDMA signals | |
| US7966360B2 (en) | Finite impulse response filter and digital signal receiving apparatus | |
| JP4724747B2 (ja) | Ｃｄｍａ受信装置及びｃｄｍａ受信方法 | |
| KR100757696B1 (ko) | 개선된 신호 포착과 프로세싱을 지닌 코드 분할 다중 접속 시스템 및 오퍼레이션 방법 | |
| US6173008B1 (en) | Rake receiver for reducing hardware consumption and improving search performance | |
| JP3576676B2 (ja) | ダイバーシチ受信機 | |
| EP0907259B1 (en) | CDMA receiving method and receiver | |
| US7711765B2 (en) | Method and apparatus to perform multiply-and-accumulate operations | |
| US20030161278A1 (en) | Symbol data converting circuit | |
| EP1037423A1 (en) | Digital communication system, its transmitter and receiver, and frame synchronization detector | |
| WO2001054294A1 (fr) | Recepteur a etalement de spectre et procede correspondant | |
| JP3275780B2 (ja) | 最尤系列推定受信装置 | |
| JP3816684B2 (ja) | スペクトル拡散受信装置 | |
| US6865219B2 (en) | Apparatus and method of circular group-wise parallel interference cancellation for multi-rate DS-CDMA system | |
| US20020176484A1 (en) | Vector tree correlator for variable spreading rates | |
| JP2004312145A (ja) | 適応等化器 | |
| JP2001111462A (ja) | 遅延判定帰還型系列推定ダイバーシティ受信装置 | |
| JP2001136105A (ja) | マッチトフィルタ及び受信装置 | |
| JP2001274724A (ja) | 遅延プロファイル測定方法および遅延プロファイル測定回路 | |
| JP2003283369A (ja) | スペクトラム拡散通信方式の相関検出装置及び相関検出方法 | |
| Happonen et al. | On Implementation Aspects of Uplink MC-CDMA Multi-user Detection | |
| JPH0832550A (ja) | 伝搬路推定装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020108 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080208 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090208 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100208 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |