KR20080087527A - 터치 패널과 그의 제조 방법 - Google Patents

터치 패널과 그의 제조 방법 Download PDF

Info

Publication number
KR20080087527A
KR20080087527A KR1020070029893A KR20070029893A KR20080087527A KR 20080087527 A KR20080087527 A KR 20080087527A KR 1020070029893 A KR1020070029893 A KR 1020070029893A KR 20070029893 A KR20070029893 A KR 20070029893A KR 20080087527 A KR20080087527 A KR 20080087527A
Authority
KR
South Korea
Prior art keywords
electrode
substrate
touch panel
disposed
lower substrate
Prior art date
Application number
KR1020070029893A
Other languages
English (en)
Other versions
KR100891712B1 (ko
Inventor
강지현
Original Assignee
(주)행성디지털
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)행성디지털 filed Critical (주)행성디지털
Priority to KR1020070029893A priority Critical patent/KR100891712B1/ko
Publication of KR20080087527A publication Critical patent/KR20080087527A/ko
Application granted granted Critical
Publication of KR100891712B1 publication Critical patent/KR100891712B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13338—Input devices, e.g. touch panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/045—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means using resistive elements, e.g. a single continuous surface or two parallel surfaces put in contact
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Position Input By Displaying (AREA)

Abstract

본 발명은 터치 패널과 그의 제조 방법에 관한 것으로, 이방성 도전 접착제를 이용하여 상부 기판과 하부 기판을 합착하고, 상부 기판의 제 1 전극과 하부 기판의 제 2 전극을 전기적으로 연결함으로써, 터치 패널의 전기적 특성을 향상시키는 효과가 있다. 또한, 본 발명의 일실시예는 제조 공정의 수 및 제조 공정에 소요되는 시간을 줄여 제조 단가를 저감시키는 효과가 있다.
본 발명의 일실시예에 따른 터치 패널은 제 1 전극이 배치된 상부 기판과, 제 1 전극과 대응되는 제 2 전극이 배치되며, 제 1 기판과 대항되게 배치되는 하부 기판을 포함하고, 상부 기판과 하부 기판 사이에는 상부 기판과 하부 기판을 접착시키며 제 1 전극과 제 2 전극을 전기적으로 연결하는 이방성 도전 접착제(Anisotropic Conductive Adhesive, ACA)가 도포된다.

Description

터치 패널과 그의 제조 방법{Touch Panel and Manufacturing Method thereof}
도 1은 본 발명의 일실시예에 따른 터치 패널의 구성에 대해 설명하기 위한 도면.
도 2는 본 발명의 일실시예에 따른 터치 패널의 단면을 설명하기 위한 도면.
도 3은 터치 패널의 동작의 일례에 대해 설명하기 위한 도면.
도 4는 본 발명의 일실시예에 따른 터치 패널의 제조 방법의 일례에 대해 설명하기 위한 도면.
도 5는 이방성 도전 접착제에 대해 더욱 상세히 설명하기 위한 도면.
도 6a 내지 도 6b는 이방성 도전 접착제가 적용된 본 발명의 일실시예에 따른 터치 패널에 대해 설명하기 위한 도면.
도 7은 본 발명의 일실시예에 따른 터치 패널에서 이방성 도전 접착제의 도포 위치에 대해 설명하기 위한 도면.
도 8은 본 발명의 일실시예에 따른 터치 패널과 비교하기 위한 비교예의 일례에 대해 설명하기 위한 도면.
도 9a 내지 도 9d는 비교예에 따른 터치 패널의 제조 방법의 일례를 설명하기 위한 도면.
<도면의 주요 부분에 대한 번호 설명>
100 : 상부 기판 101 : 제 1 전극
110 : 하부 기판 111 : 제 2 전극
111a : 제 1 부분 111b : 제 2 부분
112 : 도트 스페이서 120 : 컨트롤러
130 : 케이블
본 발명은 터치 패널과 그의 제조 방법에 관한 것이다.
일반적으로 터치 패널은 디스플레이 패널의 표면에 부착되어 디스플레이 패널의 화면상에 표시된 아이콘이나 선택 버튼에 해당하는 부분을 사용자가 손가락이나 펜 등으로 누르면 미리 약속된 명령이 실행되도록 만들어진 입력 장치이다.
이러한 터치 패널은 다른 입력 장치에 비해 조작법이 간단하여 전자무인 안내장치 등에 널리 사용되고 있다.
본 발명의 일면은 전기적 특성이 향상된 터치 패널을 제공하는데 그 목적이 있다.
본 발명의 다른 면은 그 제조 공정이 단순하고, 제조 공정에 소요되는 시간이 단축되어 제조 단가가 저감된 터치 패널을 제공하는데 그 목적이 있다.
본 발명의 또 다른 면은 상기한 터치 패널을 제조하는 터치 패널의 제조 방법을 제공하는데 그 목적이 있다.
본 발명의 일실시예에 따른 터치 패널은 제 1 전극이 배치된 상부 기판과, 제 1 전극과 대응되는 제 2 전극이 배치되며, 제 1 기판과 대항되게 배치되는 하부 기판을 포함하고, 상부 기판과 하부 기판 사이에는 상부 기판과 하부 기판을 접착시키며 제 1 전극과 제 2 전극을 전기적으로 연결하는 이방성 도전 접착제(Anisotropic Conductive Adhesive, ACA)가 도포된다.
또한, 상부 기판은 필름 기판인 것을 특징으로 한다.
또한, 하부 기판은 필름 기판 또는 유리 기판인 것을 특징으로 한다.
또한, 상부 기판에는 제 1 투명 도전막이 더 형성되고, 제 1 전극은 제 1 투명 도전막 상부에 배치되는 것을 특징으로 한다.
또한, 이방성 도전 접착제는 접착제 재질과, 접착제 재질에 혼합되는 도전볼(Conductive Ball)을 포함하는 것을 특징으로 한다.
또한, 도전볼의 평균 입도는 0.5㎛이상 30㎛이하인 것을 특징으로 한다.
또한, 도전볼의 평균 입도는 10㎛이상 20㎛이하인 것을 특징으로 한다.
또한, 제 2 전극은 하부 기판의 가장자리에 배치되고, 제 1 전극과 교차하는 제 1 부분과, 이방성 도전 접착제에 의해 제 1 전극과 전기적으로 연결되는 제 2 부분을 포함하는 것을 특징으로 한다.
또한, 하부 기판에는 제 2 투명 도전막이 더 형성되고, 제 2 전극의 제 1 부 분은 제 2 투명 도전막의 상부에 배치되고, 제 2 전극의 제 2 부분은 제 2 투명 도전막과 전기적으로 격리되며, 제 2 투명 도전막의 상부에는 도트 스페이서(Dot Spacer)가 더 배치되는 것을 특징으로 한다.
또한, 본 발명의 일실시예에 따른 터치 패널의 제조 방법은 제 1 전극이 배치된 상부 기판 또는 제 2 전극이 배치된 하부 기판 중 적어도 하나에 이방성 도전 접착제를 도포하는 과정과, 상부 기판과 하부 기판을 합착하는 과정을 포함한다.
또한, 이방성 도전 접착제는 상부 기판 또는 하부 기판 중 적어도 하나의 유효 영역(Active Area) 외곽의 더미 영역(Dummy Area)에 도포되는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 터치 패널과 그의 제조 방법에 대해 상세히 설명하기로 한다.
도 1은 본 발명의 일실시예에 따른 터치 패널의 구성에 대해 설명하기 위한 도면이다.
또한, 도 2는 본 발명의 일실시예에 따른 터치 패널의 단면을 설명하기 위한 도면이다.
도 1 및 도 2를 살펴보면, 본 발명의 일실시예에 따른 터치 패널은 제 1 전극(101)이 배치된 상부 기판(100)과, 제 1 전극(101)과 대응되는 제 2 전극(111a, 111b)이 배치되며, 제 1 기판(101)과 대향되게 배치되는 하부 기판(110)을 포함한다.
여기서, 상부 기판(100)은 압력이 가해졌을 때, 일정부분 휘는 성질을 갖는 것이 필요하고, 또한 광투과성을 위해 실질적으로 투명한 것이 필요하다. 이에 따라 상부 기판(100)은 필름 기판(Film Substrate)인 것이 바람직할 수 있다.
하부 기판(110)은 광투과성을 위해 실질적으로 투명한 것이 필요하고, 아울러 상부 기판(100)을 지지할 수 있는 지지력이 필요하다. 이에 따라, 하부 기판(110)은 필름 기판 또는 유리 기판(Glass Substrate)인 것이 바람직할 수 있다.
제 1 전극(101)은 상부 기판(100)의 더미 영역(Dummy Area)의 가장자리에 배치되는 것이 바람직하다.
제 2 전극(111a, 111b)은 하부 기판(110)의 더미 영역에 배치될 수 있다.
이러한 제 2 전극(111a, 111b)은 제 1 부분(111a)과 제 2 부분(111b)을 포함할 수 있다. 여기서, 제 1 부분(111a)은 하부 기판(110)의 가장자리에 배치되고, 제 1 전극(101)과 교차하는 부분일 수 있다. 또한, 제 2 부분(111b)은 이방성 도전 접착제(220)에 의해 제 1 전극(101)과 전기적으로 연결되는 부분일 수 있다.
한편, 여기 도 1 내지 도 2에 도시하지는 않았지만, 하부 기판(110)의 더미 영역 상에서 제 1 전극(101)과 전기적으로 연결되는 제 2 부분(111b)을 제외한 나머지 부분은 절연층에 의해 덮이는 것이 바람직하다.
만약, 절연층이 하부 기판(110)의 더미 영역 상에서 제 2 부분(111b)을 제외한 나머지 부분을 덮지 않는다면, 상부 기판(100)에 배치된 제 1 전극(101)과 하부 기판(110)에 배치된 제 2 전극의 제 1 부분(111a)이 전기적으로 연결되어 터치 패널이 정상적으로 동작하지 않을 수 있다.
제 1 전극(101) 및 제 2 전극(111a, 111b)의 재질은 특별히 제한되지 않고 전기 전도성이 우수한 재질이면 만족한다. 예컨대 은(Ag), 금(Au), 알루미늄(Al), 구리(Cu) 또는 철(Fe) 중 적어도 하나이거나 또는 두 개 이상의 합금으로 이루어질 수 있다. 전극의 가공성, 제조 단가 등을 고려하면 제 1 전극(101)과 제 2 전극(111a, 111b)은 은(Ag) 재질로 이루어지는 것이 바람직할 수 있다.
상부 기판(100)에는 제 1 투명 도전막(200)이 더 형성되고, 이러한 상부 기판(100) 상에서 제 1 전극(101)은 제 1 투명 도전막(200) 상부에 배치되는 것이 바람직하다.
또한, 하부 기판(110)에는 제 2 투명 도전막(210)이 더 형성되고, 이러한 하부 기판(110) 상에서 제 2 전극의 제 1 부분(111a)은 제 2 투명 도전막(210)의 상부에 배치되고, 제 2 전극의 제 2 부분(111b)은 제 2 투명 도전막(210)과 전기적으로 격리되는 것이 바람직하다.
이러한, 제 1 투명 도전막(200)과 제 2 투명 도전막(210)의 재질은 실질적으로 투명하며 전기 전도성을 갖는 것이면 만족한다. 예를 들면, 제 1 투명 도전막(200)과 제 2 투명 도전막(210)의 재질은 인듐주석산화물(Indium Tin Oxide : ITO)일 수 있다.
또한, 하부 기판(110) 상에서 제 2 투명 도전막(210)의 상부에는 도트 스페이서(Dot Spacer, 112)가 더 배치되는 것이 바람직하다. 이러한 도트 스페이서(112)는 상부 기판(100)과 하부 기판(110)을 전기적으로 격리시키고, 아울러 상부 기판(100)과 하부 기판(110) 간의 간격을 유지시킬 수 있다.
또한, 상부 기판(100)과 하부 기판(110)의 사이에는 상부 기판(101)과 하부 기판(110)을 접착시키며 제 1 전극(101)과 제 2 전극(111a, 111b)을 전기적으로 연결하는 이방성 도전 접착제(Anisotropic Conductive Adhesive : ACA, 220)가 도포된다. 이러한 이방성 도전 접착제(220)에 대해서는 이후의 설명에서 보다 명확히 하도록 한다.
또한, 본 발명의 일실시예 따른 터치 패널은 사용자에 의해 선택된 지점의 위치를 연산하는 컨트롤러(Controller, 120)를 더 포함하고, 이러한 컨트롤러(120)와 제 1 전극(101) 또는 제 2 전극(111a, 111b) 중 적어도 하나를 연결하는 케이블(Cable, 130)을 더 포함할 수 있다. 여기서, 케이블(130)은 연성을 갖는 종류인 것이 바람직하다. 예를 들면, 케이블(130)은 FPC(Flexible Printed Circuit)일 수 있다.
한편, 상부 기판(100)에는 제 1 전극(101)이 배치된 면의 반대면에 상부 기판(100)을 외부로부터의 충격이나 긁힘 등으로 보호하기 위한 보호층(230)이 더 배치될 수 있다. 이러한 보호층(230)은 필름 형태로 상부 기판(100)의 표면에 부착되는 것이 바람직할 수 있다.
이상에서 설명한 본 발명의 일실시예에 따른 터치 패널의 동작을 도 3을 결부하여 살펴보도록 한다.
도 3은 터치 패널의 동작의 일례에 대해 설명하기 위한 도면이다.
도 3을 살펴보면, 소정의 입력 수단(300), 예컨대 펜(Pen), 손가락 등으로 상부 기판(100) 상의 소정 지점에 압력을 가하면, 가압된 지점에서 상부 기판(100)의 제 1 투명 도전막(200)과 하부 기판(110)의 제 2 투명 도전막(210)이 접촉할 수 있다.
그러면, 제 1 투명 도전막(200)과 제 2 투명 도전막(210)간에 전류가 흐를 수 있는데, 이때, 컨트롤러(미도시)에서는 각 저항 값에 따란 변화된 전압 값을 검출하고, 검출한 전압 값을 이용하여 제 1 투명 도전막(200)과 제 2 투명 도전막(210)이 접촉한 지점의 위치를 찾을 수 있다.
본 발명의 일실시예에 따른 터치 패널은 이와 같은 방법으로 동작할 수 있다.
다음, 도 4는 본 발명의 일실시예에 따른 터치 패널의 제조 방법의 일례에 대해 설명하기 위한 도면이다.
도 4를 살펴보면, 먼저 상부 기판 분야의 제조 공정을 보면 상부 기판을 준비하고(400), 준비한 상부 기판에 제 1 전극을 형성한다(401).
예를 들면, 은(Ag) 분말을 바인더(Binder), 솔벤트(Solvent) 등과 혼합하여 전극 페이스트를 형성한 이후에, 형성한 전극 페이스트를 제 1 투명 도전막이 형성된 상부 기판에 인쇄하여 제 1 전극을 형성할 수 있다.
또는, 전극 페이스트를 제 1 투명 도전막이 형성된 상부 기판에 도포하고, 도포한 전극 페이스트를 노광 및 에칭(Etching)하여 제 1 전극을 형성하는 것도 가능하다.
다음, 하부 기판 분야의 제조 공정을 보면 하부 기판을 준비하고(410), 준비한 상부 기판에 도트 스페이서를 형성한다(411). 도트 스페이서는 준비한 스페이서 재료를 하부 기판에 도포한 이후에, 노광하고 에칭하여 형성할 수 있다.
이후, 도트 스페이서가 형성된 하부 기판의 가장자리 부분에 제 2 전극을 형성한다(412). 이러한 제 2 전극의 형성 공정은 제 1 전극의 형성 공정과 실질적으로 동일할 수 있다.
이후, 제 2 전극이 형성된 하부 기판의 유효 영역 외곽의 더미 영역에 이방성 도전 접착제(ACA)를 도포한다.
여기, 도 4에서는 이방성 도전 접착제를 하부 기판의 더미 영역에만 도포하는 것으로 설명하고 있지만, 이와는 다르게 상부 기판의 더미 영역에 도포하는 것도 가능하고, 또는 상부 기판과 하부 기판의 더미 영역에 각각 일정량의 이방성 도전 접착제를 도포하는 것도 가능하다.
이후, 이방성 도전 접착제가 도포된 상부 기판과 하부 기판을 합착한다(420). 이러한 합착 단계에서는 상부 기판과 하부 기판에 압력을 가한 상태에서 소정 시간 유지함으로써 상부 기판과 하부 기판이 단단히 합착되도록 할 수 있다.
또한, 상부 기판과 하부 기판을 합착한 이후에 상부 기판과 하부 기판의 접착력을 향상시키고 또한 접착시간을 단축시키기 위해, 합착에 사용된 이방성 도전 접착제를 건조하는 과정 또는 열처리 하는 과정 중 적어도 하나를 더 수행하는 것도 바람직할 수 있다.
이후, FPC를 결합하고(430) 또한 FPC를 이용하여 제 1 전극 또는 제 2 전극 중 적어도 하나를 컨트롤러와 연결할 수 있다.
이러한 제조 공정 중에서 상부 기판과 하부 기판의 합착하는데 사용하는 이방성 도전 접착제의 기능에 대해 첨부된 도 5를 결부하여 살펴보면 다음과 같다.
도 5는 이방성 도전 접착제에 대해 더욱 상세히 설명하기 위한 도면이다.
도 5를 살펴보면, 제 1 기판(500)에 제 1-1 전극(501, 502)이 배치되고, 제 2 기판(510)에 제 2-1 전극(511, 512)이 배치되고, 이때 제 1 기판(500)과 제 2 기판(510)이 이방성 도전 접착제(520)에 의해 합착되는 경우를 가정하자. 여기서, 이방성 도전 접착제(520)는 접착제 재질과, 이러한 접착제 재질에 혼합되는 도전볼(Conductive Ball, 521)을 포함하는 것이 바람직하다.
먼저, (a)와 같이 제 1 기판(500)과 제 2 기판(510) 사이에 이방성 도전 접착제(520)를 도포하고, 소정의 압력을 가하게 되면, (b)와 같이 제 1 기판(500)과 제 2 기판(510)이 합착되게 되는데, 이때 제 1-1 전극(501, 502)과 제 2-1 전극(511, 512) 사이에서는 가해지는 압력에 의해 도전볼(521)들이 서로 밀착하게 되고, 다른 부분에서는 도전볼(521)들이 소정의 거리를 두고 이격되어 배치된 상태로 남아있게 된다.
그러면, 501 전극과 511 전극은 서로 전기적으로 연결되고, 또한 502 전극과 512 전극도 서로 전기적으로 연결되는데 반해, 501 전극과 502 전극은 서로 전기적으로 격리되고, 또한 511 전극과 512 전극도 전기적으로 서로 격리된 상태가 된다.
즉, 이방성 도전 접착제는 제 1 기판(500)과 제 2 기판(510)의 사이에서 수직 방향으로는 전기를 통하게 하게, 수평방향으로는 전기를 차단할 수 있다.
이상에서와 같은 이방성 도전 접착제의 특징으로 인해, 본 발명의 일실시예에 따른 터치 패널의 구조는 다음 도 6a 내지 도 6b와 같은 형태를 갖는다.
도 6a 내지 도 6b는 이방성 도전 접착제가 적용된 본 발명의 일실시예에 따 른 터치 패널에 대해 설명하기 위한 도면이다.
먼저, 도 6a를 살펴보면 상부 기판(100)과 하부 기판(110)의 사이에서 제 1 전극(101)과 제 2 전극, 바람직하게는 제 2 전극의 제 2 부분(111b)의 사이에는 이방성 도전 접착제(200)가 도포되는데, 이러한 이방성 도전 접착제(200)에서 도전볼(201)들이 밀집되어 있고, 다른 부분에서는 소정 거리를 두고 이격되어 있다.
따라서 제 1 전극(101)과 제 2 전극의 제 2 부분(111b)의 사이에는 전기가 통할 수 있다.
다음, 도 6b를 살펴보면 본 발명에 적용되는 이방성 도전 접착제(200)에 포함되는 도전볼(201)은 이중 구조를 갖는 것이 바람직하다. 예를 들면, 이방성 도전 접착제는 탄력성을 갖는 핵(600)과 전기 전도성을 가지면 핵(600)에 코팅된 외피(610)를 포함할 수 있다.
여기서, 핵(600)은 탄소(Carbon) 등의 탄력이 있으면서도 다른 재료와 쉽게 혼합될 수 있으며 값이 저렴한 재질로 이루어지는 것이 바람직할 수 있다.
한편, 본 발명의 일실시예에 따른 터치 패널에서는 상부 기판(100)과 하부 기판(101) 사이의 간격이 어느 정도 유지되어야 한다. 예를 들어, 상부 기판(100)과 하부 기판(101) 사이의 간격이 과도하게 크면 터치 패널의 구조적 안정성이 저하될 수 있다. 따라서 본 발명의 일실시예에 따른 터치 패널에서 상부 기판(100)과 하부 기판(101)을 합착하는데 사용하는 이방성 도전 접착제에 포함되는 도전볼(201)의 입도(d)는 상부 기판(100)과 하부 기판(101)의 사이 간격이 크게 변경되지 않을 수 있는 범위 내에서 결정되는 것이 바람직하다.
또한, 도전볼(201)의 평균 입도(d)가 과도하게 큰 경우에는 이방성 전도 접착제 내에서 수직 방향뿐만 아니라, 수평 방향으로도 전기가 통하여 터치 패널이 정상적으로 동작하지 않을 수 있고, 반면에 도전볼(201)의 평균 입도(d)가 과도하게 작은 경우에는 도전볼(201)을 제조하는데 소요되는 비용이 과도하게 상승할 수 있다.
이상의 내용을 고려할 때, 본 발명에 사용되는 도전볼(201)의 평균 입도는 0.5㎛이상 30㎛이하인 것이 바람직하고, 10㎛이상 20㎛이하인 것이 더욱 바람직할 수 있다.
다음, 도 7은 본 발명의 일실시예에 따른 터치 패널에서 이방성 도전 접착제의 도포 위치에 대해 설명하기 위한 도면이다.
도 7을 살펴보면, 본 발명의 일실시예에 따른 터치 패널에서 이방성 도전 접착제는 유효 영역(Active Area)외곽의 더미 영역(Dummy Area)에 도포되는 것이 바람직하다.
상부 기판(미도시)에 배치된 제 1 전극(미도시)과 하부 기판(110)에 배치된 제 2 전극의 제 2 부분(111b) 사이의 전기 전도만을 고려하면, 이방성 전도 접착제는 제 1 전극과 제 2 전극의 제 2 부분(111b)의 사이에만 도포되는 것이 유리할 수 있으나, 상부 기판과 하부 기판(110)의 합착력을 향상시키기 위해서는 이방성 전도 접착제가 더미 영역의 전 부분에 걸쳐 도포되는 것이 바람직하다.
이와 같이, 더미 영역의 전 부분에 이방성 전도 접착제가 도포되더라도, 상부 기판의 제 1 전극과 제 2 전극의 제 2 부분(111b) 사이에는 도전볼들에 의해 전 기가 통하게 되지만, 제 2 전극의 제 1 부분(111a)과 제 2 부분(111b) 사에는 수평 방향으로는 전기를 차단하는 이방성 도전 접착제의 성질에 의해 전기가 통하지 않게 된다. 이에 따라 본 발명의 일실시예에 따른 터치 패널이 정상적인 동작이 가능해진다.
다음, 도 8은 본 발명의 일실시예에 따른 터치 패널과 비교하기 위한 비교예의 일례에 대해 설명하기 위한 도면이다.
도 8에서는 비교예로서 상부 기판(800)과 하부 기판(810)을 합착하기 위해 이방성 도전 접착제를 도포하지 않고, 접착 시트(Sheet)를 사용하는 경우를 설명하기로 한다. 또한, 이상에서 상세히 설명하여 중복되는 설명은 생략하기로 한다.
도 8을 살펴보면, 상부 기판(800)과 하부 기판(810)의 사이에는 상부 기판(800)과 하부 기판(810)을 합착하기 위해 접착 시트(820)가 배치될 수 있다. 이러한 접착 시트(820)에는 상부 기판(800)의 제 1 전극(801)과 하부 기판(810)이 제 2 전극(811) 사이의 전기 전도를 위해 연결 홀(Hole, 821)이 형성되는 것이 바람직하다. 예를 들어, 연결홀(821)이 형성되지 않고 생략된 경우에는 제 1 전극(801)과 제 2 전극(811)이 전기적으로 격리 되어 터치 패널이 동작하지 않을 수도 있다.
이러한 비교예의 터치 패널의 제조 방법의 일례를 첨부된 도 9a 내지 도 9d를 참조하여 살펴보면 다음과 같다.
도 9a 내지 도 9d는 비교예에 따른 터치 패널의 제조 방법의 일례를 설명하기 위한 도면이다.
먼저, 도 9a를 살펴보면, 먼저 상부 기판 분야의 제조 공정을 보면 상부 기 판을 준비하고(900), 준비한 상부 기판에 제 1 전극을 형성한다(901).
다음, 접착시트 분야의 제조 공정을 보면 롤 형태의 접착 시트를 준비(910)하고, 필요한 만큼을 재단한다(911). 이러한 접착 시트의 구조의 일례를 보면 도 9b와 같다.
예를 들면, 도 9b와 같이 접착 시트는 일반적으로 롤 형태로 감겨있고, 아울러, 베이스층(961), 제 1 접착층(962a), 제 2 접착층(962b), 제 1 보호층(963a), 제 2 보호층(963b)을 포함할 수 있다.
여기서, 베이스층(961)은 다른 기능성 층들이 배치될 수 있는 기반을 마련한다. 이러한 베이스층(961)은 수지 재질로 이루어질 수 있다.
제 1 접착층(962a)과 제 2 접착층(962b)은 상부 기판(800)과 하부 기판(810)의 접착력을 제공할 수 있다.
제 1 보호층(963a)과 제 2 보호층(963b)은 베이스층(961), 제 1 접착층(962a), 제 2 접착층(962b)을 보호하면, 또한 제 1, 2 접착층(962a, 962b)에 다른 물질이 붙어 오염되는 것을 방지할 수 있다.
상기한 접착 시트를 재단하는 경우에는 다음 도 9c와 같이 터치 패널의 더미 영역에 부합하는 형태로 상기 도 9b에서 기재한 롤 형태의 접착 시트로부터 재단할 수 있다.
이때, 재단된 접착 시트(970)의 단면(A)을 보면 접착 시트(970)의 외면은 베이스층(961), 제 1 접착층(962a), 제 2 접착층(962b), 제 1 보호층(963a), 제 2 보호층(963b)이 모두 커팅(Cutting)되었는데 반해, 접착 시트(970)의 내면은 제 2 보 호층(963b)을 제외하고 나머지 베이스층(961), 제 1 접착층(962a), 제 2 접착층(962b), 제 1 보호층(963a)이 커팅된 것을 확인할 수 있다.
이는 접착 시트(970)를 상부 기판(800) 또는 하부 기판(810)에 부착하기 이전에 오염되는 것을 막고, 또한 접착 시트(970)의 핸들링(Handling)을 용이하게 하기 위해서이다.
여기서, 재단된 접착 시트(970)의 외면과 같이 베이스층(961), 제 1 접착층(962a), 제 2 접착층(962b), 제 1 보호층(963a), 제 2 보호층(963b)을 모두 커팅하는 것을 풀 커팅(Full Cutting)이하 하고, 접착 시트(970)의 내면과 같이 제 2 보호층(963b)을 제외하고 베이스층(961), 제 1 접착층(962a), 제 2 접착층(962b), 제 1 보호층(963a)까지를 커팅하는 것을 하프 커팅(Half Cutting)이하 한다.
다음, 접착 시트 분야의 제조 공정을 계속해서 살펴보면 접착시트를 재단한 이후에 가이드 홀(Guide Hole)을 재단한 접착 시트에 가공한다(912). 이러한 가이드 홀은 접착 시트를 부착할 때, 접착 시트를 정확한 위치에 정렬(Align) 시키기 위한 마크(Mark)로서 사용된다.
이후, 접착 시트에 연결 홀을 가공한다(913). 이러한 연결 홀은 상부 기판의 제 1 전극과 하부 기판의 제 2 전극을 전기적으로 연결시키기 위한 홀이다.
이러한 연결 홀의 가공 공정을 도 9d를 참조하여 살펴보면, 재단된 접착 시트(970)에 연결 홀(971)을 가공하는데, 이러한 연결 홀(971)은 제 2 보호층(963b)을 제외한 나머지 베이스층(961), 제 1 접착층(962a), 제 2 접착층(962b), 제 1 보호층(963a)까지를 커팅하는 하프 커팅 방법으로 가공된다.
이후, 연결 홀 가공까지 마무리된 접착 시트를 제 1 전극이 배치된 상부 기판에 라미네이팅(Laminatin)하여 부착한다(920).
다음, 하부 기판 분야의 제조 공정을 보면 하부 기판을 준비하고(930), 준비한 상부 기판에 도트 스페이서를 형성한다(931).
이후, 도트 스페이서가 형성된 하부 기판의 가장자리 부분에 제 2 전극을 형성한다(932).
이후, 접착 시트가 부착된 상부 기판과 제 2 전극과 도트 스페이서가 형성된 하부 기판을 합착한다(940).
이후, FPC를 결합하고(950) 또한 FPC를 이용하여 제 1 전극 또는 제 2 전극 중 적어도 하나를 컨트롤러와 연결할 수 있다.
이상의 도 8a 및 도 9a 내지 도 9d에서 상세히 설명한 비교예에 따른 터치 패널의 제조 방법과 도 7이전에 설명한 본 발명의 일실시예에 따른 터치 패널의 제조 방법을 비교하면 다음과 같다.
비교예에 따른 터치 패널의 제조 방법에서는 접착 시트의 재단 공정, 연결 홀의 가공 공정, 가이드 홀의 가공 공정, 접착 시트의 라미네이팅 공정이 필요하다. 또한, 접착 시트의 재단 공정 중 커팅 공정에서는 하프 코팅 법과 풀 코팅 방법을 모두 사용하여야 하기 때문에 커팅 장비가 2대 이상 필요하거나 또는 동일한 커팅 장비를 사용하는 경우에는 커팅 장비의 셋팅(Setting)을 변경하여야 한다.
따라서 비교예에 따른 터치 패널에서는 제조 공정의 수가 상대적으로 많고, 또한 제조 공정에 소요되는 시간이 상대적으로 길다. 또한, 제조 장비의 수가 증가 할 수 있고, 또는 제조 장비의 셋팅 시간이 증가할 수 있다.
반면에, 본 발명의 일실시예에 따른 터치 패널의 제조 공정에서는 단순히 도포장비를 이용하여 상부 기판 또는 하부 기판 중 적어도 하나에 이방성 도전 접착제를 도포하면 된다.
이에 따라, 본 발명의 일실시예에 따른 터치 패널의 제조 방법에서는 제조 공정에 소요되는 시간 및 제조 공정의 수가 저감되어 시간당 제조할 수 있는 터치 패널의 개수가 상대적으로 많게 되고, 이에 따라 제조 단가를 낮출 수 있게 된다.
또한, 비교예에 따른 터치 패널을 살펴보면 제 1 전극과 제 2 전극을 전기적으로 연결하기 위해 접착 시트에 연결 홀을 뚫고, 이러한 연결 홀을 통해 제 1 전극과 제 2 전극을 전기적으로 연결하고 있다. 이에 따라, 제 1 전극과 제 2 전극 사이에서 전기적으로 도통되는 면적이 상대적으로 작아 터치 패널의 전기적 특성이 저하될 수 있다.
반면에, 본 발명의 일실시예에서는 상부 기판의 제 1 전극과 하부 기판의 제 2 전극을 전기적으로 연결시키기 위해 이방성 도전 접착제를 사용함으로써, 전기적으로 도통되는 면적을 증가시켜 터치 패널의 전기적 특성을 향상시킬 수 있다.
이와 같이, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.
그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 전술한 상세한 설명보 다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
본 발명의 일실시예에 따른 터치 패널과 그의 제조 방법은 이방성 도전 접착제를 이용하여 상부 기판과 하부 기판을 합착하고, 상부 기판의 제 1 전극과 하부 기판의 제 2 전극을 전기적으로 연결함으로써, 터치 패널의 전기적 특성을 향상시키는 효과가 있다.
또한, 본 발명의 일실시예는 제조 공정의 수 및 제조 공정에 소요되는 시간을 줄여 제조 단가를 저감시키는 효과가 있다.

Claims (11)

  1. 제 1 전극이 배치된 상부 기판과,
    상기 제 1 전극과 대응되는 제 2 전극이 배치되며, 상기 제 1 기판과 대항되게 배치되는 하부 기판
    을 포함하고,
    상기 상부 기판과 하부 기판 사이에는 상기 상부 기판과 하부 기판을 접착시키며 상기 제 1 전극과 제 2 전극을 전기적으로 연결하는 이방성 도전 접착제(Anisotropic Conductive Adhesive, ACA)가 도포된 터치 패널.
  2. 제 1 항에 있어서,
    상기 상부 기판은 필름 기판인 것을 특징으로 하는 터치 패널.
  3. 제 1 항에 있어서,
    상기 하부 기판은 필름 기판 또는 유리 기판인 것을 특징으로 하는 터치 패널.
  4. 제 1 항에 있어서,
    상기 상부 기판에는 제 1 투명 도전막이 더 형성되고, 상기 제 1 전극은 상기 제 1 투명 도전막 상부에 배치되는 것을 특징으로 하는 터치 패널.
  5. 제 1 항에 있어서,
    상기 이방성 도전 접착제는 접착제 재질과, 상기 접착제 재질에 혼합되는 도전볼(Conductive Ball)을 포함하는 것을 특징으로 하는 터치 패널.
  6. 제 5 항에 있어서,
    상기 도전볼의 평균 입도는 0.5㎛이상 30㎛이하인 것을 특징으로 하는 터치 패널.
  7. 제 5 항에 있어서,
    상기 도전볼의 평균 입도는 10㎛이상 20㎛이하인 것을 특징으로 하는 터치 패널.
  8. 제 1 항에 있어서,
    상기 제 2 전극은
    상기 하부 기판의 가장자리에 배치되고, 상기 제 1 전극과 교차하는 제 1 부분과,
    상기 이방성 도전 접착제에 의해 상기 제 1 전극과 전기적으로 연결되는 제 2 부분
    을 포함하는 것을 특징으로 하는 터치 패널.
  9. 제 8 항에 있어서,
    상기 하부 기판에는 제 2 투명 도전막이 더 형성되고, 상기 제 2 전극의 제 1 부분은 상기 제 2 투명 도전막의 상부에 배치되고, 상기 제 2 전극의 제 2 부분은 제 2 투명 도전막과 전기적으로 격리되며, 상기 제 2 투명 도전막의 상부에는 도트 스페이서(Dot Spacer)가 더 배치되는 것을 특징으로 하는 터치 패널.
  10. 제 1 항 내지 제 9 항 중 어느 한 항에 기재된 터치 패널의 제조 방법에 있어서,
    상기 제 1 전극이 배치된 상부 기판 또는 상기 제 2 전극이 배치된 하부 기판 중 적어도 하나에 상기 이방성 도전 접착제를 도포하는 과정과,
    상기 상부 기판과 하부 기판을 합착하는 과정
    을 포함하는 터치 패널의 제조 방법.
  11. 제 10 항에 있어서,
    상기 이방성 도전 접착제는 상기 상부 기판 또는 상기 하부 기판 중 적어도 하나의 유효 영역(Active Area) 외곽의 더미 영역(Dummy Area)에 도포되는 것을 특징으로 하는 터치 패널의 제조 방법.
KR1020070029893A 2007-03-27 2007-03-27 터치 패널과 그의 제조 방법 KR100891712B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070029893A KR100891712B1 (ko) 2007-03-27 2007-03-27 터치 패널과 그의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070029893A KR100891712B1 (ko) 2007-03-27 2007-03-27 터치 패널과 그의 제조 방법

Publications (2)

Publication Number Publication Date
KR20080087527A true KR20080087527A (ko) 2008-10-01
KR100891712B1 KR100891712B1 (ko) 2009-04-03

Family

ID=40150168

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070029893A KR100891712B1 (ko) 2007-03-27 2007-03-27 터치 패널과 그의 제조 방법

Country Status (1)

Country Link
KR (1) KR100891712B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014017749A1 (ko) * 2012-07-25 2014-01-30 (주)이미지스테크놀로지 자기장의 변화와 정전용량의 변화를 감지하는 터치 입력 장치

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101492814B1 (ko) * 2013-10-30 2015-02-13 김인석 디스플레이장치용 접착시트 제조장치
KR101605625B1 (ko) 2014-07-25 2016-03-22 고형진 디스플레이장치용 접착시트 제조장치

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100385560B1 (ko) * 2000-12-27 2003-05-27 엘지전선 주식회사 이방성 도전 필름용 도전볼
JP2003108302A (ja) * 2001-10-01 2003-04-11 Matsushita Electric Ind Co Ltd 透明タッチパネル
KR100442336B1 (ko) * 2002-08-30 2004-07-30 이충훈 터치패널 및 그의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014017749A1 (ko) * 2012-07-25 2014-01-30 (주)이미지스테크놀로지 자기장의 변화와 정전용량의 변화를 감지하는 터치 입력 장치

Also Published As

Publication number Publication date
KR100891712B1 (ko) 2009-04-03

Similar Documents

Publication Publication Date Title
US10203750B2 (en) Touch panel and a manufacturing method thereof
JP4346426B2 (ja) 狭額縁タッチパネル
US8519271B2 (en) Flexible printed circuit, touch panel, display panel and display
JP7319191B2 (ja) タッチ構造及びその製造方法、表示装置
WO2011111264A1 (ja) 回路基板、基板モジュール、および表示装置
JP2016157477A (ja) タッチスクリーンパネル及びこれを含むタッチスクリーンアセンブリー
US7746662B2 (en) Touch panel
JP2013524335A (ja) タッチスクリーンパネル装置
TW201126390A (en) Touch display device and method for bonding FPC thereof
JP2003058319A (ja) 透明タッチパネル及びその製造方法
JP2009099498A (ja) タッチパネル及びタッチパネルの製造方法
KR100891712B1 (ko) 터치 패널과 그의 제조 방법
JP5248788B2 (ja) タッチパネル及びその製造方法並びに電子機器
KR20080108809A (ko) 터치 패널의 제조 방법과 제조 장치
US8223135B2 (en) Touch panel
KR101272625B1 (ko) 터치 패널용 패드와 기판의 결합체
KR100907809B1 (ko) 터치 패널과 그의 제조 방법
JP2002108566A (ja) 狭額縁タッチパネル
US20140027263A1 (en) Touch panel and method for manufacturing same
US20140118637A1 (en) Touch panel
KR101827464B1 (ko) 전극 접속부 및 이를 포함하는 터치 스크린 패널
TWI557614B (zh) 觸控模組及其製造方法
JPH1091345A (ja) タッチパネル
KR101217733B1 (ko) 터치 패널용 패드와 기판의 결합 방법 및 이에 의해 제조되는 결합체
KR100822196B1 (ko) 터치 패널

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee