KR20080039874A

KR20080039874A - 강압형 스위칭 레귤레이터 및 그 제어 회로 및 그를 이용한전자 기기

Info

Publication number: KR20080039874A
Application number: KR1020087001388A
Authority: KR
Inventors: 요시타카 후쿠모리
Original assignee: 로무 가부시키가이샤
Priority date: 2005-07-11
Filing date: 2006-07-11
Publication date: 2008-05-07
Also published as: JP2007020352A; JP4685531B2; WO2007007752A1; CN101218735A; TW200711279A; US20090146631A1; US7714560B2

Abstract

경부하시의 출력 전압의 리플을 저감하기 위한, 히스테리시스 콤퍼레이터를 이용한 동기 정류 방식의 강압형 스위칭 레귤레이터가 제공된다. 동기 정류 방식의 강압형 스위칭 레귤레이터(200)의 스위칭 소자를 온 오프하는 제어 회로(100)에 있어서, 히스테리시스 콤퍼레이터(10)는, 강압형 스위칭 레귤레이터(200)의 출력 전압(Vout)에 따른 검출 전압(Vout')을, 제1 임계값 전압(Vth1) 및 제2 임계값 전압(Vth2)(Vth2＜Vth1)와 비교한다. 경부하 검출 회로(50)는, 부하가 경부하 상태인 것을 검출한다. 드라이버 회로(30)는, 히스테리시스 콤퍼레이터(10)로부터 출력되는 펄스 신호(SIG1)에 의거해, 스위칭 소자를 온 오프 한다. 히스테리시스 콤퍼레이터(10)는, 경부하 검출 회로(50)에 의한 경부하 상태의 검출을 계기로서 제2 임계값 전압(Vth2)을 소정 전압폭 만큼 고전위측으로 시프트한다.

Description

강압형 스위칭 레귤레이터 및 그 제어 회로 및 그를 이용한 전자 기기{STEP-DOWN SWITCHING REGULATOR, ITS CONTROL CIRCUIT, AND ELECTRONIC DEVICE USING SAME}

본 발명은, 강압형 스위칭 레귤레이터에 관한 것으로, 특히 동기 정류 방식의 스위칭 레귤레이터의 제어 기술에 관한 것이다.

근년의 휴대 전화, PDA(Personal Digital Assistant), 노트형 퍼스널 컴퓨터 등의 다양한 전자 기기에, 디지탈 신호 처리를 행하는 마이크로 프로세서가 탑재된다. 이러한 마이크로 프로세서의 구동에 필요한 전원 전압은, 반도체 제조 프로세스의 미세화에 따라 저하하고, 1.5 V이하의 저전압으로 동작하는 것이 있다.

한편, 이러한 전자 기기는 리튬 이온 배터리 등이 전원으로서 탑재된다. 리튬 이온 배터리로부터 출력되는 전압은, 3 V~4 V정도이며, 이 전압을 그대로 마이크로 프로세서에 공급하면, 쓸데없는 전력 소비가 발생하기 때문에, 강압형의 스위칭 레귤레이터나, 시리즈 레귤레이터 등을 이용해 전지 전압을 강압하고 정전압화여 마이크로 프로세서에 공급하는 것이 일반적이다.

강압형의 스위칭 레귤레이터는, 정류용의 다이오드를 이용하는 방식(이하, 다이오드 정류 방식이라고 함)과 다이오드 대신에 정류용 트랜지스터를 이용하는 방식(이하, 동기 정류 방식이라고 함)이 존재한다. 전자의 경우, 부하에 흐르는 부하 전류가 낮을 때에 고효율을 얻을 수 있다는 장점이 있지만, 제어 회로의 외부에, 인덕터, 커패시터에 추가해, 다이오드가 필요하기 때문에, 회로 면적이 커진다. 후자의 경우, 부하에 공급되는 전류가 작을 때의 효율은, 전자에 비해 뒤떨어지지만, 다이오드 대신에 트랜지스터를 이용하기 때문에, LSI의 내부에 집적화할 수 있고, 주변 부품을 포함한 회로 면적으로서는 소형화가 가능하게 된다. 휴대 전화 등의 전자 기기에 있어서, 소형화가 요구될 경우, 정류용 트랜지스터를 이용한 스위칭 레귤레이터(이하, 동기 정류 방식 스위칭 레귤레이터라고 함)가 많이 이용된다.

여기에서, 상술의 전자 기기에 이용된 마이크로 프로세서에 주목하면, 연산 처리를 하는 동작시에서는, 어느 정도의 전류가 흐르는 한편, 대기시에는 조금밖에 전류가 흐르지 않는다. 도 6a, 도 6b는 각 동기 정류 방식의 강압형 스위칭 레귤레이터의 중부하(重負荷) 및 경부하(輕負荷)시의 전류의 시간 파형을 나타낸 도면이다. 같은 도면에 있어서, IL은 출력 인덕터에 흐르는 전류(이하, 인덕터 전류(IL)라고 함)를, Iout은 부하 전류를 나타내고, 인덕터 전류(IL)의 시간 평균값이 부하 전류(Iout)가 된다. 도 6a에 나타낸 바와 같이, 중부하시에 있어서는, 부하 전류(Iout)가 크기 때문에, 인덕터 전류(IL)는 항상 양(+)의 값이 된다. 여기에서, 인덕터 전류(IL)는, 부하 측으로 흐르는 방향이 양이다. 그러나 , 도 6b에 나타낸 바와 같이, 경부하시에 있어서, 부하 전류(Iout)가 감소하면, 인덕터 전류(IL)가 사선부와 같이 음(-)이 되어, 인덕터 전류(IL)의 방향이 반전한다. 그 결과, 동기 정류 방식에서는, 경부하시에 있어서, 출력 인덕터로부터 동기 정류용 트랜지스터를 통해 접지에 대해, 전류가 흐르게 된다. 이 전류는, 부하에 공급되지 않고, 출력 커패시터로부터 공급되기 때문에, 전력을 쓸데없이 낭비하게 된다.

예를 들어, 특허 문헌 1 내지 3에는, 부하 전류에 따라 동기 정류 방식과 다이오드 정류 방식을 바꾸는 스위칭 레귤레이터가 개시된다. 특허 문헌 2, 3에 기재된 기술에서는, 인덕터 전류(IL)를 감시하고, 그 방향이 양으로부터 음으로 반전하면, 동기 정류용 트랜지스터를 오프해, 스위칭 동작을 정지함으로써, 고효율화를 도모한다.

[특허 문헌 1：일본국 특허 공개 2004－32875호 공보]

[특허 문헌 2：일본국 특허 공개 2002－252971호 공보]

[특허 문헌 3：일본국 특허 공개 2003－319643호 공보]

[발명이 해결하자는 과제]

본 발명자는, 스위칭 레귤레이터의 출력 전압에 따른 검출 전압을 히스테리시스 콤퍼레이터를 이용해 높고 낮은 2개의 제1 임계값 전압 및 제2 임계값 전압과 비교하고, 그 비교 결과에 근거하여, 스위칭 트랜지스터 및 동기 정류용 트랜지스터를 구동하는 스위칭 레귤레이터에 대해 고찰한 결과, 이하의 과제를 인식하게 되었다.

히스테리시스 콤퍼레이터를 이용한 스위칭 레귤레이터에 있어서, 출력 전압의 변동 폭을 작게 하기 위해서는, 제1 임계값 전압과 제2 임계값 전압의 차이, 즉 히스테리시스 폭을 좁게 설정하는 것이 바람직하다. 그러나, 히스테리시스 폭을 너무 좁게 하면, 노이즈 등이 스위칭 제어에 영향을 미칠 우려가 있다. 또, 프로세스 편차 등에 의해 히스테리시스 폭은 변동하기 때문에, 히스테리시스 폭을 너무 좁게 하면, 프로세스 편차에 의해 스위칭 제어가 영향을 받게 된다. 이러한 사정으로, 히스테리시스 폭은, 소정의 크기 이상으로 설정할 필요가 있다.

상기 특허 문헌에 기재된 바와 같이, 경부하 상태에 있어서, 스위칭 동작을 정지하면, 출력 전압의 저하에 따라 검출 전압도 서서히 저하한다. 그래서, 검출 전압이 히스테리시스 콤퍼레이터의 제2 임계값 전압까지 저하하면, 다시 스위칭 동작을 재개하여 출력 전압을 상승시킬 필요가 있다. 한편, 경부하 상태에서 스위칭 동작을 정지하면, 스위칭 동작을 재개할 때에, 어느 정도의 지연이 발생한다. 그 결과, 검출 전압이 제2 임계값 전압까지 저하한 것을 계기로 스위칭 동작을 재개하려고 해도, 검출 전압은 이 지연 시간 동안, 계속 저하하기 때문에, 출력 전압의 리플이 커진다.

본 발명은 이러한 과제를 감안하여 이루어진 것으로서, 그 포괄적인 목적은, 히스테리시스 콤퍼레이터를 이용한 동기 정류 방식의 강압형 스위칭 레귤레이터에 있어서, 경부하시의 출력 전압의 리플을 저감하는 것에 있다.

[과제를 해결하기 위한 수단]

본 발명의 어떤 형태의 제어 회로는, 동기 정류 방식의 강압형 스위칭 레귤레이터의 스위칭 소자를 온 오프하는 제어 회로에 관한 것이다. 이 제어 회로는, 강압형 스위칭 레귤레이터의 출력 전압에 따른 검출 전압을, 제1 임계값 전압 및 제1 임계값 전압보다 낮은 제2 임계값 전압과 비교하는 히스테리시스 콤퍼레이터와, 강압형 스위칭 레귤레이터에 접속되는 부하가 경부하 상태인 것을 검출하는 경부하 검출 회로와, 히스테리시스 콤퍼레이터로부터 출력되는 펄스 신호에 근거하여, 스위칭 소자를 온 오프하는 드라이버 회로를 구비한다. 히스테리시스 콤퍼레이터는, 경부하 검출 회로에 의한 경부하 상태의 검출을 계기로서 제2 임계값 전압을 소정 전압폭만큼 고전위측으로 시프트한다. 드라이버 회로는, 경부하 검출 회로에 의해 경부하 상태가 검출되면, 검출 전압이 제1 임계값 전압까지 상승하고 나서 시프트 후의 제2 임계값 전압으로 하강할 때까지의 기간, 스위칭 소자의 온 오프를 정지한다.

이 형태에 의하면, 경부하 상태에 있어서, 스위칭 소자의 스위칭 동작을 정지했을 경우에, 스위칭 동작을 재개하는데 필요한 시간을 고려하여, 제2 임계값 전압을 상승시킴으로써, 스위칭 레귤레이터의 출력 전압이 과도하게 저하하는 것을 방지해, 리플을 억제할 수 있다.

히스테리시스 콤퍼레이터는, 경부하 상태의 검출로부터 소정의 지연 시간을 경과후에, 제2 임계값 전압을 고전위 측으로 시프트해도 된다.

이 경우, 경부하 상태가 검출되어 드라이버 회로가 스위칭 동작을 정지한 후, 곧바로 부하가 중으로 된 경우에, 시프트 전의 제2 임계값 전압에 근거하여 스위칭 소자를 구동할 수 있다.

히스테리시스 콤퍼레이터는, 제2 임계값 전압을 고전위 측으로 시프트한 후, 검출 전압이 시프트한 뒤의 제2 임계값 전압까지 강하된 것을 계기로서 제2 임계값 전압을 소정 전압폭만큼 저전위 측으로 다시 시프트해도 된다.

히스테리시스 콤퍼레이터는, 그 출력 단자와 검출 전압이 입력되는 단자 사이에 직렬로 접속된 귀환 저항 및 귀환 커패시터를 구비해도 된다.

히스테리시스 콤퍼레이터는, 검출 전압과 제1 임계값 전압을 비교하는 제1 콤퍼레이터와, 검출 전압과 제2 임계값 전압을 비교하는 제2 콤퍼레이터와, 제1 콤퍼레이터 및 제2 콤퍼레이터의 출력 신호에 의해 세트, 리세트되는 플립플롭 회로를 포함해, 플립플롭 회로의 출력 신호를 펄스 신호로서 출력해도 된다.

또, 제어 회로는, 제1, 제2 임계값 전압을 생성하고 임계값 전압 생성 회로를 더 구비해도 된다. 이 임계값 전압 생성 회로는, 소정의 기준 전압이 인가되는 기준 전압 단자와 접지 간에 직렬로 접속된 복수의 분압 저항을 포함해, 복수의 분압 저항의 접속점에 나타나는 전압 중 어느 하나를 선택해 제1, 제2 임계값 전압으로서 출력해도 된다.

히스테리시스 콤퍼레이터를 상기와 같이 구성함으로써, 히스테리시스 콤퍼레이터의 임계값 전압을 필요에 따라 적합하게 제어할 수 있다.

경부하 검출 회로는, 스위칭 소자인 스위칭 트랜지스터 및 동기 정류용 트랜지스터의 접속점에 나타나는 스위칭 전압을, 접지 전위와 비교하는 경부하 검출 콤퍼레이터를 포함하고, 동기 정류용 트랜지스터가 온인 기간에서, 스위칭 전압이 접지 전위를 상회한 때, 경부하 상태로 판정해도 된다.

경부하 상태에 있어서, 출력 인덕터에 흐르는 전류의 방향이 반전되면, 동기 정류용 트랜지스터에는, 접지를 향해 전류가 흐르기 때문에, 스위칭 전압은 양전압이 된다. 따라서, 스위칭 전압을 감시함으로써, 경부하 상태를 적절히 검출할 수 있다.

제어 회로는, 1 개의 반도체 기판상에 일체 집적화되어도 좋다. 또한, 「일체 집적화」란, 회로의 구성 요소의 모든 것이 반도체 기판상에 형성되는 경우나, 회로의 주요 구성요소가 일체로 집적화되는 경우가 포함되어, 회로 상수의 조절용으로 일부 저항이나 커패시터 등이 반도체 기판의 외부에 설치되도 좋다.

본 발명의 다른 형태는, 강압형 스위칭 레귤레이터이다. 이 강압형 스위칭 레귤레이터는, 일단이 접지된 출력 커패시터 및 출력 캐파시터의 타단에 그 일단이 접속된 출력 인덕터를 포함한 스위칭 레귤레이터 출력 회로와, 스위칭 레귤레이터 출력 회로에 스위칭 전압을 공급하는 상술의 제어 회로를 구비하여 출력 커패시터의 타단의 전압을 출력한다.

이 형태에 따르면, 강압형 스위칭 레귤레이터의 출력 전압이 경부하 상태에서 과도하게 저하하는 것을 방지해, 리플을 저감할 수 있다.

본 발명의 또 다른 형태는 전자 기기이다. 이 전자 기기는, 전지와 마이크로 프로세서와, 전지로부터 출력되는 전지 전압을 강압해 마이크로 프로세서에 공급하는 상술의 강압형 스위칭 레귤레이터를 구비한다.

이 형태에 따르면, 강압형 스위칭 레귤레이터의 출력 전압의 리플이 저감되기 때문에, 마이크로 프로세서를 안정적으로 동작시킬 수 있다.

또한, 이상의 구성요소의 임의의 조합이나 본 발명의 구성요소나 표현을, 방법, 장치, 시스템 등의 사이에서 서로 치환한 것도 또한 본 발명의 형태로서 유효하다.

[효과]

본 발명과 관련된 히스테리시스 콤퍼레이터를 이용한 강압형 스위칭 레귤레이터 및 그 제어 회로에 의하면, 경부하시의 출력 전압의 리플을 저감할 수 있다.

도 1은 실시 형태와 관련된 강압형 스위칭 레귤레이터의 구성을 나타낸 회로도이다.

도 2는 도 1의 강압형 스위칭 레귤레이터를 탑재한 전자 기기의 구성을 나타낸 블럭도이다.

도 3은 히스테리시스 콤퍼레이터 및 임계값 전압 생성 회로의 구성을 나타낸 회로도이다.

도 4a, 도 4b는, 중부하시에서의 도 1의 강압형 스위칭 레귤레이터의 동작 상태를 나타낸 타임 차트이다.

도 5a~ 도 5d는, 경부하시에서의 도 1의 강압형 스위칭 레귤레이터의 동작 상태를 나타낸 타임 차트이다.

도 6a, 도 6b는 각 동기 정류 방식의 강압형 스위칭 레귤레이터의 중부하 및 경부하시의 전류의 시간 파형을 나타낸 도면이다.

[부호의 설명]

10. 히스테리시스 콤퍼레이터 12. 제1 콤퍼레이터

14. 제2 콤퍼레이터 20. 임계값 전압 생성 회로

30. 드라이버 회로 50. 경부하 검출 회로

52. 경부하 검출 콤퍼레이터 100. 제어 회로

120. 스위칭 레귤레이터 출력 회로 200. 강압형 스위칭 레귤레이터

204. 출력 단자 300. 전자 기기

310. 전지 350. 마이크로 프로세서

M1. 스위칭 트랜지스터 M2. 동기 정류용 트랜지스터

C1. 출력 커패시터 L1. 출력 인덕터

Cfb. 귀환 커패시터 Rfb. 귀환 저항

SIG1. 펄스 신호

이하, 본 발명의 적합한 실시 형태를 근거로 도면을 참조하면서 설명한다. 각 도면에 나타낸 동일 또는 동등의 구성요소, 부재, 처리에는, 동일한 부호를 교부함으로써, 적절히 중복된 설명을 생략한다. 또, 실시 형태는, 발명을 한정하는 것이 아니라 예시이며, 실시 형태에서 기술된 모든 특징이나 그 조합은 반드시 발명의 본질적인 것이라고는 한정되지 않는다.

도 1은, 실시 형태와 관련된 강압형 스위칭 레귤레이터(200)의 구성을 나타낸 회로도이다. 도 2는, 도 1의 강압형 스위칭 레귤레이터(200)를 탑재한 전자 기기(300)의 구성을 나타낸 블록도이다. 전자 기기(300)는, 예를 들어 휴대 전화 단말이나 CD 플레이어, PDA 등의 전지 구동형의 소형 정보 단말이다. 이하의 실시 형태에서는, 전자 기기(300)는 휴대 전화 단말로서 설명한다.

전자 기기(300)는, 전지(310), 전원 장치(320), 아날로그 회로(330), 디지털 회로(340), 마이크로 프로세서(350), LED(360)를 포함한다. 전지(310)는, 예를 들어 리튬 이온 배터리이며, 전지 전압(Vbat)으로서 3~4 V정도를 출력한다. 아날로그 회로(330)는, 파워 업이나, 안테나 스위치, LNA(Low Noise Amplifier), 믹서나 PLL(Phase Locked Loop) 등의 고주파 회로를 포함하고, 전원 전압 Vcc=3.4 V정도로 안정적으로 동작하는 회로 블록을 포함한다. 또, 디지털 회로(340)는, 각종 DSP(Digital Signal Processor) 등을 포함하고, 전원 전압 Vdd=3.4 V정도로 안정 동작하는 회로 블록을 포함한다. 마이크로 프로세서(350)는, 전자 기기(300) 전체를 통괄적으로 제어하는 블록이며, 전원 전압 1.5 V로 동작한다. LED(360)는, RGB 3색의 LED(Light Emitting Diode)를 포함하고, 액정의 백 라이트나, 조명으로서 이용되고, 그 구동에는, 4 V이상의 구동 전압이 요구된다.

전원 장치(320)는, 많은 채널의 스위칭 전원으로서, 각 채널마다 필요에 따라, 전지 전압(Vbat)을 강압 또는 승압하는 복수의 스위칭 레귤레이터를 구비하고, 아날로그 회로(330), 디지털 회로(340), 마이크로 프로세서(350), LED(360)에 대해 적절한 전원 전압을 공급한다.

본 실시 형태와 관련된 도 1의 강압형 스위칭 레귤레이터(200)는, 예를 들어 1.5 V로 동작하는 마이크로 프로세서(350)와 같이, 소비 전류가 동작 상태에 따라 변화하는 부하에 대해, 안정적인 전압을 구동하는 용도로서 상당히 적합하게 이용된다. 이하, 도 1로 되돌아가, 본 실시 형태와 관련된 강압형 스위칭 레귤레이터(200)의 구성에 대해 상세하게 설명한다.

강압형 스위칭 레귤레이터(200)는, 동기 정류 방식의 강압형 스위칭 레귤레이터이며, 제어 회로(100), 스위칭 레귤레이터 출력 회로(120)를 포함한다. 제어 회로(100)는, 하나의 반도체 기판에 집적화된 LSI 칩이고, 스위칭 소자로서 기능을 가진 스위칭 트랜지스터(M1), 동기 정류용 트랜지스터(M2)는 이 제어 회로(100)에 내장된다. 스위칭 트랜지스터(M1), 동기 정류용 트랜지스터(M2)는, 디스크리트 소자를 이용해 제어 회로(100)의 외부에 설치해도 된다.

스위칭 레귤레이터 출력 회로(120)는, 출력 인덕터(L1), 출력 커패시터(C1)를 포함한다. 출력 커패시터(C1)는 일단이 접지되고, 타단이 출력 인덕터(L1)의 일단과 접속된다. 출력 인덕터(L1)의 타단은, 제어 회로(100)와 접속된다. 강압형 스위칭 레귤레이터(200)는, 출력 커패시터(C1)에 나타나는 전압을 출력 전압(Vout)으로서, 도시하지 않는 부하에 출력한다. 본 실시 형태에 있어서 부하는, 도 2의 마이크로 프로세서(350)에 상당한다.

이 강압형 스위칭 레귤레이터(200)는, 제어 회로(100)에 의해 출력 인덕터(L1)에 흐르는 전류를 제어해 에너지 변환을 하고, 입력 전압(Vin)을 강압한다. 강압된 전압은, 출력 커패시터(C1)에 의해 평활화되어 출력 단자(204)에 접속된 부하에 출력 전압(Vout)으로서 공급한다. 이하, 부하에 흐르는 전류를 부하 전류(Iout), 출력 인덕터(L1)에 흐르는 전류를 인덕터 전류(IL)라고 한다. 또, 인덕터 전류(IL)는 부하 측으로 향해 흐르는 방향을 양(+)방향으로 한다.

제어 회로(100)는, 입력·출력 단자로서 입력 단자(102), 스위칭 단자(104), 전압 귀환 단자(106)를 구비한다. 입력 단자(102)에는 전지(310)가 접속되어 입력 전압(Vin)으로서 전지 전압(Vbat)이 입력된다. 또, 스위칭 단자(104)는, 출력 인덕터(L1)에 접속되어 제어 회로(100)의 내부에서 생성된 스위칭 전압(Vsw)을 출력한다. 또, 전압 귀환 단자(106)는, 도시하지 않는 부하에 인가되는 출력 전압(Vout)이 귀환되는 단자이다.

제어 회로(100)는, 히스테리시스 콤퍼레이터(10), 임계값 전압 생성 회로(20), 드라이버 회로(30), 출력단(40), 경부하 검출 회로(50), 제1 저항(R1), 제2 저항(R2)을 포함한다.

출력단(40)은, 스위칭 소자인 스위칭 트랜지스터(M1), 동기 정류용 트랜지스터(M2)를 포함한다. 스위칭 트랜지스터(M1)는, P채널 MOS 트랜지스터로서, 소스는 입력 단자(102)에 접속되고, 드레인은 스위칭 단자(104)에 접속된다. 스위칭 트랜지스터(M1)의 백 게이트는 입력 단자(102)와 접속된다.

동기 정류용 트랜지스터(M2)는 N채널 MOS 트랜지스터로서, 소스는 접지되고 드레인은 스위칭 트랜지스터(M1)의 드레인 및 스위칭 단자(104)와 접속된다. 또, 동기 정류용 트랜지스터(M2)의 백 게이트는 접지된다.

스위칭 트랜지스터(M1), 동기 정류용 트랜지스터(M2)는, 입력 전압(Vin)이 인가되는 입력 단자(102)와 접지 사이에 직렬로 접속되고, 2개의 트랜지스터의 접속점의 전압을 스위칭 전압(Vsw)으로서 본 제어 회로(100)의 외부에 접속되는 출력 인덕터(L1)의 일단에 인가한다.

제1 저항(R1), 제2 저항(R2)은, 전압 귀환 단자(106)에 귀환된 출력 전압(Vout)을 분압하여, 출력 전압(Vout)에 비례한 검출 전압 Vout'=R2／(R1＋R2)× Vout을 출력한다. 히스테리시스 콤퍼레이터(10)는, 강압형 스위칭 레귤레이터(200)의 출력 전압(Vout)에 따른 검출 전압(Vout')을, 높고 낮은 2개의 임계값 전압과 비교한다. 이하, 2개의 임계값 전압 중, 높은 것을 제1 임계값 전압(Vth1), 낮은 것을 제2 임계값 전압(Vth2)으로 한다. 제1 임계값 전압(Vth1), 제2 임계값 전압(Vth2)은, 임계값 전압 생성 회로(20)에 의해 생성된다.

도 3은, 히스테리시스 콤퍼레이터(10) 및 임계값 전압 생성 회로(20)의 구성을 나타낸 회로도이다.

임계값 전압 생성 회로(20)는, 복수의 분압 저항(R20~R23), 제1 스위치(SW1), 제2 스위치(SW2)를 포함한다. 임계값 전압 생성 회로(20)는, 그 제1 출력 단자(20a)로부터 제1 임계값 전압(Vth1)을 출력하고, 제2 출력 단자(20b)로부터 제2 임계값 전압(Vth2)을 출력한다.

분압 저항(R20~R23)은, 소정의 기준 전압(Vref)이 인가되는 기준 전압 단자(22)와 접지 사이에 직렬로 접속된다. 분압 저항(R23)과 분압 저항(R22)의 접속점에 나타나는 전압은, 제1 출력 단자(20a)로부터 제1 임계값 전압(Vth1)으로서 출력된다.

또, 분압 저항(R20) 및 분압 저항(R21)의 접속점은, 제1 스위치(SW1)를 통해 제2 출력 단자(20b)와 접속된다. 분압 저항(R21)과 분압 저항(R22)의 접속점은, 제2 스위치(SW2)를 통해 제2 출력 단자(20b)와 접속된다. 본 실시 형태에 대해서는, 제어 신호(SIG2)가 로우 레벨일 때 제1 스위치(SW1)가 온으로 되고, 하이 레벨일 때 제2 스위치(SW2)가 온으로 되는 것으로 한다. 따라서, 제2 출력 단자(20b)로부 터 출력되는 제2 임계값 전압(Vth2)은, 전압값(Vth2L)과 이를 소정 전압폭 ΔV만큼 고전위 측으로 시프트 한 전압값(Vth2H)의 2개의 값으로 전환할 수 있도록 구성된다.

히스테리시스 콤퍼레이터(10)는, 제1 콤퍼레이터(12), 제2 콤퍼레이터(14), RS 플립플롭(16), 귀환 커패시터(Cfb), 귀환 저항(Rfb)을 구비한다.

제1 콤퍼레이터(12)는, 입력 단자(10a)에 입력된 검출 전압(Vout')과 제1 임계값 전압(Vth1)을 비교한다. 제2 콤퍼레이터(14)는, 검출 전압(Vout')과 제2 임계값 전압(Vth2)을 비교한다. RS 플립플롭(16)의 세트 단자에는 제2 콤퍼레이터(14)의 출력이 접속되고 리세트 단자에는 제1 콤퍼레이터(12)의 출력이 접속된다.

히스테리시스 콤퍼레이터(10)는, RS 플립플롭(16)의 출력 신호를 펄스 신호(SIG1)로서 출력 단자(10b)로부터 출력한다. 또, 히스테리시스 콤퍼레이터(10)의 입력 단자(10a)와 출력 단자(10b) 사이에는, 귀환 커패시터(Cfb), 귀환 저항(Rfb)이 직렬로 접속된다.

도 1로 되돌아간다. 드라이버 회로(30)는, 히스테리시스 콤퍼레이터(10)로부터 출력되는 펄스 신호(SIG1)에 의거해, 스위칭 트랜지스터(M1) 및 동기 정류용 트랜지스터(M2)를 상보적으로 온 오프한다. 드라이버 회로(30)는, 펄스 신호(SIG1)가 하이 레벨일 때 스위칭 트랜지스터(M1)를 온으로 하고, 펄스 신호(SIG1)가 로우 레벨일 때, 동기 정류용 트랜지스터(M2)를 온으로 한다.

경부하 검출 회로(50)는, 강압형 스위칭 레귤레이터에 접속된 부하가 경부하 상태인 것을 검출한다. 경부하 검출 회로(50)는, 경부하 검출 콤퍼레이터(52)를 포 함한다. 경부하 검출 콤퍼레이터(52)는, 스위칭 트랜지스터(M1) 및 동기 정류용 트랜지스터(M2)의 접속점에 나타나는 스위칭 전압(Vsw)과 접지 전위를 비교한다. 경부하 검출 콤퍼레이터(52)로부터 출력되는 비교 신호(Vcmp)는, Vsw＞OV 때 하이 레벨, Vsw＜OV 때 로우 레벨이 된다. 비교 신호(Vcmp)는, 논리 회로(60) 및 드라이버 회로(30)로도 출력된다.

드라이버 회로(30)는, 동기 정류용 트랜지스터(M2)가 온의 기간, 즉 그 게이트 전압(Vg2)이 하이 레벨의 기간에, 스위칭 전압(Vsw)이 접지 전위를 상회하고, 하이 레벨의 비교 신호(Vcmp)가 출력되면, 동기 정류용 트랜지스터(M2)의 게이트 전압(Vg2)을 강제적으로 로우 레벨로 고정한다. 그 결과, 검출 전압(Vout')이 제2 임계값 전압(Vth2)까지 강하하여, 히스테리시스 콤퍼레이터(10)로부터 출력되는 펄스 신호(SIG1)가 하이 레벨이 될 때까지의 기간, 스위칭 트랜지스터(M1), 동기 정류용 트랜지스터(M2)의 스위칭 동작은 정지되게 된다. 즉, 드라이버 회로(30)는, 경부하 검출 회로(50)에 의해 경부하 상태가 검출되면, 검출 전압(Vout')이 제1 임계값 전압(Vth1)으로부터 제2 임계값 전압(Vth2)으로 강하할 때까지의 기간, 스위칭 소자의 온 오프를 정지한다.

논리 회로(60)에는, 히스테리시스 콤퍼레이터(10)로부터 출력되는 펄스 신호(SIG1), 경부하 검출 회로(50)로부터 출력되는 비교 신호(Vcmp)가 입력된다. 논리 회로(60)는, 입력된 2개의 신호에 근거하여 제어 신호(SIG2)를 생성한다. 논리 회로(60)는, 하이 레벨의 비교 신호(Vcmp)가 입력되면, 소정의 지연 시간τ 경과후에 제어 신호(SIG2)를 하이 레벨로 한다. 또, 논리 회로(60)는, 펄스 신호(SIG1)가 하이 레벨로부터 로우 레벨이 되면, 제어 신호(SIG2)를 로우 레벨로 한다.

이상과 같이 구성된 강압형 스위칭 레귤레이터(200)의 동작에 있어서 도 4(a), 도 4(b) 및 도 5(a)~(d)에 나타낸 타이밍 차트를 참조하면서 설명한다. 이러한 타이밍 차트는, 설명을 간결하게 하기 위해, 종축 및 횡축을 적당히 확대, 축소하여 표시한다.

우선, 도 4(a), (b)를 참조해 중부하시의 강압형 스위칭 레귤레이터(200)의 동작에 대해 설명한다. 도 4(a), (b)는, 중부하시에서의 도 1의 강압형 스위칭 레귤레이터(200)의 동작 상태를 나타낸 타임 차트이다. 도 4(a)는, 검출 전압(Vout')을, 도 4(b)는, 펄스 신호(SIG1)를 나타낸다.

중부하시에서는, 경부하 검출 회로(50)에 의한 경부하 상태의 검출이 이루어지지 않고, 제어 신호(SIG2)는 로우 레벨로 되어 있다. 따라서, 임계값 전압 생성 회로(20)에 의해 생성되는 제2 임계값 전압(Vth2)은, Vth2=Vth2L이 된다. 또, 드라이버 회로(30)는 히스테리시스 콤퍼레이터(10)로부터 출력되는 펄스 신호(SIG1)에 근거하여 스위칭 트랜지스터(M1), 동기 정류용 트랜지스터(M2)를 상보적으로 온 오프 한다.

중부하시에서는, 펄스 신호(SIG1)가 하이 레벨이 되면, 스위칭 트랜지스터(M1)가 온으로 되어, 출력 전압(Vout)이 상승한다. 이에 따라, 검출 전압(Vout')이 제1 임계값 전압(Vth1)까지 상승하면, 펄스 신호(SIG1)는 로우 레벨이 된다. 펄스 신호(SIG1)가 로우 레벨이 되면, 드라이버 회로(30)는, 스위칭 트랜지스터(M1)를 오프하고, 동기 정류용 트랜지스터(M2)를 온 한다. 동기 정류용 트랜지스터(M2) 가 온이 되면, 출력 전압(Vout)은 저하하고, 이에 따라 검출 전압(Vout')도 저하하여, 제2 임계값 전압(Vth2) (=Vth2L)까지 강하한다.

검출 전압(Vout')이 제2 임계값 전압(Vth2) (=Vth2L)까지 강하하면, 펄스 신호(SIG1)는 다시 하이 레벨이 되고, 스위칭 트랜지스터(M1)가 온, 동기 정류용 트랜지스터(M2)가 오프 된다. 이와 같이, 중부하시에서는, 검출 전압(Vout')은, 제1 임계값 전압(Vth1)과 제2 임계값 전압(Vth2) (=Vth2L)의 두 값 사이에서 안정화된다.

다음, 도 5(a)~(d)를 참조해 경부하시에서의 도 1의 강압형 스위칭 레귤레이터(200)의 동작에 대해 설명한다. 도 5(a)~(d)는, 경부하시에서의 도 1의 강압형 스위칭 레귤레이터(200)의 동작 상태를 나타낸 타임 차트로서, 도 5(a)는, 검출 전압(Vout')및 제1, 제2 임계값 전압(Vth1, Vth2)을, 도 5(b)는, 펄스 신호(SIG1)를, 도 5(c)는 비교 신호(Vcmp)를, 도 5(d)는 제어 신호(SIG2)를 나타낸다.

경부하 상태의 어떤 시각(TO)에 있어서, 펄스 신호(SIG1)는 로우 레벨로부터 하이 레벨로 천이한다. 상술한 바와 같이, 히스테리시스 콤퍼레이터(10)에는 귀환 커패시터(Cfb), 귀환 저항(Rfb)에 의한 귀환 경로가 설치되어 있기 때문에, 펄스 신호(SIG1)의 천이가 입력 단자 측으로 귀환된다. 그 결과, 귀환 커패시터(Cfb) 및 귀환 저항(Rfb)의 용량값, 저항값으로 정해진 소정 시간 경과 후에, 히스테리시스 콤퍼레이터(10)의 반전 입력 단자 측의 전압이, 히스테리시스 콤퍼레이터(10)의 임계값 전압을 초과하고, 펄스 신호(SIG1)는 로우 레벨이 된다. 펄스 신호(SIG1)가 하이 레벨로부터 로우 레벨로 천이하면, 이 천이가 귀환 커패시터(Cfb), 귀환 저 항(Rfb)를 통해 반전 입력 단자에 귀환되고, 펄스 신호(SIG1)는 다시 하이 레벨이 된다. 이와 같이, 경부하 상태에 대해서는, 히스테리시스 콤퍼레이터(10)로부터 출력되는 펄스 신호(SIG1)는, 귀환 커패시터(Cfb), 귀환 저항(Rfb)에 의해, 하이 레벨과 로우 레벨을 교대로 반복한다.

드라이버 회로(30)는, 펄스 신호(SIG1)에 근거하여, 스위칭 트랜지스터(M1), 동기 정류용 트랜지스터(M2)를 상보적으로 온 오프한다. 그 결과, 출력 전압(Vout)은 서서히 상승해 가고, 검출 전압(Vout')도 서서히 상승해 간다. 시각(T1)에 검출 전압(Vout')이 제1 임계값 전압(Vth1)에 이른다. 여기에서 콤퍼레이터가 가진 지연 시간을 ΔT1로 하면, 펄스 신호(SIG1)는, 시각(T1)으로부터 지연 시간 ΔT1 경과후의 시각(T2)에 로우 레벨이 된다. 검출 전압(Vout')이 제1 임계값 전압(Vth1)을 초과하면, 펄스 신호(SIG1)의 천이가 귀환 커패시터(Cfb) 및 귀환 저항(Rfb)에 의해 귀환되어도, 임계값 전압을 초과하지 않게 된다. 그 결과, 귀환 커패시터(Cfb), 귀환 저항(Rfb)에 의한 펄스 신호(SIG1)의 변동은 정지하고, 검출 전압(Vout')이 제2 임계값 전압(Vth2)까지 저하하는 기간, 로우 레벨을 계속 유지한다.

시각(T2)에 펄스 신호(SIG1)가 로우 레벨이 되면, 드라이버 회로(30)는 동기 정류용 트랜지스터(M2)를 온, 스위칭 트랜지스터(M1)를 오프한다. 동기 정류용 트랜지스터(M2)가 온 하면, 양의 방향으로 흐르던 인덕터 전류(IL)가 서서히 감소한다. 이윽고, 인덕터 전류(IL)의 방향이 양으로부터 음으로 반전하는 시각(T3)에, 경부하 검출 회로(50)의 출력인 비교 신호(Vcmp)가 하이 레벨이 된다. 비교 신호(Vcmp)가 하이 레벨이 되면, 드라이버 회로(30)는 동기 정류용 트랜지스터(M2)를 강제적으로 오프 시켜, 스위칭 동작을 정지한다. 스위칭 트랜지스터(M1), 동기 정류용 트랜지스터(M2)의 스위칭 동작이 정지하면, 출력 커패시터(C1)로의 전하 공급이 정지하기 때문에, 검출 전압(Vout')은 완만하게 저하해 간다.

논리 회로(60)는, 시각(T3)에 비교 신호(Vcmp)가 하이 레벨이 되고 나서, 즉, 경부하 상태를 검출하고 나서 소정의 지연 시간τ 경과후의 시각(T4)에, 제어 신호(SIG2)를 하이 레벨로 한다. 제어 신호(SIG2)가 하이 레벨이 되면, 임계값 전압 생성 회로(20)는, 제2 임계값 전압(Vth2)을, 원래의 임계값 전압(Vth2L)으로부터 소정 전압폭 ΔV만큼 고전위 측의 임계값 전압(Vth2H)에 시프트한다. 검출 전압(Vout')은, 완만하게 계속 하강해 시각(T5)에서, 고전위 측으로 시프트된 제2 임계값 전압(Vth2) (=Vth2H)까지 저하한다. 시각(T5)에 Vout'＜Vth2H가 되고 나서, 히스테리시스 콤퍼레이터(10)의 지연 시간ΔT1 경과후의 시각(T6)에, 펄스 신호(SIG1)는 하이 레벨이 된다.

여기에서, 스위칭 동작을 정지하고 있는 드라이버 회로(30)의 스위칭 동작을 재개하기 위해서는, 어느 정도의 시간을 필요로 한다. 이 시간을 ΔT2로 하면, 시각(T6)에 펄스 신호(SIG1)가 하이 레벨이 되고 나서, 시간 ΔT2 경과후의 시각(T7)에, 스위칭 동작이 재개된다. 즉, 검출 전압(Vout')이 제2 임계값 전압(Vth2H)까지 저하하고 나서, 스위칭 동작이 재개될 때까지는, ΔT=ΔT1＋ΔT2의 지연이 발생하고, 그 기간 동안, 검출 전압(Vout')은 전압폭 δV만큼 저하한다.

만약, 제2 임계값 전압(Vth2)를 일정값(Vth2L)으로 고정했을 경우, 즉 ΔV=OV로 설정했을 경우, 경부하시에 있어서 검출 전압(Vout')은 (Vth2L-δV)까지 저 하하게 되므로, 출력 전압(Vout)의 리플이 커진다.

그래서, 본 실시 형태와 관련된 강압형 스위칭 레귤레이터(200)에서는, 임계값 전압 생성 회로(20)에 대하여, ΔV≒δV가 성립되도록, 전압폭 ΔV를 설정한다.이와 같이 전압폭 ΔV를 설정함으로써, 지연 시간 ΔT 사이에, 검출 전압(Vout')이 제2 임계값 전압(Vth2L)을 하회하는 것을 적절히 방지하여, 출력 전압(Vout)의 리플을 억제할 수 있다.

시각(T6)에 펄스 신호(SIG1)가 로우 레벨이 되면, 논리 회로(60)는 제어 신호(SIG2)를 로우 레벨로 한다. 제어 신호(SIG2)가 로우 레벨이 되면, 임계값 전압 생성 회로(20)는 제2 임계값 전압(Vth2)을 저전압 측으로 소정 전압폭 ΔV만큼 다시 시프트한다.

시각(T7)에 드라이버 회로(30)에 의해 스위칭 트랜지스터(M1)가 온 된다. 스위칭 트랜지스터(M1)가 온 하면, 검출 전압(Vout')은 상승한다. 그 후, 히스테리시스 콤퍼레이터(10)에 있어서, 귀환 커패시터(Cfb), 귀환 저항(Rfb)에 의한 기간에 따라 펄스 신호(SIG1)가 하이 레벨과 로우 레벨을 반복함으로써, 검출 전압(Vout')은 상승해 간다.

이상과 같이, 본 실시 형태와 관련된 강압형 스위칭 레귤레이터(200)에 의하면, 경부하시에 있어서, 히스테리시스 콤퍼레이터(10)의 제2 임계값 전압(Vth2)을 소정 전압폭 ΔV만큼 상승시킴으로써, 출력 전압(Vout)(검출 전압(Vout'))의 리플을 저감할 수 있다.

또, 경부하 상태를 검출하고 나서, 지연 시간τ 경과후에 제2 임계값 전 압(Vth2)을 시프트 시킴으로써, 경부하 상태가 된 직후에 중부하 상태로 돌아왔을 경우에, 스위칭 동작을 즉시 재개할 수 있다.

상기 실시 형태는 예시이며, 그러한 각 구성 요소나 각 처리 프로세스의 조합으로 다양한 변형예가 가능하고, 또 그러한 변형예도 본 발명의 범위에 들어 있는 것은 당업자에게 이해할 수 있는 바이다.

실시 형태에서는, 히스테리시스 콤퍼레이터(10)를 도 3에 나타낸 구성으로 했을 경우에 대해 설명했지만, 이에 한정되지 않고, 일반적인 히스테리시스 콤퍼레이터와 같이, 정귀환(正歸還) 시킴으로써 히스테리시스 콤퍼레이터를 구성해도 좋다.

실시 형태에서는, 제어 회로(100)를 포함한 강압형 스위칭 레귤레이터(200)에 의해 구동되는 부하로서 마이크로 프로세서를 예로 설명했지만, 이에 한정되지 않고, 부하 전류가 감소해 경부하 상태로 동작하는 다양한 부하에 대해, 구동 전압을 공급할 수 있다.

실시 형태에서는, 제어 회로(100)가 하나의 LSI에 일체 집적화된 경우에 대해 설명했지만, 이에 한정되지 않고, 일부의 구성 요소가 LSI의 외부에 디스크리트 소자 혹은 칩 부품으로서 설치되거나, 혹은 복수의 LSI에 의해 구성되어도 좋다.

또, 본 실시 형태에 있어서, 하이 레벨, 로우 레벨의 논리 값의 설정은 일례이며, 인버터 등에 의해 적절히 반전시킴으로써 자유롭게 변경하는 것이 가능하다.

실시 형태에 의거해, 본 발명을 설명했지만, 실시 형태는, 본 발명의 원리, 응용을 나타내고 있는 것에 불과하다는 것은 말할 것까지 없고, 실시 형태에는, 청 구 범위에 규정된 본 발명의 사상을 이탈하지 않는 범위에 있어서, 많은 변형예나 배치의 변경이 가능한 것이 말할 필요도 없다.

본 발명과 관련된 히스테리시스 콤퍼레이터를 이용한 강압형 스위칭 레귤레이터 및 그 제어 회로는, 다양한 전자 기기의 전원 공급에 이용할 수 있다.

Claims

동기 정류 방식의 강압형 스위칭 레귤레이터의 스위칭 소자를 온 오프 하는 제어 회로로서,

상기 강압형 스위칭 레귤레이터의 출력 전압에 따른 검출 전압을, 제1 임계값 전압 및 상기 제1 임계값 전압보다 낮은 제2 임계값 전압과 비교하는 히스테리시스 콤퍼레이터와,

상기 강압형 스위칭 레귤레이터에 접속되는 부하가 경부하 상태인 것을 검출하는 경부하 검출 회로와,

상기 히스테리시스 콤퍼레이터로부터 출력된 펄스 신호에 근거해, 상기 스위칭 소자를 온 오프 하는 드라이버 회로를 구비하여,

상기 히스테리시스 콤퍼레이터는, 상기 경부하 검출 회로에 의한 경부하 상태의 검출을 계기로서, 상기 제2 임계값 전압을 소정 전압폭만큼 고전위 측으로 시프트 하고, 또한,

상기 드라이버 회로는, 상기 경부하 검출 회로에 의해 경부하 상태가 검출되면, 상기 검출 전압이 상기 제1 임계값 전압까지 상승하고 나서, 시프트 후의 상기 제2 임계값 전압으로 하강할 때까지의 기간, 상기 스위칭 소자의 온 오프를 정지하는 것을 특징으로 하는 제어 회로.
청구항 1에 있어서,

상기 히스테리시스 콤퍼레이터는, 상기 경부하 상태의 검출로부터 소정의 지연 시간 경과후에, 상기 제2 임계값 전압을 고전위 측으로 시프트하는 것을 특징으로 하는 제어 회로.
청구항 1에 있어서,

상기 히스테리시스 콤퍼레이터는, 상기 제2 임계값 전압을 고전위 측으로 시프트 한 후, 상기 검출 전압이 시프트 후의 상기 제2 임계값 전압까지 강하한 것을 계기로서, 상기 제2 임계값 전압을 상기 소정 전압폭만큼 저전위 측으로 다시 시프트하는 것을 특징으로 하는 제어 회로.
청구항 1에 있어서,

상기 히스테리시스 콤퍼레이터는, 그 출력 단자와, 상기 검출 전압이 입력되는 단자간에 직렬로 접속된 귀환 저항 및 귀환 커패시터를 구비하는 것을 특징으로 하는 제어 회로.
청구항 1 내지 4 중 어느 한 항에 있어서,

상기 히스테리시스 콤퍼레이터는,

상기 검출 전압과 상기 제1 임계값 전압을 비교하는 제1 콤퍼레이터와,

상기 검출 전압과 상기 제2 임계값 전압을 비교하는 제2 콤퍼레이터와,

상기 제1 콤퍼레이터 및 상기 제2 콤퍼레이터의 출력 신호에 의해 세트, 리 세트되는 플립플롭 회로를 포함하여,

상기 플립플롭 회로의 출력 신호를 상기 펄스 신호로서 출력하는 것을 특징으로 하는 제어 회로.
청구항 5에 있어서,

상기 제1, 제2 임계값 전압을 생성하는 임계값 전압 생성 회로를 더 구비하고,

이 임계값 전압 생성 회로는,

소정의 기준 전압이 인가되는 기준 전압 단자와 접지간에 직렬로 접속된 복수의 분압 저항을 포함하고,

상기 복수의 분압 저항의 접속점에 나타나는 전압 중 어느 하나를 선택하여 상기 제1, 제2 임계값 전압으로서 출력하는 것을 특징으로 하는 제어 회로.
청구항 1 내지 4 중 어느 한 항에 있어서,

상기 경부하 검출 회로는,

상기 스위칭 소자인 스위칭 트랜지스터 및 동기 정류용 트랜지스터의 접속점에 나타나는 스위칭 전압을, 접지 전위와 비교하는 경부하 검출 콤퍼레이터를 포함하고, 상기 동기 정류용 트랜지스터가 온인 기간에 있어서, 상기 스위칭 전압이 접지 전위를 상회한 때, 경부하 상태로 판정하는 것을 특징으로 하는 제어 회로.
청구항 1 내지 4 중 어느 한 항에 있어서,

하나의 반도체 기판상에 일체 집적화되는 것을 특징으로 하는 제어 회로.
일단이 접지된 출력 커패시터 및 상기 출력 커패시터의 타단에 그 일단이 접속된 출력 인덕터를 포함하는 스위칭 레귤레이터 출력 회로와,

상기 스위칭 레귤레이터 출력 회로에, 스위칭 전압을 공급하는 청구항 1 내지 4중 어느 한 항에 기재된 제어 회로를 구비하여,

상기 출력 커패시터의 타단의 전압을 출력하는 것을 특징으로 하는 강압형 스위칭 레귤레이터.
전지와,

마이크로 프로세서와,

상기 전지로부터 출력되는 전지 전압을 강압해 상기 마이크로 프로세서에 공급하는 청구항 9에 기재된 강압형 스위칭 레귤레이터를 구비하는 것을 특징으로 하는 전자 기기.