KR20070078586A - 리드프레임 소켓을 갖는 적층 패키지 - Google Patents

리드프레임 소켓을 갖는 적층 패키지 Download PDF

Info

Publication number
KR20070078586A
KR20070078586A KR1020060008996A KR20060008996A KR20070078586A KR 20070078586 A KR20070078586 A KR 20070078586A KR 1020060008996 A KR1020060008996 A KR 1020060008996A KR 20060008996 A KR20060008996 A KR 20060008996A KR 20070078586 A KR20070078586 A KR 20070078586A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
package
socket
substrate
chip
Prior art date
Application number
KR1020060008996A
Other languages
English (en)
Inventor
이상균
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060008996A priority Critical patent/KR20070078586A/ko
Publication of KR20070078586A publication Critical patent/KR20070078586A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 조립이 완료된 단품 반도체 칩 패키지 복수 개를 수직으로 적층하여 구성되는 적층 패키지에 관한 것이다. 단품 반도체 칩 패키지만으로 구성되는 종래의 적층 패키지는 각각의 단품 반도체 칩 패키지의 휨으로 인해 적층이 잘 이루어지지 않으며 4개 이상의 단품 반도체 칩 패키지 적층이 어렵다는 문제가 있었다. 본 발명은 각 단품 반도체 칩 패키지들의 외부 접속 단자에 대응하여 일대일 대응되어 단품 반도체 칩 패키지들이 각각 횡으로 삽입 수용되어 외부접속단자가 접합되는 소켓 내부리드들과 그 소켓 내부리드들과 일체로 형성되며 소켓 내부리드들과 수직하는 소켓 외부리드들 및 소켓 내부리드들을 고정하는 지지대를 포함하는 리드프레임 소켓을 갖는 적층 패키지를 제공한다. 이에 따르면, 조립이 완료된 단품 반도체 칩 패키지를 상하 리드프레임 소켓 내에 삽입하여 소켓 내부리드와 접합시킴으로써 적층이 용이하게 이루어질 수 있다. 또한 단품 반도체 칩 패키지의 휨에 영향을 받지 않기 때문에 4개 이상의 단품 반도체 칩 패키지 적층이 가능하다.
적층 패키지, 스택 패키지, 3차원, 반도체, 소켓, 리드프레임

Description

리드프레임 소켓을 갖는 적층 패키지{STACK PACKAGE HAVING LEADFRAME SOCKET}
도 1은 종래 기술에 따른 적층 패키지의 일 예를 나타낸 단면도이다.
도 2는 본 발명의 실시예에 따른 적층 패키지의 단면도이다.
도 3은 도 2의 요부 확대 단면도이다.
도 4는 도 2의 리드프레임 소켓 구조를 보여주는 평면도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
110; 적층 패키지 111; 단품 반도체 칩 패키지
131; 반도체 칩 132; 본딩패드
135; 기판 136; 윈도우(window)
139; 접착제 141; 본딩와이어
143; 수지 성형부 145; 솔더 볼
150; 리드프레임 소켓 151; 소켓 내부리드
153; 소켓 외부리드 155; 지지대
본 발명은 반도체 칩 패키지에 관한 것으로서, 더욱 상세하게는 조립이 완료된 단품 반도체 칩 패키지 복수 개를 수직으로 적층하여 구성되는 적층 패키지에 관한 것이다.
적층 패키지(stack package)는 반도체 조립 공정을 거쳐 제조가 완료된 단품 반도체 칩 패키지 복수 개가 수직으로 적층되어 하나의 단위 반도체 칩 패키지로 구현되는 패키지의 한 형태이다. 적층 패키지는 단위 반도체 칩 패키지와 동일한 실장 면적 내에서 용량을 증가시킬 수 있어 각각의 단위 반도체 칩 패키지를 복수 개 실장시키는 것에 비하여 유리하다는 장점이 있다.
최근에 잘 알려져 있는 적층 패키지로서는 실장 면적이 작고 패키지 두께가 얇은 칩 스케일 패키지(CSP; Chip Scale Package)로 불리는 복수 개의 반도체 칩 패키지를 적층시킨 형태의 적층 패키지가 알려져 있다. 이와 같은 적층 패키지는 예를 들어 고성능 서버 시스템에 사용되는 고속 및 고용량의 메모리 반도체 모듈의 제조에 이용된다. 2개의 칩 스케일 패키지가 적층된 듀얼 스택 패키지(DSP; Dual Stack Package)와 4개의 칩 스케일 패키지가 적층된 쿼드 스택 패키지(QSP; Quad Stack Package)가 대표적으로 알려져 있다.
도 1은 종래 기술에 따른 적층 패키지의 일 예를 나타낸 단면도이다.
도 1에 도시된 적층 패키지(910)는 중앙부에 윈도우(936)가 형성된 기판(935)과 본딩패드(932)들이 중앙부에 형성된 센터패드형(center pad type)의 반도체 칩(931)을 포함하며, 외부접속단자로서 솔더 볼(solder ball; 945)을 이용하는 BGA 형태의 단품 반도체 칩 패키지(900) 2개가 수직으로 적층된 듀얼 스택 패키지 이다.
적층 패키지(910)를 구성하는 각각의 단품 반도체 칩 패키지(911)는 윈도우(936)에 본딩패드(932)가 위치하도록 반도체 칩(931)이 기판(935)의 일면에 부착되고, 본딩와이어(bonding wire; 941)에 의해 반도체 칩(931)과 기판(935)의 전기적인 연결이 이루어지며, 본딩와이어(941) 및 그 접합 부분은 윈도우(936) 부분에 에폭시 몰딩 컴파운드(EMC; Epoxy Molding Compound)와 같은 성형 수지로 형성되는 수지 성형부(943)에 의해 밀봉되고, 기판(935)의 칩 실장면 가장자리에 복수의 솔더 볼(945)이 형성되어 있는 구조이다.
적층되는 단품 반도체 칩 패키지(911)들은 상부에 위치한 단위 칩 스케일 패키지의 솔더 볼(945)이 하부에 위치한 단위 칩 스케일 패키지의 기판(935)에 부착됨으로써 전기적인 상호 연결 및 물리적인 결합이 이루어진다.
그런데 종래 기술에 따른 적층 패키지는 패키지 외곽의 외부 접속 단자를 접합하는 방식으로 단품 반도체 칩 패키지들만을 이용하여 적층이 이루어지는 구조이기 때문에 단품 반도체 칩 패키지의 휨(warpage)으로 인하여 적층에 어려움이 있고 적층될 수 있는 반도체 칩 패키지의 수도 제한적이다. 통상적으로 단품 반도체 칩 패키지를 4개 이상 적층하는 데에는 어려움이 있는 것으로 알려져 있다. 따라서, 4개 이상의 단품 반도체 칩 패키지를 적층할 수 없어 새로운 구조의 적층 패키지 개발이 요구되나, 신규 패키지 개발에 따른 개발비, 인건비 및 신규 패키지 구조에 의한 신규 설비 투자가 필요하기 때문에 어려움이 있다.
따라서 본 발명의 목적은 적층 패키지의 제조 공정 상 어려움을 극복하고, 원하는 수만큼의 단품 반도체 칩 패키지를 적층하여 구현이 가능한 적층 패키지를 제공하는 데에 있다.
이와 같은 목적을 달성하기 위하여, 본 발명은 기판의 일 면에 반도체 칩이 실장되어 있고, 다른 쪽 면에 외부 접속 단자가 형성된 단품 반도체 칩 패키지 복수 개를 포함하는 적층 패키지로서, 단품 반도체 칩 패키지들이 각각 횡으로 삽입 수용되어 수직으로 배치되고 그 단품 반도체 칩 패키지의 외부접속단자가 일대일 대응되어 접합되는 소켓 내부리드들과 그 소켓 내부리드들과 일체로 형성되며 소켓 내부리드들과 수직하는 소켓 외부리드들 및 소켓 내부리드들을 고정하는 지지대를 포함하는 리드프레임 소켓을 갖는 적층 패키지를 제공한다.
본 발명에 따른 적층 패키지에 있어서, 외부 접속 단자가 볼 형태로서 반도체 칩이 실장된 기판의 가장자리에 배치될 수 있다. 그리고 단품 반도체 칩 패키지는 중앙 부분에 윈도우가 형성된 기판과, 본딩패드들이 칩 상면에 형성되어 있으며 윈도우에 본딩패드들이 노출되도록 기판에 부착된 반도체 칩과, 윈도우를 경유하여 반도체 칩과 기판을 전기적으로 연결시키는 본딩와이어들 및 그 본딩와이어들과 그 접합 부분을 밀봉시키며 윈도우 부분에 형성된 수지 성형부를 포함할 수 있다.
이하 첨부 도면을 참조하여 본 발명에 따른 적층 패키지를 보다 상세하게 설명하고자 한다.
실시예
도 2는 본 발명의 실시예에 따른 적층 패키지의 단면도이고, 도 3은 도 2의 요부 확대 단면도이며, 도 4는 도 2의 리드프레임 소켓 구조를 보여주는 평면도이다.
도 2와 도 3을 참조하면, 본 실시예의 적층 패키지(110)는 중앙부에 윈도우(136)가 형성된 기판(135)과 센터패드형의 반도체 칩(131)을 포함하며 외부접속단자로서 솔더 볼(145)을 이용하는 BGA 형태의 단품 반도체 칩 패키지(111)가 리드프레임 소켓(150)을 이용하여 수직으로 적층된 구조이다.
각각의 단품 반도체 칩 패키지(111)는 반도체 칩(131)이 기판(135)을 관통하게 형성되는 윈도우(136)에 본딩패드(132)들이 위치하도록 기판(135)의 일면에 부착된 구조이다. 반도체 칩(131)과 기판(135)은 윈도우(136)를 경유하는 본딩와이어(141)에 의해 전기적으로 연결된다. 본딩와이어(141) 및 그 접합 부분은 윈도우(136) 부분에 형성되는 수지 성형부(143)에 의해 밀봉된다. 기판(135)의 칩 실장면 가장자리에는 복수의 외부 접속 단자로서 솔더 볼(145)이 형성되어 있다.
리드프레임 소켓(150)은 도 4에 도시된 바와 같이, 지지대(151)와 소켓 내부리드(153) 및 소켓 외부리드(155)로 구성된다. 지지대(151)는 사각의 링(ring) 형태이며 고온에서 견디는 비전도성 물질로 구성된다. 소켓 내부리드(110)는 지지대(151)를 가로지르는 형태로 지지대(151)에 양쪽에 각각 복수 개가 형성된다. 각각의 소켓 내부리드(153)는 지지대(151)에 의해 고정되어 지지된다. 각각의 소켓 내부리드(151)는 단품 반도체 칩 패키지(111)의 솔더 볼(1145)에 대응되는 위치에 배열된다. 이 소켓 내부리드(153)는 단품 반도체 칩 패키지(111)들이 각각 횡으로 삽 입 수용되는 슬롯 복수 개를 수직으로 형성한다.
소켓 외부리드(155)들은 소켓 내부리드(153)들과 일체로 형성되며 수직으로 배치되는 소켓 내부리드들(153)과 수직으로 형성된다. 수직으로 배치되는 소켓 내부리드(153)들이 소켓 외부리드(155)들에 연결되어 통합된다. 즉, 소켓 외부리드(155)에 의해 수직으로 배치되는 소켓 내부리드(153)들이 전기적으로 연결된다. 소켓 외부리드(155)들이 적층 패키지(110)의 외부 접속 단자로서 사용된다. 소켓 외부리드(155)들의 하단 부분은 적층 패키지(110)의 실장에 적합하게 적절한 형태로 절곡된다.
솔더 볼(145)은 소켓 내부리드(151)에 접합되어 전기적 및 물리적으로 연결된다. 소켓 내부리드(151)는 단품 반도체 칩 패키지(110)의 각 솔더 볼(145)에 일대일 대응되어 연결된다. 각각의 소켓 내부리드(153)에 접합됨으로써 수직으로 배치되는 단품 반도체 칩 패키지(110)들간의 전기적인 연결이 이루어진다.
한편 본 발명에 따른 적층 패키지는 전술한 실시예에 한정되지 않고 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 이는 본원발명이 속하는 기술분야에 종사하는 자라면 쉽게 알 수 있을 것이다.
이상에서 설명한 바와 같은 본 발명에 따른 적층 패키지에 의하면, 조립이 완료된 단품 반도체 칩 패키지를 상하 리드프레임 소켓 내에 삽입하여 소켓 내부리드와 접합시킴으로써 적층이 용이하게 이루어질 수 있다. 또한 단품 반도체 칩 패키지의 휨에 영향을 받지 않기 때문에 4개 이상의 단품 반도체 칩 패키지에 대한 적층이 가능하다.

Claims (3)

  1. 기판의 일 면에 반도체 칩이 실장되어 있고, 다른 쪽 면에 외부 접속 단자가 형성된 단품 반도체 칩 패키지 복수 개를 포함하는 적층 패키지로서,
    상기 단품 반도체 칩 패키지들이 각각 횡으로 삽입 수용되어 수직으로 배치되고 상기 단품 반도체 칩 패키지의 외부접속단자가 일대일 대응되어 접합되는 소켓 내부리드들과, 상기 소켓 내부리드들과 일체로 형성되며 상기 소켓 내부리드들과 수직하는 소켓 외부리드들 및 상기 소켓 내부리드들을 고정하는 지지대를 포함하는 것을 특징으로 하는 리드프레임 소켓을 갖는 적층 패키지.
  2. 제1 항에 있어서,
    상기 외부접속단자가 볼 형태로서 반도체 칩이 실장된 기판의 가장자리에 배치된 것을 특징으로 하는 리드프레임 소켓을 갖는 적층 패키지.
  3. 제1 항에 있어서,
    상기 단품 반도체 칩 패키지는 중앙 부분에 윈도우가 형성된 기판과, 본딩패드들이 칩 상면에 형성되어 있으며 윈도우에 본딩패드들이 노출되도록 기판에 부착된 반도체 칩과, 윈도우를 경유하여 상기 반도체 칩과 상기 기판을 전기적으로 연결시키는 본딩와이어들 및 그 본딩와이어들과 그 접합 부분을 밀봉시키며 윈도우 부분에 형성된 수지 성형부를 포함하는 것을 특징으로 하는 리드프레임 소켓을 갖 는 적층 패키지.
KR1020060008996A 2006-01-27 2006-01-27 리드프레임 소켓을 갖는 적층 패키지 KR20070078586A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060008996A KR20070078586A (ko) 2006-01-27 2006-01-27 리드프레임 소켓을 갖는 적층 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060008996A KR20070078586A (ko) 2006-01-27 2006-01-27 리드프레임 소켓을 갖는 적층 패키지

Publications (1)

Publication Number Publication Date
KR20070078586A true KR20070078586A (ko) 2007-08-01

Family

ID=38599535

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060008996A KR20070078586A (ko) 2006-01-27 2006-01-27 리드프레임 소켓을 갖는 적층 패키지

Country Status (1)

Country Link
KR (1) KR20070078586A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101115586B1 (ko) * 2010-11-25 2012-03-05 하나 마이크론(주) 반도체 패키지 및 이의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101115586B1 (ko) * 2010-11-25 2012-03-05 하나 마이크론(주) 반도체 패키지 및 이의 제조 방법

Similar Documents

Publication Publication Date Title
KR100621991B1 (ko) 칩 스케일 적층 패키지
JP5522561B2 (ja) マイクロ電子デバイスパッケージ、積重ね型マイクロ電子デバイスパッケージ、およびマイクロ電子デバイスを製造する方法
US6261865B1 (en) Multi chip semiconductor package and method of construction
US8643189B1 (en) Packaged semiconductor die with power rail pads
KR101530688B1 (ko) 비접착 패키지 부착에 의한 집적 회로 패키지-인-패키지시스템
US20080157302A1 (en) Stacked-package quad flat null lead package
JP5557204B2 (ja) 集積回路パッケージシステムおよびその製造システム
JP2000299423A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法
KR20070078586A (ko) 리드프레임 소켓을 갖는 적층 패키지
KR100650769B1 (ko) 적층형 패키지
KR20000040586A (ko) 회로배선이 형성된 기판을 갖는 멀티 칩 패키지
JP3466354B2 (ja) 半導体装置
KR20020052581A (ko) 반도체패키지
KR20030054066A (ko) 적층 패키지 및 그 제조 방법
KR100639700B1 (ko) 칩 스케일 적층 칩 패키지
KR100911461B1 (ko) 반도체 패키지
KR20010068781A (ko) 반도체 칩 패키지
KR100379092B1 (ko) 반도체패키지 및 그 제조 방법
KR20030055834A (ko) 리드프레임을 이용하는 볼 그리드 어레이형 반도체 칩패키지와 적층 패키지
KR20000040218A (ko) 멀티 칩 패키지
KR20070088058A (ko) 멀티 칩 패키지
KR20030047403A (ko) 볼 그리드 어레이형 적층 패키지
KR20100078957A (ko) 반도체 모듈
KR20000061357A (ko) 반도체 패키지의 구조 및 그 제조방법
KR20060133802A (ko) 반도체 패키지

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid