KR100650769B1 - 적층형 패키지 - Google Patents

적층형 패키지 Download PDF

Info

Publication number
KR100650769B1
KR100650769B1 KR1020050110709A KR20050110709A KR100650769B1 KR 100650769 B1 KR100650769 B1 KR 100650769B1 KR 1020050110709 A KR1020050110709 A KR 1020050110709A KR 20050110709 A KR20050110709 A KR 20050110709A KR 100650769 B1 KR100650769 B1 KR 100650769B1
Authority
KR
South Korea
Prior art keywords
sub
package
substrate
stacked
chip
Prior art date
Application number
KR1020050110709A
Other languages
English (en)
Inventor
임상준
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050110709A priority Critical patent/KR100650769B1/ko
Application granted granted Critical
Publication of KR100650769B1 publication Critical patent/KR100650769B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

개시된 적층형 패키지는, 일측에 솔더 볼이 마련된 기판; 상기 기판 타측 상에 적층되고, 중앙에 개구부가 형성된 서브 기판 상에 서로 반대 방향을 향하도록 센터 패드가 마련된 상하부 칩이 적층되며, 상기 하부 칩은 상기 서브 기판의 개구부를 통해 하향으로 상기 서브 기판과 와이어 본딩되며, 상기 상부 칩은 상향으로 상기 서브 기판과 와이어 본딩되는 제1 서브 패키지; 및 상기 제1 서브 패키지와 동일한 구조로, 상기 제1 서브 패키지 타측 상에 적층되는 제2 서브 패키지를 포함함으로써, 제1,2 서브 패키지의 디자인 패턴이 동일하기 때문에 접합 신뢰성 측면에서 우수하고, 패키지의 조립 또한 용이하게 할 수 있는 효과를 제공한다.

Description

적층형 패키지{Stack type package}
도 1은 본 발명의 일 실시예에 따른 적층형 패키지를 나타낸 단면도,
도 2는 본 발명의 또 다른 실시예에 따른 적층형 패키지를 나타낸 단면도.
<도면의 주요부분에 대한 부호의 설명>
100... 적층형 패키지 110... 기판
120... 제1 서브 패키지 130... 제2 서브 패키지
본 발명은 적층형 패키지에 관한 것으로서, 특히 다수의 칩이 내장된 서브 패키지 다수를 적층하여 마련된 적층형 패키지에 관한 것이다.
반도체 패키지는 웨이퍼 공정에 의해 만들어진 개개의 다이를 실제 전자 부품으로써 사용할 수 있도록 전기적 연결을 해주고, 외부의 충격으로부터 보호되도록 밀봉 포장한 것을 말하며, 최근 고용량, 고집적, 초소형화된 반도체 제품에 대한 요구에 부응하기 위해 다양한 반도체 패키지들이 개발되고 있다.
이러한 다양한 반도체 패키지 중 고용량, 고집적화 등을 만족시키기 위하여 다수의 칩이 적층되거나, 또는 다수의 패키지를 적층한 적층형 패키지가 출현하였 다.
그런데, 이러한 적층형 패키지 중 다수의 패키지가 적층된 적층형 패키지의 경우, 4개의 칩을 포함하기 위하여는 4개의 패키지를 제조한 후, 이 4개의 패키지를 적층함에 의하여 적층형 패키지를 제조하였는데, 이는 패키지 간에 전기적 연결을 솔더 볼에 의하기 때문에 층간 패키지의 디자인 패턴이 서로 상이하여 서로 쇼트될 염려가 있고, 또한 많은 솔더 볼을 사용하기 때문에 볼 크랙과 같은 볼 접합 신뢰성이 떨어져 불량 발생률이 증가되는 문제점이 있다.
본 발명은 상기의 문제점을 해결하기 위하여 창출된 것으로서, 패키지 적층 구조를 변경하여 적층형 패키지의 신뢰성 향상 및 불량 발생을 줄일 수 있는 개선된 적층형 패키지를 제공하는 것을 그 목적으로 한다.
상기의 목적을 달성하기 위한 본 발명의 적층형 패키지는, 일측에 솔더 볼이 마련된 기판; 상기 기판 타측 상에 적층되고, 중앙에 개구부가 형성된 서브 기판 상에 서로 반대 방향을 향하도록 센터 패드가 마련된 상하부 칩이 적층되며, 상기 하부 칩은 상기 서브 기판의 개구부를 통해 상기 서브 기판과 와이어 본딩되며, 상기 상부 칩은 상기 서브 기판과 와이어 본딩되는 제1 서브 패키지; 및 상기 제1 서브 패키지와 동일한 구조로, 상기 제1 서브 패키지 타측 상에 적층되는 제2 서브 패키지를 포함한 것이 바람직하다.
여기서, 상기 제1,2 서브 패키지 각각은 상기 서브 기판 각각이 상부에 위치 하도록 상기 기판 일측에 적층된 것이 바람직하다.
그리고 본 발명의 또 다른 적층형 패키지는, 일측에 솔더 볼이 마련된 기판; 상기 기판 타측에 적층되며, 서브 기판과, 상기 서브 기판 양측 각각에 실장되며, 범프에 의하여 상기 서브 기판과 전기적으로 연결된 칩 및 상기 기판 측에 실장된 칩을 밀봉하는 EMC를 포함한 제1 서브 패키지; 및 상기 제1 서브 패키지와 동일한 구조로, 상기 제1 서브 패키지 상에 적층되는 제2 서브 패키지를 포함한 것이 바람직하다.
이하 첨부된 도면을 참조하면서 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 적층형 패키지를 나타낸 단면도이다.
도면을 참조하면, 적층형 패키지(100)는 일측에 솔더 볼(111)이 마련된 기판(110)과, 이 기판(110) 타측 상에 적층된 제1 서브 패키지(120) 및 제1 서브 패키지(120) 타측 상에 적층된 제2 서브 패키지(130)를 포함한다.
제1 서브 패키지(120)는 중앙에 개구부(126)가 형성된 서브 기판(121)과, 이 서브 기판(121) 상에 접착 테입(128)에 의하여 적층된 하부 칩(122) 및 이 하부 칩(122) 상에 적층된 상부 칩(123)을 포함한다.
하부 칩(122)과 상부 칩(123)에는 모두 센터 패드(124)가 마련되는데, 상부 칩(123)의 경우 에지 패드도 가능하다.
이 하부 칩(122)과 서브 기판(121)은 와이어(125a) 본딩에 의하여 전기적으로 연결되는데, 이 전기적 연결은 서브 기판(121)에 형성된 개구부(126)를 통해 이 루어진다.
그리고 상부 칩(123)은 상부 칩에 마련된 센터 패드(124) 또는 에지 패드와 서브 기판(121)이 와이어(125b) 본딩에 의하여 전기적으로 연결된다.
따라서, 하부 칩(122)에 마련된 센터 패드(124a)와 상부 칩(123)에 마련된 센터 패드(124b) 또는 에지 패드는 서로 반대 방향을 향하도록, 즉 하부 칩(122)에 마련된 센터 패드(124a)는 하부를, 상부 칩(123)에 마련된 센터 패드(124b) 또는 에지 패드는 상부를 향하도록 마련된다.
그리고 이와 같이 서브 기판(121) 상에 적층된 상하부 칩(122,123) 및 와이어(125)를 외부로부터 보호하기 위하여 EMC(127)에 의하여 몰딩된다.
이와 같은 구조의 제1 서브 패키지(120)는 기판(110) 타측에 접착 테입(128)에 의하여 적층되는데, 이 기판(110) 타측에 적층 시, 그 구조는 서브 기판(121)이 상부로 가도록 칩(122,123) 등을 몰딩한 EMC(127)가 접착 테입(128)에 의하여 기판(110)에 적층된 구조이다.
제2 서브 패키지(130)는 제1 서브 패키지(120)와 동일한 구조로, 제1 서브 패키지(120) 상에 적층되며, 그 적층되는 방식도 기판(110) 상에 제1 서브 패키지(120)가 적층되는 형태와 같이 서브 기판(131)이 상부로 가도록 적층된다.
그리고 제1 서브 패키지(120)와 제2 서브 패키지(130)는 기판(110)과 전기적으로 연결되도록 와이어(125c) 본딩이 되고, 제1 서브 패키지(120)와 제2 서브 패키지(130) 및 와이어(125c)를 외부로부터 보호하기 위하여 EMC(140) 몰딩된다.
도 2는 본 발명의 또 다른 실시예에 따른 적층형 패키지를 나타낸 단면도이 다.
도면을 참조하면, 적층형 패키지(200)는 일측에 솔더 볼(211)이 마련된 기판(210)과, 이 기판(210) 타측에 적층된 제1 서브 패키지(220) 및 제1 서브 패키지(220) 상에 적층된 제2 서브 패키지(230)를 포함한다.
제1 서브 패키지(220)는 서브 기판(221)과, 이 서브 기판(221) 양측에 각각 적층된 칩(222) 및 서브 기판(221)과 칩(222) 사이를 전기적으로 연결하는 범프(224)를 포함한다.
여기서, 칩(222)에는 센터 패드(223) 또는 에지 패드가 마련되며, 패드(223)의 위치에 따라 범프(224)의 위치도 센터 또는 에지 중 어느 한 곳에 마련된다.
그리고 서브 기판(221) 하부에는 서브 기판(221) 하부에 적층된 칩(222)을 외부로부터 보호하기 위하여 EMC(225) 몰딩이 되어 있으며, 이 몰딩된 EMC(225)가 접착 테입(227)에 의하여 기판(210)에 부착 적층되며, 서브 기판(221)과 기판(210) 사이에는 전기적 연결을 위하여 와이어(226a) 본딩된다.
제2 서브 패키지(230)는 제1 서브 패키지(220)와 동일한 구조로, 제1 서브 패키지(220) 상에 적층되는데, 그 적층되는 모습은 제1 서브 패키지(220)에서 EMC(225)에 의하여 몰딩되지 않은 칩(222b) 상에 제2 서브 패키지(230)의 EMC(235)가 접착 테입(227)에 의하여 부착 적층된 형태로 제2 서브 패키지(230)의 서브 기판(231)과 기판(210) 사이에는 전기적 연결을 위하여 와이어(226b) 본딩된다.
그리고 제1,2 서브 패키지(220,230)를 외부로부터 보호하기 위하여 기판(210) 상에는 EMC(240)에 의하여 몰딩된다.
이와 같은 구조의 적층형 패키지는 제1,2 서브 패키지의 디자인 패턴이 동일하기 때문에 접합 신뢰성 측면에서 우수하고, 패키지의 조립 또한 용이하게 할 수 있다.
그리고 기판과 서브 패키지 사이의 최종적인 전기적 연결을 와이어 본딩에 의하므로 전기적 연결의 유연성을 증가시킬 수 있고, 솔더 볼 사용 개수가 일반 단품 패키지의 수량과 비슷하여 볼 신뢰성을 향상시킬 수 있다.
상술한 바와 같이 본 발명의 적층형 패키지에 의하면, 제1,2 서브 패키지의 디자인 패턴이 동일하기 때문에 접합 신뢰성 측면에서 우수하고, 패키지의 조립 또한 용이하게 할 수 있는 효과를 제공한다.
본 발명은 상기에 설명되고 도면에 예시된 것에 의해 한정되는 것은 아니며, 다음에 기재되는 청구의 범위 내에서 더 많은 변형 및 변용예가 가능한 것임은 물론이다.

Claims (3)

  1. 일측에 솔더 볼이 마련된 기판;
    상기 기판 타측 상에 적층되고, 중앙에 개구부가 형성된 서브 기판 상에 서로 반대 방향을 향하도록 센터 패드가 마련된 상하부 칩이 적층되며, 상기 하부 칩은 상기 서브 기판의 개구부를 통해 상기 서브 기판과 와이어 본딩되며, 상기 상부 칩은 상기 서브 기판과 와이어 본딩되는 제1 서브 패키지; 및
    상기 제1 서브 패키지와 동일한 구조로, 상기 제1 서브 패키지 타측 상에 적층되는 제2 서브 패키지를 포함한 것을 특징으로 하는 적층형 패키지.
  2. 제1항에 있어서,
    상기 제1,2 서브 패키지 각각은 상기 서브 기판 각각이 상부에 위치하도록 상기 기판 일측에 적층된 것을 특징으로 하는 적층형 패키지.
  3. 일측에 솔더 볼이 마련된 기판;
    상기 기판 타측에 적층되며, 서브 기판과, 상기 서브 기판 양측 각각에 실장되며, 범프에 의하여 상기 서브 기판과 전기적으로 연결된 칩 및 상기 기판 측에 실장된 칩을 밀봉하는 EMC를 포함한 제1 서브 패키지; 및
    상기 제1 서브 패키지와 동일한 구조로, 상기 제1 서브 패키지 상에 적층되는 제2 서브 패키지를 포함한 것을 특징으로 하는 적층형 패키지.
KR1020050110709A 2005-11-18 2005-11-18 적층형 패키지 KR100650769B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050110709A KR100650769B1 (ko) 2005-11-18 2005-11-18 적층형 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050110709A KR100650769B1 (ko) 2005-11-18 2005-11-18 적층형 패키지

Publications (1)

Publication Number Publication Date
KR100650769B1 true KR100650769B1 (ko) 2006-11-27

Family

ID=37713922

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050110709A KR100650769B1 (ko) 2005-11-18 2005-11-18 적층형 패키지

Country Status (1)

Country Link
KR (1) KR100650769B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8053879B2 (en) 2008-09-01 2011-11-08 Hynix Semiconductor Inc. Stacked semiconductor package and method for fabricating the same
US8441116B2 (en) 2007-12-13 2013-05-14 Hynix Semiconductor Inc. Semiconductor package having substrate for high speed semiconductor package

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8441116B2 (en) 2007-12-13 2013-05-14 Hynix Semiconductor Inc. Semiconductor package having substrate for high speed semiconductor package
US8053879B2 (en) 2008-09-01 2011-11-08 Hynix Semiconductor Inc. Stacked semiconductor package and method for fabricating the same
US8445322B2 (en) 2008-09-01 2013-05-21 SK Hynix Inc. Method of fabricating semiconductor package

Similar Documents

Publication Publication Date Title
KR101070913B1 (ko) 반도체 칩 적층 패키지
KR100621991B1 (ko) 칩 스케일 적층 패키지
KR100477020B1 (ko) 멀티 칩 패키지
KR100744151B1 (ko) 솔더 넌-엣 불량을 억제하는 구조의 패키지 온 패키지
US20080029884A1 (en) Multichip device and method for producing a multichip device
KR20020055603A (ko) 이중 다이 집적 회로 패키지
KR20070088177A (ko) 반도체 패키지 및 그 제조 방법
US20060284298A1 (en) Chip stack package having same length bonding leads
KR20110030087A (ko) 반도체 패키지
US7221041B2 (en) Multi-chips module package and manufacturing method thereof
KR100650769B1 (ko) 적층형 패키지
KR100808582B1 (ko) 칩 적층 패키지
KR20090022771A (ko) 스택 패키지
KR101046392B1 (ko) 반도체 패키지용 기판과, 이를 포함하는 반도체 패키지 및 이를 이용한 스택 패키지
KR20080067891A (ko) 멀티 칩 패키지
KR20110107125A (ko) 반도체 패키지
KR20110050028A (ko) 인쇄회로기판 및 이를 포함하는 반도체 패키지
JP2001085604A (ja) 半導体装置
KR20070078953A (ko) 적층형 패키지
KR20010073344A (ko) 멀티 칩 패키지
KR100400827B1 (ko) 반도체패키지
KR101019705B1 (ko) 반도체 패키지 제조용 기판 및 이를 이용한 반도체 패키지
KR20080058013A (ko) 멀티칩 패키지 및 그 제조방법
KR100762875B1 (ko) 적층형 패키지
KR100668865B1 (ko) 듀얼 본드 핑거 에프비지에이 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101025

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee