KR20070074651A - 동조형 링 발진기 - Google Patents

동조형 링 발진기 Download PDF

Info

Publication number
KR20070074651A
KR20070074651A KR1020077012210A KR20077012210A KR20070074651A KR 20070074651 A KR20070074651 A KR 20070074651A KR 1020077012210 A KR1020077012210 A KR 1020077012210A KR 20077012210 A KR20077012210 A KR 20077012210A KR 20070074651 A KR20070074651 A KR 20070074651A
Authority
KR
South Korea
Prior art keywords
delay
circuit
time delay
ring oscillator
input
Prior art date
Application number
KR1020077012210A
Other languages
English (en)
Inventor
호세인 샤키바
에릭 아이오세프
Original Assignee
게넘 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 게넘 코포레이션 filed Critical 게넘 코포레이션
Publication of KR20070074651A publication Critical patent/KR20070074651A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/02—Details
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/20—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising resistance and either capacitance or inductance, e.g. phase-shift oscillator
    • H03B5/24—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising resistance and either capacitance or inductance, e.g. phase-shift oscillator active element in amplifier being semiconductor device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/20—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising resistance and either capacitance or inductance, e.g. phase-shift oscillator
    • H03B5/26—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising resistance and either capacitance or inductance, e.g. phase-shift oscillator frequency-determining element being part of bridge circuit in closed ring around which signal is transmitted; frequency-determining element being connected via a bridge circuit to such a closed ring, e.g. Wien-Bridge oscillator, parallel-T oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H03K17/04106—Modifications for accelerating switching without feedback from the output circuit to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/86—Generating pulses by means of delay lines and not covered by the preceding subgroups
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Pulse Circuits (AREA)

Abstract

본 발명은 거친 동조 회로와 미세 동조 회로를 갖는 하나 이상의 지연 회로들을 갖는 동조형 링 발진기에 관한 것이다. 상기 거친 동조 회로는 거친 동조 입력의 함수로 최소 시간 지연과 최대 시간 지연중 하나를 설정하는데 이용된다. 상기 미세 동조 회로는 미세 동조 입력의 함수로 상기 최소 시간 지연과 상기 최대 시간 지연 사이를 조정하는데 이용된다.

Description

동조형 링 발진기{TUNABLE RING OSCILLATOR}
본 특허 문헌에서 설명하는 기술은 일반적으로 제어 발진기 분야에 관한 것이다. 특히, 본 특허 문헌은 거친 동조 입력(coarse tuning input)과 미세 동조 입력(fine tuning input) 모두를 갖는 동조형 링 발진기에 관해 설명한다.
일반적으로, 전압 제어 발진기(VCO)와 같은 링 발진기는 통신 시스템들에서 이용되고, 특히 위상 고정 루프(PLL) 회로들에서 이용된다. 수많은 PLL 애플리케이션들에서, 들어오는 주파수들의 범위를 고정하는 것이 종종 필요하다. 예를 들어, 2:1 또는 그 이상의 주파수 범위는 일반적이다. 동조형 링 발진기는 예를 들어 요구되는 주파수의 범위를 커버하기 위해서 PLL에서 이용될 수도 있다.
본 발명에 기술되는 교시에 따라서, 동조형 링 발진기는 거친 동조 회로와 미세 동조 회로를 갖는 하나 이상의 지연 회로를 포함할 수도 있다. 거친 동조 회로는 거친 동조 입력의 함수로 최소 시간 지연 또는 최대 시간 지연 중 하나를 설정하는데 이용될 수도 있다. 미세 동조 회로는 미세 동조 입력의 함수로 최소 시간 지연과 최대 시간 지연 사이를 조정하는데 이용될 수도 있다.
도 1은 복수의 지연 회로들을 갖는 예시적인 동조형 링 발진기의 블록도이 다.
도 2는 동조형 링 발진기의 예시적인 지연 회로의 블록도이다.
도 3은 동조형 링 발진기의 또 다른 예시적인 지연 회로의 블록도이다.
도 4는 동조형 링 발진기의 제3 예시적인 지연 회로의 블록도이다.
도 5는 또 다른 예시적인 동조형 링 발진기의 블록도이다.
도 6은 동조형 링 발진기를 거칠게 동조하는 예시적인 디지털 혼합기(digital mixer)의 개략도이다.
도 7은 동조형 링 발진기의 예시적인 동작을 나타내는 그래프이다.
도 8은 동조형 링 발진기의 부가적인 예시적 동작을 나타내는 그래프이다.
도 1은 링 토폴로지에 배치된 복수의 지연 회로들(2-6)을 갖는 예시적인 동조형 링 발진기(1)의 블록도이다. 각각의 지연 회로(2-6)는 제어된 지연을 구현하고 발진 신호를 집합적으로 생성하도록 신호를 반전시킨다. 발진 출력을 획득하기 위해서, 링 발진기(1)에서는 홀수 번의 반전이 있어야 한다. 그 결과 발진 신호는 지연들의 합의 두 배와 동일한 기간을 가질 것이다.
지연 회로들(2-6) 각각의 지연 길이, 및 링 발진기(1)의 동작 주파수는 미세 동조 입력(8)과 거친 동조 입력(10)에 의해 제어된다. 거친 동조 입력(10)은 링 발진기(1)의 주파수 대역을 선택하는데 이용될 수 있고, 미세 동조 입력(8)은 선택된 주파수 대역 내에서 발진기의 주파수를 동조하는데 이용될 수 있다. 예를 들어, 거친 동조 입력은 링 발진기(1)의 동작 주파수 대역을 선택하기 위해 설정되는 이산 입력(discrete input)일 수도 있고, 미세 동조 입력은 선택된 주파수 대역 내에서 링 발진기(1)를 지속적으로 동조하는 아날로그 제어일 수도 있다. 예를 들어, 전압 제어 발진기(VCO)의 경우, 미세 동조 입력은 발진기에 대한 제어 전압 입력일 수도 있다. 예시된 실례에서, 지연 회로들(2-6) 각각의 지연은 동일한 미세 동조 입력(8)과 거친 동조 입력(10)에 의해 제어된다. 그러나, 다른 실례에서는, 별개의 미세 동조 입력 및/또는 거친 동조 입력이 서로 다른 지연 회로에 이용될 수도 있다.
일례에서, 지연 길이는 각각의 지연 회로들(2-6)에서 실질적으로 동일하여 발진 신호의 원하는 위상의 개수를 제공할 수도 있다. 게다가, 링 발진기에 포함된 지연 회로의 개수는 발진기로부터 출력된 이용 가능한 위상에 영향을 미칠 수도 있다. 예를 들어, 발진 신호의 직교(quadrature) 및 반전 위상이 필요한 경우에, 실질적으로 동일한 지연을 갖는 짝수 개의 지연 회로가 이용될 수도 있다.
또 다른 실례에서, 도 1의 하나 이상의 지연 회로들(2-6)은 일정한 지연을 갖는 회로들 또는 장치들로 대체될 수도 있다. 예를 들어, 하나 이상의 지연 회로들(2-6)은 일정한 게이트 지연을 갖는 인버터들로 대체될 수도 있다.
도 2는 동조형 링 발진기에 대한 예시적인 지연 회로(15)의 블록도이다. 지연 회로(15)는 거친 동조 회로(16)와 미세 동조 회로(18)를 포함한다. 또한, 지연 회로(15)는 고속 경로(20)와 저속 경로(22)를 포함한다. 고속 경로(20)와 저속 경로(22)는 예를 들어 보다 짧은 지연 및 보다 긴 지연을 각각 갖는 회로들 또는 회로 소자들일 수 있다. 대안으로, 저속 경로(22)는 고정 지연을 갖는 회로 또는 회 로 소자일 수 있고, 고속 경로(20)는 저속 경로(22)를 바이패스하는 직접적인 전기 접속일 수 있다.
거친 동조 회로(16)는 거친 동조 입력(24)의 함수로 고속 경로(20)와 저속 경로(22)로부터의 출력들(21, 23)을 혼합하여 거칠게 동조된 출력 신호(26)를 생성한다. 거친 동조 회로(16)는 예를 들어 거친 동조 입력(24)에 의해 선택된 이산 설정(discrete setting)을 갖는 디지털 혼합기(digital mixer)일 수 있다. 예를 들어, 거친 동조 입력(24)에서의 최소 설정은 거친 동조 회로(16)로 하여금 거칠게 동조된 출력 신호(26)에 고속 경로(20)로부터의 시간 지연을 포함하게 할 수 있고, 거친 동조 입력(24)에서의 최대 설정은 거친 동조 회로(16)로 하여금 거칠게 동조된 출력 신호(26)에 저속 경로(22)로부터의 시간 지연을 포함하게 할 수 있다. 최소 설정과 최대 설정 사이의 거친 동조 입력(24)은 거친 동조 회로(16)로 하여금 거칠게 동조된 출력 신호(26)를 고속 경로(20) 및 저속 경로(22)의 시간 지연들 사이의 양만큼 지연하게 할 수 있다.
미세 동조 회로(18)는 미세 동조 입력(30)의 함수로 지연 회로 입력 신호(28)와 거칠게 동조된 출력 신호(26)를 혼합하여 지연 회로 출력 신호(32)를 생성한다. 미세 동조 회로(18)는 예를 들어 미세 동조 입력(30)에서 제어 전압을 수신하여 지연 회로(15)의 시간 지연을 지속적인 방식으로 제어하는 아날로그 혼합기일 수 있다. VCO의 경우, 예를 들어 미세 동조 입력(30)은 발진기에 대한 제어 전압 입력일 수 있다.
동작 시에, 거친 동조 회로(16)는 지연 회로(15)의 최대 시간 지연을 설정한 다. 미세 동조 회로(18)는 거친 동조 회로(16)에 의해 설정된 고정된 최소 시간 지연에서부터 최대 시간 지연의 범위 내에서 지연 회로(15)의 시간 지연을 동조한다.
도 3은 동조형 링 발진기에 대한 또 다른 예시적인 지연 회로(34)의 블록도이다. 지연 회로(34)는 미세 동조 회로(36)와 거친 동조 회로(38)를 포함한다. 또한, 지연 회로(34)는 고정된 시간 지연(40), 고속 경로(42) 및 저속 경로(44)를 포함한다. 고속 경로(42)와 저속 경로(44)는 예를 들어 보다 짧은 지연 및 보다 긴 지연을 각각 갖는 회로들 또는 회로 소자들일 수 있다. 대안으로, 저속 경로(44)는 고정 지연을 갖는 회로 또는 회로 소자일 수 있고, 고속 경로(42)는 저속 경로(44)를 바이패스하는 직접적인 전기 접속일 수 있다. 고정된 시간 지연(40)은 예를 들어 고정된 게이트 지연을 갖는 버퍼일 수 있다.
미세 동조 회로(36)는 미세 동조 입력 신호(48)의 함수로 지연 회로 입력 신호(46)와 고정된 시간 지연(40)의 출력(41)을 혼합하여 미세 동조된 출력 신호(50)를 생성한다. 미세 동조 회로(36)는 예를 들어 미세 동조 입력(48)에서 제어 전압을 수신하여 지연 회로(34)의 시간 지연을 지속적인 방식으로 제어하는 아날로그 혼합기일 수 있다. VCO의 경우, 예를 들어 미세 동조 입력(48)은 발진기에 대한 제어 전압 입력일 수 있다.
미세 동조된 출력 신호(50)는 고속 경로(42)와 저속 경로(44)로 보내지고, 고속 경로(42)와 저속 경로(44)는 각각 보다 짧은 시간 지연(44)과 보다 긴 시간 지연(42)에 의하여 신호(50)를 지연한다. 대안으로, 고속 경로(42)는 미세 동조 회로(36)의 출력(50)과 거친 동조 회로의 입력(43) 사이에서 감지할 수 있는 시간 지 연 없이 직접적인 전기 접속을 제공할 수도 있다. 거친 동조 회로(38)는 거친 동조 입력(52)의 함수로 고속 경로(42)와 저속 경로(44)로부터의 출력들(43, 45)을 혼합하여 지연 회로 출력 신호(54)를 생성한다. 거친 동조 회로(38)는 예를 들어 거친 동조 입력(52)에 의해 선택된 이산 설정을 갖는 디지털 혼합기일 수도 있다. 예를 들어, 거친 동조 입력(52)에서의 최소 설정은 거친 동조 회로(38)로 하여금 지연 회로 출력 신호(54)에 고속 경로(42)로부터의 시간 지연을 포함하게 할 수 있고, 거친 동조 입력(52)에서의 최대 설정은 거친 동조 회로(38)로 하여금 지연 회로 출력 신호(54)에 저속 경로(44)로부터의 시간 지연을 포함하게 할 수 있다. 최소 설정과 최대 설정 사이의 거친 동조 입력(52)은 거친 동조 회로(38)로 하여금 출력 신호(54)를 고속 경로(42) 및 저속 경로(44)의 시간 지연들 사이의 양만큼 지연하게 할 수 있다.
동작 시에, 거친 동조 회로(38)는 지연 회로(34)의 최소 시간 지연을 설정한다. 미세 동조 회로(36)는 거친 동조 회로(38)에 의해 설정된 최소 시간 지연 및 고정된 최대 시간 지연의 범위 내에서 지연 회로(34)의 시간 지연을 동조한다.
도 4는 동조형 링 발진기에 대한 제3의 예시적인 지연 회로(60)의 블록도이다. 지연 회로(60)는 제1 거친 동조 회로(62), 미세 동조 회로(64) 및 제2 거친 동조 회로(66)를 포함한다. 또한, 지연 회로(60)는 제1 고속 경로(68), 제1 저속 경로(70), 제2 고속 경로(72) 및 제2 저속 경로(74)를 포함한다. 고속 경로들(68, 72)과 저속 경로들(70, 74)은 예를 들어 각각 짧은 지연 및 긴 지연을 갖는 회로들 또는 회로 소자들일 수 있다. 대안으로, 저속 경로들(70, 74)은 고정 지연을 갖는 회로들 또는 회로 소자들일 수 있고, 고속 경로들(68, 72)은 임의의 감지할 수 있는 지연이 없는 직접적인 전기 접속들을 제공할 수 있다.
제1 거친 동조 회로(62)는 거친 동조 입력(76)의 함수로 제1 고속 경로(68)와 제1 저속 경로(70)로부터의 출력들(69, 71)을 혼합하여 거칠게 동조된 출력 신호(78)를 생성한다. 거친 동조 회로(62)는 예를 들어 거친 동조 입력(76)에 의해 선택된 이산 설정을 갖는 디지털 혼합기일 수 있다. 예를 들어, 거친 동조 입력(76)에서의 최소 설정은 거친 동조 회로(62)로 하여금 거칠게 동조된 출력(78)에 고속 경로(68)로부터의 시간 지연을 포함하게 할 수 있고, 거친 동조 입력(76)에서의 최대 설정은 거친 동조 회로(62)로 하여금 거칠게 동조된 출력(78)에 저속 경로(70)로부터의 시간 지연을 포함하게 할 수 있다. 최소 설정과 최대 설정 사이의 거친 동조 입력(76)은 거친 동조 회로(62)로 하여금 거칠게 동조된 출력 신호(78)를 고속 경로(68) 및 저속 경로(70)의 시간 지연들 사이의 양만큼 지연하게 할 수 있다.
미세 동조 회로(64)는 미세 동조 입력(80)의 함수로 지연 회로 입력 신호(79)와 거칠게 동조된 출력 신호(78)를 혼합하여 미세 동조된 출력 신호(82)를 생성한다. 미세 동조 회로(64)는 예를 들어 미세 동조 입력(80)에서 제어 전압을 수신하여 지연 회로(60)의 시간 지연을 지속적인 방식으로 제어하는 아날로그 혼합기일 수 있다. VCO의 경우, 예를 들어 미세 동조 입력(80)은 발진기에 대한 제어 전압 입력일 수 있다.
미세 동조된 출력 신호(82)는 제2 고속 경로(72)와 제2 저속 경로(74)로 향 하고, 제2 고속 경로(72)와 제2 저속 경로(74)는 각각 짧은 시간 지연(72)과 긴 시간 지연(74)에 의하여 신호(82)를 지연한다. 대안으로, 고속 경로(72)는 미세 동조 회로(64)의 출력(82)과 제2 거친 동조 회로(66)의 입력(73) 사이에 감지할 수 있는 시간 지연 없이 직접적인 전기 접속을 제공할 수 있다. 제2 거친 동조 회로(66)는 거친 동조 입력(82)의 함수로 제2 고속 경로(72)와 제2 저속 경로(74)로부터의 출력들(73, 75)을 혼합하여 지연 회로 출력 신호(84)를 생성한다. 제1 거친 동조 회로(62)와 유사하게, 제2 거친 동조 회로(66)는 거친 동조 입력(82)에 의해 선택된 이산 설정을 갖는 디지털 혼합기일 수 있다.
동작 시에, 제1 거친 동조 회로(62)는 지연 회로(60)의 최대 시간 지연을 설정하고, 제2 거친 동조 회로(66)는 지연 회로(60)의 최소 시간 지연을 설정한다. 미세 동조 회로(64)는 제2 거친 동조 회로(66)에 의해 설정된 최소 시간 지연 및 제1 거친 동조 회로(62)에 의해 설정된 최대 시간 지연의 범위 내에서 지연 회로(60)의 시간 지연을 동조한다.
게다가, 지연 회로(60)는 각각의 거친 동조 설정(76, 82)에 일정한 이득을 제공하거나, 또는 거친 동조 설정(76, 82)에 따라 변하는 이득을 제공할 수 있다. 예를 들어, 동일한 거친 동조 입력이 제1 거친 동조 회로(62)와 제2 거친 동조 회로(66) 모두에서 이용되고 제1 거친 동조 회로(62)와 제2 거친 동조 회로(66)에 동일하게 가중치가 부여된다면, 지연 회로(60)는 일정한 이득을 제공할 수 있다(예컨대, 도 7 참조). 가변 이득은 제1 거친 동조 회로(62)와 제2 거친 동조 회로(66)에서 거친 설정에 서로 다르게 가중치를 부여함으로써 또는 제1 거친 동조 회로(62) 와 제2 거친 동조 회로(66)에 대해 서로 다른 거친 동조 설정(76, 82)을 이용함으로써 획득될 수도 있다(예컨대, 도 8 참조). 일례에서, 각각 이산적인 거친 동조 설정(76, 80)에서 거친 동조 회로들(62, 66)에 의해 인가되는 시간 지연의 양은 프로그램이 가능하거나 그렇지 않으면 사람 또는 기계에 의해 선택될 수 있다.
도 5는 또 다른 예시적인 동조형 링 발진기(90)의 블록도이다. 링 발진기(90)는 실질적으로 동일한 2 개의 지연 회로들을 포함한다. 제1 지연 회로는 참조 번호가 a1-e1로 표시되고, 제2 지연 회로는 참조 번호가 a2-e2로 표시된다. 2개의 지연 회로들은 제1 지연 회로(al-el)의 입력으로서 반전되어 피드백되는 제2 지연 회로(a2-e2)의 출력과 직렬로 연결되어, 링 발진기(90)를 형성한다. 지연 회로들의 각각의 구성요소들은 일부의 시간 지연 양을 일으키며, 본 명세서에서 이 시간 지연 양은 도면 부호 a1-e1 및 a2-e2에 의한 것이다. 2개의 지연 회로들은 동일하기 때문에(예컨대, al=a2, bl=b2 등), 제1 지연 회로(al-el)의 동작만을 설명한다. 그러나, 링 발진기(90)를 통한 전체 시간 지연은 실질적으로 제1 지연 회로(al-el)의 시간 지연의 두 배와 동일하다는 것을 주지하여야 한다.
지연 회로들은 제1 지연(al, a2)(92, 102), 제1 디지털 혼합기(bl, b2)(94, 104), 아날로그 혼합기(cl, c2)(96, 106), 제2 지연(dl, d2)(98, 108), 및 제2 디지털 혼합기(el, e2)(100, 110)를 포함한다. 또한 제1 및 제2 디지털 혼합기(94, 100, 104, 110)에 입력되는 거친 동조 입력(112)과, 아날로그 혼합기(96, 106)에 입력되는 미세 동조 입력(114)이 도시되어 있다. 거친 동조 입력(112)은 디지털 제어 워드(n[0:X])일 수 있으며, X+l은 디지털 워드에서 비트의 수이다. 미세 동조 입력(114)은 아날로그 제어 전압(Vfine)일 수 있다.
동작 시에, 링 발진기(90)는 미세 동조 입력(114)과 거친 동조 입력(112)에 따라 고속 지연 경로와 저속 지연 경로를 혼합하여, 링 발진기(90)의 동작 주파수를 제어한다. 고속 경로와 저속 경로는 2개의 시간 지연을 보간함으로써 혼합되어 2개의 시간 지연의 값에 따라 주파수의 범위를 생성한다. 최대 주파수와 최소 주파수 및 VCO 이득에 대한 거친 조정은 이산적인 거친 동조 입력(112)으로 행해진다. 특히, 최소 동작 주파수(최대 지연)는 제1 디지털 혼합기(bl, b2)(94, 104)에 의해 제어되고, 최대 동작 주파수(최소 지연)는 제2 디지털 혼합기(el, e2)에 의해 제어된다. 최대 주파수와 최소 주파수 사이의 미세한 지속적인 조정은 아날로그 혼합기(cl, c2)(96, 114)에서 아날로그 미세 동조 입력(114)에 의해 행해진다.
도 7은 동조형 링 발진기의 예시적인 동작을 나타내는 그래프(140)이다. 링 발진기의 최대 가능 주파수는 도 7에서 참조 번호 A로 나타내고 있고, 링 발진기의 최소 가능 주파수는 도 7에서 참조 번호 B로 나타내고 있다. 도 5와 도 7을 교차로 참조하면, 거친 동조 설정(112)은 링 발진기의 최대 주파수와 최소 주파수를 결정하고, 미세 동조 제어 전압(114)은 최대 주파수와 최소 주파수 사이에서 주파수를 변경시킨다. 예를 들어, 최저의 거친 동조 설정(112)(n[0:x]=0)으로, 링 발진기의 주파수는 미세 동조 제어 전압(114)에 의해 참조 번호 B로 나타낸 최소 주파수에서 참조 번호 C로 나타낸 최대 주파수로 변경될 수도 있다. 이와 유사하게, 최고의 거친 동조 설정(112)(n[0:X]=l)으로, 링 발진기의 주파수는 미세 동조 제어 전압(114)에 의해 참조 번호 D로 나타낸 최소 주파수에서 참조 번호 A로 나타낸 최대 주파수로 변경될 수도 있다. 또한, 최대 설정과 최소 설정 사이의 또 다른 거친 동조 설정(112)이 도 7에 나타나 있다.
도 5를 다시 참조하면, 링 발진기(90)의 최대 가능 주파수(도 7에서 참조 번호 A)는 링 발진기(90)를 통한 최단 시간 지연을 선택함으로써 정의된다. 미세 동조 입력(114)(Vfine)이 a1과 b1(및 a2와 b2)를 통해 지연을 바이패스하도록 설정되고, 거친 동조 입력(112)이 d1(및 d2)을 통해 지연을 바이패스하도록 설정된 경우에, 지연은 가장 짧다. 이 경우에, 루프를 통한 최소 지연은 2*(cl+el)이고, 그 결과 최대 주파수는 l/(4*(cl+el))이다. 미세 동조 입력(114)(Vfine)은 예를 들어 제어 전압(Vfine)을 최대 값으로 설정함으로써 a1 및 b1을 통한 지연을 바이패스하도록 설정될 수도 있다. 거친 동조 입력(112)은 예를 들어 제어 워드(n[0:X])의 모든 비트들을 논리 하이 상태(high state)(n[0:X]=l)로 설정함으로써 d1을 통한 지연을 바이패스하도록 설정될 수도 있다. 이러한 최대 거친 동조 설정(112)에서, 링 발진기(90)의 최소 주파수(도 7에서 참조 번호 D)는 l/(4*(bl+cl+el))이다.
링 발진기(90)의 최소 가능 주파수(도 7에서 참조 번호 B)는 링 발진기(90)를 통한 최장 시간 지연을 선택함으로써 정의된다. 거친 동조 입력(112)이 a1과 d1(및 a2와 d2)로부터의 전체 지연을 포함하도록 설정되고 미세 동조 입력(114)(Vfine)이 a1과 b1(및 a2와 b2)로부터의 전체 지연을 포함하도록 설정된 경우에, 지연은 가장 길다. 이 경우에, 루프를 통한 최대 지연은 2*(a1+bl+cl+dl+el)이고, 그 결과 최소 주파수는 l/(4*(al+bl+cl+dl+el))이다. 미세 동조 입력(114)(Vfine)은 예를 들어 제어 전압(Vfine)을 최소 값으로 설정함으로써 a1과 b1(및 a2와 b2)로부터의 전체 지연을 포함하도록 설정될 수도 있다. 거친 동조 입력(112)은 예를 들어 제어 워드(n[0:X])의 모든 비트들을 논리 로우 상태(low state)(n[0:X]=0)로 설정함으로써 a1과 d1(및 a2와 d2)로부터의 전체 지연을 포함하도록 설정될 수도 있다. 이러한 최소 거친 동조 설정(112)에서, 링 발진기(90)의 최대 주파수(도 7에서 참조 번호 C)는 l/(4*(cl+dl+el))이다.
도 6은 동조형 링 발진기를 거칠게 동조하는 예시적인 디지털 혼합기(120)의 개략도이다. 디지털 혼합기(120)는 제1 차동 입력(122)(Vslow), 제2 차동 입력(124)(Vfast), 복수의 제어 워드 차동 입력(126-13O), 및 복수의 가중 전류원(132-136)을 포함한다. 그러나, 도 1 내지 도 5의 회로들은 물론, 도 6의 회로는 차동 회로 구성요소 또는 단일 단부 회로 구성요소 중 어느 하나를 이용하여 구현될 수도 있음을 주지하여야 한다.
동작 시에, 디지털 혼합기(120)로의 제어 워드 입력(126-130)은 그 제어 워드(n[0:X])(126-130)의 값이 증가함에 따라 가중 전류원(132-136)이 저속 경로(122)로부터 고속 경로(124)로 순차적으로 교환되게 한다. 각각의 전류원(132-136)은 미리 정의된 W/L 비율들(Wl/Ll, W2/L1...WX/L1)을 가지며, 이것은 전류원(132-136)의 가중치를 제어한다. 전류원(132-136)에서 모든 전류들의 합은 일정하게 유지하지만, 전류의 경로는 제어 워드(126-130)의 선택으로 변한다. 더욱 많은 전류가 고속 경로(124)로 라우팅되는 경우, 보다 큰 가중치가 제2 차동 입력(124)(Vfast)에 존재하는 시간 지연에 제공된다. 이와 유사하게, 더욱 많은 전류가 저속 경로(122)에 라우팅되는 경우, 보다 큰 가중치가 제1 차동 입 력(122)(Vslow)에 존재하는 시간 지연에 제공된다. 각각의 전류원(132-136)에 대한 W/L 비율들(Wl/Ll, W2/L1...WX/L1)은 예를 들어 프로그램되거나 그렇지 않으면 거친 동조 설정(122) 간의 주파수 차를 정의하기 위해 선택될 수도 있다.
최적의 모드를 포함하여, 이렇게 기술된 설명은 본 발명을 개시하거나, 또는 당업자가 본 발명을 활용하거나 이용하는 것이 가능한 실례를 이용한다. 본 발명의 특허가 가능한 범위는 당업계에서 발생하는 다른 실례들을 포함할 수도 있다. 예를 들어, 일례에서는, 제1 디지털 혼합기(b1 및 b2)의 전류 가중치(W/L)는 하나 이상의 거친 동조 설정(112)에서 제2 디지털 혼합기(e1 및 e2)의 전류 가중치(W/L)와는 다를 수 있어서, 도 8에 도시된 바와 같이 거친 동조 설정(112)의 일부 또는 전부에 대해 서로 다른 이득을 얻을 수도 있다. 즉, 거친 동조 설정 각각에 대한 최대 주파수와 최소 주파수는 프로그래밍함으로써 또는 그렇지 않으면 W/L 비율들(예컨대, Wl/Ll, W2/L1... WX/L1)을 선택함으로써 독립적으로 설정될 수 있어서, 거친 동조 설정 각각에 대한 독립적인 이득을 정의할 수도 있다.

Claims (22)

  1. 지연 회로를 갖는 동조형 링 발진기로서,
    상기 지연 회로는,
    거친 동조 입력의 함수로 최소 시간 지연 및 최대 시간 지연 중 하나를 설정하는 거친 동조 회로와;
    미세 동조 입력의 함수로 상기 최소 시간 지연 및 상기 최대 시간 지연 사이를 조정하는 미세 동조 회로
    를 포함하는 동조형 링 발진기.
  2. 제1항에 있어서, 상기 지연 회로는,
    입력 신호를 수신하고 상기 입력 신호를 지연하여 지연된 출력 신호를 생성하도록 동작 가능한 지연 소자를 더 포함하고,
    상기 거친 동조 회로는 상기 거친 동조 입력의 함수로 상기 입력 신호와 상기 지연 출력 신호를 혼합함으로써 상기 최소 시간 지연 또는 상기 최대 시간 지연 중 하나를 설정하도록 동작 가능한 것인 동조형 링 발진기.
  3. 제2항에 있어서, 상기 지연 소자는 버퍼인 것인 동조형 링 발진기.
  4. 제1항에 있어서, 상기 거친 동조 회로는 디지털 혼합기인 것인 동조형 링 발 진기.
  5. 제4항에 있어서, 상기 거친 동조 입력은 디지털 제어 워드인 것인 동조형 링 발진기.
  6. 제1항에 있어서, 상기 미세 동조 회로는 아날로그 혼합기인 것인 동조형 링 발진기.
  7. 제6항에 있어서, 상기 미세 동조 입력은 상기 동조형 링 발진기에 대한 제어 전압 입력인 것인 동조형 링 발진기.
  8. 제1항에 있어서, 상기 지연 회로는,
    제1 고정된 시간 지연을 입력 신호에 인가하여 제1 지연된 출력 신호를 생성하도록 동작 가능한 고속 경로 지연과;
    제2 고정된 시간 지연을 입력 신호에 인가하여 제2 지연된 출력 신호를 생성하도록 동작 가능한 저속 경로 지연을 더 포함하고,
    상기 거친 동조 회로는 상기 거친 동조 입력의 함수로 상기 제1 지연된 출력 신호와 상기 제2 지연된 출력 신호를 혼합함으로써 상기 최소 시간 지연 또는 상기 최대 시간 지연 중 하나를 설정하도록 동작 가능한 것인 동조형 링 발진기.
  9. 제1항에 있어서, 상기 최소 시간 지연 및 상기 최대 시간 지연의 다른 하나는 고정 값인 것인 동조형 링 발진기.
  10. 제1항에 있어서, 상기 거친 동조 회로는 최대 시간 지연을 설정하고, 상기 지연 회로는,
    상기 최소 시간 지연을 설정하는 제2 거친 동조 회로
    를 더 포함하는 것인 동조형 링 발진기.
  11. 제10항에 있어서, 상기 제2 거친 동조 회로는 상기 거친 동조 입력의 함수로 상기 최소 시간 지연을 설정하도록 동작 가능한 것인 동조형 링 발진기.
  12. 제10항에 있어서, 상기 제2 거친 동조 회로는 제2 거친 동조 입력의 함수로 상기 최소 시간 지연을 설정하도록 동작 가능한 것인 동조형 링 발진기.
  13. 제11항에 있어서, 상기 지연 회로는,
    제1 고정된 시간 지연을 지연 소자 입력 신호에 인가하여 제1 지연된 출력 신호를 생성하도록 동작 가능한 제1 지연 소자와;
    제2 고정된 시간 지연을 미세 동조 회로 출력 신호에 인가하여 제2 지연된 출력 신호를 생성하도록 동작 가능한 제2 지연 소자를 더 포함하고,
    상기 거친 동조 회로는 상기 거친 동조 입력의 함수로 상기 지연 소자 입력 신호와 상기 제1 지연된 출력 신호를 혼합함으로써 상기 최대 시간 지연을 설정하도록 동작 가능하고, 상기 제2 거친 동조 회로는 상기 거친 동조 입력의 함수로 상기 미세 동조 회로 출력 신호와 상기 제2 지연된 출력 신호를 혼합함으로써 상기 최소 시간 지연을 설정하도록 동작 가능한 것인 동조형 링 발진기.
  14. 제13항에 있어서, 상기 제1 지연 소자와 상기 제2 지연 소자는 버퍼인 것인 동조형 링 발진기.
  15. 제13항에 있어서, 상기 거친 동조 회로와 상기 제2 거친 동조 회로는 디지털 혼합기이고, 상기 거친 동조 입력은 디지털 제어 워드인 것인 동조형 링 발진기.
  16. 제11항에 있어서, 상기 거친 동조 입력은 미리 결정된 설정 개수를 포함하고, 상기 거친 동조 회로와 제2 거친 동조 회로는 각각의 설정에 미리 결정된 전류 가중치를 인가하도록 구성되는 것인 동조형 링 발진기.
  17. 제16항에 있어서, 상기 미리 결정된 전류 가중치는 각각의 설정에서 동일한 값을 갖는 일정한 발진기 이득을 정의하는 것인 동조형 링 발진기.
  18. 제16항에 있어서, 상기 미리 결정된 전류 가중치는 2개 이상의 설정에서 서로 다른 발진기 이득을 생성하는 것인 동조형 링 발진기.
  19. 제1항에 있어서, 상기 지연 회로는 피드백 루프에 직렬로 연결되는 복수의 지연 회로들 중 하나인 것인 동조형 링 발진기.
  20. 제1항에 있어서, 상기 지연 회로는 직렬로 연결되는 2개의 지연 회로들 중 하나이고, 상기 2개의 지연 회로들 중의 제1 지연 회로의 출력은 상기 2개의 지연 회로들 중의 제2 지연 회로의 입력에 연결되며, 상기 2개의 지연 회로들 중의 제2 지연 회로의 출력은 반전되어 상기 2개의 지연 회로들 중의 제1 지연 회로의 입력에 연결되는 것인 동조형 링 발진기.
  21. 복수의 지연 회로들을 갖는 링 발진기로서,
    상기 복수의 지연 회로들 각각은,
    제1 시간 지연을 일으키는 수단과;
    제2 시간 지연을 일으키는 수단과;
    상기 지연 회로의 전체 시간 지연에서 제1 시간 지연의 양을 제어함으로써 상기 지연 회로의 최대 시간 지연을 설정하는 수단과;
    상기 지연 회로의 전체 시간 지연에서 제2 시간 지연의 양을 제어함으로써 상기 지연 회로의 최소 시간 지연을 설정하는 수단과;
    상기 최소 시간 지연과 상기 최대 시간 지연 사이에서 상기 지연 회로의 전체 시간 지연을 조정하는 수단
    을 포함하는 링 발진기.
  22. 링 발진기의 동작 주파수를 제어하는 방법으로서,
    거친 동조 입력 신호를 수신하는 단계와;
    미세 동조 입력 신호를 수신하는 단계와;
    상기 거친 동조 입력 신호의 함수로 상기 링 발진기의 최대 동작 주파수와 최소 동작 주파수를 설정하는 단계와;
    상기 미세 동조 입력 신호를 이용하여 최소 동작 주파수와 최대 동작 주파수 사이에서 상기 링 발진기의 동작 주파수를 조정하는 단계
    를 포함하는 링 발진기의 동작 주파수 제어 방법.
KR1020077012210A 2004-11-04 2005-11-03 동조형 링 발진기 KR20070074651A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/981,048 US7180378B2 (en) 2004-11-04 2004-11-04 Tunable ring oscillator
US10/981,048 2004-11-04

Publications (1)

Publication Number Publication Date
KR20070074651A true KR20070074651A (ko) 2007-07-12

Family

ID=36261130

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077012210A KR20070074651A (ko) 2004-11-04 2005-11-03 동조형 링 발진기

Country Status (6)

Country Link
US (1) US7180378B2 (ko)
JP (1) JP2008519509A (ko)
KR (1) KR20070074651A (ko)
CN (1) CN101103521A (ko)
GB (1) GB2436977A (ko)
WO (1) WO2006056041A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI271932B (en) * 2005-03-22 2007-01-21 Realtek Semiconductor Corp Voltage control oscillator (VCO) and delay circuit thereof
US7315220B1 (en) * 2006-01-27 2008-01-01 Xilinx, Inc. Voltage controlled oscillator
US7710174B2 (en) * 2007-03-16 2010-05-04 Exar Corporation Digital pulse-width modulator based on non-symmetric self-oscillating circuit
CN101567678B (zh) * 2009-05-27 2011-09-14 清华大学 数字控制且级数可调的环形振荡器
US8710930B2 (en) * 2012-01-12 2014-04-29 Mediatek Singapore Pte. Ltd. Differential ring oscillator and method for calibrating the differential ring oscillator
US9246480B2 (en) * 2014-06-02 2016-01-26 Mediatek Inc. Method for performing phase shift control in an electronic device, and associated apparatus
CN106253897A (zh) * 2015-06-08 2016-12-21 三垦电气株式会社 具有偶数相位延迟输出的环形振荡器
CN106026983B (zh) * 2016-06-14 2018-10-26 武汉大学 一种环形振荡器
US10693445B1 (en) 2019-01-09 2020-06-23 Globalfoundries Singapore Pte. Ltd. Magnetic tunnel junction ring oscillator with tunable frequency and methods for operating the same
CN110708018A (zh) * 2019-10-11 2020-01-17 西安交通大学 一种具有恒定增益的环形压控振荡器
US11923861B1 (en) * 2023-02-03 2024-03-05 Qualcomm Incorporated Wideband rail-to-rail voltage controlled oscillator

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4884041A (en) 1987-06-05 1989-11-28 Hewlett-Packard Company Fully integrated high-speed voltage controlled ring oscillator
US5045811A (en) 1990-02-02 1991-09-03 Seagate Technology, Inc. Tuned ring oscillator
JPH0758602A (ja) * 1993-08-19 1995-03-03 Matsushita Electric Ind Co Ltd 電圧制御発振回路
US5428318A (en) 1994-02-15 1995-06-27 At&T Corp. Voltage controlled ring oscillator producing a sum output
JPH07254847A (ja) * 1994-03-16 1995-10-03 Hitachi Ltd 発振回路およびｐｌｌ回路
JPH0823266A (ja) * 1994-07-11 1996-01-23 Mitsubishi Electric Corp 電圧制御発振装置
JPH09275332A (ja) * 1996-04-08 1997-10-21 Mitsubishi Electric Corp 電圧制御発振回路
GB9618901D0 (en) 1996-09-10 1996-10-23 Phoenix Vlsi Consultants Ltd Phase-tuned ring oscillator
US6125157A (en) * 1997-02-06 2000-09-26 Rambus, Inc. Delay-locked loop circuitry for clock delay adjustment
JPH11338572A (ja) * 1998-05-22 1999-12-10 Mitsubishi Electric Corp クロック生成器
JP3430046B2 (ja) 1998-12-17 2003-07-28 エヌイーシーマイクロシステム株式会社 リング発振器
US6377129B1 (en) 1999-04-30 2002-04-23 Conexant Systems, Inc. Programmable relaxation oscillator
JP2001077673A (ja) * 1999-09-02 2001-03-23 Nec Ic Microcomput Syst Ltd 発振回路
JP4122659B2 (ja) * 1999-10-18 2008-07-23 ソニー株式会社 発振信号生成装置及び発振信号生成方法
US6531974B1 (en) 2000-04-07 2003-03-11 Intel Corporation Controlling time delay
US6775217B1 (en) 2000-05-18 2004-08-10 Cirrus Logic, Inc. Multi-stage ring oscillator for providing stable delays on EFM data pulses for recording CD-R and CD-RW medium
US6396358B1 (en) 2001-01-31 2002-05-28 International Business Machines Corporation Dual-control ring voltage controlled oscillator
WO2003017487A1 (en) * 2001-08-16 2003-02-27 Koninklijke Philips Electronics N.V. Ring oscillator stage
US6587007B2 (en) * 2001-11-26 2003-07-01 Micrel, Incorporated Ring topology based voltage controlled oscillator
US6956442B2 (en) * 2003-09-11 2005-10-18 Xilinx, Inc. Ring oscillator with peaking stages

Also Published As

Publication number Publication date
US20060091967A1 (en) 2006-05-04
WO2006056041A1 (en) 2006-06-01
GB2436977A (en) 2007-10-10
US7180378B2 (en) 2007-02-20
JP2008519509A (ja) 2008-06-05
CN101103521A (zh) 2008-01-09
GB0708538D0 (en) 2007-06-20

Similar Documents

Publication Publication Date Title
KR20070074651A (ko) 동조형 링 발진기
US5781056A (en) Variable delay circuit
KR100970808B1 (ko) 개선된 스퓨리어스 성능을 위한 가변 기준을 가지는 직접 디지털 신디사이저
US7573339B2 (en) Ring oscillator with ultra-wide frequency tuning range
US6072372A (en) Ring-type voltage-controlled oscillator having a sub-frequency band selection circuit
US6559727B2 (en) High-frequency low-voltage multiphase voltage-controlled oscillator
JP2006311561A (ja) 回路、発振器、リング発振器および複数の発振信号を生成する方法
JP2017153019A (ja) 半導体装置
US6353369B1 (en) Multiphase voltage controlled oscillator with variable gain and range
US20050225405A1 (en) Quartz oscillation circuit
US7046058B1 (en) Delayed-locked loop with fine and coarse control using cascaded phase interpolator and variable delay circuit
KR20070008252A (ko) 다중 주파수 출력 범위를 가지는 전압 제어 발진기
US6788119B1 (en) Delay line circuit providing clock pulse width restoration in delay lock loops
US7116180B2 (en) Voltage-controlled oscillator and integrated circuit device provided with it
KR100365486B1 (ko) 위상비교회로, 피엘엘회로, 텔레비전방송 수신기 및,위상비교방법
US6738449B2 (en) Programmable fractional frequency divider
KR20020027229A (ko) 피엘엘 회로
JP4735870B2 (ja) 電圧制御発振器、周波数シンセサイザおよび発振周波数制御方法
CN113765515B (zh) 开环分数分频器
US7126430B2 (en) PLL circuit
JP2002076969A (ja) 高周波受信装置
US20070120613A1 (en) Digitally controlled oscillator
JP2001230667A (ja) 位相調整回路
US20020075088A1 (en) Multi-frequency band controlled oscillator
JP2002246899A (ja) Ｐｌｌ回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application