CN101103521A - 可调环形振荡器 - Google Patents

可调环形振荡器 Download PDF

Info

Publication number
CN101103521A
CN101103521A CNA2005800373792A CN200580037379A CN101103521A CN 101103521 A CN101103521 A CN 101103521A CN A2005800373792 A CNA2005800373792 A CN A2005800373792A CN 200580037379 A CN200580037379 A CN 200580037379A CN 101103521 A CN101103521 A CN 101103521A
Authority
CN
China
Prior art keywords
delay
circuit
coarse adjustment
ring oscillator
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2005800373792A
Other languages
English (en)
Inventor
侯赛尼·夏基贝
埃里克·艾奥泽塞夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Gennum Corp
Original Assignee
Gennum Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gennum Corp filed Critical Gennum Corp
Publication of CN101103521A publication Critical patent/CN101103521A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/02—Details
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/20—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising resistance and either capacitance or inductance, e.g. phase-shift oscillator
    • H03B5/24—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising resistance and either capacitance or inductance, e.g. phase-shift oscillator active element in amplifier being semiconductor device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/20—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising resistance and either capacitance or inductance, e.g. phase-shift oscillator
    • H03B5/26—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising resistance and either capacitance or inductance, e.g. phase-shift oscillator frequency-determining element being part of bridge circuit in closed ring around which signal is transmitted; frequency-determining element being connected via a bridge circuit to such a closed ring, e.g. Wien-Bridge oscillator, parallel-T oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H03K17/04106—Modifications for accelerating switching without feedback from the output circuit to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/86—Generating pulses by means of delay lines and not covered by the preceding subgroups
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Pulse Circuits (AREA)

Abstract

一种具有一个或多个延迟电路的可调环形振荡器，延迟电路具有粗调电路和微调电路。作为粗调输入的函数，该粗调电路用于设置最小时延或最大时延之一。作为微调输入的函数，该微调电路用于在最小时延和最大时延之间进行调整。

Description

可调环形振荡器
技术领域
本专利文件中所描述的技术一般涉及受控振荡器领域。更具体地，本专利文件描述了一种同时具有粗调和微调输入的可调环形振荡器。
背景技术
诸如压控振荡器(VCO)之类的环形振荡器一般用于通信***中，尤其是锁相环(PLL)电路中。在许多PLL应用中，经常必需锁定到一个输入频率范围上。例如，2∶1或更高的频率范围并非是罕见的。可调环形振荡器可以例如用于PLL中来覆盖所需频率的范围。
发明内容
根据本文所描述的教导，可调环形振荡器可以包括一个或多个延迟电路，该延迟电路具有一个粗调电路和一个微调电路。作为粗调输入的函数，该粗调电路可以设置最小时延或最大时延之一。作为微调输入的函数，该微调电路可以在最小时延和最大时延之间进行调整。
附图说明
图1是一个具有多个延迟电路的示例可调环形振荡器的框图。
图2是一个用于可调环形振荡器的示例延迟电路的框图。
图3是另一个用于可调环形振荡器的示例延迟电路的框图。
图4是第三个用于可调环形振荡器的示例延迟电路的框图。
图5是另一个示例可调环形振荡器的框图。
图6是一个用于对可调环形振荡器进行粗调的示例数字混合器的示意图。
图7是一个阐述可调环形振荡器的示例操作的图。
图8是一个阐述可调环形振荡器的附加示例操作的图。
具体实施方式
图1是一个示例可调环形振荡器1的框图，该可调环形振荡器具有多个以环形拓扑布置的延迟电路2-6。每个延迟电路2-6实现可控延迟并使信号反相，来共同生成振荡信号。为了获取振荡输出，在环1的周围应有奇数个反相。该合成振荡信号将具有等于延迟总和的两倍的周期。
每个延迟电路2-6中的延迟长度以及因而产生的环形振荡器1的合成操作频率，受微调和粗调输入8、10控制。粗调输入10可以用来选择一个环形振荡器1的频带，微调输入8可以用来在所选择的频带内调谐振荡器频率。例如，粗调输入可以是一个离散输入，其设置成选择振荡器1的操作频带，微调输入可以是一个模拟控制，用于在所选择的频带内连续调谐振荡器1。例如，在压控振荡器(VCO)的情况下，微调输入可以是输入到振荡器的控制电压。在图示实例中，延迟电路2-6中的每个电路的延迟由相同的微调和粗调输入8、10控制。然而，在其他例子中，对于不同的延迟电路可以使用独立的微调和/或粗调输入。
在一个例子中，延迟电路2-6中的每个电路的延迟长度可以是基本相等的，从而提供期望数量的振荡信号相位。此外，包括在环形振荡器中的延迟电路的数量可能影响来自振荡器的可用相位输出。例如，如果需要振荡信号的正交和反相相位，则可能采用偶数个具有基本相等延迟的延迟电路。
在另一个例子中，图1中的延迟电路2-6中的一个或更多个电路可以由具有恒定延迟的电路或设备取代。例如，延迟电路2-6中的一个或多个电路可以由具有恒定门延迟的反相器取代。
图2是一个用于可调环形振荡器的示例延迟电路15的框图。电路15包括粗调电路16和微调电路18。亦包括快速通道20和慢速通道22。该快速和慢速通道20、22可以例如分别是具有更短或更长延迟的电路或电路元件。代替地，慢速通道22可以是具有固定延迟的电路或电路元件，快速通道20可以是旁路该慢速通道22的直接电连接。
作为粗调输入24的函数，粗调电路16混合来自快速通道20和慢速通道22的输出21、23，从而生成粗调输出信号26。粗调电路16可以例如是一个数字混合器，其具有由粗调输入24所选择的离散设置。例如，在粗调输入24处的最小设置可能导致粗调电路16在粗调输出信号26中包括来自快速通道20的时延，在粗调输入24处的最大设置可能导致粗调电路16在粗调输出信号26中包括来自慢速通道22的时延。在最小和最大值之间的粗调设置24可能导致粗调电路16以快速和慢速通道20、22的时延之间的量来延迟粗调输出信号26。
作为微调输入30的函数，微调电路18混合延迟电路输入信号28和粗调输出信号26，从而生成延迟电路输出信号32。微调电路18可以例如是一个模拟混合器，其接收微调输入30处的控制电压，从而以连续的方式控制延迟电路15的时延。在VCO的情况下，例如，微调输入30可以是输入到振荡器的控制电压。
在操作中，粗调电路16为延迟电路15设置最大时延。微调电路18在从固定最小时延到由粗调电路16设定的最大时延范围内调谐延迟电路15的时延。
图3是另一个用于可调环形振荡器的示例延迟电路34的框图。电路34包括一个微调电路36和一个粗调电路38。亦包括一个固定时延40、一个快速通道42和一个慢速通道44。快速和慢速通道42、44可以例如分别是具有更短和更长时延的电路和电路元件。代替地，慢速通道44可以是具有固定延迟的电路或电路元件，快速通道42可以是旁路该慢速通道44的直接电连接。固定时延40可以例如是具有固定门延迟的缓冲器。
作为微调输入信号48的函数，微调电路36混合延迟电路输入信号46和固定时延40的输出41，从而产生微调输出信号50。微调电路36可以例如是一个模拟混合器，其接收微调输入48处的控制电压，从而以连续的方式控制延迟电路34的时延。在VCO的情况下，例如，微调输入48可以是输入到振荡器的控制电压。
微调输出信号50直接输入到快速通道42和慢速通道44，其分别以更短时延44和更长时延42延迟信号50。代替地，快速通道42可以在微调电路36的输出50和粗调电路的输入43之间提供直接电连接，而不会产生任何明显的时延。作为粗调输入52的函数，粗调电路38混合来自快速通道42和慢速通道44的输出43、45，从而产生延迟电路输出信号54。粗调电路34可以例如是数字混合器，其具有由粗调输入52所选择的离散设置。例如，粗调输入52处的最小设置可能导致粗调电路38在延迟电路输出信号54中包括来自快速通道42的时延，粗调输入52处的最大设置可能导致粗调电路38在延迟电路输出信号54中包括来自慢速通道44的时延。在最小和最大值之间的粗调设置52可能导致粗调电路38以快速和慢速通道42、44的时延之间的量来延迟输出信号54。
在操作中，粗调电路38为延迟电路34设置最小时延。微调电路36在从由粗调电路38设定的最小时延到固定最大时延的范围内调谐延迟电路34的时延。
图4是第三个用于可调环形振荡器的示例延迟电路60的框图。电路60包括第一粗调电路62、微调电路64和第二粗调电路66。亦包括第一快速通道68、第一慢速通道70、第二快速通道72和第二慢速通道74。快速和慢速通道68、70、72、74可以例如分别是具有更短和更长延迟的电路或电路元件。代替地，慢速通道70、74可以是具有固定延迟的电路或电路元件，快速通道68、72可以提供直接电连接，而不会产生任何明显延迟。
作为粗调输入76的函数，第一粗调电路62混合来自第一快速通道68和第一慢速通道70的输出69、71，从而产生粗调输出信号78。粗调电路62可以例如是一个数字混合器，其具有由粗调输入76所选择的离散设置。例如，粗调输入76处的最小设置可能导致粗调电路62在粗调输出78中包括来自快速通道68的时延，粗调输入76处的最大设置可能导致粗调电路62在粗调输出78中包括来自慢速通道70的时延。在最小和最大值之间的粗调设置76可能导致粗调电路62以快速和慢速通道68、70的时延之间的量来延迟粗调输出信号78。
作为微调输入80的函数，微调电路64混合延迟电路输入信号79和粗调输出信号78，从而产生微调输出信号82。微调电路64可以例如是一个模拟混合器，其接收微调输入80处的控制电压，从而以连续的方式控制延迟电路60的时延。在VCO的情况下，例如，微调输入80可以是输入到振荡器的控制电压。
微调输出信号82直接输入到第二快速通道72和第二慢速通道74，其分别以更短时延72和更长时延74延迟信号82。代替地，快速通道72可以在微调电路64的输出82和第二粗调电路66的输入73之间提供直接电连接，而不会产生任何明显的时延。作为粗调输入82的函数，第二粗调电路66混合来自第二快速通道72和第二慢速通道74的输出73、75，从而产生延迟电路输出信号84。类似于第一粗调电路84，第二粗调电路84可以例如是一个数字混合器，其具有由粗调输入82所选择的离散设置。
在操作中，第一粗调电路62为延迟电路60设置最大时延，第二粗调电路66为延迟电路60设置最小时延。微调电路64在从由第二粗调电路66设定的最小时延到由第一粗调电路62设定的最大时延的范围内调谐延迟电路60的时延。
此外，延迟电路60可以在每个粗调设置76、82处提供恒定增益，或者可以提供一个取决于粗调设置76、82而变化的增益。例如，如果相同粗调输入同时用于第一和第二粗调电路62、66，并且第一和第二粗调电路62、66同等加权(weight)，则延迟电路60可以提供一个恒定增益(例如参见图7)。通过在第一和第二粗调电路62、66中对粗调设置进行不同的加权，或者通过对第一和第二粗调电路62、66使用不同粗调设置76、82，可以获得一个可变增益(例如参见图8)。在一个例子中，在每个离散粗调设置76、80处由粗调电路62、66施加的时延量可以是可编程的，或者可以由人或机器选择。
图5是另一个示例可调环形振荡器90的框图。振荡器90包括两个基本上等同的延迟电路。第一延迟电路标记为a1-e1，第二延迟电路标记为a2-e2。这两个延迟电路串联连接，并且第二延迟电路(a2-e2)的输出被反相并反馈作为第一延迟电路(a1-e1)的输入，从而形成环形振荡器90。延迟电路中的每个部件都导致一定量的时延，这里用标记a1-e1和a2-e2来指示。由于这两个延迟电路是相同的(即a1＝a2，b1＝b2等)，因此仅描述第一电路(a1-e1)的操作。然而，应该理解，整个环90的总时延基本上等于第一延迟电路(a1-e1)的时延的两倍。
延迟电路包括第一延迟(a1，a2)92、102，第一数字混合器94、104(b1，b2)，模拟混合器(c1，c2)96、106，第二延迟(d1，d2)98、108，第二数字混合器(e1，e2)100、110。亦示出了一个输入到第一和第二数字混合器94、100、104、110的粗调输入112，以及一个输入到模拟混合器96、106的微调输入114。粗调输入112可以是一个数字控制字(digital control word)n[0:X]，其中X+1是数字字中的位数。微调输入114可以是一个模拟控制电压(Vfine)。
在操作中，振荡器90根据微调和粗调输入112、114混合快速和慢速延迟通道，从而控制振荡器90的操作频率。通过***两个时延来混合快速通道和慢速通道，从而产生取决于这两个时延值的频率范围。采用离散粗调输入112进行最大和最小频率以及VCO增益的粗调。尤其是，最小操作频率(最大延迟)受控于第一数字混合器(b1，b2)94、104，最大操作频率(最小延迟)受控于第二数字混合器(e1，e2)。由输入到模拟混合器(c1，c2)96、114的模拟微调输入114，在最大和最小频率之间进行细微的连续调整。
图7是阐述可调环形振荡器的示例操作的图140。振荡器的最大可能频率在图7中示为附图标记A，振荡器的最小可能频率在图7中示为附图标记B。交叉引用图5和7，粗调设置112确定振荡器的最大和最小频率，微调控制电压114在最大和最小值之间改变频率。例如，在最低粗调设置114，n[0:X]＝0处，振荡器的频率可以由微调控制电压114从附图标记B所示的最小频率变到附图标记C所示的最大频率。类似地，在最高粗调设置114，n[0:X]＝1处，振荡器的频率可以由微调控制电压114从附图标记D所示的最小频率变到附图标记A所示的最大频率。图7中亦阐述了在最大和最小设置之间的其它粗调设置112。
再次参考图5，通过选择通过环90的最短时延，定义振荡器90的最大可能频率(图7中的附图标记A)。当设置微调输入114(Vfine)来旁路通过a1和b1(以及a2和b2)的延迟，以及设置粗调输入112来旁路通过d1(和d2)的延迟时，延迟最短。在这种情况下，通过该回路的最小延迟是2*(c1+e1)，合成最大频率是1/(4*(c1+e1))。微调输入114(Vfine)可以例如通过把控制电压Vfine设置成最大值，来设置为旁路通过a1和b1的延迟。粗调输入112可以例如通过把控制字n[0:X]的所有位设置成逻辑高状态(n[0:X]＝1)，来设置为旁路通过d1的延迟。在该最大粗调设置112处，振荡器90的最小频率(图7中的附图标记D)是1/(4*(b1+c1+e1))。
通过选择通过环90的最长时延，定义振荡器90的最小可能频率(图7中附图标记B)。当粗调输入112设置为包括来自a1和d1(以及a2和d2)，并且微调输入114(Vfine)设置为包括来自a1和b1(以及a2和b2)的总延迟时，延迟最长。在这种情况下，通过该回路的最大延迟是2*(a1+b1+c1+d1+e1)，合成最小频率是1/(4*(a1+b1+c1+d1+e1))。微调输入114(Vfine)可以例如通过把控制电压Vfine设置成最小值，来设置为包括来自a1和b1(以及a2和b2)的总延迟。粗调输入112可以例如通过把控制字n[0:X]的所有位设置成逻辑低状态(n[0:X]＝0)，来设置为包括来自a1和d1(以及a2和d2)的总延迟。在该最小粗调设置112处，振荡器90的最大频率(图7中的附图标记C)是1/(4*(c1+d1+e1))。
图6是用于粗调可调环形振荡器的示例数字混合器120的示意图。混合器120包括第一差分输入122(Vslow)，第二差分输入124(Vfast)，多个控制字差分输入126-130，以及多个加权电流源132-136。然而应该理解，图6的电路，以及图1-5的电路，可以采用差分或单端电路元件实现。
在操作中，当控制字n[0:X]126-130的值增大时，混合器120的控制字输入126-130导致加权电流源132-136顺序地从慢速通道122切换到快速通道124。每个电流源132-136具有预定义的W/L比(W1/L1，W2/L1……WX/L1)，其控制电流源132-136的加权。电流源132-136中的所有电流的总和保持恒定，但电流通道随控制字126-130的选择而改变。当更多电流路经(rout)快速通道124时，给出现在第二差分输入124(Vfast)处的时延更多的加权。类似地，当更多电流路经慢速通道122时，给出现在第一差分输入122(Vslow)处的时延更多的加权。每个电流源132-136的W/L比(W1/L1，W2/L1……WX/L1)可以例如被编程或者被选择以定义粗调设置112之间的频率差。
本书面说明书采用例子来公开本发明，包括最佳模式，亦使本领域技术人员实施和使用本发明。本发明的专利范围可以包括本领域技术人员所能想到的其它例子。例如，在一个例子中，在一个或多个粗调设置112处，第一数字混合器(b1和b2)中的电流加权(W/L)可以不同于第二数字混合器(e1和e2)中的电流加权(W/L)，导致对一些或全部粗调设置112产生不同增益，如图8所示。也就是说，通过编程或选择W/L比(即，W1/L1，W2/L1……WX/L1)，可以独立设置每个粗调设置的最大和最小频率，从而为每个粗调设置定义独立的增益。

Claims (22)

1.一种具存延迟电路的可调环形振荡器，所述延迟电路包括：
粗调电路，作为粗调输入的函数，设置最小时延或最大时延之一；以及
微调电路，作为微调输入的函数，在最小时延和最大时延之间进行调整。
2.如权利要求1的可调环形振荡器，其中所述延迟电路进一步包括：
延迟元件，可操作地接收输入信号并延迟所述输入信号，从而产生延迟输出信号；
其中，作为粗调输入的函数，所述粗调电路可操作地通过混合所述输入信号和所述延迟输出信号来设置最小时延或最大时延之一。
3.如权利要求2的可调环形振荡器，其中延迟元件是缓冲器。
4.如权利要求1的可调环形振荡器，其中所述粗调电路是数字混合器。
5.如权利要求4的可调环形振荡器，其中所述粗调输入是数字控制字。
6.如权利要求1的可调环形振荡器，其中所述微调输入是模拟混合器。
7.如权利要求6的可调环形振荡器，其中所述微调输入是输入到所述可调环形振荡器的控制电压。
8.如权利要求1的可调环形振荡器，其中所述延迟电路进一步包括：
快速通道延迟，可操作地将第一固定时延施加到输入信号，从而产生第一延迟输出信号；
慢速通道延迟，可操作地将第二固定时延施加到输入信号，从而产生第二延迟输出信号；
其中，作为所述粗调输入的函数，通过混合所述第一延迟输出信号和所述第二延迟输出信号，所述粗调电路可操作地设置最小时延或最大时延之一。
9.如权利要求1的可调环形振荡器，其中所述最小时延或最大时延中的另一个具有固定值。
10.如权利要求1的可调环形振荡器，其中所述粗调电路设置所述最大时延，所述延迟电路进一步包括：
第二粗调电路，用于设置所述最小时延。
11.如权利要求10的可调环形振荡器，其中作为所述粗调输入的函数，所述第二粗调电路可操作地设置所述最小时延。
12.如权利要求10的可调环形振荡器，其中作为第二粗调输入的函数，所述第二粗调电路可操作地设置所述最小时延。
13.如权利要求11的可调环形振荡器，其中所述延迟电路进一步包括：
第一延迟元件，可操作地将第一固定时延施加到延迟元件输入信号，从而产生第一延迟输出信号；以及
第二延迟元件，可操作地将第二固定时延施加到微调电路输出信号，从而产生第二延迟输出信号；
其中，作为所述粗调输入的函数，通过混合所述延迟元件输入信号和所述第一延迟输出信号，所述粗调电路可操作地设置最大时延，并且作为所述粗调输入的函数，通过混合所述微调电路输出信号和所述第二延迟输出信号，所述第二粗调电路可操作地设置最小时延。
14.如权利要求13的可调环形振荡器，其中所述第一和第二延迟元件是缓冲器。
15.如权利要求13的可调环形振荡器，其中所述粗调电路和所述第二粗调电路是数字混合器，并且所述粗调输入是数字控制字。
16.如权利要求11的可调环形振荡器，其中所述粗调输入可以包括预定数量的设置，并且所述粗调电路和所述第二粗调电路配置成在每个设置处应用预定电流加权。
17.如权利要求16的可调环形振荡器，其中所述预定电流加权定义在每个设置处具有相等值的恒定振荡器增益。
18.如权利要求16的可调环形振荡器，其中所述预定电流加权在两个或多个设置处产生不同的振荡器增益值。
19.如权利要求1的可调环形振荡器，其中所述延迟电路是多个在反馈回路中串联耦合的延迟电路中的一个。
20.如权利要求1的可调环形振荡器，其中所述延迟电路是串联耦合的两个延迟电路之一，其中所述两个延迟电路中的第一个延迟电路的输出耦合作为所述两个延迟电路中的第二个延迟电路的输入，所述两个延迟电路中的第二个延迟电路的输出被反相并耦合作为所述两个延迟电路中的第一个延迟电路的输入。
21.在具有多个延迟电路的环形振荡器中，所述多个延迟电路中的每个都包括：
用于导致第一时延的装置；
用于导致第二时延的装置；
用于通过在所述延迟电路的总时延中控制所述第一时延的数量来设置所述延迟电路的最大时延的装置；
用于通过在所述延迟电路的总时延中控制所述第二时延的数量来设置所述延迟电路的最小时延的装置；
用于在所述最小时延和所述最大时延之间调整所述延迟电路的所述总时延的装置。
22.一种用于控制环形振荡器的操作频率的方法，包括：
接收粗调输入信号；
接收微调输入信号；
作为所述粗调输入信号的函数，设置所述环形振荡器的最大操作频率和最小操作频率；以及
使用所述微调输入信号，在所述最小操作频率和所述最大操作频率之间调整所述环形振荡器的所述操作频率。
CNA2005800373792A 2004-11-04 2005-11-03 可调环形振荡器 Pending CN101103521A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/981,048 2004-11-04
US10/981,048 US7180378B2 (en) 2004-11-04 2004-11-04 Tunable ring oscillator

Publications (1)

Publication Number Publication Date
CN101103521A true CN101103521A (zh) 2008-01-09

Family

ID=36261130

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2005800373792A Pending CN101103521A (zh) 2004-11-04 2005-11-03 可调环形振荡器

Country Status (6)

Country Link
US (1) US7180378B2 (zh)
JP (1) JP2008519509A (zh)
KR (1) KR20070074651A (zh)
CN (1) CN101103521A (zh)
GB (1) GB2436977A (zh)
WO (1) WO2006056041A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103236842A (zh) * 2012-01-12 2013-08-07 联发科技（新加坡）私人有限公司 差分环形振荡器以及校准差分环形振荡器的方法
CN106026983A (zh) * 2016-06-14 2016-10-12 武汉大学 一种环形振荡器
CN106160737A (zh) * 2014-06-02 2016-11-23 联发科技股份有限公司 一种相移控制方法及装置
CN106253897A (zh) * 2015-06-08 2016-12-21 三垦电气株式会社 具有偶数相位延迟输出的环形振荡器

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI271932B (en) * 2005-03-22 2007-01-21 Realtek Semiconductor Corp Voltage control oscillator (VCO) and delay circuit thereof
US7315220B1 (en) * 2006-01-27 2008-01-01 Xilinx, Inc. Voltage controlled oscillator
US7710174B2 (en) * 2007-03-16 2010-05-04 Exar Corporation Digital pulse-width modulator based on non-symmetric self-oscillating circuit
CN101567678B (zh) * 2009-05-27 2011-09-14 清华大学 数字控制且级数可调的环形振荡器
US10693445B1 (en) 2019-01-09 2020-06-23 Globalfoundries Singapore Pte. Ltd. Magnetic tunnel junction ring oscillator with tunable frequency and methods for operating the same
CN110708018A (zh) * 2019-10-11 2020-01-17 西安交通大学 一种具有恒定增益的环形压控振荡器
US11923861B1 (en) * 2023-02-03 2024-03-05 Qualcomm Incorporated Wideband rail-to-rail voltage controlled oscillator

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4884041A (en) * 1987-06-05 1989-11-28 Hewlett-Packard Company Fully integrated high-speed voltage controlled ring oscillator
US5045811A (en) * 1990-02-02 1991-09-03 Seagate Technology, Inc. Tuned ring oscillator
JPH0758602A (ja) * 1993-08-19 1995-03-03 Matsushita Electric Ind Co Ltd 電圧制御発振回路
US5428318A (en) * 1994-02-15 1995-06-27 At&T Corp. Voltage controlled ring oscillator producing a sum output
JPH07254847A (ja) * 1994-03-16 1995-10-03 Hitachi Ltd 発振回路およびｐｌｌ回路
JPH0823266A (ja) * 1994-07-11 1996-01-23 Mitsubishi Electric Corp 電圧制御発振装置
JPH09275332A (ja) * 1996-04-08 1997-10-21 Mitsubishi Electric Corp 電圧制御発振回路
GB9618901D0 (en) * 1996-09-10 1996-10-23 Phoenix Vlsi Consultants Ltd Phase-tuned ring oscillator
US6125157A (en) * 1997-02-06 2000-09-26 Rambus, Inc. Delay-locked loop circuitry for clock delay adjustment
JPH11338572A (ja) * 1998-05-22 1999-12-10 Mitsubishi Electric Corp クロック生成器
JP3430046B2 (ja) * 1998-12-17 2003-07-28 エヌイーシーマイクロシステム株式会社 リング発振器
US6377129B1 (en) * 1999-04-30 2002-04-23 Conexant Systems, Inc. Programmable relaxation oscillator
JP2001077673A (ja) * 1999-09-02 2001-03-23 Nec Ic Microcomput Syst Ltd 発振回路
JP4122659B2 (ja) * 1999-10-18 2008-07-23 ソニー株式会社 発振信号生成装置及び発振信号生成方法
US6531974B1 (en) * 2000-04-07 2003-03-11 Intel Corporation Controlling time delay
US6775217B1 (en) * 2000-05-18 2004-08-10 Cirrus Logic, Inc. Multi-stage ring oscillator for providing stable delays on EFM data pulses for recording CD-R and CD-RW medium
US6396358B1 (en) * 2001-01-31 2002-05-28 International Business Machines Corporation Dual-control ring voltage controlled oscillator
WO2003017487A1 (en) * 2001-08-16 2003-02-27 Koninklijke Philips Electronics N.V. Ring oscillator stage
US6587007B2 (en) * 2001-11-26 2003-07-01 Micrel, Incorporated Ring topology based voltage controlled oscillator
US6956442B2 (en) * 2003-09-11 2005-10-18 Xilinx, Inc. Ring oscillator with peaking stages

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103236842A (zh) * 2012-01-12 2013-08-07 联发科技（新加坡）私人有限公司 差分环形振荡器以及校准差分环形振荡器的方法
CN103236842B (zh) * 2012-01-12 2015-11-18 联发科技（新加坡）私人有限公司 差分环形振荡器以及校准差分环形振荡器的方法
CN106160737A (zh) * 2014-06-02 2016-11-23 联发科技股份有限公司 一种相移控制方法及装置
CN106160737B (zh) * 2014-06-02 2019-01-04 联发科技股份有限公司 一种相移控制方法及装置
CN106253897A (zh) * 2015-06-08 2016-12-21 三垦电气株式会社 具有偶数相位延迟输出的环形振荡器
CN106026983A (zh) * 2016-06-14 2016-10-12 武汉大学 一种环形振荡器
CN106026983B (zh) * 2016-06-14 2018-10-26 武汉大学 一种环形振荡器

Also Published As

Publication number Publication date
KR20070074651A (ko) 2007-07-12
GB2436977A (en) 2007-10-10
WO2006056041A1 (en) 2006-06-01
US20060091967A1 (en) 2006-05-04
JP2008519509A (ja) 2008-06-05
GB0708538D0 (en) 2007-06-20
US7180378B2 (en) 2007-02-20

Similar Documents

Publication Publication Date Title
CN101103521A (zh) 可调环形振荡器
US5781056A (en) Variable delay circuit
US5394116A (en) Fractional phase shift ring oscillator arrangement
EP0988691B1 (en) Frequency synthesis circuit tuned by digital words
EP1143606B1 (en) Numerically controlled variable oscillator
US20050258878A1 (en) Frequency-dividing circuit arrangement and phase locked loop employing such circuit arrangement
JP2017508319A (ja) 遅延ロック・ループを使用した局部発振器信号生成
US9385688B2 (en) Filter auto-calibration using multi-clock generator
WO2013020900A1 (en) Frequency division
US6788119B1 (en) Delay line circuit providing clock pulse width restoration in delay lock loops
US20210159892A1 (en) Time-delay circuit for a digital signal, particularly for a clock signal
KR100722023B1 (ko) 발진기 회로, 전압 제어 발진기, 위상 동기 루프, 집적 회로 및 텔레커뮤니케이션 장치
US20080079500A1 (en) Method And System For A Local Oscillator (LO) Generator Architecture For Multi-Band Wireless Systems
JP2000196442A (ja) チャ―ジポンプの出力電流を平衡させる方法とチャ―ジポンプ構成ならびに無線通信装置
EP1473841A1 (en) Semiconductor integrated circuit for radio apparatus and radio communication apparatus
US7126430B2 (en) PLL circuit
CN116599523B (zh) 相位插值电路、锁相环电路
US20110121872A1 (en) Semiconductor device, wireless communication device and method for generating a synthesized frequency signal
US8630593B2 (en) Semiconductor device, wireless communication device and method for generating a synthesized frequency signal
JP2944520B2 (ja) 無線電話装置
EP0993122A1 (en) Method for reducing the settling time in PLL circuits
CN116938195A (zh) 时钟同步与自适应切换电路及方法、时钟电路
JP2018152726A (ja) 発振器
JPS5919438A (ja) デイジタル同調制御装置
JP2001211073A (ja) Ｐｌｌ周波数シンセサイザ及びその制御方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20080109