KR20070012582A - 비휘발성 메모리의 기입/독출 내구력 개선 장치 및 그 방법 - Google Patents

비휘발성 메모리의 기입/독출 내구력 개선 장치 및 그 방법 Download PDF

Info

Publication number
KR20070012582A
KR20070012582A KR1020050067059A KR20050067059A KR20070012582A KR 20070012582 A KR20070012582 A KR 20070012582A KR 1020050067059 A KR1020050067059 A KR 1020050067059A KR 20050067059 A KR20050067059 A KR 20050067059A KR 20070012582 A KR20070012582 A KR 20070012582A
Authority
KR
South Korea
Prior art keywords
information
voltage
nonvolatile memory
read
write
Prior art date
Application number
KR1020050067059A
Other languages
English (en)
Other versions
KR100725979B1 (ko
Inventor
김민규
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050067059A priority Critical patent/KR100725979B1/ko
Priority to US11/447,544 priority patent/US7304891B2/en
Priority to DE102006034498A priority patent/DE102006034498B4/de
Publication of KR20070012582A publication Critical patent/KR20070012582A/ko
Application granted granted Critical
Publication of KR100725979B1 publication Critical patent/KR100725979B1/ko
Priority to US11/925,383 priority patent/US7577035B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits

Landscapes

  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

비휘발성 메모리의 기입/독출 내구력 개선 장치와 개선방법이 개시된다. 상기 장치는 다수의 비휘발성 메모리 셀들을 구비하며 대응되는 데이터를 저장하기 위한 비휘발성 메모리 영역과 상기 장치가 리셋에 의하여 초기화될 때마다 상기 다수의 비휘발성 메모리 셀들의 열화특성을 검출하고 그 검출 결과에 기초하여 상기 비휘발성 메모리 셀들로 대응되는 제1데이터를 기입하기 위한 기입전압과 상기 비휘발성 메모리 셀들로부터 대응되는 제2데이터를 독출하기 위한 독출전압 중에서 적어도 하나를 증가시키기 위한 내구력 개선 회로를 구비한다. 상기 방법은 리셋에 의하여 집적회로카드가 초기화될 때마다 비휘발성 메모리 셀의 특성을 모니터링하고, 그 모니터링 결과에 따라 상기 비휘발성 메모리 셀로 공급되는 기입전압과 독출전압 중에서 적어도 하나를 증가시킨다.
기입 내구력, 셀 문턱전압

Description

비휘발성 메모리의 기입/독출 내구력 개선 장치 및 그 방법{Apparatus and method for improving write/read endurance of non-volatile memory}
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 상세한 설명이 제공된다.
도 1은 종래의 EEPROM 셀의 갱신 횟수에 따른 EEPROM 셀 문턱 전압의 변화를 나타낸다.
도 2는 본 발명의 제1실시예에 따른 EEPROM 셀 내장 SOC의 블락도를 나타낸다.
도 3은 도 2에 도시된 기입전압 펌프의 회로도를 나타낸다.
도 4는 도 2에 도시된 독출전압 펌프의 회로도를 나타낸다.
도 5는 본 발명의 제2실시예에 따른 EEPROM 셀 내장 SOC의 블락도를 나타낸다.
도 6은 본 발명의 제1실시예와 제2실시예에 따른 EEPROM 셀 내장 SOC에서의 상기 EEPROM 셀의 갱신 횟수에 따른 문턱 전압의 변화를 나타낸다.
도 7은 본 발명의 실시예에 따른 EEPROM 셀 내장 SOC의 작동 순서를 나타내는 제1흐름도를 나타낸다.
도 8은 본 발명의 실시예에 따른 EEPROM 셀 내장 SOC의 작동 순서를 나타내 는 제2흐름도를 나타낸다.
도 9는 본 발명의 실시예에 따른 EEPROM 셀 내장 SOC의 작동 순서를 나타내는 제3흐름도를 나타낸다.
본 발명은 비휘발성 메모리의 독출 내구력 개선 장치 및 그 방법에 관한 것으로, 보다 상세하게는 비휘발성 메모리를 내장한 SOC(system on chip)에서 기입전압 및/또는 독출전압을 증가시켜 상기 비휘발성 메모리의 독출 내구력을 개선할 수 있는 장치와 그 방법에 관한 것이다.
현재 비휘발성 메모리 셀, 특히 EEPROM 셀의 독출 내구력(read endurance)은 50만회를 넘지 않는다. 상기 독출 내구력은 상기 EEPROM 셀에 저장된 데이터를 기입/독출하는 시간 또는 속도가 일정 범위 내에서 유지되는 것을 말한다. 상기 EEPROM 셀의 문턱전압(threshold voltage)이 낮을수록 상기 EEPROM 셀에 흐르는 전류가 증가하므로, 상기 EEPROM 셀에 저장된 데이터를 독출하는 시간은 증가하고 속도는 감소한다. 이를 독출 내구력 불량이라 한다.
도 1은 종래의 EEPROM 셀의 갱신 횟수에 따른 EEPROM 셀 문턱 전압의 변화를 나타낸다. 도 1을 참조하면, 프로그램 상태 또는 삭제 상태에서 EEPROM 셀의 데이터 갱신회수(또는 기입 싸이클(read cycle))가 증가함에 따라 상기 EEPROM 셀의 문턱전압이 증가함으로서, 상기 EEPROM 셀에 저장된 데이터를 독출할 때 발생되는 EEPROM 셀 전류가 감소한다.
따라서 상기 EEPROM 셀은 그 특성상 도1에 도시된 바와 같이 갱신을 반복하면 할수록 데이터의 독출 특성이 나빠진다. 즉, 독출 시간은 증가하고 독출 속도는 감소한다.
따라서 본 발명이 이루고자 하는 기술적인 과제는 비휘발성 메모리 셀을 내장한 집적회로 카드에서 상기 비휘발성 메모리 셀의 독출 내구력을 개선할 수 있는 장치와 그 방법을 제공하는 것이다.
상기 기술적 과제를 달성하기 위한 집적회로 카드는 리셋에 의하여 상기 집적회로카드가 초기화될 때마다 비휘발성 메모리 셀의 특성을 모니터링하고, 그 모니터링 결과에 따라 상기 비휘발성 메모리 셀로 공급되는 기입전압과 독출전압 중에서 적어도 하나를 증가시킨다.
상기 기술적 과제를 달성하기 위한 집적회로 카드는 다수의 비휘발성 메모리 셀들을 구비하며, 대응되는 데이터를 저장하기 위한 비휘발성 메모리 영역과 상기 집적회로 카드가 리셋에 의하여 초기화될 때마다 상기 다수의 비휘발성 메모리 셀들의 동작 특성을 검출하고 그 검출 결과에 기초하여 상기 비휘발성 메모리 셀들로 대응되는 제1데이터를 기입하기 위한 기입전압과 상기 비휘발성 메모리 셀들로부터 대응되는 제2데이터를 독출하기 위한 독출전압 중에서 적어도 하나를 증가시키기 위한 내구력 개선 회로를 구비한다.
상기 내구력 개선 회로는 기입전압 제어신호에 응답하여 상기 다수의 비휘발성 메모리 셀들로 상기 제1데이터를 기입하기 위한 기입전압 및/또는 독출전압 제어신호에 응답하여 상기 다수의 비휘발성 메모리 셀들로부터 상기 제2데이터를 독출하기 위한 독출전압을 발생하는 전압 발생회로와 상기 다수의 비휘발성 메모리 셀들의 동작 특성을 검출하고 그 검출 결과에 기초하여 상기 기입전압 제어신호 및/또는 상기 독출전압 제어신호를 출력하는 전압제어회로를 구비한다.
상기 전압 발생회로는 다수의 전압들을 발생하고, 상기 기입전압 제어신호에 기초하여 상기 다수의 전압들 중에서 대응되는 전압을 상기 기입전압으로서 출력하는 기입전압 펌프 및 다수의 전압들을 발생하고, 상기 독출전압 제어신호에 기초하여 상기 다수의 전압들 중에서 대응되는 전압을 상기 독출전압으로서 출력하는 독출전압 펌프를 구비한다.
상기 전압제어회로는 상기 기입전압에 대한 정보와 상기 독출 전압에 대한 정보를 저장하는 기입/독출 전압 정보 저장영역, 제1비휘발성 메모리의 특성을 나타내는 제1정보를 저장하는 제1정보 저장영역, 상기 집적회로 카드가 초기화될 때마다 상기 제1정보가 기입되는 제2비휘발성 메모리를 구비하는 내구력 정보 저장 영역, 및 상기 기입전압에 대한 정보 및/또는 상기 독출 전압에 대한 정보에 기초하여 상기 기입전압 제어신호 및/또는 상기 독출전압 제어신호를 발생하는 컨트롤러를 구비하며, 상기 컨트롤러는 상기 독출 전압에 응답하여 독출된 상기 제1저장영역에 저장된 제1정보에 기초한 특성과 상기 내구력 정보 저장영역에 저장된 제1정보에 기초한 특성을 비교하고, 비교결과에 기초하여 상기 기입전압에 대한 정보 와 상기 독출 전압에 대한 정보 중에서 적어도 하나를 유지하거나 변경한다.
다른 실시예 따른 상기 전압제어회로는 상기 기입전압에 대한 정보와 상기 독출 전압에 대한 정보를 저장하는 기입/독출 전압 정보 저장영역, 제1비휘발성 메모리의 특성을 나타내는 제1정보를 저장하고, 상기 기입전압에 대한 정보 및/또는 상기 독출 전압에 대한 정보에 기초하여 상기 기입전압 제어신호 및/또는 상기 독출전압 제어신호를 발생하는 컨트롤러, 및 상기 집적회로 카드가 초기화될 때마다 상기 제1정보가 기입되는 제2비휘발성 메모리를 구비하는 내구력 정보 저장 영역을 구비하며, 상기 컨트롤러는 상기 제1비휘발성 메모리의 특성을 나타내는 제1정보에 기초한 특성과 상기 독출 전압에 응답하여 독출된 상기 내구력 정보 저장영역에 저장된 제1정보에 기초한 특성을 비교하고, 비교결과에 기초하여 상기 기입전압에 대한 정보와 상기 독출 전압에 대한 정보 중에서 적어도 하나를 유지하거나 변경한다.
상기 기술적 과제를 달성하기 위한 집적회로 카드는 다수의 비휘발성 메모리 셀들을 구비하며, 대응되는 데이터를 저장하기 위한 비휘발성 메모리 영역과 상기 다수의 비휘발성 메모리 셀들의 최초 상태를 나타내는 제1정보와 상기 집적회로 카드가 리셋에 의하여 초기화될 때마다 상기 다수의 비휘발성 메모리 셀들의 상태를 나타내는 제2정보를 수신하고, 비교하고, 비교결과에 기초하여 상기 비휘발성 메모리 영역으로 공급되는 기입전압과 독출전압 중에서 적어도 하나를 유지하거나 또는 증가시키는 내구력 개선 회로를 구비한다.
상기 기술적 과제를 해결하기 위한 비휘발성 메모리를 내장한 SOC(system on chip)에서 상기 비휘발성 메모리의 기입/독출 내구력 개선 방법은 열화가 발생되지 않은 제1비휘발성 메모리의 특성을 나타내는 제1정보와 기입 전압 또는 독출 전압에 응답하여 기입 또는 독출 동작을 수행함에 따라 열화가 발생된 제2비휘발성 메모리의 특성을 나타내는 제2정보를 수신하고 비교하는 단계와 상기 비교결과에 기초하여 상기 기입 전압과 상기 독출 전압 중에서 적어도 하나의 전압을 증가시키는 단계를 구비한다.
상기 기술적 과제를 해결하기 위한 비휘발성 메모리를 내장한 집적회로 카드에서 상기 비휘발성 메모리의 기입/독출 내구력 개선 방법은 제1정보를 상기 비휘발성 메모리의 제1영역에 저장하는 단계, 기입 전압에 대한 정보와 독출 전압에 대한 정보 중에서 적어도 하나의 정보를 독출하는 단계, 상기 적어도 하나의 정보에 기초하여 기입 전압과 독출 전압 중에서 적어도 하나의 전압을 발생하는 단계, 상기 독출 전압을 이용하여 상기 제1영역에 저장된 상기 제1정보를 독출하는 단계, 상기 집적회로 카드가 초기화될 때마다 상기 기입 전압에 응답하여 상기 제1정보를 상기 비휘발성 메모리의 제2영역에 저장하는 단계, 상기 독출 전압에 응답하여 상기 제2영역에 저장된 제1정보를 독출하는 단계, 상기 제1영역에 저장된 상기 제1정보의 독출 특성과 상기 제2영역에 저장된 상기 제1정보의 독출 특성을 비교하는 단계, 및 상기 비교결과에 기초하여 상기 기입 전압에 대한 정보와 상기 독출 전압에 대한 정보 중에서 적어도 하나의 정보를 유지하거나 변경하는 단계를 구비한다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도 면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 2는 본 발명의 제1실시예에 따른 EEPROM 셀 내장 SOC의 블락도를 나타낸다. 여기서, 적어도 하나의 EEPROM 셀을 내장하는 SOC(system on chip; 200)는 집적회로 카드 또는 스마트 카드 등과 같은 모바일 정보저장 시스템을 말하나 이에 한정되는 것은 아니다.
도 2를 참조하면, 집적회로 카드(200)는 비휘발성 메모리 장치(202)와 CPU(230)를 구비하며, 상기 비휘발성 메모리 장치(202)는 정규 비휘발성 메모리 영역(204)과 내구력 개선회로(206)를 구비한다. 상기 집적회로 카드(200)는 상기 비휘발성 메모리 장치(202)와 상기 CPU(230)이외에 도시되지 않은 RAM, ROM, 및 주변회로 등을 구비한다.
상기 CPU(230)는 OS(operating system)프로그램을 실행시키고, 상기 RAM은 상기 CPU(230)가 상기 OS프로그램을 실행하면서 발생시킨 데이터를 저장하고, 상기 ROM에는 상기 OS프로그램과 다른 프로그램들이 저장된다. 상기 비휘발성 메모리 장치(202)의 정규 비휘발성 메모리 영역(204)은 다양한 응용프로그램들과 상기 CPU(230)에 의하여 제어되는 소정의 데이터를 저장한다.
상기 정규 비휘발성 메모리 영역(204)은 다수의 비휘발성 메모리 셀들을 구비하며, 소정의 데이터를 저장하며, 상기 소정의 데이터는 삭제와 기입을 통하여 갱신된다. 상기 다수의 비휘발성 메모리 셀들은 EEPROM 셀들로 구현될 수 있으나 이에 한정되는 것은 아니다.
상기 내구력 개선 회로(206)는 상기 집적회로 카드(200)가 리셋(reset)에 의하여 초기화될 때마다 정규 비휘발성 메모리 영역(204)을 구성하는 다수의 비휘발성 메모리 셀들의 특성을 모니터링하고, 그 모니터링 결과에 기초하여 상기 다수의 비휘발성 메모리 셀들로 대응되는 데이터를 기입하기 위한 기입전압(Vpp)과 상기 비휘발성 메모리 셀들로부터 대응되는 데이터를 독출하기 위한 독출전압(Vpr) 중에서 적어도 하나를 유지 또는 증가시킨다.
상기 내구력 개선 회로(206)는 전압발생회로(208)와 전압제어회로(210)를 구비한다.
상기 전압발생회로(208)는 기입전압 제어신호(WCS)에 응답하여 각 영역(204, 216, 218, 및 220)을 구성하는 다수의 비휘발성 메모리 셀들로 소정의 데이터를 기입하기 위한 기입전압(Vpp) 및/또는 독출전압 제어신호(RCS)에 응답하여 각 영역(204, 216, 218, 및 220)을 구성하는 다수의 비휘발성 메모리 셀들로부터 소정의 데이터를 독출하기 위한 독출전압(Vpr)을 발생한다.
상기 전압 발생회로(208)는 기입전압 펌프(212)와 독출전압펌프(214)를 구비한다. 도 3은 도 2에 도시된 기입전압 펌프(212)의 회로도를 나타낸다. 도 3을 참조하면, 기입전압 펌프(212)는 펌핑 회로(2120), 레벨 제어신호 발생회로(2122), 및 기입전압 레벨 조절회로(2130)를 구비한다.
상기 펌핑 회로(2120)는 오실레이터, 직렬로 접속된 다수의 다이오드들, 및 다수의 커패시터들을 구비한다. 상기 오실레이터는 제1위상을 갖는 신호(PH1)를 제1출력단을 통하여 출력하고 제2위상을 갖는 신호(PH2)를 제2출력단을 통하여 출력한다. 상기 제1위상과 상기 제2위상의 위상차는 180도 인 것이 바람직하다.
대응되는 커패시터는 홀수 번째 다이오드의 출력단과 상기 오실레이터의 제1출력단사이에 접속되고, 대응되는 커패시터는 짝수 번째 다이오드의 출력단과 상기 오실레이터의 제2출력단사이에 접속된다. 상기 펌핑 회로(2120)는 전원전압(Vcc)을 펌핑하여 상기 전원전압(Vcc)보다 높은 기입전압(Vpp)을 발생한다.
상기 레벨 제어신호 발생회로(2122)는 기입제어신호(WCS)에 응답하여 대응되는 스위치, 예컨대 트랜지스터(2125, 2127,...,2129)를 온(on)/오프(off)하기 위한 제어신호를 발생한다. 즉, 디코더(2123)는 상기 기입제어신호(WCS)를 디코딩하고 디코딩된 신호들을 출력한다. 각 버퍼(2124 내지 2128)는 상기 디코더(2123)의 대응되는 출력신호에 응답하여 기입전압(Vpp)레벨 또는 접지전압(VSS)레벨을 갖는 신호를 출력한다. 각 트랜지스터(2125 내지 2129)는 대응되는 버퍼(2124 내지 2128)의 출력신호에 응답하여 온/오프된다.
상기 기입전압 레벨 조절회로(2130)는 직렬로 접속된 다수의 다이오드들을 구비하며, 대응되는 버퍼(2124 내지 2128)의 출력신호에 응답하여 온/오프되는 대응되는 트랜지스터(2125 내지 2129)에 의하여 기입 전압(Vpp)의 레벨을 조절한다.
도 4는 도 2에 도시된 독출전압 펌프의 회로도를 나타낸다. 도 4를 참조하면, 독출전압 펌프(214)는 펌핑 회로(2140), 레벨 제어신호 발생 회로(2142), 및 독출 전압레벨 조절회로(2150)를 구비한다. 당해 기술이 속하는 분야의 당업자는 도 3에 도시된 각 회로(2120, 2122, 및 2130)의 구조와 기능으로부터 도 4의 각 회로(2140, 2142, 및 2150)의 구조와 기능을 용이하게 이해할 수 있으므로 이에 대한 상세한 설명은 생략한다.
상기 펌핑 회로(2140)는 전원전압(Vcc)을 펌핑하여 상기 전원전압(Vcc)보다 높은 독출 전압(Vpr)을 발생한다. 상기 레벨 제어신호 발생 회로(2142)는 독출전압 제어신호(RCS)에 응답하여 대응되는 트랜지스터(2145, 2147, ..., 2149)를 온/오프시킬 수 있는 제어신호들을 출력한다.
상기 독출전압 레벨 조절회로(2150)는 상기 제어신호들에 응답하여 상기 펌핑 회로(2140)에 의하여 발생된 독출 전압(Vpr)의 레벨을 조절한다.
상기 전압제어회로(210)는 정규 비휘발성 메모리 영역(204)을 구성하는 다수의 EEPROM 셀들의 동작 특성을 검출하고 그 검출 결과에 기초하여 기입전압(Vpp)의 레벨을 결정하기 위한 기입전압 제어신호(WCS) 및/또는 독출전압(Vpr)의 레벨을 결정하기 위한 독출전압 제어신호(RCS)를 상기 전압발생회로(208)로 출력한다.
상기 전압제어회로(210)는 기입/독출 전압정보 저장영역(216), 제1정보 저장영역(218), 내구력 정보 저장영역(220), 버스(222), 및 컨트롤러(224)를 구비한다.
도 2의 비휘발성 메모리 장치(202)는 상기 컨트롤러(224)를 구비하는 것으로 도시되었으나, 본 발명의 다른 실시예에 의하면 상기 컨트롤러(224)는 상기 비휘발성 메모리 장치(202)의 외부에 주변장치로서 구현될 수 있다.
상기 기입/독출 전압정보 저장영역(216)은 정규 EEPROM 영역(204), 상기 기입/독출 전압정보 저장영역(216), 제1정보 저장 영역(218), 및 내구력 정보 저장영 역(220)에 대응되는 데이터를 기입할 때 필요한 기입전압(Vpp)에 대한 정보와 상기 정규 EEPROM 영역(204), 상기 기입/독출 전압정보 저장영역(216), 상기 제1정보 저장 영역(218), 및 상기 내구력 정보 저장영역(220)에 저장된 대응되는 데이터를 독출할 때 필요한 독출 전압(Vpr)에 대한 정보를 저장한다.
상기 제1정보 저장영역(218)은 독출 내구력(또는 데이터 갱신회수)에 의하여 열화가 발생되지 않은 제1비휘발성 메모리 셀들의 특성을 나타내는 제1정보를 저장한다. 즉, 상기 제1정보 저장영역(218)은 EEPROM 셀의 데이터 갱신(또는 기입 사이클)에 의한 특성저하가 없는 상태를 나타내기 위하여 비휘발성 메모리 장치(202) 또는 집적회로 카드(200)를 최종적으로 검사하는 과정에서 상기 제1비휘발성 메모리 셀들의 특성(예컨대, 독출 시간 또는 독출 속도 등)을 나타내는 제1정보를 한번만 기입한다.
상기 내구력 정보 저장영역(220)은 정규 EEPROM 영역(204)을 구성하는 EEPROM 셀들의 동작 특성을 모니터링하고 그 모니터링 결과를 저장하기 위한 영역이다. 즉, 비휘발성 메모리 장치(202) 또는 집적회로 카드(200)가 리셋에 의하여 초기화될 때마다, 상기 제1정보는 상기 내구력 정보 저장영역(220)을 구성하는 EEPROM 셀들로 기입되므로 상기 EEPROM 셀들은 기입에 의해 열화현상을 보인다.
다시 말하면, 상기 정규 EEPROM 영역(204)에서 데이터 갱신(삭제와 기입)이 일어나는 회수만큼 상기 내구력 정보 저장영역(220)에 상기 제1정보가 기입된다. 따라서 정규 EEPROM 영역(204)을 구성하는 EEPROM 셀들이 열화되는 정도와 상기 내구력 정보 저장영역(220)을 구성하는 EEPROM 셀들이 열화되는 정도는 동일하다. 상 기 내구력 정보 저장영역(220)을 구성하는 EEPROM 셀들은 정규 EEPROM 영역(204)을 구성하는 EEPROM 셀들의 열화 정도를 모니터링하기 위한 셀들이다.
상기 기입/독출 전압정보 저장영역(216), 상기 제1정보 저장영역(218), 상기 내구력 정보 저장영역(220)과 상기 컨트롤러(224)사이에서 입출력되는 정보는 상기 버스(222)를 통하여 입출력된다.
상기 비휘발성 메모리 장치(202)의 내부 또는 외부에 구현될 수 있는 상기 컨트롤러(224)는 기입전압(Vpp)에 대한 정보 및/또는 독출전압(Vpr)에 대한 정보에 기초하여 기입전압 제어신호(WCS) 및/또는 독출전압 제어신호(RCS)를 발생한다.
상기 컨트롤러(224)는 독출전압 펌프(214)에 의하여 발생된 독출전압(Vpr)에 응답하여 독출된 상기 제1정보 저장영역(218)에 저장된 제1정보에 기초한 특성과 상기 내구력 정보 저장영역(220)에 저장된 제1정보에 기초한 특성을 비교하고, 비교결과에 기초하여 기입전압(Vpp)에 대한 정보와 독출전압(Vpr)에 대한 정보 중에서 적어도 하나를 제어한다. 상기 컨트롤러(224)는 리셋신호(RESET)에 응답하여 리셋된다.
도 5는 본 발명의 제2실시예에 따른 EEPROM 셀 내장 SOC의 블락도를 나타낸다. 도 5를 참조하면, 집적회로 카드(300)는 정규 비휘발성 영역(204)과 내구력 개선회로(306)를 구비하는 비휘발성 메모리 장치(302)와 CPU(230)를 구비한다. 상기 내구력 개선 회로(306)는 전압발생회로(208)와 전압제어회로(310)를 구비한다.
상기 전압제어회로(310)는 기입/독출 전압정보 저장영역(216), 제1정보 저장영역(218), 버스(222), 및 컨트롤러(312)를 구비한다. 도 2와 도 5를 참조하면, 도 5의 컨트롤러(312)는 제1정보저장 영역(314)을 구비한다.
도 5의 비휘발성 메모리 장치(302)는 상기 컨트롤러(312)를 구비하는 것으로 도시되었으나, 본 발명의 다른 실시예에 의하면 상기 컨트롤러(312)는 상기 비휘발성 메모리 장치(302)의 외부에 주변장치로서 구현될 수 있다.
상기 비휘발성 메모리 장치(302)의 내부 또는 외부에 구현될 수 있는 상기 컨트롤러(312)는 열화가 발생되지 않은 제1비휘발성 메모리(또는 메모리 셀들)의 특성을 나타내는 제1정보를 저장하고, 기입전압(Vpp)에 대한 정보 및/또는 독출 전압(Vpr)에 대한 정보에 기초하여 기입전압 제어신호(WCS) 및/또는 독출전압 제어신호(RCS)를 발생한다.
상기 컨트롤러(312)는 리셋에 의하여 초기화되지 않는 제1비휘발성 메모리의 특성을 나타내는 제1정보에 기초한 특성과 독출전압(Vpr)에 응답하여 독출된 내구력 정보 저장영역(218)에 저장된 제1정보에 기초한 특성을 비교하고, 비교결과에 기초하여 기입전압(Vpp)에 대한 정보와 독출 전압(Vpr)에 대한 정보 중에서 적어도 하나를 변경하고, 변경된 정보를 기입/독출 전압 정보 저장영역(216)에 기입한다.
상기 컨트롤러(224 또는 312)는 상기 기입전압에 대한 정보가 변경되는 회수 및/또는 상기 독출 전압에 대한 정보가 변경되는 회수를 제어할 수 있다. 따라서 집적회로 카드(200, 300)는 내구력 개선회로(206 또는 306)의 오동작에 따라 발생될 수 있는 무한 루프(loop)가능성을 제거할 수 있다.
도 6은 본 발명의 제1실시예와 제2실시예에 따른 EEPROM 셀 내장 SOC에서의 상기 EEPROM 셀의 갱신 횟수에 따른 문턱 전압의 변화를 나타낸다.
도 6을 참조하면, 데이터 갱신회수 또는 기입 싸이클의 회수가 "A"에 도달하기까지 정규 EEPROM 영역(204)의 EEPROM 셀들의 문턱전압은 서서히 증가하므로 상기 EEPROM 셀들에 저장된 데이터를 감지하는 전류는 서서히 감소한다. 상기 전류가 감소함에 따라 상기 정규 EEPROM 영역(204)으로부터 대응되는 데이터를 독출하는 시간은 증가한다.
그러나, 본 발명에 따른 집적회로 카드(200, 300)는 정규 EEPROM 영역(204)의 EEPROM 셀들의 열화 정도를 감지하고, 그 감지결과에 기초하여 상기 정규 EEPROM 영역(204)에 공급되는 제1기입 전압(Vpp1)을 제2기입 전압(Vpp2)으로 ΔVpp만큼 증가시키고, 상기 제2기입 전압(Vpp2)을 상기 정규 EEPROM 영역(204)에 공급한다.
따라서 데이터 갱신회수 또는 기입 싸이클의 회수의 증가에 따라 상승된 정규 EEPROM 영역(204)의 EEPROM 셀들의 문턱전압은 ΔVpp만큼 낮아진다. 그러므로 본 발명에 따른 집적회로 카드(200, 300)는 데이터 갱신회수 또는 기입 싸이클의 회수를 "B"회수까지 개선시킬 수 있다.
즉, 정규 EEPROM 영역(204)의 EEPROM 셀들에 대응되는 데이터를 기입할 때, 기입전압 펌프(212)는 전원전압(Vcc)보다 높은 전압(Vpp1)을 생성한다. 이때 대응되는 데이터는 FN-터널링을 이용하여 정규 EEPROM 영역(204)의 EEPROM 셀들로 기입되므로, 기입전압(Vpp)을 제1기입전압(Vpp1)에서 제2기입전압(Vpp2)으로 증가시키면, 상기 정규 EEPROM 영역(204)의 EEPROM 셀들로부터 대응되는 데이터를 독출하는 독출 특성은 개선된다. 따라서 기입 내구력은 "A"에서 "B"까지 개선될 수 있다.
또한, 정규 EEPROM 영역(204)의 EEPROM 셀들에 저장된 데이터를 독출할 때 워드라인의 전압, 즉 독출전압(Vpr)을 제1독출전압(Vpr1)에서 제2독출전압(Vpr2)으로 증가시키면, 직접적으로 상기 EEPROM 셀들에 저장된 데이터를 감지하는 감지전류가 증가되므로, 상기 EEPROM 셀들의 독출 특성은 개선된다.
즉, 본 발명에 따른 집적회로 카드(200, 또는 300)는 정규 EEPROM 영역(204)의 EEPROM 셀들이 열화될 때(A)까지는 제1독출 전압(Vpr1)을 발생하고, 그 후부터는 제2독출 전압(Vpr2)을 발생함으로서, 독출 내구력을 "A"에서 "B"까지 개선할 수 있다.
도 7은 본 발명의 실시예에 따른 EEPROM 셀 내장 SOC의 작동 순서를 나타내는 제1흐름도를 나타낸다. 도 2 내지 도 7을 참조하여, 비휘발성 메모리(또는 비휘발성 메모리 셀들)를 내장한 SOC(또는 집적회로 카드; 200 또는 300)에서 상기 비휘발성 메모리의 기입/독출 내구력을 개선하는 방법이 상세히 설명된다.
우선, 집적회로 카드(200, 또는 300)는 리셋신호에 응답하여 리셋된다(S510). 컨트롤러(224 또는 312)는 기입/독출 전압 정보 저장영역(210)에 저장된 기입 전압(Vpp)에 대한 정보 및/또는 독출 전압(Vpr)에 대한 정보를 버스(222)를 통하여 독출한다(S512).
상기 컨트롤러(224 또는 312)는 상기 기입 전압(Vpp)에 대한 정보 및/또는 상기 독출 전압(Vpr)에 대한 정보에 응답하여 기입전압 제어신호(WCS) 및/또는 독출전압 제어신호(RCS)를 대응되는 기입전압 펌프(212)와 독출전압 펌프(214)로 출력한다.
상기 기입전압 펌프(212)는 상기 기입전압 제어신호(WCS)에 응답하여 제1기입전압(Vpp1)을 발생하고, 상기 독출전압 펌프(214)는 독출전압 제어신호(RCS)에 응답하여 제1독출전압(Vpr)을 발생한다(S514).
상기 컨트롤러(224, 또는 312)는 상기 제1독출전압(Vpr1)을 이용하여 제1정보 저장영역(218) 또는 컨트롤러(312)의 제1정보 저장영역(314)에 저장된 제1정보를 독출한다(S516).
상기 컨트롤러(224, 312)는 상기 제1기입전압(Vpp1)에 기초하여 제2정보(실질적으로 제2정보는 제1정보이다)를 내구력 정보 저장 영역(220)에 기입하고(S518), 상기 제1독출전압(Vpr1)을 이용하여 상기 내구력 정보 저장 영역(220)에 저장된 제2정보를 독출한다(S520).
상기 컨트롤러(224, 312)는 상기 제1정보 저장영역(218, 314)으로부터 독출된 제1정보에 따른 특성과 상기 내구력 정보 저장 영역(220)으로부터 독출된 제2정보에 따른 특성을 비교한다(S522).
S522의 판단 결과가 예(Yes)인 경우(예컨대, 상기 제1정보 저장영역(218, 314)으로부터 제1정보를 독출하는 시간과 상기 내구력 정보 저장 영역(220)으로부터 제2정보를 독출하는 시간이 실질적으로 동일하거나, 또는 사양서(specification)에서 허용한 범위 내인 경우), 상기 컨트롤러(224, 또는 312)는 상기 기입/독출 전압 정보 저장영역(210)에 저장된 기입 전압(Vpp)에 대한 정보 및/또는 독출 전압(Vpr)에 대한 정보를 그대로 유지한다. 따라서 집적회로 카드(200, 또는 300)가 리셋에 의하여 다시 초기화되는 경우, 기입전압 펌프(212)는 제1기입 전압(Vpp1)을 발생하고, 독출전압 펌프(214)는 제1독출전압(Vpr1)을 발생한다.
그러나, S522의 판단 결과가 아니오(No)인 경우(예컨대, 상기 제1정보 저장영역(218, 314)으로부터 제1정보를 독출하는 시간과 상기 내구력 정보 저장 영역(220)으로부터 제2정보를 독출하는 시간과의 차이가 사양서(specification)에서 허용한 범위를 벗어나는 경우), 상기 컨트롤러(224, 또는 312)는 상기 기입/독출 전압 정보 저장영역(210)에 저장된 제1기입 전압(Vpp1)에 대한 정보 및/또는 제1독출 전압(Vpr1)에 대한 정보를 새로운 제2기입 전압(Vpp2)에 대한 정보 및/또는 제2독출 전압(Vpr2)에 대한 정보로 갱신한다.
따라서 집적회로 카드(200, 또는 300)가 리셋에 의하여 다시 초기화되는 경우, 기입전압 펌프(212)는 제2기입전압(Vpp2)을 발생하고, 독출전압 펌프(214)는 제2독출전압(Vpr2)을 발생한다.
도 8은 본 발명의 실시예에 따른 EEPROM 셀 내장 SOC의 작동 순서를 나타내는 제2흐름도를 나타낸다. 도 8을 참조하며, 상기 컨트롤러(224, 312)는 상기 제1기입전압(Vpp1)에 기초하여 제2정보(상기 제2정보는 제1정보와 동일한 정보이다)를 내구력 정보 저장 영역(220)에 기입하고(S610), 상기 제1독출전압(Vpr1)을 이용하여 상기 내구력 정보 저장 영역(220)에 저장된 제2정보를 독출한다(S620).
상기 컨트롤러(224, 또는 312)는 상기 제1독출전압(Vpr1)을 이용하여 제1정보 저장영역(218) 또는 컨트롤러(312)의 제1정보 저장영역(314)에 저장된 제1정보를 독출한다(S630).
도 9는 본 발명의 실시예에 따른 EEPROM 셀 내장 SOC의 작동 순서를 나타내 는 제3흐름도를 나타낸다. 도 9를 참조하면, 상기 컨트롤러(224, 312)는 상기 제1기입전압(Vpp1)에 기초하여 제2정보(실질적으로 제1정보)를 내구력 정보 저장 영역(220)에 기입한다(S710).
상기 컨트롤러(224, 또는 312)는 상기 제1독출전압(Vpr1)을 이용하여 제1정보 저장영역(218) 또는 컨트롤러(312)의 제1정보 저장영역(314)에 저장된 제1정보를 독출한다(S720). 상기 컨트롤러(224, 또는 312)는 상기 제1독출전압(Vpr1)을 이용하여 상기 내구력 정보 저장 영역(220)에 저장된 제2정보를 독출한다(S730).
도 2 내지 도 9에 도시된 바와 같이 본 발명에 따른 집적회로 카드(200, 또는 300)는 데이터가 갱신됨에 따라 정규 EEPROM 영역(204)의 EEPROM 셀들이 열화되는 경우, 독출 내구력을 증가시키기 위하여 기입전압(Vpp)과 독출전압(Vpr)중에서 적어도 하나를 증가시킨다.
본 발명의 실시예들은 컴퓨터 시스템에서 실행할 수 있는 프로그램으로 작성가능하다. 또한, 상기 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록 매체로부터 독출된 해당 프로그램은 디지털 컴퓨터 시스템에서 실행될 수 있다.
본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따른 비휘발성 메모리 장치를 구비하는 집적회로 카드는 상기 비휘발성 메모리 장치가 데이터 갱신 작동을 반복함에 따라 상기 비휘발성 메모리 장치가 열화되는 경우 상기 비휘발성 메모리 장치에 공급되는 기입전압과 독출전압 중에서 적어도 하나를 증가시켜 상기 비휘발성 메모리 장치의 기입 및/또는 독출 내구력을 향상시킬 수 있다.

Claims (16)

  1. 집적회로 카드에 있어서,
    다수의 비휘발성 메모리 셀들을 구비하며, 대응되는 데이터를 저장하기 위한 비휘발성 메모리 영역; 및
    상기 집적회로 카드가 리셋에 의하여 초기화될 때마다 상기 다수의 비휘발성 메모리 셀들의 동작 특성을 검출하고 그 검출 결과에 기초하여 상기 비휘발성 메모리 셀들로 대응되는 제1데이터를 기입하기 위한 기입전압과 상기 비휘발성 메모리 셀들로부터 대응되는 제2데이터를 독출하기 위한 독출전압 중에서 적어도 하나를 유지하거나 또는 증가시키기 위한 내구력 개선 회로를 구비하는 집적회로 카드.
  2. 제1항에 있어서, 상기 내구력 개선 회로는,
    기입전압 제어신호에 응답하여 상기 다수의 비휘발성 메모리 셀들로 상기 제1데이터를 기입하기 위한 기입전압 및/또는 독출전압 제어신호에 응답하여 상기 다수의 비휘발성 메모리 셀들로부터 상기 제2데이터를 독출하기 위한 독출전압을 발생하는 전압 발생회로; 및
    상기 다수의 비휘발성 메모리 셀들의 동작 특성을 검출하고 그 검출 결과에 기초하여 상기 기입전압 제어신호 및/또는 상기 독출전압 제어신호를 출력하는 전압제어회로를 구비하는 집적회로 카드.
  3. 제2항에 있어서, 상기 전압 발생회로는,
    다수의 전압들을 발생하고, 상기 기입전압 제어신호에 기초하여 상기 다수의 전압들 중에서 대응되는 전압을 상기 기입전압으로서 출력하는 기입전압 펌프; 및
    다수의 전압들을 발생하고, 상기 독출전압 제어신호에 기초하여 상기 다수의 전압들 중에서 대응되는 전압을 상기 독출전압으로서 출력하는 독출전압 펌프를 구비하는 집적회로 카드.
  4. 제3항에 있어서, 상기 전압제어회로는,
    상기 기입전압에 대한 정보와 상기 독출 전압에 대한 정보를 저장하는 기입/독출 전압 정보 저장영역;
    제1비휘발성 메모리의 특성을 나타내는 제1정보를 저장하는 제1정보 저장영역;
    상기 집적회로 카드가 초기화될 때마다 상기 제1정보가 기입되는 제2비휘발성 메모리를 구비하는 내구력 정보 저장 영역; 및
    상기 기입전압에 대한 정보 및/또는 상기 독출 전압에 대한 정보에 기초하여 상기 기입전압 제어신호 및/또는 상기 독출전압 제어신호를 발생하는 컨트롤러를 구비하며,
    상기 컨트롤러는 상기 독출 전압에 응답하여 독출된 상기 제1저장영역에 저장된 제1정보에 기초한 특성과 상기 내구력 정보 저장영역에 저장된 제1정보에 기초한 특성을 비교하고, 비교결과에 기초하여 상기 기입전압에 대한 정보와 상기 독 출 전압에 대한 정보 중에서 적어도 하나를 유지하거나 갱신하는 집적회로 카드.
  5. 제3항에 있어서, 상기 전압제어회로는,
    상기 기입전압에 대한 정보와 상기 독출 전압에 대한 정보를 저장하는 기입/독출 전압 정보 저장영역;
    제1비휘발성 메모리의 특성을 나타내는 제1정보를 저장하고, 상기 기입전압에 대한 정보 및/또는 상기 독출 전압에 대한 정보에 기초하여 상기 기입전압 제어신호 및/또는 상기 독출전압 제어신호를 발생하는 컨트롤러; 및
    상기 집적회로 카드가 초기화될 때마다 상기 제1정보가 기입되는 제2비휘발성 메모리를 구비하는 내구력 정보 저장 영역을 구비하며,
    상기 컨트롤러는 상기 제1비휘발성 메모리의 특성을 나타내는 제1정보에 기초한 특성과 상기 독출 전압에 응답하여 독출된 상기 내구력 정보 저장영역에 저장된 제1정보에 기초한 특성을 비교하고, 비교결과에 기초하여 상기 기입전압에 대한 정보와 상기 독출 전압에 대한 정보 중에서 적어도 하나를 유지하거나 갱신하는 집적회로 카드.
  6. 제4항 또는 제5항에 있어서, 상기 제1정보에 기초한 특성은 독출 시간 또는 독출 속도인 집적회로 카드.
  7. 제4항 또는 제5항에 있어서, 상기 컨트롤러는 상기 기입전압에 대한 정보가 갱신되는 회수 및/또는 상기 독출 전압에 대한 정보가 갱신되는 회수를 제한할 수 있는 집적회로 카드.
  8. 집적회로 카드에 있어서,
    다수의 비휘발성 메모리 셀들을 구비하며, 대응되는 데이터를 저장하기 위한 비휘발성 메모리 영역; 및
    상기 다수의 비휘발성 메모리 셀들의 최초 상태를 나타내는 제1정보와 상기 집적회로 카드가 리셋에 의하여 초기화될 때마다 상기 다수의 비휘발성 메모리 셀들의 상태를 나타내는 제2정보를 수신하고, 비교하고, 비교결과에 기초하여 상기 비휘발성 메모리 영역으로 공급되는 기입전압과 독출전압 중에서 적어도 하나를 유지하거나 또는 증가시키는 내구력 개선 회로를 구비하는 집적회로 카드.
  9. 제8항에 있어서, 상기 내구력 개선 회로는,
    기입전압 제어신호에 응답하여 상기 다수의 비휘발성 메모리 셀들로 제1데이터를 기입하기 위한 기입전압 및/또는 독출전압 제어신호에 응답하여 상기 다수의 비휘발성 메모리 셀들로부터 제2데이터를 독출하기 위한 독출전압을 발생하는 전압 발생회로; 및
    상기 제1정보와 상기 제2정보를 비교하고, 그 비교결과에 기초하여 상기 기입전압 제어신호 및/또는 상기 독출전압 제어신호를 발생하는 전압제어회로를 구비하는 집적회로 카드.
  10. 제9항에 있어서, 상기 전압제어회로는,
    기입전압에 대한 정보와 독출 전압에 대한 정보를 저장하는 기입/독출 전압 정보 저장영역;
    상기 제1정보를 저장하는 제1정보 저장영역;
    상기 제2정보를 저장하는 내구력 정보 저장 영역; 및
    상기 기입전압에 대한 정보 및/또는 상기 독출 전압에 대한 정보에 기초하여 상기 기입전압 제어신호 및/또는 상기 독출전압 제어신호를 발생하는 컨트롤러를 구비하며,
    상기 컨트롤러는 상기 독출 전압에 응답하여 독출된 상기 제1정보에 기초한 특성과 상기 제2정보에 기초한 특성을 비교하고, 비교결과에 기초하여 상기 기입전압에 대한 정보와 상기 독출 전압에 대한 정보 중에서 적어도 하나를 유지하거나 갱신하는 집적회로 카드.
  11. 제9항에 있어서, 상기 전압제어회로는,
    기입전압에 대한 정보와 독출 전압에 대한 정보를 저장하는 기입/독출 전압 정보 저장영역;
    상기 제1정보를 저장하고, 상기 기입전압에 대한 정보 및/또는 상기 독출 전압에 대한 정보에 기초하여 상기 기입전압 제어신호 및/또는 상기 독출전압 제어신호를 발생하는 컨트롤러; 및
    상기 제2정보를 저장하는 내구력 정보 저장 영역을 구비하며,
    상기 컨트롤러는 상기 독출전압에 기초하여 독출된 상기 제1정보에 기초한 특성과 상기 제2정보에 기초한 특성을 비교하고, 비교결과에 기초하여 상기 기입전압에 대한 정보와 상기 독출 전압에 대한 정보 중에서 적어도 하나를 유지하거나 갱신하는 집적회로 카드.
  12. 반도체 장치에 있어서,
    다수의 비휘발성 메모리 셀들을 구비하며, 대응되는 데이터를 저장하기 위한 정규 비휘발성 메모리 영역;
    외부의 컨트롤러로부터 입력되는 기입전압에 대한 정보와 독출 전압에 대한 정보를 저장하는 기입/독출 전압 정보 저장영역;
    제1비휘발성 메모리의 특성을 나타내는 제1정보를 저장하는 제1정보 저장영역;
    상기 컨트롤러의 제어하에 상기 반도체 장치가 초기화될 때마다 상기 제1정보가 기입되는 제2비휘발성 메모리를 구비하는 내구력 정보 저장 영역;
    다수의 전압들을 발생하고, 상기 컨트롤러로부터 입력되는 기입전압 제어신호에 기초하여 상기 다수의 전압들 중에서 대응되는 전압을 기입전압으로서 발생하는 기입전압 펌프; 및
    다수의 전압들을 발생하고, 상기 컨트롤러로부터 입력되는 독출전압 제어신호에 기초하여 상기 다수의 전압들 중에서 대응되는 전압을 독출전압으로서 출력하 는 독출전압 펌프를 구비하며,
    상기 기입전압과 상기 독출전압은 상기 정규 비휘발성 메모리 영역, 상기 기입/독출 전압 정보 저장영역, 상기 제1정보 저장영역, 및 상기 내구력 정보 저장 영역 중에서 적어도 하나의 영역으로 입력되는 반도체 장치.
  13. 비휘발성 메모리를 내장한 SOC(system on chip)에서 상기 비휘발성 메모리의 기입/독출 내구력 개선 방법에 있어서,
    열화가 발생되지 않은 제1비휘발성 메모리의 특성을 나타내는 제1정보와 기입 전압 또는 독출 전압에 응답하여 기입 또는 독출 동작을 수행함에 따라 열화가 발생된 제2비휘발성 메모리의 특성을 나타내는 제2정보를 수신하고 비교하는 단계; 및
    상기 비교결과에 기초하여 상기 기입 전압과 상기 독출 전압 중에서 적어도 하나의 전압을 증가시키는 단계를 구비하는 비휘발성 메모리를 내장한 SOC에서 상기 비휘발성 메모리의 기입/독출 내구력 개선 방법.
  14. 제13항에 있어서, 상기 제1정보와 상기 제2정보 각각은 독출 시간 또는 독출 속도인 비휘발성 메모리를 내장한 SOC에서 상기 비휘발성 메모리의 기입/독출 내구력 개선 방법.
  15. 제13항에 있어서, 상기 비휘발성 메모리를 내장한 SOC에서 상기 비휘발성 메 모리의 기입/독출 내구력 개선 방법은,
    상기 제1정보를 상기 비휘발성 메모리의 제1영역에 저장하는 단계;
    상기 SOC가 초기화될 때마다 상기 제2정보를 상기 비휘발성 메모리의 제2영역에 기입하는 단계; 및
    상기 독출 전압에 응답하여 상기 제1정보와 상기 제2정보를 독출하는 단계를 더 구비하는 비휘발성 메모리를 내장한 SOC에서 상기 비휘발성 메모리의 기입/독출 내구력 개선 방법.
  16. 비휘발성 메모리를 내장한 집적회로 카드에서 상기 비휘발성 메모리의 기입/독출 내구력 개선 방법에 있어서,
    제1정보를 상기 비휘발성 메모리의 제1영역에 저장하는 단계;
    기입 전압에 대한 정보와 독출 전압에 대한 정보 중에서 적어도 하나의 정보를 독출하는 단계;
    상기 적어도 하나의 정보에 기초하여 기입 전압과 독출 전압 중에서 적어도 하나의 전압을 발생하는 단계;
    상기 독출 전압을 이용하여 상기 제1영역에 저장된 상기 제1정보를 독출하는 단계;
    상기 집적회로 카드가 초기화될 때마다 상기 기입 전압에 응답하여 상기 제1정보를 상기 비휘발성 메모리의 제2영역에 저장하는 단계;
    상기 독출 전압에 응답하여 상기 제2영역에 저장된 제1정보를 독출하는 단 계;
    상기 제1영역에 저장된 상기 제1정보의 독출 특성과 상기 제2영역에 저장된 상기 제1정보의 독출 특성을 비교하는 단계; 및
    상기 비교결과에 기초하여 상기 기입 전압에 대한 정보와 상기 독출 전압에 대한 정보 중에서 적어도 하나의 정보를 유지하거나 변경하는 단계를 구비하는 비휘발성 메모리를 내장한 집적회로 카드에서 상기 비휘발성 메모리의 기입/독출 내구력 개선 방법.
KR1020050067059A 2005-07-23 2005-07-23 비휘발성 메모리의 기입/독출 내구력 개선 장치 및 그 방법 KR100725979B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020050067059A KR100725979B1 (ko) 2005-07-23 2005-07-23 비휘발성 메모리의 기입/독출 내구력 개선 장치 및 그 방법
US11/447,544 US7304891B2 (en) 2005-07-23 2006-06-06 Apparatus and method for improving write/read endurance of non-volatile memory
DE102006034498A DE102006034498B4 (de) 2005-07-23 2006-07-19 Karte mit integriertem Schaltkreis und Verfahren zum Verbessern der Schreib-/Leselebensdauer von nicht-flüchtigem Speicher
US11/925,383 US7577035B2 (en) 2005-07-23 2007-10-26 Apparatus and method for improving write/read endurance of non-volatile memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050067059A KR100725979B1 (ko) 2005-07-23 2005-07-23 비휘발성 메모리의 기입/독출 내구력 개선 장치 및 그 방법

Publications (2)

Publication Number Publication Date
KR20070012582A true KR20070012582A (ko) 2007-01-26
KR100725979B1 KR100725979B1 (ko) 2007-06-08

Family

ID=37650556

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050067059A KR100725979B1 (ko) 2005-07-23 2005-07-23 비휘발성 메모리의 기입/독출 내구력 개선 장치 및 그 방법

Country Status (3)

Country Link
US (2) US7304891B2 (ko)
KR (1) KR100725979B1 (ko)
DE (1) DE102006034498B4 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100885914B1 (ko) * 2007-02-13 2009-02-26 삼성전자주식회사 독출동작 방식을 개선한 불휘발성 메모리 장치 및 그구동방법
US7839680B2 (en) 2007-08-28 2010-11-23 Samsung Electronics Co., Ltd. Electrically erasable programmable read-only memory (EEPROM) cell and methods for forming and reading the same
US8081512B2 (en) 2008-04-28 2011-12-20 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device
KR101464255B1 (ko) * 2008-06-23 2014-11-25 삼성전자주식회사 플래시 메모리 장치 및 그것을 포함한 시스템

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7793059B2 (en) * 2006-01-18 2010-09-07 Apple Inc. Interleaving policies for flash memory
US20070174641A1 (en) * 2006-01-25 2007-07-26 Cornwell Michael J Adjusting power supplies for data storage devices
US7702935B2 (en) 2006-01-25 2010-04-20 Apple Inc. Reporting flash memory operating voltages
US7861122B2 (en) 2006-01-27 2010-12-28 Apple Inc. Monitoring health of non-volatile memory
JP2008066466A (ja) * 2006-09-06 2008-03-21 Toshiba Corp 半導体記憶装置およびその読み出し電圧の補正方法
US20080288712A1 (en) 2007-04-25 2008-11-20 Cornwell Michael J Accessing metadata with an external host
US7913032B1 (en) 2007-04-25 2011-03-22 Apple Inc. Initiating memory wear leveling
JP2009080884A (ja) * 2007-09-26 2009-04-16 Panasonic Corp 不揮発性半導体記憶装置
CN104943395B (zh) * 2014-11-28 2016-08-31 珠海艾派克微电子有限公司 一种操作指令生成电路和耗材芯片
KR20190038049A (ko) * 2017-09-29 2019-04-08 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법
CN111175545B (zh) * 2019-12-31 2022-02-11 河北华通燃气设备有限公司 Ic卡耐久测试工装

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4718041A (en) * 1986-01-09 1988-01-05 Texas Instruments Incorporated EEPROM memory having extended life
US5450354A (en) * 1992-08-31 1995-09-12 Nippon Steel Corporation Non-volatile semiconductor memory device detachable deterioration of memory cells
US5335198A (en) * 1993-05-06 1994-08-02 Advanced Micro Devices, Inc. Flash EEPROM array with high endurance
KR0142368B1 (ko) * 1994-09-09 1998-07-15 김광호 불휘발성 반도체 메모리장치의 자동프로그램 회로
DE19542029C1 (de) * 1995-11-10 1997-04-10 Siemens Ag Verfahren zum selbsttätigen Ermitteln der nötigen Hochspannung zum Programmieren/Löschen eines EEPROMs
US6052306A (en) * 1996-11-04 2000-04-18 Siemens Aktiengesellschaft Method and device for automatic determination of the required high voltage for programming/erasing an EEPROM
JP2000057785A (ja) 1998-08-14 2000-02-25 Hitachi Ltd 半導体集積回路装置およびそれを用いたメモリカード
JP2000348491A (ja) 1999-06-03 2000-12-15 Matsushita Electric Ind Co Ltd 不揮発性メモリー及びマイコン
US6269025B1 (en) * 2000-02-09 2001-07-31 Advanced Micro Devices, Inc. Memory system having a program and erase voltage modifier
JP2002133887A (ja) 2000-10-31 2002-05-10 Matsushita Electric Ind Co Ltd 不揮発性半導体メモリ装置
US7117489B2 (en) * 2001-06-20 2006-10-03 Sun Microsystems, Inc. Optional attribute generator for customized Java programming environments

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100885914B1 (ko) * 2007-02-13 2009-02-26 삼성전자주식회사 독출동작 방식을 개선한 불휘발성 메모리 장치 및 그구동방법
US7839680B2 (en) 2007-08-28 2010-11-23 Samsung Electronics Co., Ltd. Electrically erasable programmable read-only memory (EEPROM) cell and methods for forming and reading the same
US8081512B2 (en) 2008-04-28 2011-12-20 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device
US8310873B2 (en) 2008-04-28 2012-11-13 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device
KR101464255B1 (ko) * 2008-06-23 2014-11-25 삼성전자주식회사 플래시 메모리 장치 및 그것을 포함한 시스템

Also Published As

Publication number Publication date
US7577035B2 (en) 2009-08-18
US20070019473A1 (en) 2007-01-25
DE102006034498B4 (de) 2010-07-01
US20080106940A1 (en) 2008-05-08
KR100725979B1 (ko) 2007-06-08
DE102006034498A1 (de) 2007-02-01
US7304891B2 (en) 2007-12-04

Similar Documents

Publication Publication Date Title
KR100725979B1 (ko) 비휘발성 메모리의 기입/독출 내구력 개선 장치 및 그 방법
CN105097027B (zh) 存储装置、存储装置的操作方法和访问存储装置的方法
US8391067B2 (en) Nonvolatile memory
US9244763B1 (en) System and method for updating a reading threshold voltage based on symbol transition information
KR101423612B1 (ko) 불휘발성 메모리 장치 및 그것의 동작 방법, 그리고 그것을포함하는 메모리 시스템
KR100826500B1 (ko) 비휘발성 반도체 메모리 장치 및 상기 비휘발성 반도체메모리 장치의 데이터 복구 방법
KR100889782B1 (ko) 워드 라인 디스차지 유닛을 구비한 플래시 메모리 장치 및그것의 데이터 읽기 방법
KR20110018753A (ko) 불휘발성 메모리 장치, 그것의 프로그램 방법, 그리고 그것을 포함하는 메모리 시스템
KR20030071488A (ko) 불휘발성 메모리, ｉｃ 카드 및 데이터 처리장치
US7428169B2 (en) Nonvolatile semiconductor memory device and voltage generating circuit for the same
US9343118B2 (en) Voltage regulator and apparatus for controlling bias current
CN103093831A (zh) 非易失性存储器的基准电流的内置自微调
US20090066483A1 (en) Passive contactless integrated circuit comprising a flag for monitoring an erase/programming voltage
US8339889B2 (en) Semiconductor memory device
US9640272B2 (en) Semiconductor device control circuit and method thereof
JP2005141811A (ja) 不揮発性メモリ
US20070053228A1 (en) Flash memory device and voltage generating circuit for the same
KR20160019595A (ko) 기준 전압 발생기를 포함하는 메모리 장치
KR101462487B1 (ko) 플래시 메모리 장치 및 그것의 프로그램 방법
US7885118B2 (en) Flash memory device and voltage generating circuit for the same
US7883020B2 (en) Smart card and method of testing smart card
KR100830584B1 (ko) 플래시 메모리 장치 및 그것을 포함한 스마트 카드
KR100610490B1 (ko) Ｅｅｐｒｏｍ 셀 및 ｅｅｐｒｏｍ 블록
US11287991B2 (en) Memory system for assuring reliability
US7385847B2 (en) Semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130430

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140430

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160429

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170427

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180430

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190429

Year of fee payment: 13