JP2002133887A - 不揮発性半導体メモリ装置 - Google Patents

Abstract

(57)【要約】 【課題】 不揮発性半導体メモリに対するデータの書き
換え動作の高速化、低消費電力化を実現できる不揮発性
半導体メモリ装置を提供することを目的とする。 【解決手段】 不揮発性半導体メモリ装置において、メ
モリアレイ１のデータの書き換え回数をカウントするカ
ウンタ１４を備え、電源制御部１３が、カウンタ１４の
カウント値に基づいて電圧生成手段１２からデコード手
段２に出力する電圧を変化させ、前記メモリアレイの列
方向および行方向を選択する選択電圧を変化させること
により、書き換えを繰り返すことによる書き換え時間の
劣化を防止し、書き換え時間を平均化するものである。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、不揮発性半導体メ
モリ装置に関するものであり、特に、不揮発性半導体メ
モリに対するデータの書き換え動作の高速化、低消費電
力化に関するものである。

【０００２】

【従来の技術】従来の不揮発性半導体メモリ装置におい
て、例えば、不揮発性半導体メモリの一つであるフラッ
シュメモリに対してデータの書き換えを行う場合には、
正の高電圧や負の高電圧等の様々な電圧の電源を必要と
する。また、その一方で、近年、単一電源化が促進され
ており、前記データを書き換えるための様々な電源を不
揮発性半導体メモリ装置内部で昇圧するものが提供され
ている。

【０００３】以下、この従来の不揮発性半導体メモリ装
置について図１１から図１５を用いて説明する。図１１
は、従来の不揮発性半導体メモリ装置の構成を説明する
ためのブロック図である。図１１において、従来の不揮
発性半導体メモリ装置は、メモリアレイ１と、デコード
手段２と、データ検出手段３と、メモリ制御部４と、電
圧生成手段５と、電源制御部６とからなる。

【０００４】メモリアレイ１は、フローティングゲート
を有するＭＯＳ型のメモリセルが行方向および列方向に
格子状に配置されたデータ格納領域であり、少なくとも
１つのメモリセルを選択するデコード手段２と、メモリ
セルの状態を検出するデータ検出手段３が接続されてい
る。

【０００５】また、メモリ制御部４は、データの読み出
し、消去、書き込み等の動作モードを示す信号であるモ
ード信号、メモリセルを指定するアドレス、及び前記モ
ード信号により示された動作モードを実行するタイミン
グを知らせるタイミング信号に基づいて、デコード手段
２、及びデータ検出手段３を制御する。

【０００６】また、電源制御部６は、前記モード信号に
基づいて、電圧生成手段５から出力する電圧を制御す
る。また、電圧生成手段５は、電源制御部６により制御
され、不揮発性半導体メモリ装置内部で電圧を生成し、
生成した電圧をデコード手段２に供給する。

【０００７】以下に、この電圧生成手段５の構成につい
て図１２、図１３を用いて説明する。図１２は、電圧生
成手段５を構成する正電圧レギュレータの一例を示す図
であり、図１３は、電圧生成手段５を構成する負電圧レ
ギュレータの一例を示す図である。

【０００８】図１２に示すように、電圧生成手段５を構
成する正電圧レギュレータは、チャージポンプなどの昇
圧回路で昇圧した正電圧ＶＰＰＩＮが、トランジスタＭ
１と抵抗Ｒ１，Ｒ２を介して接地され、中間ノードＮ１
の電位と基準電圧とを入力とするオペアンプＡＭＰ１の
出力が、トランジスタＭ１に接続されている。また、出
力電圧ＶＰＰは正電圧生成停止信号をゲート入力とする
トランジスタＭ３を介して接地される。更に、出力電圧
ＶＰＰは平滑容量ＣＰを介して接地されている。

【０００９】このような、図１２に示した構成の正電圧
レギュレータは、中間ノードＮ１の電位と正基準電圧と
を比較しトランジスタＭ１を制御することで、昇圧され
た正電圧ＶＰＰＩＮを降圧し最適な電圧ＶＰＰを出力す
る。また、トランジスタＭ３は正の電圧が必要ない場合
に導通させ、ＶＰＰ電位を０Ｖにする。この時チャージ
ポンプなどの昇圧回路も停止するため電荷を供給できな
くなり、ＶＰＰＩＮも０Ｖとなる。なお、平滑容量ＣＰ
は、急激な出力負荷変動に対し電圧ドロップを緩和する
ために設けられている。

【００１０】一方、図１３に示すように、電圧生成手段
５を構成する負電圧レギュレータは、チャージポンプな
どの昇圧回路で昇圧した負電圧ＶＢＢＩＮが、トランジ
スタＭ２と抵抗Ｒ３，Ｒ４を介して接地され、中間ノー
ドＮ２の電位と負基準電圧とを入力とするオペアンプＡ
ＭＰ２の出力が、トランジスタＭ２に接続されている。
また、出力電圧ＶＢＢは負電圧生成停止信号をゲート入
力とするトランジスタＭ４を介して接地される。更に、
出力電圧ＶＢＢは平滑容量ＣＮを介して接地されてい
る。

【００１１】このような、図１３に示した構成の負電圧
レギュレータは、中間ノードＮ２の電位と負基準電圧と
を比較しトランジスタＭ２を制御することで、昇圧され
た正電圧ＶＢＢＩＮを降圧し最適な電圧ＶＢＢを出力す
る。トランジスタＭ４は負の電圧が必要ない場合に導通
させ、ＶＢＢ電位を０Ｖにする。この時チャージポンプ
などの昇圧回路も停止するため電荷を供給できなくな
り、ＶＢＢＩＮも０Ｖとなる。なお、平滑容量ＣＮは、
急激な出力負荷変動に対し電圧ドロップを緩和するため
に設けられている。

【００１２】次に、従来の不揮発性半導体メモリ装置の
動作について説明する。この従来の不揮発性半導体メモ
リ装置に、モード信号と、アドレスと、タイミング信号
が入力されると、モード信号、アドレス、タイミング信
号がメモリ管理部４に入力されるとともに、モード信号
が電源制御部６に入力される。

【００１３】その後、電源制御部６では、モード信号を
入力として、モード信号により示される動作モードに必
要な電圧を昇圧して生成し、デコード手段２に供給する
よう電圧生成手段５を制御する。

【００１４】また、メモリ制御部４は、モード信号、ア
ドレス、タイミング信号を入力とし、入力されたモード
信号、アドレス、タイミング信号に基づいて、デコード
手段２、データ検出手段３の制御を行う。

【００１５】即ち、メモリ制御部４は、デコード手段２
を制御し、タイミング信号により指定される期間中、デ
コード手段２を活性化させ、アドレスにより指定された
メモリアレイ１のメモリセルに対して、電圧生成手段５
から出力された電圧を印加し、メモリアレイ１のメモリ
セルを選択する。

【００１６】また、メモリ制御部４は、データ検出手段
３を制御し、データを検出する必要のあるモード信号に
より示される動作モード時に、タイミング信号により指
定される期間中、データ検出手段３を活性化させ、デコ
ード手段２により選択されたメモリセルの状態を検出
し、出力ポートから出力させる。

【００１７】次に、従来の不揮発性半導体メモリ装置に
より行われるデータの書き換え処理について説明する。
データの書き換えは、データの消去、及び書き込みを通
して行うことにより行われるものである。以下、データ
の書き換え処理について、データの消去処理、及び書き
込み処理に分けて、図１４から図１６を用いて説明す
る。なお、図１６は、不揮発性半導体メモリの各動作モ
ードにおける電圧条件の一例を示したものである。

【００１８】図１４は、不揮発性半導体メモリに格納さ
れたデータを消去する処理の一例について説明するため
フローチャートである。このデータを消去する処理は、
メモリセルのフローティングゲートへ電子を注入し、し
きい値電圧を上げる動作であり、以下のようにして行わ
れる。

【００１９】図１４において、不揮発性半導体メモリ装
置は、図１６に示す動作モード「消去」のモード信号
（Ｓ１０１）、及び消去を行うメモリのアドレスを受け
ると、メモリ制御部４は、デコード手段２を制御し、前
記アドレスにより示されるメモリセルを選択する。その
後、選択したメモリセルに対して、電源制御部６により
制御されたドレイン、ソース、基板に−８Ｖ、ゲートに
８Ｖ（図１６参照）となる消去パルスを印加（Ｓ１０
２）して、ソースもしくは基板からフローティングゲー
トに電子を注入させて、メモリセルのしきい値電圧を上
昇させる。

【００２０】次に、不揮発性半導体メモリ装置は、消去
を行ったメモリセルの状態を判定するため、図１６に示
す動作モード「消去ベリファイ」のモード信号（Ｓ１０
３）を受け、メモリ制御部４は、前記ステップＳ１０３
で消去を行ったメモリセルの状態を判定する。即ち、メ
モリ制御部４は、デコード手段２を制御し、前記ステッ
プＳ１０３で消去を行ったメモリセルを選択し、選択し
たメモリセルに対して、電源制御部６により制御された
ドレインに１Ｖ、ゲートに４Ｖ、ソース、基板に０Ｖ
（図１６参照）を印加してメモリセルのしきい値電圧を
検出し、指定値との比較を行う（Ｓ１０４）。

【００２１】比較の結果、メモリセルのしきい値が指定
した値より低いと消去ベリファイは失敗（以下、フェイ
ルと称する。）となり、同一アドレスに対して再度消去
パルスを印加させるため、ステップＳ１０１に行き、メ
モリセルのしきい値が指定した値より高くなるまで同一
アドレスのメモリセルに対して消去パルスを印加する。

【００２２】一方、メモリセルのしきい値が指定した値
より高いと成功（以下、パスと称する。）となり、消去
を行ったアドレスが最終アドレスか否かを判断する（Ｓ
１０５）。

【００２３】消去を行ったアドレスが最終アドレスでな
い場合には、アドレスを次のアドレスにし、次のアドレ
スで示されるメモリセルのデータの消去を行なうため、
再びステップＳ１０１に行く。一方、消去を行ったアド
レスが最終アドレスである場合には、全ての領域が消去
されたと判断し、処理を終了する。

【００２４】図１５は、不揮発性半導体メモリにデータ
を書き込みする処理の一例について説明するためフロー
チャートである。このメモリにデータを書き込む処理
は、メモリセルのフローティングゲートから電子を放出
し、しきい値電圧を下げる動作であり、以下のようにし
て行われる。図１５において、まず、不揮発性半導体メ
モリ装置は、図１６に示す動作モード「データラッチ」
のモード信号（Ｓ２０１）を受けると、メモリ制御部４
は、デコード手段２を制御して、書き込みたいデータを
ラッチする（Ｓ２０２）。

【００２５】その後、不揮発性半導体メモリ装置は、メ
モリセルの状態を判定する旨の命令である図１６に示す
動作モード「書き込みベリファイ」のモード信号（Ｓ２
０３）を受け、メモリ制御部４は、現在のメモリセルの
状態を判定する。即ち、メモリ制御部４は、デコード手
段２を制御し、メモリセルに対して、電源制御部６によ
り制御されたドレインに１Ｖ、ゲートに２Ｖ、ソース、
基板に０Ｖ（図１６参照）を印加してメモリセルのしき
い値電圧を検出し、指定値との比較を行う（Ｓ２０
４）。

【００２６】比較の結果、メモリセルのしきい値が指定
した値より高いと書き込みベリファイはフェイルとな
り、ステップＳ２０５に行く。一方、メモリセルのしき
い値が指定した値より低いとパスとなり、ステップＳ２
０９に行く。

【００２７】次に、不揮発性半導体メモリ装置は、デー
タの書き込みを行うため、図１６に示す動作モード「書
き込み」のモード信号（Ｓ２０５）を受け、メモリ制御
部４がデコード手段２を制御してメモリセルに対して、
電源制御部６により制御されたドレイン６Ｖ、ゲート−
８Ｖ、ソース、基板に０Ｖ（図１６参照）となる書き込
みパルスを印加（Ｓ２０６）する。これにより、フロー
ティングゲートからドレインに電子を放出させ、メモリ
セルのしきい値電圧が下降させる。

【００２８】次に、不揮発性半導体メモリ装置は、書き
込みを行ったメモリセルの状態を判定するため、図１６
に示す動作モード「書き込みベリファイ」のモード信号
（Ｓ２０７）を受け、メモリ制御部４は、前記ステップ
Ｓ２０５で書き込みを行ったメモリセルの状態を判定す
る。即ち、メモリ制御部４は、デコード手段２を制御
し、前記ステップＳ２０６で書き込みパルスを印加した
メモリセルに対して、電源制御部６により制御されたド
レインに１Ｖ、ゲートに２Ｖ、ソース、基板に０Ｖ（図
１６参照）を印加してメモリセルのしきい値電圧を検出
し、指定値との比較を行う（Ｓ２０８）。

【００２９】比較の結果、メモリセルのしきい値が指定
した値より高いと書き込みベリファイはフェイルとな
り、再びステップＳ２０５に行き、メモリセルのしきい
値が指定した値より低くなるまで同一アドレスのメモリ
セルに対して書き込みパルスを印加する。

【００３０】一方、メモリセルのしきい値が指定した値
より低いとパスとなり、書き込みを行ったデータのアド
レスが最終アドレスか否かを判断する（Ｓ２０９）。書
き込みを行ったデータのアドレスが最終アドレスでない
場合には、アドレスを次のアドレスにし、次のアドレス
で示されるデータの書き込みを行なうため、再びステッ
プＳ２０１に行く。一方、書き込みを行ったデータのア
ドレスが最終アドレスである場合には、全てのデータの
書き込みが行われたと判断し、処理を終了する。

【００３１】このように、データの消去、及び書き込み
処理を行なうデータの書き換えは、不揮発性半導体メモ
リに対して各動作モード毎に設定された特定の正の高電
圧、及び負の高電圧を印加することにより行われてい
る。

【００３２】また、特開平９−３５４９９号に記載の
「不揮発性半導体記憶装置」には、前述した従来の不揮
発性半導体メモリ装置に、さらに、消去シーケンス中の
再消去のループ回数（図１４のステップＳ１０６でフェ
イルした回数）、または書き込みシーケンス中の再書き
込みのループ回数（図１５のステップＳ２０８でフェイ
ルした回数）をカウントするカウンタを備え、当該カウ
ンタのカウント値に基づいて、データの消去、及び書き
込みを行う電圧の設定をするものがある。

【００３３】

【発明が解決しようとする課題】一般に、不揮発性半導
体メモリ、例えば、フラッシュメモリに対するデータの
書き換えは、ホットエレクトロン注入やFowlor-Nordhei
m tunnel電流（以下、ＦＮ電流と称する。）を利用して
行っている。しかし、不揮発性メモリに対するデータの
書き換えを繰り返し行った場合には、酸化膜中に電子ト
ラップが発生し、電子の注入・放出の劣化をまねいた
り、ＦＮ電流が流れにくくなる現象が起こる。これは、
特に、ＦＮ電流を利用して書き換えを行う場合に顕著に
現れる。そのため、不揮発性メモリに対するデータの書
き換えに際し、同一トンネル電圧を印加していたので
は、電子の注入・放出の劣化が生じるため、書き換え時
間が長くなるといった問題があった。

【００３４】図４は、データの消去・書き込み時間に要
する時間と、書き換え回数の関係を示した図であり、図
４に示すように、書き換え回数が略１０００回を超えた
辺りから、データの消去・書き込み時間に要する時間が
長くなっていることがわかる。

【００３５】また、特開平９−３５４９９号に記載の
「不揮発性半導体記憶装置」は、消去シーケンス中の再
消去のループ回数（図１４のステップＳ１０６でフェイ
ルした回数）、または書き込みシーケンス中の再書き込
みのループ回数（図１５のステップＳ２０８でフェイル
した回数）に基づいて、データの消去、及び書き込みを
行う際の電圧を設定するのみであり、データの書き換え
回数が増加した場合には、電子の注入・放出の劣化が生
じ、書き換え時間が長くなるといった前述した問題点を
同様に有している。

【００３６】また、例えばプログラム用主記憶メモリと
して不揮発性半導体メモリを使用する場合には、メモリ
に対する動作モードのほとんどが読み出しモードとな
る。この読み出しモード時には、図１６に示したよう
に、正電圧しか用いないので、低消費電力化のため読み
出しに必要ない電圧生成手段５の負電圧を生成する負電
圧レギュレータを停止させる。さらに、動作モードがス
トップの場合には、電圧の印加を要しないため、低電力
化のため電源生成手段５の動作を完全に停止させる。

【００３７】一方、図１４や図１５に示すように、動作
モードが消去や書き込みの場合には連続して動作モード
が遷移するため、例え使用しない場合でも電圧生成手段
５の正電圧レギュレータ、及び負電圧レギュレータは動
作させている。

【００３８】そのため、例えば、図１４や図１５に示す
消去や書き込み等のように動作モードが遷移する動作を
行っている場合に、従来の不揮発性半導体メモリ装置に
入力されるモード信号には、特に制約が加えられていな
かったため、信号スキューなどの原因により電圧生成手
段５を停止させる、読み出し、ストップ等の動作モード
が過渡的にセットされることが起こる可能性があり、か
かる場合には、電圧生成手段５により、昇圧して平滑容
量に蓄積していた電荷を放出してしまう。そのため、そ
の後、所望の動作モードにセットされても再度、電圧を
昇圧し直す必要があるため消費電力を劣化させるという
問題点があった。

【００３９】本発明はこれらの問題を解消するもので、
不揮発性半導体メモリに対するデータの書き換え動作の
高速化、低消費電力化を実現できる不揮発性半導体メモ
リ装置を提供することを目的とする。

【００４０】

【課題を解決するための手段】前記課題を解決するため
に、本発明の請求項１に記載の不揮発性半導体メモリ装
置は、メモリセルが行方向および列方向に格子状に配置
されてなるメモリアレイと、前記メモリアレイのメモリ
セルを、電圧を印加することにより選択するデコード手
段と、前記デコード手段により選択されたメモリセルの
状態を検出し、出力するデータ検出手段と、前記デコー
ド手段と前記データ検出手段を制御するメモリ制御部
と、前記デコード手段に、動作モード毎に異なる電圧を
生成し、供給する電圧生成手段と、前記電圧生成手段を
制御する電源制御部と、前記メモリアレイのデータの書
き換え回数をカウントするカウンタとを備え、前記電源
制御部は、前記カウンタのカウント値に基づいて、前記
電圧生成手段から出力する電圧を変化させるものであ
る。

【００４１】また、本発明の請求項２に記載の不揮発性
半導体メモリ装置は、メモリセルが行方向および列方向
に格子状に配置されてなるメモリアレイと、前記メモリ
アレイのメモリセルを、電圧を印加することにより選択
するデコード手段と、前記デコード手段により選択され
たメモリセルの状態を検出し、出力するデータ検出手段
と、前記デコード手段と前記データ検出手段を制御する
メモリ制御部と、前記デコード手段に、動作毎に異なる
電圧を生成し、供給する電圧生成手段と、前記電圧生成
手段を制御する電源制御部と、前記メモリアレイのデー
タの書き換え回数をカウントするカウンタとを備え、前
記メモリ制御部は、前記カウンタのカウント値に基づい
て、前記デコード手段に出力するデータ書き換え用のタ
イミング信号のパルス幅を変化させるものである。

【００４２】また、本発明の請求項３に記載の不揮発性
半導体メモリ装置は、請求項２に記載の不揮発性半導体
メモリ装置において、さらに、前記電源制御部は、前記
カウンタのカウント値に基づいて、前記電圧生成手段か
ら出力する電圧を変化させるものである。

【００４３】また、本発明の請求項４に記載の不揮発性
半導体メモリ装置は、請求項１乃至請求項３の何れかに
記載の不揮発性半導体メモリ装置において、前記カウン
タは、外部からカウント値を入力する外部入力ポートを
備えるものである。

【００４４】また、本発明の請求項５に記載の不揮発性
半導体メモリ装置は、請求項１ないし請求項４の何れか
に記載の不揮発性半導体メモリ装置において、前記カウ
ンタは、外部へカウント値を出力する外部出力ポートを
備えるものである。

【００４５】また、本発明の請求項６に記載の不揮発性
半導体メモリ装置は、請求項１ないし請求項５の何れか
に記載の不揮発性半導体メモリ装置において、前記メモ
リアレイは、複数の領域を有し、該複数の領域のうち少
なくとも１つを、前記カウンタのカウント値を格納する
カウント値記憶領域として用いるものである。

【００４６】また、本発明の請求項７に記載の不揮発性
半導体メモリ装置は、請求項６に記載の不揮発性半導体
メモリ装置において、前記データ検出手段は、電源投入
後に前記カウント値記憶領域のデータを検出し、該検出
したデータを前記カウンタに格納するものである。

【００４７】また、本発明の請求項８に記載の不揮発性
半導体メモリ装置は、請求項１ないし請求項７の何れか
に記載の不揮発性半導体メモリ装置において、前記カウ
ンタは、消去回数をカウントする消去回数カウンタと、
書き込み回数をカウントする書き込み回数カウンタとを
有し、前記メモリ制御部、及び前記電源制御部は、前記
消去回数カウンタのカウント値、及び書き込み回数カウ
ンタのカウント値のそれぞれに基づいて、消去、書き込
みをそれぞれ独立に制御するものである。

【００４８】また、本発明の請求項９に記載の不揮発性
半導体メモリ装置は、請求項１ないし請求項８の何れか
に記載の不揮発性半導体メモリ装置において、前記カウ
ンタは、少なくとも、前記メモリアレイを構成するメモ
リセルの消去単位毎に設けられ、前記メモリ制御部、及
び前記電源制御部は、前記消去単位毎に設けられたカウ
ンタのカウント値に基づいて制御を行うものである。

【００４９】また、本発明の請求項１０に記載の不揮発
性半導体メモリ装置は、請求項１ないし請求項８の何れ
かに記載の不揮発性半導体メモリ装置において、前記カ
ウンタは、少なくとも、前記メモリアレイを構成するメ
モリセルの書き込み単位毎に設けられ、前記メモリ制御
部、及び前記電源制御部は、前記書き込み単位毎に設け
られたカウンタのカウント値に基づいて制御を行うもの
である。

【００５０】また、本発明の請求項１１に記載の不揮発
性半導体メモリ装置は、請求項１ないし請求項８の何れ
かに記載の不揮発性半導体メモリ装置において、前記カ
ウンタは、少なくとも、前記メモリアレイを構成するメ
モリセルの消去単位、及び書き込み単位毎に設けられ、
前記メモリ制御部、及び前記電源制御部は、前記消去単
位、及び書き込み単位毎に設けられたカウンタのカウン
ト値に基づいて制御を行うものである。

【００５１】また、本発明の請求項１２に記載の不揮発
性半導体メモリ装置は、請求項１ないし請求項１１の何
れかに記載の不揮発性半導体メモリ装置において、前記
メモリ制御部は、前記カウンタのカウント値が予め設定
した値以上、もしくは以下になった場合に、データの書
き換えを行えないよう制御するものである。

【００５２】また、本発明の請求項１３に記載の不揮発
性半導体メモリ装置は、請求項１ないし請求項１２の何
れかに記載の不揮発性半導体メモリ装置において、前記
メモリ制御部は、前記カウンタのカウント値が予め設定
した値以上、もしくは以下になった旨を外部に知らせる
設定値超過信号を装置外部へ出力するものである。

【００５３】また、本発明の請求項１４に記載の不揮発
性半導体メモリ装置は、少なくとも、メモリセルが行方
向および列方向に格子状に配置されてなるメモリアレイ
と、前記メモリアレイのメモリセルを選択するデコード
手段と、前記デコード手段により選択されたメモリセル
の状態を検出し、出力するデータ検出手段とを備え、動
作モードが連続的に遷移する消去シーケンスにおける、
遷移前後の隣り合う動作モードを知らせるモード信号間
のハミング距離を最小にしてなるものである。

【００５４】また、本発明の請求項１５に記載の不揮発
性半導体メモリ装置は、少なくとも、メモリセルが行方
向および列方向に格子状に配置されてなるメモリアレイ
と、前記メモリアレイのメモリセルを選択するデコード
手段と、前記デコード手段により選択されたメモリセル
の状態を検出し、出力するデータ検出手段とを備え、動
作モードが連続的に遷移する書き込みシーケンスにおい
て、遷移前後の隣り合う動作モードを知らせるモード信
号間のハミング距離を最小にしてなるものである。

【００５５】

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照しながら説明する。 （実施の形態１）図１は、本発明の実施の形態１による
不揮発性半導体メモリ装置について説明するためのブロ
ック図である。図１において、不揮発性半導体メモリ装
置は、メモリアレイ１と、デコード手段２と、データ検
出手段３と、メモリ制御部１１と、電圧生成手段１２
と、電源制御部１３と、カウンタ１４と、セレクタ１５
とからなる。

【００５６】なお、本発明の実施の形態１による不揮発
性半導体メモリ装置において、図１１を用いて説明した
従来の不揮発性半導体メモリ装置と同じ構成要素につい
ては同一符号を付し、説明を省略する。

【００５７】メモリ制御部１１は、データの読み出し、
消去、書き込み等の動作モードを示す信号であるモード
信号、メモリセルを指定するアドレス、及び前記モード
信号により示される動作モードを実行するタイミングを
知らせるタイミング信号に基づいて、デコード手段２、
データ検出手段３、及びカウンタ１４を制御するととも
に、カウンタ１４のカウンタ値が所定の値に達したこと
を知らせる設定値超過信号を不揮発性半導体メモリ装置
外部に出力する。

【００５８】カウンタ１４は、メモリ制御部１１により
制御され、データの書き換え回数をカウントする。セレ
クタ１５は、メモリ制御部１１により制御され、カウン
タ１４に対して、不揮発性半導体メモリ装置外部から入
力されたカウント値を出力するとともに、カウンタ１４
から出力されたカウント値を不揮発性半導体メモリ装置
外部に出力する。

【００５９】電源制御部１３は、前記モード信号、及び
カウンタ１４から出力されるカウント値に基づいて電圧
生成手段１２を制御する。電圧生成手段１２は、電源制
御部１３により制御され、所定の値の電圧を生成し、生
成した電圧をデコード手段２に供給する。

【００６０】次に、電圧生成手段１２の構成について説
明する。図２は、電圧生成手段１２を構成する正電圧レ
ギュレータの一例を示す図であり、図３は、電圧生成手
段１２を構成する負電圧レギュレータの一例を示す図で
ある。なお、この電圧生成手段１５の構成を示す図２お
よび図３は、抵抗Ｒ１（図２）および抵抗Ｒ３（図３）
が可変抵抗となり、抵抗Ｒ１は正電圧調整信号により制
御され、抵抗Ｒ３は負電圧調整信号により制御される点
において、図１２および図１３を用いて説明した従来の
電圧生成手段５と異なるため、ここでは説明を省略す
る。

【００６１】また、電源制御部１３による電圧生成手段
１２からの出力電圧の制御は、図２に示す正電圧レギュ
レータの場合は、抵抗Ｒ１の抵抗値を上げることにより
出力電圧ＶＰＰが上昇し、逆に抵抗値を下げることによ
り電圧ＶＰＰが下降することにより行われる。一方、図
３に示す負電圧レギュレータの場合は、抵抗Ｒ３を上げ
ることにより出力電圧ＶＢＢが下降し、抵抗Ｒ３を下げ
ることにより出力電圧ＶＢＢが下降することにより行
う。

【００６２】次に、本発明の不揮発性半導体メモリ装置
の動作について説明する。なお、本発明の実施の形態１
による不揮発性半導体メモリ装置の動作において、前述
した従来の不揮発性半導体メモリ装置と同じ部分につい
ては、説明を省略し、ここでは相違点のみを説明するこ
とにする。この従来の不揮発性半導体メモリ装置に、モ
ード信号と、アドレスと、タイミング信号が入力される
と、モード信号、アドレス、タイミング信号がメモリ制
御部１１に入力されるとともに、モード信号が電源制御
部１３に入力される。

【００６３】メモリ制御部１１は、まず、カウンタ１
４、及びセレクタ１５を制御し、セレクタ１５の入出力
ポートから現在の書き換え回数を表すカウント値を入力
し、カウンタ１４に格納する。また、メモリ制御部１１
は、その後、データの書き換えが行われる毎にカウンタ
１４のカウント値をインクリメントする。

【００６４】なお、このように外部からカウント値を入
力する外部入力ポートを介してカウント値を入力するこ
とにより、カウンタ１４のカウント値を、検査時に初期
値に設定したり、検査時の状態などで初期値を０ではな
い別のデータに設定したりすることができ、また、カウ
ンタ１４のカウント値を任意の値に設定することによ
り、後述する電圧の変化点を調整することも可能であ
る。

【００６５】次に、電源制御部１３は、モード信号、及
びカウンタ１４のカウント値に基づいて、モード信号に
より示される動作モードに必要な電圧を昇圧して生成
し、デコード手段２に供給するように電圧生成手段５を
制御する。

【００６６】図４は、消去・書き込み時間の書き換え回
数に対する依存性を示す図であり、図４に示すように書
き換え回数が１０００回を越えると書き換え時間は増大
する。そのため、電源制御部１３は、例えば、１０００
回以降トンネル電圧を段階的に増加（振幅変調）させる
ように電圧生成手段１２で生成する電圧を制御する。

【００６７】即ち、電源制御部１３は、電圧生成手段１
２を制御して、例えば、図５に示す、動作モードが消去
時の電圧生成手段１２から出力されるワード線電圧の一
例のように、消去時間にあまり変動がない９９９回目ま
では８Ｖを、劣化し始める１０００回から９９９９回ま
では８．２Ｖを、更に劣化する１００００回以上では
８．４Ｖの電圧を、メモリ制御部１１により制御された
デコード手段２で印加するようにトンネル電圧を段階的
に増加させる。

【００６８】このように、書き換え回数をカウンタ１４
でカウントし、データの書き換え回数に基づいて、メモ
リセルに印加する電圧を制御することにより、書き換え
を繰り返すことによる消去時間、及び書き込み時間の劣
化を防止し、書き換え時間を平均化することができる。

【００６９】なお、前述した電源制御部１３による電圧
生成手段１２の制御の一例では、ワード線電圧、即ちゲ
ートに印加する電圧を変化させるものについて説明した
が、これに限定されず、ドレイン、ゲート、ソース、基
板の電位を一部、又は全て変化させることにより、結果
的にトンネル電圧を増加させるものであれば、同様の効
果が得られる。

【００７０】また、図５では、ゲートに印加する電圧の
変化は３段階のものとしたが、２段階のものや、４段階
以上の複数段階のものとすることもできる。一方、メモ
リ制御部１１は、モード信号、アドレス、タイミング信
号を入力とし、入力されたモード信号、アドレス、タイ
ミング信号に基づいて、デコード手段２、データ検出手
段３の制御を行う。

【００７１】即ち、メモリ制御部１１は、デコード手段
２を制御し、タイミング信号により指定される期間中、
デコード手段２を活性化させ、制御信号から出力される
アドレスにより指定されたメモリアレイ１のメモリセル
に対して、電圧生成手段１２から出力された電圧を印加
し、メモリアレイ１のメモリセルを選択する。なお、こ
の時メモリ制御部１１が実行した動作が、データの消去
・書き込みを行うデータの書き換え動作である場合に
は、書き換え終了後、カウンタ１４のカウント値をイン
クリメントする。

【００７２】また、メモリ制御部１１は、データ検出手
段３を制御し、データを検出する必要のあるモード信号
により示される動作モード時に、タイミング信号により
指定される期間中、データ検出手段３を活性化させ、デ
コード手段２により選択されたメモリセルの状態を検出
し、出力させる。

【００７３】さらに、メモリ制御部１１は、カウンタ１
４のカウント値をインクリメントする際に、当該インク
リメントされたカウント値と予め設定された所定の値と
比較し、予め設定された所定の値を超えている場合に
は、所定の値を超えたことを知らせる設定値超過信号を
不揮発性半導体メモリ装置外部に出力する。

【００７４】例えば、前記所定の値に不揮発性半導体メ
モリが保証する書き換え上限回数を設定（ここでは、１
００００回とする）した場合には、書き換えを繰り返す
ことにより、カウンタ１４のカウント値が１００００回
になった時、メモリ制御部１１は、この不揮発性半導体
メモリの書き換え上限回数に達したと判断して設定値超
過信号を生成し、セレクタ１５を介して入出力ポートか
ら装置外部に出力する。これにより、外部から不揮発性
半導体メモリの書き換え上限回数に達したことを検知す
ることができ、例えば、以後の書き換えを禁止するなど
の処理を行うことができる。

【００７５】なお、ここでは、予め設定した所定の値が
書き換え上限回数である場合について説明したが、１０
０や１０００などの節目の数値など自由に設定すること
も可能である。また、予め設定する所定の値は、必ずし
も１つである必要はなく、複数の値を設定することも可
能であり、この場合には、それぞれ設定した値に達した
ことを外部からモニタすることができる。

【００７６】また、カウンタ１４のカウント値が予め設
定した所定の値を超過することにより設定値超過信号を
メモリ制御部１１が出力するものについて説明したが、
メモリ制御部１１がカウンタ１４のカウント値をデクリ
メントするものであり、カウンタ１４のカウント値が予
め設定した所定の値以下となったことにより設定値超過
信号を出力するものであってもよい。

【００７７】また、本発明の実施の形態１による不揮発
性半導体メモリ装置では、メモリ制御部１１が、カウン
タ１４の値が所定の値に達することにより、設定値超過
信号を装置外部に出力するものについて説明したが、例
えば、メモリ制御部１１が、カウンタ１４のカウント値
が所定の値に達したと判断した場合には、メモリ制御部
１１が、以後の書き換えに関するモード信号の入力を受
け付けず、データの書き換えを行えないよう装置内部で
制御するものであってもよい。

【００７８】また、メモリ制御部１１は、カウンタ１
４、及びセレクタ１５を制御し、セレクタ１５に接続さ
れているカウント値入出力ポートからカウンタ１４が保
持するカウント値を装置外部に出力することができる。
これにより、現在の書き換え回数を装置外部でモニタで
きるようになり、外部からメモリアレイ１の状態を把握
することができる。

【００７９】（実施の形態２）以下に、本発明の実施の
形態２による不揮発性半導体メモリ装置について説明す
る。図６は、本発明の実施の形態２による不揮発性半導
体メモリ装置について説明するためのブロック図であ
る。図６において、不揮発性半導体メモリ装置は、メモ
リアレイ１と、デコード手段２と、データ検出手段３
と、メモリ制御部２１と、電圧生成手段１２と、電源制
御部１３と、カウンタ１４と、セレクタ１５とからな
る。

【００８０】なお、本発明の実施の形態２による不揮発
性半導体メモリ装置は、メモリ制御部２１が、カウンタ
１４のカウント値に基づいてタイミング信号のパルス幅
を変更する点において、前述した実施の形態１による不
揮発性半導体メモリ装置と異なるものである。なお、前
述した実施の形態１による不揮発性半導体メモリ装置と
同じ構成要素については、同一の符号を付し、説明を省
略する。

【００８１】本発明の実施の形態２による不揮発性半導
体メモリ装置のメモリ制御部２１は、データの読み出
し、消去、書き込み等の動作モードを示す信号であるモ
ード信号、メモリセルを指定するアドレス、前記モード
信号により示される動作モードを実行するタイミングを
知らせるタイミング信号、及びカウンタ１４から出力さ
れたカウント値を入力とし、カウンタ１４のカウント値
に基づいてデコード手段２を動作させるタイミング信号
のパルス幅を変化させ、デコード手段２に出力する。

【００８２】例えば、図４に示すように書き換え回数が
１０００回を越えると書き換え時間は増大するため、１
０００回以降書き換え電圧が印加される期間を決定する
タイミング信号のパルス幅を段階的に増加（パルス幅変
調）させるよう制御する。

【００８３】図７にデータ消去時のメモリ制御部２１か
ら出力されるタイミング信号の一例を示す。例えば、図
７に示すように、メモリ制御部２１は、消去時間にあま
り変動がない９９９回目までは５０μｓのパルス幅、劣
化し始める１０００回から９９９９回までは１００μｓ
のパルス幅、更に劣化する１００００回以上では２００
μｓのパルス幅のタイミング信号を出力することによ
り、１回のパルスでの消去時間を段階的に増加させる。

【００８４】つまり、全体の消去時間が同じの場合、消
去−消去ベリファイのサイクルを回す回数が少なくてす
むため、消去ベリファイ時間とモード遷移によるセット
アップ時間などのオーバーヘッド分が削減される。

【００８５】このように、書き換え回数をカウンタ１４
でカウントし、データの書き換え回数に基づいて、タイ
ミング信号のパルス幅を制御することにより、書き換え
を繰り返すことによる消去時間、及び書き込み時間の劣
化を防止し、書き換え時間を平均化することができる。

【００８６】（実施の形態３）以下に、本発明の実施の
形態３による不揮発性半導体メモリ装置について説明す
る。図８は、本発明の実施の形態３による不揮発性半導
体メモリ装置について説明するためのブロック図であ
る。図８において、不揮発性半導体メモリ装置は、メモ
リアレイ１と、デコード手段２と、データ検出手段３
と、メモリ制御部２１と、電圧生成手段１２と、電源制
御部１３と、カウンタ３１と、セレクタ１５とからな
る。

【００８７】本発明の実施の形態３による不揮発性半導
体メモリ装置は、カウンタ３１が消去回数をカウントす
る消去回数カウンタ３１ａと、書き込み回数をカウント
する書き込み回数カウンタ３１ｂとを有し、メモリ制御
部２１、及び電源制御部１３が、消去回数カウンタ３１
ａのカウント値、及び書き込み回数カウンタ３１ｂのカ
ウント値のそれぞれに基づいて、消去、書き込みをそれ
ぞれ独立に制御するようにしたものである。なお、前述
した実施の形態２による不揮発性半導体メモリ装置と同
じ構成要素については、同一の符号を付し、説明を省略
する。

【００８８】カウンタ３１は、消去回数、書き込み回数
を各々独立にカウントできる消去回数カウンタ３１ａ
と、書き込み回数カウンタ３１ｂとで構成される。

【００８９】したがって、データの消去を行う場合に
は、電源制御部１３は、消去回数カウンタ３１ａに格納
された消去カウント値に基づいて電圧生成手段１２から
出力される電圧を制御するか、あるいはメモリ制御部２
１が、消去回数カウンタ３１ａに格納された消去カウン
ト値に基づいてデコード手段２に出力するパルス信号の
パルス幅を制御する。

【００９０】また、データの消去が完了すると、メモリ
制御部２１は、消去回数カウンタ３１ａを制御し、消去
回数カウンタ３１ａのカウント値をインクリメントす
る。

【００９１】一方、データの書き込みを行う場合にも同
様に、電源制御部１３は、書き込み回数カウンタ３１ｂ
に格納された書き込みカウント値に基づいて電圧生成手
段１２から出力される電圧を制御するか、あるいはメモ
リ制御部２１が、書き込み回数カウンタ３１ｂに格納さ
れた書き込みカウント値に基づいてデコード手段２に出
力するパルス信号のパルス幅を制御する。

【００９２】また、データの書き込みが完了すると、メ
モリ制御部２１は、書き込み回数カウンタ３１ｂを制御
し、書き込み回数カウンタ３１ｂのカウント値をインク
リメントする。

【００９３】このように、データの消去回数と、書き込
みの回数をそれぞれ独立して管理することにより、デー
タの消去のみを行って、書き込みを行わなかった等の原
因により、消去回数と書き込みの回数とが異なった場合
であっても、消去回数と書き込み回数を正確に把握する
ことができるため、消去、書き込みで独立に電源制御
部、及びメモリ制御部による最適な制御を行うことがで
きる。

【００９４】また、本発明の実施の形態３による不揮発
性半導体メモリ装置では、電源制御部１３による電圧の
制御、あるいはメモリ制御部２１によるパルス幅の制御
のいずれかを行うものについて説明したが、両方の制御
を同時に行うものであってもよく、同様の効果を得るこ
とができる。

【００９５】（実施の形態４）以下に、本発明の実施の
形態４による不揮発性半導体メモリ装置について説明す
る。図９は、本発明の実施の形態４による不揮発性半導
体メモリ装置について説明するためのブロック図であ
る。図９において、不揮発性半導体メモリ装置は、メモ
リアレイ１と、デコード手段２と、データ検出手段３
と、メモリ制御部２１と、電圧生成手段１２と、電源制
御部１３と、カウンタ４１と、セレクタ１５とからな
る。

【００９６】本発明の実施の形態４による不揮発性半導
体メモリ装置は、カウンタ４１をデータの消去が行われ
るメモリセルの消去単位毎、または書き込みの行われる
メモリセルの書き込み単位毎にるようにしたものであ
る。なお、前述した実施の形態２による不揮発性半導体
メモリ装置と同じ構成要素については、同一の符号を付
し、説明を省略する。

【００９７】カウンタ４１は、一度に消去できるメモリ
セルの消去単位毎、及び一度に書き込みできるメモリセ
ルの書き込み単位毎にそれぞれ複数個のカウンタが設け
られており、データの消去、及び書き込みを、消去単位
毎、及び書き込み単位毎にカウントすることができる。

【００９８】次に、動作について説明する。データの消
去を行う場合には、電源制御部１３には、モード信号、
及びアドレスが入力され、まず、電源制御部１３は、カ
ウンタ４１からモード信号、及びアドレスにより特定さ
れる消去単位に対応するカウンタを検出し、当該カウン
タのカウント値に基づいて、電圧生成手段１２から出力
する電圧を制御する。

【００９９】また、上述したように電圧を制御するので
はなく、メモリ制御部２１が入力されたモード信号、及
びアドレスにより特定される消去単位に対応するカウン
タを検出し、当該カウンタのカウント値に基づいて、デ
コード手段２に出力するパルス信号のパルス幅を制御し
てもよい。

【０１００】また、データの消去が完了すると、メモリ
制御部２１は、前記アドレスにより特定された消去単位
に対応するカウンタのカウント値をインクリメントす
る。一方、データの書き込みを行う場合にも同様に、電
源制御部１３には、モード信号、及びアドレスが入力さ
れ、まず、電源制御部１３は、カウンタ４１からモード
信号、及びアドレスにより特定される書き込み単位に対
応するカウンタを検出し、当該カウンタのカウント値に
基づいて、電圧生成手段１２から出力する電圧を制御す
る。

【０１０１】また、ここでも上述したように電圧を制御
するのではなく、メモリ制御部２１が入力されたモード
信号、及びアドレスにより特定される書き込み単位に対
応するカウンタを検出し、当該カウンタのカウント値に
基づいて、デコード手段２に出力するパルス信号のパル
ス幅を制御してもよい。また、データの書き込みが完了
すると、メモリ制御部２１は、前記アドレスにより特定
された書き込み単位に対応するカウンタのカウント値を
インクリメントする。

【０１０２】このように、一度に消去できる消去単位
毎、または一度に書き込みできる書き込み単位毎にそれ
ぞれカウンタを設けることにより、各消去単位、及び書
き込み単位毎に消去回数と書き込みの回数とが異なった
場合であっても、それぞれの消去回数と書き込み回数を
正確に把握することができるため、各消去単位、及び書
き込み単位毎に、電源制御部、及びメモリ制御部による
最適な制御を行うことができる。

【０１０３】なお、ここでは、一度に消去できる消去単
位毎、及び一度に書き込みできる書き込み単位毎にそれ
ぞれカウンタを設けるものについて説明したが、これに
限定されず、複数の消去単位ブロックに対して１つのカ
ウンタを配置することや、複数の書き込み単位ブロック
に対して１つのカウンタを配置することも可能であり、
同様の効果を得ることができる。

【０１０４】また、本発明の実施の形態４による不揮発
性半導体メモリ装置では、電源制御部１３による電圧の
制御、あるいはメモリ制御部２１によるパルス幅の制御
のいずれかを行うものについて説明したが、両方の制御
を同時に行うものであってもよく、同様の効果を得るこ
とができる。

【０１０５】（実施の形態５）以下に、本発明の実施の
形態５による不揮発性半導体メモリ装置について説明す
る。図１０は、本発明の実施の形態５による不揮発性半
導体メモリ装置について説明するためのブロック図であ
る。図１０において、不揮発性半導体メモリ装置は、メ
モリアレイ５１と、デコード手段２と、データ検出手段
３と、メモリ制御部２１と、電圧生成手段１２と、電源
制御部１３と、カウンタ１４と、セレクタ１５とからな
る。

【０１０６】本発明の実施の形態５による不揮発性半導
体メモリ装置は、メモリアレイ５１が第１のメモリアレ
イ５１ａと第２のメモリアレイ５１ｂとに分割されてお
り、装置の電源をオフにする時に、第２のメモリアレイ
５１ｂをカウンタ１４が保持するカウント値を格納する
カウント値記憶領域として用いるようにしたものであ
る。なお、前述した実施の形態２による不揮発性半導体
メモリ装置と同じ構成要素については、同一の符号を付
し、説明を省略する。メモリアレイ５１は、メモリ領域
が第１のメモリアレイ５１ａと、第２のメモリアレイ５
１ｂに分割されたものである。

【０１０７】次に、動作について説明する。メモリ制御
部２１は、装置の電源オフ時に、デコード手段２を制御
し、カウント値記憶領域として用いられる第２のメモリ
セルアレイ５１ｂにカウンタ１４のカウント値を格納す
る。また、電源投入後には、まず、メモリ制御部２１
は、データ検出手段３を制御し、第２のメモリアレイ５
１ｂに格納されたカウント値を検出し、カウンタ１４に
出力する。

【０１０８】カウンタ１４は、データ検出手段３から出
力されたカウント値を格納する。これにより、カウンタ
１４が揮発性のレジスタである場合、電源をオフにする
と、カウンタ１４のカウント値が消失するが、別途、不
揮発性メモリであるメモリアレイ５１にカウント値を格
納しておくことにより電源を落とした場合であってもカ
ウント値が消失することはなく、電源投入後、メモリア
レイ５１に格納されたカウント値を読み出すことによ
り、カウンタ１４のカウント値を再設定することが可能
となる。

【０１０９】なお、本実施の形態５による不揮発性半導
体メモリ装置のメモリアレイ５１では、メモリアレイ５
１を２つに分割するものについて説明したが、これに限
定されず、メモリアレイ５１を複数の領域に分割し、そ
の複数の領域の内、少なくとも１つの領域にカウンタ１
４のカウント値を格納するものであれば同様の効果を得
ることができる。

【０１１０】また、本実施の形態５による不揮発性半導
体メモリ装置では、電源オフ時に、カウンタ１４のカウ
ント値を第２のメモリアレイ５１ｂに格納するものにつ
いて説明したが、データの書き換えが行われる度にカウ
ンタ１４のカウント値を第２のメモリアレイ５１ｂに格
納するものであってもよく、同様の効果を得ることがで
きる。

【０１１１】（実施の形態６）以下に、本発明の実施の
形態６による不揮発性半導体メモリ装置について説明す
る。本発明の実施の形態６による不揮発性半導体メモリ
装置は、入力されるモード信号が、消去シーケンスや書
き込みシーケンスにおいて、遷移前後の隣り合うモード
間のハミング距離を１とするものである。

【０１１２】例えば、図１４に示した消去シーケンスで
動作をする場合には、消去、及び消去ベリファイを繰り
返し行う。この時、不揮発性半導体メモリ装置に入力さ
れるモード信号は、常に、遷移前後の隣り合うモード間
のハミング距離を１とするため、例えば、図１７に示す
ように消去のモード信号が“０１０”、消去ベリファイ
のモード信号が“０１１”となるようにする。これによ
り、２つのモード信号はハミング距離が１となるため繰
り返し動作をしても、モード信号はＬＳＢの１ビットの
みしか変化せず、動作モードが消去や消去ベリファイの
シーケンス中は、ストップ等の他の動作モードが過渡的
に設定されることがなく、昇圧して平滑容量に蓄積して
いた電荷を放出してしまうことを防止することができ
る。

【０１１３】また、同様に、例えば、図１５に示した書
き込みシーケンスで動作する場合には、データラッチ、
書き込み、書き込みベリファイを繰り返し行う。この
時、不揮発性半導体メモリ装置に入力されるモード信号
は、常に、遷移前後の隣り合うモード間のハミング距離
を１とするため、例えば、図１７に示すように書き込み
のモード信号は“１００”、書き込みベリファイのモー
ド信号は“１０１”、データラッチのモード信号は“１
１１”となるようにする。これにより、図１５に示すよ
うに、データラッチ、書き込みともに遷移前後は、書き
込みベリファイであるので、各々遷移するモードのモー
ド信号のハミング距離は１となる。よって、動作モード
が書き込みや、書き込みベリファイ、データラッチのシ
ーケンス中は、ストップ等の他の動作モードが過渡的に
設定されず、昇圧して平滑容量に蓄積していた電荷を放
出してしまうことがなく、消費電力の劣化を防止するこ
とができる。

【０１１４】

【発明の効果】以上のように、本発明の請求項１に記載
の不揮発性半導体メモリ装置によれば、メモリセルが行
方向および列方向に格子状に配置されてなるメモリアレ
イと、前記メモリアレイのメモリセルを、電圧を印加す
ることにより選択するデコード手段と、前記デコード手
段により選択されたメモリセルの状態を検出し、出力す
るデータ検出手段と、前記デコード手段と前記データ検
出手段を制御するメモリ制御部と、前記デコード手段
に、動作モード毎に異なる電圧を生成し、供給する電圧
生成手段と、前記電圧生成手段を制御する電源制御部
と、前記メモリアレイのデータの書き換え回数をカウン
トするカウンタとを備え、前記電源制御部は、前記カウ
ンタのカウント値に基づいて、前記電圧生成手段から出
力する電圧を変化させるよう制御することにより、書き
換えを繰り返すことによる書き換え時間の劣化を防止
し、書き換え時間を平均化することができる。

【０１１５】また、本発明の請求項２に記載の不揮発性
半導体メモリ装置によれば、メモリセルが行方向および
列方向に格子状に配置されてなるメモリアレイと、前記
メモリアレイのメモリセルを、電圧を印加することによ
り選択するデコード手段と、前記デコード手段により選
択されたメモリセルの状態を検出し、出力するデータ検
出手段と、前記デコード手段と前記データ検出手段を制
御するメモリ制御部と、前記デコード手段に、動作モー
ド毎に異なる電圧を生成し、供給する電圧生成手段と、
前記電圧生成手段を制御する電源制御部と、前記メモリ
アレイのデータの書き換え回数をカウントするカウンタ
とを備え、前記メモリ制御部は、前記カウンタのカウン
ト値に基づいて、前記デコード手段に出力するデータ書
き換え用のタイミング信号のパルス幅を変化させるよう
制御することにより、消去ベリファイ時間、書き込みベ
リファイ時間、モード遷移によるセットアップ時間など
のオーバーヘッド分が削減され、書き換えを繰り返すこ
とによる書き換え時間の劣化を防止し、消去時間を平均
化することができる。

【０１１６】また、本発明の請求項３に記載の不揮発性
半導体メモリ装置によれば、請求項２に記載の不揮発性
半導体メモリ装置において、さらに、前記電源制御部
は、前記カウンタのカウント値に基づいて、前記電圧生
成手段から出力する電圧を変化させるよう制御すること
により、書き換えを繰り返すことによる書き換え時間の
劣化を防止し、書き換え時間を平均化することができ
る。

【０１１７】また、本発明の請求項４に記載の不揮発性
半導体メモリ装置によれば、請求項１ないし請求項３の
何れかに記載の不揮発性半導体メモリ装置において、前
記カウンタは、外部からカウント値を入力する外部入力
ポートを備えることにより、カウンタのカウント値を、
検査時に初期値を設定したり、検査時の状態などで初期
値を０ではない別のデータに設定したりすることがで
き、また、カウンタのカウント値を任意の値に設定する
ことにより、電圧の変化点を調整することも可能であ
る。

【０１１８】また、本発明の請求項５に記載の不揮発性
半導体メモリ装置によれば、請求項１ないし請求項４の
何れかに記載の不揮発性半導体メモリ装置において、前
記カウンタは、外部へカウント値を出力する外部出力ポ
ートを備えることにより、現在の書き換え回数を外部で
モニタできるようになり、フラッシュメモリの状態を把
握することができる。

【０１１９】また、本発明の請求項６に記載の不揮発性
半導体メモリ装置によれば、 請求項１ないし請求項５
の何れかに記載の不揮発性半導体メモリ装置において、
前記メモリアレイは、複数の領域を有し、該複数の領域
のうち少なくとも１つを、前記カウンタのカウント値を
格納するカウント値記憶領域として用いることにより、
カウンタが揮発性のレジスタである場合には、電源をオ
フにすると、カウンタのカウント値は消失するが、不揮
発性メモリであるメモリアレイ内にカウンタのカウント
値が格納されているため、電源を落とした場合であって
もカウンタのカウント値を消失することはない。

【０１２０】また、本発明の請求項７に記載の不揮発性
半導体メモリ装置によれば、請求項６に記載の不揮発性
半導体メモリ装置において、前記データ検出手段は、電
源投入後に前記カウント値記憶領域のデータを検出し、
該検出したデータを前記カウンタに格納することによ
り、カウンタが揮発性のレジスタである場合には、電源
をオフにすると、カウンタのカウント値は消失するが、
カウンタのカウント値が格納されている不揮発性メモリ
であるメモリアレイ内からカウント値を読み出すことに
より、カウンタのカウント値を再設定することができ
る。

【０１２１】また、本発明の請求項８に記載の不揮発性
半導体メモリ装置によれば、 請求項１ないし請求項７
の何れかに記載の不揮発性半導体メモリ装置において、
前記カウンタは、消去回数をカウントする消去回数カウ
ンタと、書き込み回数をカウントする書き込み回数カウ
ンタとを有し、前記メモリ制御部、及び前記電源制御部
は、前記消去回数カウンタのカウント値、及び書き込み
回数カウンタのカウント値のそれぞれに基づいて、消
去、書き込みをそれぞれ独立に制御することにより、デ
ータの消去回数と書き込み回数が異なった場合であって
も、消去回数と書き込み回数を正確に把握することがで
きるため、データの消去、書き込みを独立させて電源制
御部、及びメモリ制御部による最適な制御を行うことが
できる。

【０１２２】また、本発明の請求項９に記載の不揮発性
半導体メモリ装置によれば、請求項１ないし請求項８に
記載の何れかに不揮発性半導体メモリ装置において、前
記カウンタは、少なくとも、前記メモリアレイを構成す
るメモリセルの消去単位毎に設けられ、前記メモリ制御
部、及び前記電源制御部は、前記消去単位毎に設けられ
たカウンタのカウント値に基づいて制御を行うことによ
り、各消去単位毎の消去回数が異なった場合であって
も、各消去単位毎の消去回数を正確に把握することがで
きるため、各消去単位毎に、電源制御部、及びメモリ制
御部による最適な制御を行うことができる。

【０１２３】また、本発明の請求項１０に記載の不揮発
性半導体メモリ装置によれば、請求項１ないし請求項８
の何れかに記載の不揮発性半導体メモリ装置において、
前記カウンタは、少なくとも、前記メモリアレイを構成
するメモリセルの書き込み単位毎に設けられ、前記メモ
リ制御部、及び前記電源制御部は、前記書き込み単位毎
に設けられたカウンタのカウント値に基づいて制御を行
うことにより、各書き込み単位毎の書き込み回数が異な
った場合であっても、各書き込み単位毎の書き込み回数
を正確に把握することができるため、各書き込み単位毎
に、電源制御部、及びメモリ制御部による最適な制御を
行うことができる。

【０１２４】また、本発明の請求項１１に記載の不揮発
性メモリ装置によれば、請求項１ないし請求項８の何れ
かに記載の不揮発性半導体メモリ装置において、前記カ
ウンタは、少なくとも、前記メモリアレイを構成するメ
モリセルの消去単位、及び書き込み単位毎に設けられ、
前記メモリ制御部、及び前記電源制御部は、前記消去単
位、及び書き込み単位毎に設けられたカウンタのカウン
ト値に基づいて制御を行うことにより、各消去単位、及
び書き込み単位毎の書き込み回数が異なった場合であっ
ても、各消去単位、及び書き込み単位毎の消去回数、及
び書き込み回数を正確に把握することができるため、各
消去単位、及び書き込み単位毎に、電源制御部、及びメ
モリ制御部による最適な制御を行うことができる。

【０１２５】また、本発明の請求項１２に記載の不揮発
性半導体メモリ装置によれば、請求項１ないし請求項１
１の何れかに記載の不揮発性半導体メモリ装置におい
て、前記メモリ制御部は、前記カウンタのカウント値が
予め設定した値以上、もしくは以下になった場合に、デ
ータの書き換えを行えないよう制御することにより、例
えば、前記所定の値に不揮発性半導体メモリが保証する
書き換え上限回数を設定した場合には、不揮発性半導体
メモリの上限書き換え回数を超えて書き換えが行われる
ことを防止することができる。

【０１２６】また、本発明の請求項１３に記載の不揮発
性半導体メモリ装置によれば、請求項１ないし請求項１
２の何れかに記載の不揮発性半導体メモリ装置におい
て、前記メモリ制御部は、前記カウンタのカウント値が
予め設定した値以上、もしくは以下になった旨を外部に
知らせる設定値超過信号を装置外部へ出力することによ
り、例えば、前記所定の値に不揮発性半導体メモリが保
証する書き換え上限回数を設定した場合には、外部から
不揮発性半導体メモリの書き換え上限回数に達したこと
を検知することができる。

【０１２７】また、本発明の請求項１４に記載の不揮発
性半導体メモリ装置によれば、少なくとも、メモリセル
が行方向および列方向に格子状に配置されてなるメモリ
アレイと、前記メモリアレイのメモリセルを選択するデ
コード手段と、前記デコード手段により選択されたメモ
リセルの状態を検出し、出力するデータ検出手段とを備
え、動作モードが連続的に遷移する消去シーケンスにお
ける、遷移前後の隣り合う動作モードを知らせるモード
信号間のハミング距離を最小にしてなることにより、消
去シーケンス中はストップなどの他のモードに過渡的に
も設定されることはなく、昇圧して平滑容量に蓄積して
いた電荷の放出もなく消費電力の劣化を防止することが
できる。

【０１２８】また、本発明の請求項１５に記載の不揮発
性半導体メモリ装置によれば、少なくとも、メモリセル
が行方向および列方向に格子状に配置されてなるメモリ
アレイと、前記メモリアレイのメモリセルを選択するデ
コード手段と、前記デコード手段により選択されたメモ
リセルの状態を検出し、出力するデータ検出手段とを備
え、動作モードが連続的に遷移する書き込みシーケンス
において、遷移前後の隣り合う動作モードを知らせるモ
ード信号間のハミング距離を最小にしてなることによ
り、書きこみシーケンス中はストップなどの他のモード
に過渡的にも設定されることはなく、昇圧して平滑容量
に蓄積していた電荷の放出もなく消費電力の劣化を防止
することができる。

【図面の簡単な説明】

【図１】本発明の実施の形態１による不揮発性半導体メ
モリ装置について説明するためのブロック図である。

【図２】本発明の電圧生成手段を構成する正電圧レギュ
レータの一例を示す図である。

【図３】本発明の電圧生成手段を構成する負電圧レギュ
レータの一例を示す図である。

【図４】消去・書き込み時間の書き換え回数に対する依
存性を示す図である。

【図５】電圧生成手段から出力されるワード線電圧の一
例を示す図である。

【図６】本発明の実施の形態２による不揮発性半導体メ
モリ装置について説明するためのブロック図である。

【図７】メモリ制御部から出力されるタイミング信号の
一例を示す図である。

【図８】本発明の実施の形態３による不揮発性半導体メ
モリ装置について説明するためのブロック図である。

【図９】本発明の実施の形態４による不揮発性半導体メ
モリ装置について説明するためのブロック図である。

【図１０】本発明の実施の形態５による不揮発性半導体
メモリ装置について説明するためのブロック図である。

【図１１】従来の不揮発性半導体メモリ装置について説
明するためのブロック図である。

【図１２】従来の電圧生成手段を構成する正電圧レギュ
レータの一例を示す図である。

【図１３】従来の電圧生成手段を構成する負電圧レギュ
レータの一例を示す図である。

【図１４】不揮発性半導体メモリに格納されたデータを
消去する処理の一例を示すフローチャートである。

【図１５】不揮発性半導体メモリにデータを書き込みす
る処理の一例を示すフローチャートである。

【図１６】 不揮発性半導体メモリの各動作モードにお
ける電圧条件の一例を示す図である。

【図１７】動作モードとモード信号との対応を示す図で
ある。

【符号の説明】

１、５１ メモリアレイ ２ デコード手段 ３ データ検出手段 ４、１１、２１ メモリ制御部 ５、１２ 電圧生成手段 ６、１３ 電源制御部 １４、３１、４１ カウンタ １５ セレクタ ＡＭＰ１、ＡＭＰ２ オペアンプ Ｒ１、Ｒ２、Ｒ３、Ｒ４ 可変抵抗 ＣＰ、ＣＮ 平滑容量 Ｍ１、Ｍ２、Ｍ３、Ｍ４ トランジスタ

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｇ１１Ｃ 17/00 ６１２Ｚ ６３６Ａ ６３６Ｂ (72)発明者 渕上 郁雄 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 木村 智生 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 河合 賢 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 5B025 AA03 AB01 AC01 AD02 AD04 AD08 AD09 AD15 AE05 AE06

Claims (15)

【特許請求の範囲】
1. 【請求項１】 メモリセルが行方向および列方向に格子
   状に配置されてなるメモリアレイと、 前記メモリアレイのメモリセルを、電圧を印加すること
   により選択するデコード手段と、 前記デコード手段により選択されたメモリセルの状態を
   検出し、出力するデータ検出手段と、 前記デコード手段と前記データ検出手段を制御するメモ
   リ制御部と、 前記デコード手段に、動作モード毎に異なる電圧を生成
   し、供給する電圧生成手段と、 前記電圧生成手段を制御する電源制御部と、 前記メモリアレイのデータの書き換え回数をカウントす
   るカウンタとを備え、 前記電源制御部は、前記カウンタのカウント値に基づい
   て、前記電圧生成手段から出力する電圧を変化させる、 ことを特徴とする不揮発性半導体メモリ装置。
2. 【請求項２】 メモリセルが行方向および列方向に格子
   状に配置されてなるメモリアレイと、 前記メモリアレイのメモリセルを、電圧を印加すること
   により選択するデコード手段と、 前記デコード手段により選択されたメモリセルの状態を
   検出し、出力するデータ検出手段と、 前記デコード手段と前記データ検出手段を制御するメモ
   リ制御部と、 前記デコード手段に、動作モード毎に異なる電圧を生成
   し、供給する電圧生成手段と、 前記電圧生成手段を制御する電源制御部と、 前記メモリアレイのデータの書き換え回数をカウントす
   るカウンタとを備え、 前記メモリ制御部は、前記カウンタのカウント値に基づ
   いて、前記デコード手段に出力するデータ書き換え用の
   タイミング信号のパルス幅を変化させる、 ことを特徴とする不揮発性半導体メモリ装置。
3. 【請求項３】 請求項２に記載の不揮発性半導体メモリ
   装置において、 さらに、前記電源制御部は、前記カウンタのカウント値
   に基づいて、前記電圧生成手段から出力する電圧を変化
   させる、 ことを特徴とする不揮発性半導体メモリ装置。
4. 【請求項４】 請求項１ないし請求項３の何れかに記載
   の不揮発性半導体メモリ装置において、 前記カウンタは、外部からカウント値を入力する外部入
   力ポートを備える、 ことを特徴とする不揮発性半導体メモリ装置。
5. 【請求項５】 請求項１ないし請求項４の何れかに記載
   の不揮発性半導体メモリ装置において、 前記カウンタは、外部へカウント値を出力する外部出力
   ポートを備える、 ことを特徴とする不揮発性半導体メモリ装置。
6. 【請求項６】 請求項１ないし請求項５の何れかに記載
   の不揮発性半導体メモリ装置において、 前記メモリアレイは、複数の領域を有し、該複数の領域
   のうち少なくとも１つを、前記カウンタのカウント値を
   格納するカウント値記憶領域として用いる、 ことを特徴とする不揮発性半導体メモリ装置。
7. 【請求項７】 請求項６に記載の不揮発性半導体メモリ
   装置において、 前記データ検出手段は、電源投入後に前記カウント値記
   憶領域のデータを検出し、該検出したデータを前記カウ
   ンタに格納する、 ことを特徴とする不揮発性半導体メモリ装置。
8. 【請求項８】 請求項１ないし請求項７の何れかに記載
   の不揮発性半導体メモリ装置において、 前記カウンタは、消去回数をカウントする消去回数カウ
   ンタと、書き込み回数をカウントする書き込み回数カウ
   ンタとを有し、 前記メモリ制御部、及び前記電源制御部は、前記消去回
   数カウンタのカウント値、及び書き込み回数カウンタの
   カウント値のそれぞれに基づいて、消去、書き込みをそ
   れぞれ独立に制御する、 ことを特徴とする不揮発性半導体メモリ装置。
9. 【請求項９】 請求項１ないし請求項８の何れかに記載
   の不揮発性半導体メモリ装置において、 前記カウンタは、少なくとも、前記メモリアレイを構成
   するメモリセルの消去単位毎に設けられ、 前記メモリ制御部、及び前記電源制御部は、前記消去単
   位毎に設けられたカウンタのカウント値に基づいて制御
   を行う、 ことを特徴とする不揮発性半導体メモリ装置。
10. 【請求項１０】 請求項１ないし請求項８の何れかに記
    載の不揮発性半導体メモリ装置において、 前記カウンタは、少なくとも、前記メモリアレイを構成
    するメモリセルの書き込み単位毎に設けられ、 前記メモリ制御部、及び前記電源制御部は、前記書き込
    み単位毎に設けられたカウンタのカウント値に基づいて
    制御を行う、 ことを特徴とする不揮発性半導体メモリ装置。
11. 【請求項１１】 請求項１ないし請求項８の何れかに記
    載の不揮発性半導体メモリ装置において、 前記カウンタは、少なくとも、前記メモリアレイを構成
    するメモリセルの消去単位、及び書き込み単位毎に設け
    られ、 前記メモリ制御部、及び前記電源制御部は、前記消去単
    位、及び書き込み単位毎に設けられたカウンタのカウン
    ト値に基づいて制御を行う、 ことを特徴とする不揮発性半導体メモリ装置。
12. 【請求項１２】 請求項１ないし請求項１１の何れかに
    記載の不揮発性半導体メモリ装置において、 前記メモリ制御部は、前記カウンタのカウント値が予め
    設定した値以上、もしくは以下になった場合に、データ
    の書き換えを行えないよう制御する、 ことを特徴とする不揮発性半導体メモリ装置。
13. 【請求項１３】 請求項１ないし請求項１２の何れかに
    記載の不揮発性半導体メモリ装置において、 前記メモリ制御部は、前記カウンタのカウント値が予め
    設定した値以上、もしくは以下になった旨を外部に知ら
    せる設定値超過信号を装置外部へ出力する、ことを特徴
    とする不揮発性半導体メモリ装置。
14. 【請求項１４】 少なくとも、メモリセルが行方向およ
    び列方向に格子状に配置されてなるメモリアレイと、 前記メモリアレイのメモリセルを選択するデコード手段
    と、 前記デコード手段により選択されたメモリセルの状態を
    検出し、出力するデータ検出手段とを備え、 動作モードが連続的に遷移する消去シーケンスにおけ
    る、遷移前後の隣り合う動作モードを知らせるモード信
    号間のハミング距離を最小にしてなる、 ことを特徴とする不揮発性半導体メモリ装置。
15. 【請求項１５】 少なくとも、メモリセルが行方向およ
    び列方向に格子状に配置されてなるメモリアレイと、 前記メモリアレイのメモリセルを選択するデコード手段
    と、 前記デコード手段により選択されたメモリセルの状態を
    検出し、出力するデータ検出手段とを備え、 動作モードが連続的に遷移する書き込みシーケンスにお
    いて、遷移前後の隣り合う動作モードを知らせるモード
    信号間のハミング距離を最小にしてなる、ことを特徴と
    する不揮発性半導体メモリ装置。