CN103093831A - 非易失性存储器的基准电流的内置自微调 - Google Patents

Abstract

本发明公开了一种非易失性存储器的基准电流的内置自微调机制，通过该内置微调机制，产品的可靠性能够通过使用于访问非易失性存储器以及用于执行对基准电流的初始微调的基准电流的漂移最小化来提高。实施例通过以下操作来执行这些任务：使用模数转换器（330，530）来提供基准电流（Iref）的数字表示，然后将该数字表示与Iref的所存储的目标范围值比较，并且然后相应地调整Iref的源。对于由NVM基准位单元（310）生成的基准电流，编程或擦除脉冲被施加于基准单元，作为微调过程的一部分。对于由基于带隙的电路（510）生成的基准电流，比较结果能够被用来调整基准电流电路。另外，环境因素（例如，温度）能够被用来调整基准电流的测量值和目标范围值。

Description

非易失性存储器的基准电流的内置自微调

技术领域

本公开内容一般地涉及非易失性存储器，并且更特别地，涉及在访问非易失性存储器中使用的基准电流的内置自微调机制。

背景技术

非易失性存储器通常依靠基准电流（Iref）来区分存储单元存储的是值0（例如，小于Iref）还是值1（例如，大于Iref）。为了生成Iref，许多非易失性存储器的设计将非易失性存储器的位单元（bitcell）用作基准单元。为了确保非易失性存储器阵列的性能和可靠性，基准单元应当是稳定的，并且不随时间显著漂移。但是，像许多其他半导体器件一样，基准单元会遇到环境影响，以及数据保留错误和读取干扰错误。

虽然基准单元在开始时通常由非易失性存储器的制造商来微调，但是没有用于在现场或由将非易失性存储器并入后续产品中的客户调整或重新微调基准单元的机制。此外，基准单元的初始微调是使用在非易失性存储器之外的或者在并入了非易失性存储器的封装之外的设备的耗时过程，并因此就资源和生产量降低而言是昂贵的。因此，所希望的是将内置自微调机制并入非易失性存储器的封装之内。此外，所希望的是这样的内置自微调机制可用来使在现场的基准漂移最小化，并且帮助基准单元的初始微调。

附图说明

通过参考附图，本领域技术人员可以更好地理解本发明，并且清楚本发明众多的目的、特征和优点。

图1是可用于本发明的实施例的非易失性存储器的简化框图。

图2是根据包括基于浮栅式位单元的基准的基准电路的实施例的基准位单元的控制栅电压-漏极电流图。

图3是示出根据本发明的实施例的与包括基于浮栅式位单元的基准的基准电路关联的构件的实例的简化框图。

图4是示出用于执行合并了浮栅式位单元的Iref电路的本发明的实施例的内置自微调操作的过程的简化流程图。

图5是示出根据实施例本发明的与包括基于带隙的基准的基准电路关联的构件的实例的简化框图。

图6是示出用于执行结合了基于带隙的Iref发生器的本发明的实施例的内置自微调操作的过程的简化流程图。

在不同的附图中使用相同的参考符号来指示相同的项，除非另有说明。附图并不一定按比例绘制。

具体实施方式

本文公开了一种非易失性存储器的内置自微调机制，通过该机制，产品的可靠性能够通过使用于访问非易失性存储器的基准电流的漂移最小化来提高。如果基准电流受到干扰偏离了其工厂设定的状态，则内置自微调机制的实施例还能够刷新该基准电流。内置自微调机制的实施例还能够被用来执行基准电流的初始微调。内置自微调机制的实施例通过以下操作来执行这些任务：使用模数转换器来提供基准电流（Iref）的数字表示，然后将该数字表示与所存储的Iref的目标值比较，并且然后相应地调整Iref源。对于由非易失性存储器的基准单元生成的基准电流，能够将编程或擦除脉冲作为微调过程的一部分应用于基准单元。对于由基于带隙的电路生成的基准电流，能够将比较结果用来调整基准电流电路。另外，环境因素（例如，温度）能够被用来调整基准电流的测量值或基准电流的目标值中的一个或更多个。

非易失性存储器使用基准电流来读出存储于非易失性存储器（NVM）阵列内的数据。基准电流被用来区分所存储的0和所存储的1。如果基准电流的值随着NVM器件的寿命的进程而改变，这会致使器件变得不可用，因为数据值无法被正确地读出。基准电流还受诸如温度和电压之类的环境因素所影响，或者电流变化能够促使基准电流漂移。另外，功率循环和极端的操作条件同样能够干扰基准电流的值。偶然原因（例如，基准单元的重新编程）以及不常见的自然原因（例如，宇宙辐射）同样能够影响基准电流。

为了帮助确保NVM器件在NVM器件的寿命的整个过程中的持续可用性，所希望的是提供能够用以将基准电流调整为基准电流的初始已知值或其可接受的范围的机制。该调整或微调能够通过将基准电流的当前值与基准电流的已校准的初始值进行比较来执行，并且根据需要作出适当的调整。

图1是可用于本发明的实施例的非易失性存储器101的简化框图。NVM 101包括NVM单元的阵列103，以及用来访问阵列103的电路。NVM阵列103包括4个NVM单元105、107、109和111，这4个NVM单元被示例性地示出为浮栅式闪存单元。应当意识到，NVM阵列103能够包括另加的位单元或其他类型的NVM单元（例如，纳米晶体、分栅式闪存和基于氮化物的存储器）。

行/栅电压控制电路117被提供用于生成被提供给行解码器115和存储器控制器113的栅电压（Vg）。行解码器115在存储操作期间选择性地给字线WL0和WL1提供栅电压。字线与NVM阵列103的存储单元的栅极耦接。NVM 101还包括具有与用于读取NVM阵列103的单元的位线BL0和BL1耦接的读出放大器的列解码器和读出放大器（CD/SA）电路121。在存储操作期间，漏极电压控制电路125给位线BL0和BL1供应漏极电压（Vdrain）。另外，基准电路123还给在用于读出/感测出位单元105、107、109和111的逻辑状态的CD/SA电路121中的基准读出放大器供应可变的基准电流（Iref）。在NVM技术的一个实例中，位单元的读出放大器输出在位单元的漏极电流小于基准电流时是逻辑状态0（非导通），而在位单元漏极电流高于基准电流时是逻辑状态1（导通）。CD/SA电路121输出从数据线上的单元中读出的数据。

基准电路123能够采取根据本发明的实施例的为微调配置的各种形式。在一个实施例中，基准电路123包括基于浮栅式位单元的基准。基于浮栅式位单元的基准可以是在NVM阵列103中的位单元，但是受到保护以免被编程。在NVM阵列中的基准单元将会具有与NVM阵列中的其他位单元相同的特性，并且将经受到与NVM阵列中的其他位单元相同的环境条件。在可用于本发明的实施例的NVM 101的另一个实施例中，基准电路123包括基于带隙的基准，该基准电路123是用于模拟基于位单元的基准的输出电流行为的可数字化微调的基准电流电路。对基于带隙的基准的微调调整控制寄存器来执行。基于带隙的基准的优点是：该基准的操作漂移通常小于基于浮栅式位单元的基准的操作漂移。

存储器控制器113控制着在读取、写入和测试操作期间的NVM阵列103的存储操作。存储器控制器113与行/栅电压控制117、基准电路123、漏极电压控制125及源控制127耦接，以便在存储和测试操作期间控制由这些电路提供给NVM阵列103的电压和电流值。存储器控制器113还在存储和测试操作期间为行解码器115和CD/SA 121的操作提供控制信息。在此类操作期间，存储器控制器113包括用于接收来自处理器或外部测试器150的地址、数据和控制信息的地址线、数据线和控制线。处理器150能够位于与NVM 101相同的集成电路上或者位于与之不同的集成电路上。

图2是根据结合了基于浮栅式位单元的基准的基准电路123的实施例的基准位单元、已擦除位单元和已编程位单元的控制栅电压-漏极电流图。在校准时，在基准位单元的控制栅上的读出电压（Vread）造成在基准位单元（Id）的漏极处的基准电流（Iref）。如同以上所讨论的，该已校准的基准电流被用来确定在NVM阵列103中的位单元的状态（例如，已编程或已擦除）。如果基准位单元在如同在曲线230（“低”）和曲线240（“高”）之间所示出的预定的可接受的性能范围之内操作，则在具体的Vread下产生的Iref足以访问NVM阵列103中的位单元。Iref的这种操作范围被示出为在Iref_Low和Iref_High之间的Id。这将保持从基准电流到NVM阵列的位单元电流的读取裕量。在图2中，曲线210与具有大于Vread的Iref_high的漏极电流Id1的已擦除位单元关联。曲线220与具有小于Vread的Iref_Low的漏极电流Id0的已编程位单元关联。如果Iref在操作范围之外，则基准位单元应当被微调使得在NVM阵列103中的位单元能够继续被访问。

对于基于浮栅式位单元的基准，如果Iref降至Iref_Low以下，则基准位单元应当经过擦除循环。如果Iref上升至Iref_High以上，则基准位单元应当经过编程循环。这些微调操作会导致基于浮栅式位单元的基准复位到所示的操作参数之内。

对于基于带隙的基准，目标是使Iref保持于与通过基于浮栅式位单元的基准展示出的那些操作参数类似的操作参数之内。因而，如果Iref降至Iref_Low以下，则基于带隙的基准使用数字微调过程通过调整Iref控制寄存器的值来调整，以使Iref上升至Iref_Low之上。类似地，如果Iref上升至Iref_High以上，则基于带隙的基准使用数字微调过程通过调整Iref控制寄存器的值来调整，以使Iref下降至Iref_High之下。

图3是示出根据本发明的实施例的与包括基于浮栅式位单元的基准的基准电路123关联的构件的实例的简化框图。基于位单元的基准发生器310包括一个或更多个基于浮栅式位单元的基准单元。如同以上所讨论的，这些基准单元能够被并入NVM阵列103内，由此确保基准单元暴露于与在NVM阵列中的其他位单元相同的环境条件和初始处理条件下。基于位单元的基准发生器310接收来自NVM的编程/擦除控制器320的输入，该NVM的编程/擦除控制器320给基准单元提供编程或擦除脉冲，如果该基准单元需要微调。NVM的编程/擦除控制器320可以是存储器控制器113的一部分。

基准单元310给模数转换器（ADC）330提供所生成的Iref。ADC330将Iref转换为能够存储于寄存器内的并提供给比较器340的数字值。比较器340将Iref的数字值与存储于独立的寄存器内的Iref的目标值350进行比较。如果在Iref的数字值和Iref的目标值之间的比较位于预定的范围内（例如，在Iref_Low和Iref_High之间），则不必对基准单元生成Iref微调。另一个方面，如果在Iref的数字值与Iref的目标值之间的比较超过预定的范围，则微调逻辑块360给NVM的编程/擦除控制器320提供控制信号，以将编程或擦除脉冲应用于基准单元。

环境特性（例如，温度）能够影响在NVM阵列103中的基准单元310和位单元的行为。因此，本发明的实施例能够提供环境传感器，以将可用的偏移发信给由ADC 330生成的结果和所存储的Iref的目标值350。如图3所示，温度传感器370与ADC 330和Iref的目标值寄存器350耦接，以便提供用于使这些值偏移的数据。

图4是示出用于执行结合了浮栅式位单元的Iref电路的本发明的实施例的内置自微调操作的过程的简化流程图。最初，Iref的测量模式能够被设置或被触发（410）。例如，Iref的测量模式能够在结合了NVM101的***被重启时，或者在接收到外部或内部（例如，周期性的或者（否则的话）所触发的）命令时被自动设置。一旦Iref的测量模式被启动，Iref的值就能够被测量并被存储（420）。如同以上所讨论的，Iref的值的测量能够通过ADC来执行，该ADC然后将数字转换的值存储于寄存器内。

然后，作出Iref是否在目标值的预定范围之内（例如，在Iref_Low和Iref_High之间）的确定（430）。如上所述，在一个实施例中，这确定能够通过例如比较器来进行。例如，通过比较，Iref低于预定的Iref_Low和/或高于预定的Iref_High。如果Iref处于目标值的预定范围内，则内置自微调过程结束。如果Iref处于目标范围之外，则作出Iref是否小于目标范围的下限的确定（440）。如果Iref小于目标范围的下限，则擦除脉冲被施加于基准单元（460）。如果Iref大于目标范围的上限，则编程脉冲被施加于基准单元（450）。如同以上所讨论的，在一个实施例中，微调逻辑块360执行是否将编程或擦除脉冲施加于基准单元的确定。一旦编程或擦除脉冲被提供给基准单元，来自基准单元的所生成的Iref的测量被再次执行，以确定基准单元现在是否处于可接受的操作参数之内。

图5是示出根据本发明的实施例的与包括基于带隙的基准的基准电路123关联的构件的实例的简化框图。基于带隙的Iref发生器510包括一个或更多个可数字化微调的基准电流电路，如同以上所讨论的。基于带隙的Iref发生器510能够接收来自Iref控制寄存器520的输入，该Iref控制寄存器520提供由基于带隙的Iref发生器使用的信息以生成基准电流。Iref控制寄存器520能够采取多种形式，并且可以是例如存储器控制器113的一部分。

基于带隙的Iref发生器510能够给模数转换器（ADC）530提供所生成的基准电流。ADC 530将Iref转换为能够存储于寄存器内并被提供给比较器540的数字值。比较器540将Iref的数字值与存储于独立的寄存器内的Iref的目标值550进行比较。如果在Iref的数字值与Iref的目标值之间的比较处于预定范围内，则不对基于带隙的Iref发生器进行微调。另一个方面，如果在Iref的数字值与Iref的目标值之间的比较超过预定的范围，则微调逻辑块560给Iref控制寄存器520提供调整值。该调整值将改变由基于带隙的Iref发生器生成的基准电流。

如同以上所讨论的，环境特性同样能够影响基于带隙的Iref发生器的行为。因此，本发明的实施例能够提供环境传感器，以将可用的偏移发信给由ADC 530生成的结果和所存储的Iref的目标值550。如图5所示，温度传感器570与ADC 530和Iref的目标值寄存器550耦接，以便提供用于使这些值偏移的数据。

应当理解，本发明的实施例并不限于由温度传感器测量的环境特性，但是同样能够包括对于影响ADC、存储寄存器的值等中的一个或更多个的基准电流或调整的其他类型的环境条件的传感器。

图6是示出结合了基于带隙的Iref发生器的本发明的实施例的用于执行内置自微调操作的过程的简化流程图。所示的过程类似于以上关于图4所讨论的过程。最初，Iref的测量模式能够被设置（610）。一旦Iref的测量模式被启动，所生成的Iref的值能够被测量并被存储（620）。

然后，作出关于Iref是否处于目标值的预定范围之内的确定（630）。如上所述，在一个实施例中，这确定能够由比较器来进行。如果Iref处于目标值的预定范围之内，则内置自微调过程结束。如果Iref处于目标范围之外，则作出关于Iref是否小于目标范围的下限的确定（640）。如果Iref小于目标范围的下限，则带隙电路被微调以增大Iref（660）（例如，通过调整基准电流控制寄存器）。如同以上所讨论的，这能够通过例如给Iref控制寄存器520提供调整值来执行。如果Iref大于目标范围的上限，则带隙电路被微调以减小Iref（650）（例如，通过调整基准电流控制寄存器）。如同以上所讨论的，在一个实施例中，微调逻辑块560执行是增大还是减小Iref的确定。一旦基于带隙的Iref发生器被调整，所生成的Iref的测量被再次执行以确定基准电流现在是否处于目标操作范围之内。

至此应当意识到，本文已经提供了一种方法，该方法包括：将非易失性存储器的基准电流转换为NVM基准电流的数字值，将NVM基准电流的数字值与目标值范围的极限进行比较，并且如果NVM基准电流的数字值处于目标值的范围之外，则调整NVM基准电流的发生器以产生所调整的NVM基准电流，使所调整的NVM基准电流值处于目标值的范围之内。将NVM基准电流转换为NVM基准电流的数字值能够通过与NVM基准电流的发生器耦接的模数转换器来执行。转换、比较和调整由包含NVM的片上***的构件来执行。

在以上实施例的一个方面，调整NVM基准电流的发生器以产生所调整的NVM基准电流包括：如果NVM基准电流的数字值小于目标值的范围，则将擦除脉冲施加于NVM基准电流的发生器，以及如果NVM基准电流的数字值大于目标值的范围，则将编程脉冲施加于NVM基准电流的发生器。这一个方面的实施例包括在NVM基准电流的发生器中的浮栅式基准位单元。在另一个方面，NVM基准电流的发生器与包括多个浮栅式位单元的NVM阵列耦接，并且浮栅式基准位单元是该多个浮栅式位单元的部件。

在以上实施例的另一个方面，为了产生所调整的NVM基准电流而调整NVM基准电流的发生器包括：如果NVM基准电流的数字值小于目标值的范围，则微调带隙电路以增大NVM基准电流，以及如果NVM基准电流的数字值大于目标值的范围，则微调带隙电路以减小NVM基准电流。这方面的实施例包括在NVM基准电流的发生器中的基于带隙的电路。在另一个方面中，微调带隙电路包括调整基准电流控制寄存器的值。

以上实施例的另一个方面包括响应于测得的温度值而调整NVM基准电流的数字值和目标值的范围。

本发明的另一个实施例提供了一种***，包括：非易失性存储器阵列，配置用于生成用来访问NVM阵列的NVM基准电流的NVM基准电流发生器，与NVM基准电流发生器耦接并配置用于将NVM基准电流转换为NVM基准电流的数字值的ADC，与ADC耦接并配置用于将NVM基准电流的数字值与目标值比较的比较器，以及与比较器耦接并配置用于给NVM基准电流的发生器提供控制信号以在NVM基准电流的数字值处于目标值的范围之外时产生所调整的NVM基准电流的微调逻辑块。与所调整的NVM基准电流关联的所调整的NVM基准电流的数字值处于目标值的范围之内。

本发明的一个方面还包括NVM的编程/擦除控制器，该NVM的编程/擦除控制器与微调逻辑块和NVM基准电流的发生器耦接，并且被配置用于：接收来自微调逻辑块的控制信号，如果控制信号包括NVM基准电流的数字值低于目标值的范围的下限的标记，则响应于该控制信号给NVM基准电流的发生器提供擦除脉冲，以及如果控制信号包括NVM基准电流的数字值大于目标值的范围的上限的标记，则响应于该控制信号给NVM基准电流的发生器提供编程脉冲。对于这方面，NVM基准电流的发生器包括浮栅式基准位单元。另一个方面，NVM阵列包括浮栅式基准位单元。另一个方面包括与比较器耦接并存储目标值的范围的下限和目标值的范围的上限的一个或更多个寄存器。

又一个方面包括与ADC和寄存器中的一个或更多个耦接并配置用于给ADC和寄存器中的一个或更多个提供温度数据的温度传感器。ADC还被配置用于在需要时响应于温度数据来调整NVM基准电流的数字值，以及寄存器还被配置用于在需要时响应于温度数据来调整目标值的范围的下限和目标值的范围的上限。

以上实施例的另一个方面包括与ADC和比较器耦接用于存储NVM基准电流的数字值的寄存器。以上实施例的又一个方面还包括与微调逻辑块和NVM基准电流的发生器耦接的控制寄存器，该控制寄存器被配置用于响应于来自微调逻辑块的控制信号而存储值，以及NVM基准发生器还包括带隙电路，该带隙电路响应于存储在控制寄存器内的值而被微调，以在NVM基准电流的数字值小于目标值的范围时增大NVM基准电流，以及该带隙电路被微调以在NVM基准电流的数字值大于目标值的范围时减小NVM基准电流。

在另一个方面，NVM基准电流的发生器被布置于NVM阵列的附近，使得两者都暴露于基本上相似的环境条件下。在又一个方面，ADC还被配置用于响应于接收到启动所述转换的命令而执行从NVM基准电流到NVM基准电流的数字值的转换。在另一个方面，ADC还被配置用于响应于使***循环的功率而执行将NVM基准电流转换为NVM基准电流的数字值。

术语“确证”或“设置”和“否定”（或者“取消确证”或“清除”）在本文中当涉及致使信号、状态位或类似装置进入其逻辑真或逻辑假的状态时被分别使用。如果逻辑真的状态是逻辑电平1，则逻辑假的状态是逻辑电平0。而如果逻辑真的状态是逻辑电平0，则逻辑假的状态是逻辑电平1。

因为用于实现本发明的装置大部分包括本领域技术人员所已知的电子构件和电路，所以电路的细节除了以上所描述的被认为是必要的细节外将不再进行更多的解释，以便于本发明的基本概念的理解和领会以及避免混淆或脱离了本发明的教导。

上述实施例中的某些实施例在适用时可以使用各种不同的信息处理***来实现。例如，虽然图1及其讨论描述了示例性的信息处理架构，但是该示例性的架构仅仅为了在讨论本发明的各个方面中提供有用的基准而给出。当然，关于架构的描述已经出于讨论起见而简化了，并且它只是可以结合本发明来使用的许多不同类型的适用架构中的一种。本领域技术人员应当意识到，在逻辑块之间的分界只是说明性的，并且可替换的实施例可以合并逻辑块或电路元件或者将可替换的功能分解强加于各种逻辑块或电路元件。

因而，应当理解，本文所示出的架构只是说明性的，而实际上，用于实现相同功能的许多其他架构都能够被实现。抽象地，但是意义仍然明确地，可实线相同功能的任意构件布局都是有效“关联的”，使得所期望的功能得以实现。因此，在结合以实现特定功能的任意两个构件都能够被看作是彼此“关联的”，使得所期望的功能得以实现，无论是什么架构或中间构件。同样地，这样关联的任意两个构件同样能够被看作是彼此“在操作上连接的”或者“在操作上耦接的”，以实现所期望的功能。

此外，又如，在一个实施例中，所示出的NVM 101的元件是位于单个集成电路上的或者位于同一器件内的电路。作为选择，NVM 101可以包括许多彼此互连的独立的集成电路或独立的器件。例如，处理器150能够位于与NVM阵列103相同的集成电路上或者位于与NVM 101的其他元件彼此分离的集成电路上。此外，为了节省空间，ADC 330或530能够位于与NVM阵列103相同的电路上或者位于与NVM 101的其他元件彼此分离的集成电路上。但是，为了提供一致的环境行为，浮栅式基准位单元或基于带隙的Iref发生器应当位于与关联的NVM阵列的元件相同的电路上。

而且，本领域技术人员应当意识到，在上述操作的功能之间的分界只是说明性的。多个操作的功能可以被结合成单个操作，和/或单个操作的功能可以被分布于另加的操作内。而且，可替换的实施例可以包括特定操作的多个实例，并且操作的顺序在其他不同的实施例中可以被改变。

在一个实施例中，NVM 101被并入计算机***内，例如，个人计算机***。其他实施例可以包括不同类型的计算机***。计算机***是能够被设计用于为一个或更多个用户赋予独立的计算能力的信息处理***。计算机***可以具有许多形式，包括但是不限于大型机、微型机、服务器、工作站、个人计算机、笔记本电脑、个人数字助理、电子游戏机、汽车及其他嵌入式***、手机和其他各种无线器件。典型的计算机***包括至少一个处理单元、关联的存储器和多个输入/输出（I/O）器件。

虽然本发明在此参照具体的实施例来描述，但是在不脱离下面的权利要求所阐明的本发明的范围的情况下能够进行各种修改和变更。因此，本说明书和附图应当被看作是说明性的，而不是限制性的，并且所有此类修改都应当包含于本发明的范围之内。在此关于具体实施例所描述的任意权益、优点或问题的解决方案都不应被看作是任意或全部权利要求的关键的、必要的或本质的特征或要件。

本文所使用的术语“耦接”并不应被限定于直接耦接或机械耦接。

而且，本文所使用的术语“一”或“一个”被定义为一个或更多个。此外，诸如“至少一个”和“一个或更多个”之类的引入性短语在权利要求书中的使用不应被看作是暗示着：由不定冠词“一”或“一个”所引起的其他权利要求元件的引入将含有该引入的权利要求元件的任意特定权利要求限定于只含有这样一个元件的发明，即使相同的权利要求包括引入行短语“一个或更多个”或“至少一个”以及不定冠词，例如，“一”或“一个”。对于定冠词的使用同样如此。

除非另有说明，否则诸如“第一”和“第二”之类的术语被用来任意区分此类术语所描述的元件。因而，这些术语并不一定是要指出此类元件的时间先后或其他次序。

Claims (20)

1.一种方法，包括：

将非易失性存储器（NVM）的基准电流转换为NVM基准电流的数字值，其中所述转换通过与所述NVM基准电流的发生器耦接的模数转换器（ADC）来执行；

将所述NVM基准电流的数字值与目标值的范围比较；

如果所述NVM基准电流的数字值处于所述目标值的范围之外，则调整所述NVM基准电流的发生器以产生所调整的NVM基准电流，其中与所调整的NVM基准电流关联的所调整的NVM基准电流的数字值处于所述目标值的范围之内；以及

其中所述转换、比较和调整由包括NVM的片上***的构件执行。

2.根据权利要求1所述的方法，其中所述调整所述NVM基准电流的发生器以产生所调整的NVM基准电流包括：

如果所述NVM基准电流的数字值小于所述目标值的范围，则将擦除脉冲施加于所述NVM基准电流的发生器；并且

如果所述NVM基准电流的数字值大于所述目标值的范围，则将编程脉冲施加于所述NVM基准电流的发生器，其中

所述NVM基准电流的发生器包括浮栅式基准位单元。

3.根据权利要求2所述的方法，其中

所述NVM基准电流的发生器与包括多个浮栅式位单元的NVM阵列耦接，并且

所述多个浮栅式位单元包括所述浮栅式基准位单元。

4.根据权利要求1所述的方法，其中所述调整所述NVM基准电流的发生器以产生所调整的NVM基准电流包括：

如果所述NVM基准电流的数字值小于所述目标值的范围，则微调带隙电路以增大所述NVM基准电流；并且

如果所述NVM基准电流的数字值大于所述目标值的范围，则微调所述带隙电路以减小所述NVM基准电流，其中

所述NVM基准电流的发生器包括基于带隙的电路。

5.根据权利要求4所述的方法，所述微调所述带隙电路包括调整基准电流的控制寄存器的值。

6.根据权利要求1所述的方法，还包括：

响应于测得的温度值来调整所述NVM基准电流的数字值和所述目标值的范围。

7.一种***，包括：

非易失性存储器（NVM）阵列；

配置用于生成用来访问所述NVM阵列的NVM基准电流的NVM基准电流的发生器；

模数转换器（ADC），与所述NVM基准电流的发生器耦接，并且被配置用于将所述NVM基准电流转换成NVM基准电流的数字值；

比较器，与所述ADC耦接，并且被配置用于将所述NVM基准电流的数字值与目标值比较；以及

微调逻辑块，与所述比较器耦接，并且被配置用于

给所述NVM基准电流的发生器提供控制信号以在所述NVM基准电流的数字值处于所述目标值的范围之外时产生所调整的NVM基准电流，其中所调整的NVM基准电流的数字值处于所述目标值的范围之内。

8.根据权利要求7所述的***，还包括：

NVM编程/擦除控制器，与所述微调逻辑块和所述NVM基准电流的发生器耦接，并且被配置用于

接收来自所述微调逻辑块的所述控制信号，

如果所述控制信号包括所述NVM基准电流的数字值低于所述目标值的范围的下限的标记，则响应于所述控制信号给所述NVM基准电流的发生器提供擦除脉冲，并且

如果所述控制信号包括所述NVM基准电流的数字值大于所述目标值的范围的上限的标记，则响应于所述控制信号给所述NVM基准电流的发生器提供编程脉冲；并且

所述NVM基准电流的发生器包括浮栅式基准位单元。

9.根据权利要求8所述的***，其中所述NVM阵列包括所述浮栅式基准位单元。

10.根据权利要求8所述的***，还包括：

一个或更多个寄存器，与所述比较器耦接，存储所述目标值的范围的下限和所述目标值的范围的上限。

11.根据权利要求10所述的***，还包括：

温度传感器，与所述ADC和所述一个或更多个寄存器中的一个或更多个耦接，并且被配置用于给所述ADC和所述寄存器中的所述一个或更多个提供温度数据；

所述ADC还被配置用于在需要时响应于所述温度数据来调整所述NVM基准电流的数字值；并且

所述一个或更多个寄存器还被配置用于在需要时响应于所述温度数据来调整所述目标值的范围的下限和所述目标值的范围的上限。

12.根据权利要求7所述的***，还包括：

寄存器，与所述ADC和所述比较器耦接，存储所述NVM基准电流的数字值。

13.根据权利要求7所述的***，还包括：

控制寄存器，与所述微调逻辑块和所述NVM基准电流的发生器耦接，并且被配置用于响应于来自所述微调逻辑块的所述控制信号而存储值；并且

所述NVM基准发生器还包括带隙电路，其中，响应于存储于所述控制寄存器内的值，

如果所述NVM基准电流的数字值小于所述目标值的范围，则

所述带隙电路被微调以增大所述NVM基准电流，并且

如果所述NVM基准电流的数字值大于所述目标值的范围，则

所述带隙电路被微调以减小所述NVM基准电流。

14.根据权利要求7所述的***，其中所述NVM基准电流的发生器被布置于所述NVM阵列的附近，使得所述NVM基准电流的发生器和所述NVM阵列两者暴露于基本上相似的环境条件下。

15.根据权利要求7所述的***，其中所述ADC还被配置用于响应于接收到用于启动所述转换的命令而执行所述将所述NVM基准电流转换为NVM基准电流的数字值的处理。

16.根据权利要求7所述的***，其中所述ADC还被配置用于响应于启动、断电或所请求的诊断检验中的一个或更多个而执行所述将所述NVM基准电流转换为NVM基准电流的数字值的处理。

17.一种装置，包括：

用于将非易失性存储器（NVM）的基准电流转换为NVM基准电流的数字值的转换装置；

用于将所述NVM基准电流的数字值与预定的目标值的范围比较的比较装置；

用于调整所述NVM基准电流的发生器以产生所调整的NVM基准电流的调整装置，其中所调整的NVM基准电流的数字值与处于所述目标值的范围之内的所调整的NVM基准电流关联，如果所述NVM基准电流的数字值处于所述目标值的范围之外则执行所述调整；以及

其中所述转换装置、比较装置以及调整装置是包括NVM的片上***的构件。

18.根据权利要求17所述的装置，其中用于调整所述NVM基准电流的发生器以产生所调整的NVM基准电流的所述调整装置包括：

用于在所述NVM基准电流的数字值小于所述目标值的范围时将擦除脉冲施加于所述NVM基准电流的发生器的装置；

用于在所述NVM基准电流的数字值大于所述目标值的范围时将编程脉冲施加于所述NVM基准电流的发生器的装置，其中

所述NVM基准电流的发生器包括浮栅式基准位单元。

19.根据权利要求18所述的装置，其中

用于生成所述NVM基准电流的装置与包括多个浮栅式位单元的NVM阵列耦接，并且

所述多个浮栅式位单元包括所述浮栅式基准位单元。

20.根据权利要求17所述的装置，其中用于调整所述NVM基准电流的发生器以产生所调整的NVM基准电流的所述调整装置包括：

用于在所述NVM基准电流的数字值小于所述目标值的范围时微调带隙电路以增大所述NVM基准电流的装置；

用于在所述NVM基准电流的数字值大于所述目标值的范围时微调所述带隙电路以减小所述NVM基准电流的装置，其中

所述NVM基准电流的发生器包括基于带隙的电路。

Images