KR20060120765A - 반도체 장치의 제조 방법 - Google Patents

반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20060120765A
KR20060120765A KR1020050042912A KR20050042912A KR20060120765A KR 20060120765 A KR20060120765 A KR 20060120765A KR 1020050042912 A KR1020050042912 A KR 1020050042912A KR 20050042912 A KR20050042912 A KR 20050042912A KR 20060120765 A KR20060120765 A KR 20060120765A
Authority
KR
South Korea
Prior art keywords
single crystal
silicon film
film
crystal silicon
protrusions
Prior art date
Application number
KR1020050042912A
Other languages
English (en)
Other versions
KR100718265B1 (ko
Inventor
김영준
김경현
박기종
이효진
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050042912A priority Critical patent/KR100718265B1/ko
Priority to US11/434,176 priority patent/US20060263950A1/en
Publication of KR20060120765A publication Critical patent/KR20060120765A/ko
Application granted granted Critical
Publication of KR100718265B1 publication Critical patent/KR100718265B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Semiconductor Memories (AREA)

Abstract

스택 구조를 갖는 반도체 장치의 제조 방법에서, 제1 단결정 실리콘막 상에 비정질 실리콘막을 형성한다. 또는 상기 제1 단결정 실리콘막 상에 개구부를 갖는 절연막을 형성하고 상기 개구부에 단결정 실리콘막을 포함하는 시드막을 형성한 후, 상기 절연막 및 시드막 상에 비정질 실리콘막을 형성한다. 상기 비정질 실리콘막에 레이저 빔을 조사하여 상기 비정질 실리콘막의 결정 구조를 제2 단결정 실리콘막으로 변환시킨다. 상기 변환 과정에서 상기 제2 단결정 실리콘막의 상부면에 돌출부가 생성된다. 상기 돌출부는 후속되는 공정에 영향을 미칠 수 있으므로 제거할 필요가 있다. 따라서, 상기 돌출부를 적절하게 제거함으로써 상부에 형성되는 단결정 실리콘막의 균일도를 확보한다.

Description

반도체 장치의 제조 방법{METHOD FOR MANUFACTURING A SEMICONDUCTOR DEVICE}
도 1 내지 도 8은 본 발명의 제1 실시예에 따른 반도체 장치의 제조 방법을 설명하기 공정 단면도들이다.
도 9는 도 2의 레이저 빔의 조사를 나타내는 개략적인 모식도이다.
도 10 내지 도 20은 본 발명의 제2 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 공정 단면도들이다.
도 21은 본 발명의 제3 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 공정 단면도들이다.
* 도면의 주요부분에 대한 부호의 설명 *
100, 200 : 제1 단결정 실리콘막 132 : 반도체 구조물
204 : 절연막 패턴 206 : 개구부
208 : 시드막 110, 210 : 비정질 실리콘막
120, 220 : 제2 단결정 실리콘막 226a : 제2 단결정 실리콘막 패턴
122, 222 : 돌출부 124, 224 : 잔류 돌출부
130, 230 : 캡핑막 131, 231 : 잔류 캡핑막
332 : 제2 반도체 구조물 334 : 제2 절연막 패턴
135 : 레이저 조사부재 338 : 제2 시드막
340a : 제3 단결정 실리콘막 패턴 344 : 제3 반도체 구조물
본 발명은 반도체 장치 제조 방법에 관한 것으로서, 보다 상세하게는 스택 구조를 갖는 반도체 장치의 제조 방법에 관한 것이다.
일반적으로, 결정 구조에 따라 물질은 단결정(single crystal), 다결정(poly crystal) 및 비정질(amorphous)로 분류할 수 있다. 상기 단결정은 하나의 결정 구조로 이루어지고, 상기 다결정은 다수개의 결정 구조로 이루어지고, 상기 비정질은 물질 내부가 결정이 아닌 불규칙한 원자 배열로 이루어진다. 상기 다결정은 다수개의 결정 구조로 이루어지기 때문에 많은 결정 입계(grain boundary)를 갖는다. 그리고, 상기 결정 입계가 많을 경우 전자 또는 정공(hole)과 같은 캐리어의 이동과 제어 등을 방해한다.
따라서, 스택 구조의 박막 트랜지스터(thin film transistor : TFT) 등을 포함하는 반도체 장치 또는 에스오씨(SOC : system on chip) 등의 제조에서는 액티브 영역으로 형성하기 위한 채널막으로서 단결정 실리콘막을 주로 선택한다.
상기 채널막으로 사용하기 위한 단결정 실리콘막을 형성하는 방법에 대한 예들은 미국특허 6,723,589호, 일본공개특허 2000-31163호 등에 개시되어 있다.
상기 미국특허 6,723,589호에 의하면, 비정질 실리콘막을 형성한 후, 레이저 빔을 사용한 열처리를 수행하여 상기 비정질 실리콘막을 단결정 실리콘막으로 형성하는 방법이 개시되어 있다.
그러나, 상기 방법을 수행하여 상기 단결정 실리콘막을 형성할 경우에는 상기 단결정 실리콘막 상에 돌출부가 부분적으로 생성된다. 이와 같이, 상기 돌출부가 부분적으로 생성되면 상기 단결정 실리콘막의 균일도 등에 영향을 끼치기 때문에 상기 단결정 실리콘막을 채널막으로 사용하기에는 문제점이 노출된다.
상기와 같은 문제점을 해결하기 위한 본 발명의 목적은 균일도에 영향을 미치지 않는 표면을 갖는 단결정 실리콘막을 용이하게 형성하기 위한 반도체 장치의 제조 방법을 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명의 바람직한 일 실시예에 따른 반도체 장치의 제조 방법은 제1 단결정 실리콘막 상에 비정질 실리콘막을 형성한다. 이어서, 상기 비정질 실리콘막의 결정 구조를 단결정으로 변환시켜 제2 단결정 실리콘막을 형성한다. 상기 결정 구조를 변환시킬 때 상기 제2 단결정 실리콘막 상에 부분적으로 생성되는 돌출부를 제거한다.
상기 목적을 달성하기 위한 본 발명의 바람직한 다른 실시예에 따른 반도체 장치의 제조 방법은 제1 단결정 실리콘막 상에 개구부를 갖는 절연막 패턴을 형성한다. 이어서, 상기 개구부 내에 단결정 실리콘을 포함하는 시드막을 형성한다. 상기 시드막 및 절연막 패턴 상에 비정질 실리콘막을 형성한다. 이어서, 상기 비정질 실리콘막의 결정 구조를 단결정으로 변환시켜 제2 단결정 실리콘막을 형성한다. 상기 결정 구조를 변환시킬 때 상기 제2 단결정 실리콘막 상에 부분적으로 생성되는 돌출부를 제거한다.
상술한 바와 같은 본 발명의 실시예들에 따르면, 스택 구조를 갖는 반도체 장치의 제조에서 단결정 실리콘막을 형성할 때 상기 단결정 실리콘막 상에 부분적으로 생성되는 돌출부를 제거함으로써, 상기 단결정 실리콘막의 균일도 등에 미칠 수 있는 악영향을 감소시킬 수 있다.
이하, 본 발명에 따른 바람직한 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다.
실시예 1
도 1 내지 도 12는 실시예 1에 따른 반도체 장치의 제조 방법을 설명하기 공정 단면도들이고, 도 13은 도 2의 레이저 빔의 조사를 나타내는 개략적인 모식도이다.
도 1을 참조하면, 제1 단결정 실리콘막(100) 상에 비정질 실리콘막(110)을 형성한다. 상기 제1 단결정 실리콘막(100)은 실리콘 물질을 포함한다. 여기서, 상기 제1 단결정 실리콘막(100)의 예로서는 실리콘 기판, 실리콘-온-인슐레이터 기판, 비정질 실리콘막으로부터 획득하는 단결정 실리콘막 등을 들 수 있다. 특히, 본 실시예에서의 상기 제1 단결정 실리콘막(100)은 비정질 실리콘막으로부터 획득 하는 단결정 실리콘막인 것이 바람직하다. 따라서, 본 실시예에서는 단결정 실리콘을 시드로 사용하는 선택적 에피택시얼 성장(selective epitaxial growth)을 수행하여 상기 제1 단결정 실리콘막(100) 형성한다. 상기 선택적 에피택시얼 성장의 예로서는 액상 에피택시(liquid phase epitaxy), 기상 에피택시(vapor phase epitaxy), 분자선 에피택시(molecular beam epitaxy) 등을 들 수 있다.
그리고, 상기 비정질 실리콘막(110)은 다양한 방법에 의해 형성할 수 있고, 본 실시예에 의하면 화학기상증착(CVD) 방법을 수행하여 형성하는 것이 바람직하다. 여기서, 상기 비정질 실리콘막(110)은 그 두께를 한정하지 않지만, 후속의 제2 단결정 실리콘막이 SRAM 디바이스(device)와 같은 스택 구조에서 액티브 영역인 채널막으로 사용될 수 있을 정도의 적절한 두께로 형성한다.
도 2 및 3을 참조하면, 상기 비정질 실리콘막(110) 상에 레이저 빔을 조사한다. 상기 레이저 빔의 조사에서는, 도 13에 도시된 바와 같이, 상기 비정질 실리콘막(110)을 평면적으로 스캔할 수 있는 레이저 조사부재(135)를 사용한다. 여기서, 상기 레이저 조사부재(135)로서는 기체 레이저의 일종인 엑시머(excimer) 레이저를 예로 들 수 있다. 상기 스캔이 가능한 레이저 조사부재를 사용하는 것은 짧은 시간 내에 상기 레이저 빔을 조사할 수 있기 때문이다. 이와 같이, 상기 레이저 빔의 조사에 의해 상기 비정질 실리콘막(110)은 상변화하여 제2 단결정 실리콘막(120)으로 변환한다.
구체적으로, 상기 비정질 실리콘막(110) 상에 상기 레이저 빔을 조사하여 상기 비정질 실리콘막(110)을 녹임(melting)으로써 상기 비정질 실리콘막(110)을 액 상으로 변화시킨다. 이때, 상기 비정질 실리콘막은 상기 비정질 실리콘막(110)의 표면으로부터 상기 제1 단결정 실리콘막(100)과의 계면까지 액상으로 변화하는 상변화가 일어난다. 상기 비정질 실리콘막(110)의 상변화가 일어날 때 상기 제1 단결정 실리콘막(100)의 실리콘 물질이 시드로 작용하여 상기 비정질 실리콘막(110)의 결정 구조를 단결정으로 변환시킨다. 따라서, 상기 레이저 빔이 조사된 부위의 상기 비정질 실리콘막(110)은 상기 제2 단결정 실리콘막(120)으로 변환된다. 이와 같이 상기 레이저 빔의 조사에 의해 상기 비정질 실리콘막(110)은 상변화가 일어나지만, 흡수 계수(absorption coefficient)의 차이로 인하여 상기 제1 단결정 실리콘막(100)은 영향을 받지 않는다.
그리고, 상기 레이저 빔의 조사는 상기 비정질 실리콘막(110)이 상기 제2 단결정 실리콘막(120)으로 변환할 때까지 계속적으로 실시한다. 상기 변환은 상기 비정질 실리콘막(110)의 수직 및 측면 방향으로 진행된다. 여기서, 상기 비정질 실리콘막(110)의 상변화 및 결정 구조의 변환은 수 나노초(ns) 동안 진행되기 때문에 상기 비정질 실리콘막(110)이 액상으로 변화하여도 상기 제1 단결정 실리콘막(100) 상으로 흘러내리는 상황은 발생하지 않는다.
한편, 상기 레이저 빔은 상기 비정질 실리콘막(110) 전체(두께 기준)를 녹일 수 있는 에너지를 가질 것이 요구된다. 왜냐하면, 상기 비정질 실리콘막(110)의 표면에서부터 상기 제1 단결정 실리콘막(100)과의 계면까지 액상으로 변화시킬 수 있는 에너지가 상기 레이저 빔에 요구되기 때문이다. 따라서, 상기 레이저 빔의 에너지는 상기 비정질 실리콘막(110)의 두께에 따라 달라질 수 있다. 본 실시예에 의하 면, 상기 비정질 실리콘막(110)의 녹는 온도(melting point)가 일반적으로 1,410℃이기 때문에, 상기 레이저 빔은 1,410℃ 이상의 온도를 조성하는 에너지를 갖는 것이 바람직하다.
또한, 상기 레이저 빔을 조사할 때 상기 제1 단결정 실리콘막(100) 및 비정질 실리콘막(110)이 형성된 결과물을 가열하는 것이 바람직하다. 이와 같이, 상기 결과물을 가열하는 것은 상기 레이저 빔을 조사하여 상기 비정질 실리콘막(110)을 상변화시킬 때 상기 상변화가 일어나는 비정질 실리콘막(110)에서의 온도 구배를 감소시키기 위함이다. 따라서, 상기 결과물을 가열함으로써 상기 상변화가 일어나는 비정질 실리콘막(110)에서의 온도 구배를 감소시킬 경우, 상기 제2 단결정 실리콘막(120)은 큰 크기를 갖는 그레인들을 획득할 수 있다. 여기서, 상기 결과물을 가열하는 온도가 약 200℃ 미만일 경우에는 상기 그레인의 크기를 확장시키는데 한계를 갖고, 상기 결과물을 가열하는 온도가 약 600℃를 초과할 경우에는 가열을 위한 부재를 마련하는 것이 용이하지 않다. 따라서, 상기 결과물을 가열하는 온도는 약 200 내지 600℃인 것이 적합하다. 이때, 상기 결과물을 가열하는 온도가 약 400℃일 경우 최적의 효율을 나타낸다.
이와 같이, 상기 레이저 빔을 조사하여 상기 비정질 실리콘막(110)을 상기 제2 단결정 실리콘막(120)으로 형성할 때 수 나노초로 열처리가 가능하기 때문에 상기 제2 단결정 실리콘막(120)에 결함이 거의 발생하지 않는다. 또한, 상기 제1 단결정 실리콘막(100)을 시드로 사용하기 때문에 그레인들의 크기를 용이하게 확장시킬 수 있다. 여기서, 상기 제2 단결정 실리콘막(120)은 상기 제1 단결정 실리콘 막(100)을 시드로 사용하기 때문에 상기 시드막(108)과 동일한 결정 구조를 갖는다. 즉, 상기 제2 단결정 실리콘막(120)은 상기 제1 단결정 실리콘막(100)과 밀러 지수(Miller index)가 동일한 결정 구조를 갖는다.
상기 비정질 실리콘막(110)이 상기 제2 단결정 실리콘막(120)으로 변환되는 과정에서 상기 제2 단결정 실리콘막(120)의 상부면에 돌출부(122)가 생성된다. 상기 돌출부(122)는 상기 레이저 빔의 조사에 의해 상기 비정질 실리콘막(110)이 녹은 후 고상화할 때 실리콘 원자가 표면 장력에 의해 측면으로 끌려감으로써 두께가 두꺼워지기 때문에 생성되는 것으로 판단된다. 이는 고체 실리콘과 액체 실리콘과의 밀도 차이가 존재하기 때문인 것으로 판단된다. 본 실시예에 의하면, 상기 돌출부(122)는 상기 제2 단결정 실리콘막(120)의 두께에 비해 2배 정도 두껍게 형성될 수 있으므로, 상기 제2 단결정 실리콘막(120)을 용이하게 패터닝할 수 없는 문제가 발생한다. 또한, 상기 돌출부(122)가 형성된 상기 제2 단결정 실리콘막(120)을 패터닝한 경우에도 상기 돌출부(122)로 인해 상기 제2 단결정 실리콘막(120) 상에 반도체 구조물을 용이하게 형성할 수 없는 문제가 발생할 수 있다. 그러므로, 상기 돌출부(122)를 제거해야 한다.
이하, 상기 돌출부(122)를 제거하는 방법에 대하여 구체적으로 설명한다.
도 4를 참조하면, 상기 제2 단결정 실리콘막(120) 상에 상기 돌출부(122)를 매몰하는 캡핑막(130)을 형성한다. 이때, 상기 돌출부(122)가 형성된 부위는 상기 캡핑막(130)에서 볼록한 형태로 형성된다. 상기 캡핑막(130)은 다양한 물질을 증착하여 형성할 수 있고, 본 실시예에 의하면, 상기 캡핑막(130)은 산화물질을 증착하 여 형성할 수 있다.
도시되지 않았지만, 상기 캡핑막(130)은 후속의 평탄화 공정을 용이하게 수행하기 위해 형성하는 것이므로, 상기 캡핑막(130)을 형성하지 않고 후속의 평탄화 공정을 수행할 수도 있다.
도 5를 참조하면, 상기 제2 단결정 실리콘막(120)의 상부 표면이 노출될 때까지 상기 캡핑막(130) 및 돌출부(122)를 제거한다. 이때, 상기 캡핑막(130) 및 돌출부(122)는 다양한 방법으로 제거할 수 있고, 본 실시예에 의하면, 에치백(etch-back), 화학적 기계적 연마(CMP) 등의 평탄화 공정을 수행하여 상기 캡핑막(130) 및 돌출부(122)를 제거한다.
본 실시예에 의하면, 상기 평탄화 공정으로는 화학적 기계적 연마(CMP)를 수행하며, 상기 화학적 기계적 연마에 사용되는 연마용 조성물은 탈이온수와 금속 산화물을 주로 포함한다. 여기서, 상기 화학적 기계적 연마용 연마제로 사용되는 슬러리로는 발연 실리카(fumed silica)를 주로 사용한다. 상기 발연 실리카는 상기 금속 산화물 중에서도 상업적으로 용이하게 입수 가능하고 저렴하며 반도체 절연물질(SiO2)과 동일 재질이기 때문에 오염의 우려가 없다는 점 등의 장점을 가지고 있다. 상기 실리카의 연마 균일도는 상기 실리카의 표면적이 증가할수록(즉, 상기 실리카 입자가 작아질수록) 향상된다. 상기 실리카의 연마 균일도를 향상시키는데 적합한 상기 실리카의 표면적은 100~300㎡/g, 바람직하게는 130~300㎡/g이다. 상기 실리카 표면적이 100㎡/g 미만이면 연마 균일도가 저하되어 좋지 않으며, 300㎡/g 을 초과하면 공업적 생산에 제한이 따르기 때문에 좋지 않다.
도 6을 참조하면, 상기 돌출부(122)가 제거된 제2 단결정 실리콘막(126)을 패터닝하여 제2 단결정 실리콘막 패턴(126a)을 형성한다. 구체적으로, 상기 제2 단결정 실리콘막(126) 상에 포토레지스트막(미도시)을 형성한다. 상기 포토레지스트막에 노광 및 현상 공정을 실시하여 상기 포토레지스트막을 패터닝한다. 상기 패터닝된 포토레지스트 패턴(미도시)을 식각 마스크로 사용한 식각 공정을 실시하여 상기 제2 단결정 실리콘막(126)을 패터닝한다. 그리하여, 반도체 장치의 설계에 근거하여 상기 제2 단결정 실리콘막 패턴(126a) 상에 전기적 특성 등이 우수한 금속 배선, 로직 소자 등의 반도체 구조물(132)을 형성할 수 있다.
이와 같이, 상기 돌출부(122)가 제거된 제2 단결정 실리콘막(126)은 SRAM과 같은 스택 구조를 갖는 반도체 장치에서 액티브 영역인 채널막으로 이용될 수 있다. 따라서, 상기 채널막의 균일도를 향상시키기 위해 상기 돌출부(122)를 완전히 제거하는 것이 바람직하다.
본 실시예에서는 상기 돌출부(122)를 완전히 제거하는 방법에 대하여 설명하고 있지만, 상기 돌출부(122)를 완전히 제거하는 경우에는 상기 채널막으로 사용되는 상기 제2 단결정 실리콘막(120)을 손상시킬 수 있다.
그러므로, 본 실시예와는 달리 상기 제2 단결정 실리콘막(120)을 손상시키지 않도록 상기 화학적 기계적 연마 시간을 적절하게 조절하여 상기 돌출부(120)를 제거함으로써 상기 제2 단결정 실리콘막(120) 상에 상기 돌출부(120)가 잔류할 수 있다.
보다 구체적으로 도 7 및 도 8을 참조하면, 상기 화학적 기계적 연마를 적절하게 수행하여 상기 제2 단결정 실리콘막(120) 상에 상기 돌출부(122)를 잔류시킨다. 여기서, 상기 잔류하는 돌출부(이하, '잔류 돌출부'라 한다)(124)는 채널막으로 이용되는 상기 잔류 돌출부(124)를 갖는 제2 단결정 실리콘막(128)의 균일도 등에 악영향을 주지 않을 정도의 적절한 두께를 갖는 것이 바람직하다. 예컨대, 상기 제2 단결정 실리콘막(120)의 두께가 d인 경우, 도 3에서 설명한 바와 같이 상기 돌출부(122)의 두께는 2d 정도로 형성된다. 이때, 상기 잔류 돌출부(124)를 갖는 상기 제2 단결정 실리콘막(128)이 채널막으로 용이하게 이용되기 위해서는 상기 잔류 돌출부(124)는 0.4d 이하의 두께를 갖는 것이 적합하다.
그리고, 상기 화학적 기계적 연마를 적절하게 수행하여 상기 제2 단결정 실리콘막(120) 상에 상기 돌출부(122)가 일부 잔류하는 경우에는 상기 제2 단결정 실리콘막(120) 상에 상기 캡핑막(130)도 일부 잔류하게 된다. 여기서, 상기 캡핑막(130)은 절연막으로서 채널막으로 사용될 수 없으므로, 상기 잔류하는 캡핑막(이하, '잔류 캡핑막'이라 한다)(131)을 제거하는 것이 요구된다.
상기 잔류 돌출부(124)를 갖는 상기 제2 단결정 실리콘막(128) 상의 상기 잔류 캡핑막(131)을 식각 공정에 의해 제거한다. 상기 식각 공정은 상기 잔류 돌출부(124)를 갖는 상기 제2 단결정 실리콘막(126)에 대한 식각 속도보다 상기 잔류 캡핑막(131)에 대한 식각 속도가 빠른 식각액을 사용한다. 구체적으로, 본 실시예에 의하면, 상기 식각액은 상기 잔류 돌출부(124) 및 제2 단결정 실리콘막(128)의 실리콘 물질은 거의 식각하지 않고 상기 잔류 캡핑막(131)의 산화물질은 완전히 식각 할 수 있는 식각 속도를 갖는 것이 바람직하다. 상기와 같은 식각액을 사용한 식각 공정에 의해, 상기 제2 단결정 실리콘막(128) 상의 상기 잔류 캡핑막(131)은 식각되어 제거되고 상기 잔류 돌출부(124)는 식각되지 않고 그대로 잔류한다.
여기서, 상기 식각용액에 대하여 더욱 구체적으로 살펴보면, 산화물질에 대한 식각은 불소(F)계의 습식 식각(예컨대, HF, BOF 수용액)방법이나 불소(F)계 케미컬(예컨대, CF4, CHF3)을 이용한 플라즈마 건식 식각방법을 이용할 수 있고, 실리콘물질에 대한 식각은 불산, 초산, 질산의 혼합 수용액을 이용한 습식 식각방법이나 플라즈마 건식 식각방법을 이용할 수 있다. 상기와 같은 식각방법을 이용하여 산화물질이나 실리콘물질을 식각할 경우, 상기 각 식각방법에 따른 상기 식각용액은 상기 산화물질 및 실리콘물질과의 식각 속도 차이가 크므로, 산화물질의 식각 시 실리콘물질의 식각은 거의 없고, 실리콘물질의 식각 시 산화물질의 식각은 거의 없다.
다만, 도 4에서 설명한 바와 같이, 상기 캡핑막(130)을 생략할 수 있으므로, 상기 캡핑막(130)을 형성하지 않고 상기 화학적 기계적 연마를 실시하는 경우에는 상기 캡핑막(130)이 잔류하지 않는다. 따라서, 상기 잔류 캡핑막(131)에 대한 식각 공정은 불필요하다.
상기와 같이, 상기 화학적 기계적 연마를 실시하여 상기 돌출부(122)를 적절하게 제거함으로써, 균일도 등이 우수한 단결정 실리콘막을 형성할 수 있다. 그리하여, SRAM과 같은 스택 구조를 갖는 반도체 장치에서 상기 돌출부(122)가 제거된 단결정 실리콘막을 액티브 영역인 채널막으로 이용함으로써 반도체 장치의 고집적화를 용이하게 달성할 수 있다.
실시예 2
도 10 내지 도 20은 본 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 공정 단면도들이다.
도 10을 참조하면, 제1 단결정 실리콘막(200) 상에 반도체 구조물(202)로서 게이트 전극 등을 형성한다. 상기 제1 단결정 실리콘막(200)은 실리콘 물질을 포함하는 실리콘 기판 또는 실리콘-온-인슐레이트 기판을 사용할 수 있다. 상기 반도체 구조물(202)의 경우에는 게이트 전극 뿐만 아니라 금속 배선, 로직 소자 등을 다양하게 포함할 수 있다. 따라서, 상기 제1 단결정 실리콘막(200) 상에 반도체 장치의 설계에 근거한 구조물들을 다양하게 형성할 수 있다. 이어서, 상기 게이트 전극 등을 포함하는 반도체 구조물(202)을 갖는 상기 제1 단결정 실리콘막(200) 상에 절연막(미도시)을 형성한다. 상기 절연막은 다양한 물질을 증착하여 형성할 수 있고, 본 실시예에 의하면 상기 절연막은 산화물질을 증착하여 형성할 수 있다. 이어서, 상기 절연막 상에 포토레지스트 패턴(미도시)을 형성하고, 상기 포토레지스트 패턴을 식각 마스크로 사용하여 상기 절연막을 부분적으로 식각함으로써 상기 제1 단결정 실리콘막(200)의 표면을 부분적으로 노출시키는 개구부(206)를 형성한다. 그리하여, 상기 제1 단결정 실리콘막(200) 상에는 상기 개구부(206)를 갖는 절연막 패턴(204)이 형성된다.
도 11을 참조하면, 상기 개구부(206)를 매립하는 시드막(208)을 형성한다. 구체적으로, 상기 시드막(208)은 다양한 방법에 의해 형성할 수 있고, 본 실시예에 의하면 선택적 에피택시얼 성장(selective epitaxial growth)을 수행하여 형성할 수 있다. 특히, 본 실시예에서의 상기 선택적 에피택시얼 성장은 기상 에피택시를 실시하여 수행하는 것이 바람직하다.
따라서, 상기 개구부(206)가 형성된 결과물 상에 기상 에피택시를 실시한다. 그 결과, 상기 개구부(206)에 의해 노출된 상기 제1 단결정 실리콘막(200)의 표면으로부터 상기 제1 단결정 실리콘막(200)과 결정 구조가 동일한 단결정을 갖는 물질이 계속적으로 성장한다. 이때, 상기 시드막(208)을 형성하기 위한 선택적 에피택시얼 성장은 상기 개구부(206)의 입구까지 진행한다. 이에, 상기 개구부(206)는 상기 시드막(208)에 의해 매립된다. 여기서, 상기 시드막(208)은 상기 선택적 에피택시얼 성장에 의해 형성됨으로 상기 제1 단결정 실리콘막(200)과 결정 구조가 동일한 단결정을 갖는 물질을 포함할 수 있다.
도 12를 참조하면, 상기 절연막 패턴(204) 및 시드막(208) 상에 비정질 실리콘막(210)을 연속적으로 형성한다. 상기 비정질 실리콘막(210)은 다양한 방법에 의해 형성할 수 있고, 본 실시예에 의하면 화학기상증착(CVD) 방법에 의해 형성할 수 있다. 상기 비정질 실리콘막(210)의 두께에 관한 상세한 설명은 제1 실시예와 동일하다.
도 13을 참조하면, 상기 비정질 실리콘막(210) 상에 레이저 빔을 조사한다. 상기 레이저 빔의 조사에 사용되는 레이저 조사부재와 상기 레이저 빔의 조사에 의 해 상기 비정질 실리콘막(210)이 후속의 제2 단결정 실리콘막(220)으로 변환되는 과정에 관한 상세한 설명은 제1 실시예와 동일하다.
이와 같이, 본 실시예에서는 실리콘 물질을 포함하는 상기 시드막(208) 상에 상기 비정질 실리콘막(210)을 형성한 후, 상기 레이저 빔을 조사하여 상기 비정질 실리콘막(210)을 후속의 상기 제2 단결정 실리콘막(220)으로 형성할 때 수 나노초로 열처리가 가능하기 때문에 상기 제2 단결정 실리콘막(220)에 결함이 거의 발생하지 않는다. 또한, 상기 제2 단결정 실리콘막(220)은 상기 시드막(208)을 시드로 사용하기 때문에 상기 시드막(208)과 동일한 결정 구조를 갖는다. 따라서, 상기 제2 단결정 실리콘막(220)은 상기 시드막(208)과 밀러 지수(Miller index)가 동일한 결정 구조를 가질 수 있다.
이와 같이, 본 실시예에서는 상기 시드막(208)을 시드로 사용하고 상기 비정질 실리콘막(210)에 레이저 빔을 조사하는 간단한 공정에 의해 조밀하면서 동시에 큰 크기를 갖는 그레인들로 이루어진 고품질의 단결정 실리콘막을 용이하게 획득할 수 있다. 그리하여, SRAM과 같은 스택 구조를 갖는 반도체 장치에서 상기 단결정 실리콘막을 액티브 영역인 채널막으로 사용함으로써 반도체 장치의 고집적화를 용이하게 달성할 수 있다.
도 14를 참조하면, 상기 레이저 빔의 조사에 의해 상기 비정질 실리콘막(210)은 상변화하여 상기 제2 단결정 실리콘막(220)으로 변환된다. 상기 비정질 실리콘막(210)이 상기 제2 단결정 실리콘막(220)으로 변환되는 과정에서 상기 제2 단결정 실리콘막(220)의 상부면에 돌출부(222)가 생성된다. 상기 돌출부(222)에 관한 상세한 설명은 제1 실시예와 동일하다.
도 15를 참조하면, 상기 제2 단결정 실리콘막(220) 상에 상기 돌출부(222)를 매몰하는 캡핑막(230)을 형성한다. 상기 캡핑막(230)에 관한 상세한 설명은 제1 실시예와 동일하다.
도시되지 않았지만, 상기 캡핑막(230)은 후속의 평탄화 공정을 용이하게 수행하기 위해 형성하는 것이므로, 상기 캡핑막(230)을 형성하지 않고 후속의 평탄화 공정을 수행할 수도 있다.
도 16을 참조하면, 상기 제2 단결정 실리콘막(220)의 상부 표면이 노출될 때까지 상기 캡핑막(230) 및 돌출부(222)를 제거한다. 상기 캡핑막(230) 및 돌출부(222)를 제거하는 방법에 관한 상세한 설명은 제1 실시예의 방법과 동일하다. 따라서, 상기 캡핑막(230) 및 돌출부(222)를 제거함으로써 상기 시드막(208) 및 절연막 패턴(204) 상에는 상기 돌출부(222)가 제거된 제2 단결정 실리콘막(226)이 형성된다.
도 17을 참조하면, 상기 돌출부(222)가 제거된 상기 제2 단결정 실리콘막(226)을 패터닝하여 제2 단결정 실리콘막 패턴(226a)을 형성한다. 상기 제2 단결정 실리콘막 패턴(226a)의 형성 방법에 관한 상세한 설명은 제1 실시예와 동일하다.
도 18을 참조하면, 상기 제2 단결정 실리콘막 패턴(226a)을 액티브 영역인 채널막으로 활용하여 상기 제2 단결정 실리콘막 패턴(226a) 상에 게이트 전극 등과 같은 반도체 구조물(232)을 형성한다. 여기서, 상기 제1 단결정 실리콘막(200) 상에 형성한 반도체 구조물(202)은 제1 반도체 구조물(202)로, 상기 제2 단결정 실리 콘막 패턴(226a) 상에 형성한 반도체 구조물(232)은 제2 반도체 구조물(232)로 구분하여 표현할 수 있다. 또한, 상기 제2 단결정 실리콘막 패턴(226a)의 표면 부위에는 채널과 소스 /드레인 전극을 형성할 수 있다. 여기서, 상기 제2 단결정 실리콘막 패턴(226a) 상에 형성하는 상기 제2 반도체 구조물(232)은 상기 게이트 전극 뿐만 아니라 금속 배선, 로직 소자 등을 다양하게 포함할 수 있다. 이와 같이, 상기 제2 단결정 실리콘막 패턴(226a) 상에 반도체 장치의 설계에 근거한 구조물들을 다양하게 형성할 수 있다.
이와 같이, 상기 돌출부(222)가 제거된 제2 단결정 실리콘막(226)은 액티브 영역인 채널막으로 이용될 수 있으므로, 상기 채널막의 균일도 등을 향상시키기 위해 상기 돌출부(122)를 완전히 제거하는 것이 바람직하다.
본 실시예에서는 상기 돌출부(222)를 완전히 제거하는 방법에 대하여 설명하고 있지만, 상기 돌출부(222)를 완전히 제거하는 경우에는 상기 채널막으로 사용되는 상기 제2 단결정 실리콘막(220)을 손상시킬 수 있다.
그러므로, 본 실시예와는 달리 상기 제2 단결정 실리콘막(220)을 손상시키지 않도록 상기 화학적 기계적 연마 시간을 적절하게 조절하여 상기 돌출부(220)를 제거함으로써 상기 제2 단결정 실리콘막(220) 상에 상기 돌출부(220)가 잔류할 수 있다.
보다 구체적으로 도 19를 참조하면, 상기 돌출부(222) 및 캡핑막(230)에 화학적 기계적 연마를 적절하게 수행하여 상기 제2 단결정 실리콘막(220) 상에 상기 돌출부(222) 및 캡핑막을 잔류시킨다. 여기서, 상기 잔류하는 돌출부(224)의 두께 에 관한 상세한 설명은 도 7에서 설명한 바와 동일하다.
도 20을 참조하면, 상기 캡핑막(230)은 절연막으로서 채널막으로 사용될 수 없으므로, 상기 잔류하는 캡핑막(231)을 제거하는 것이 요구된다. 이때, 상기 잔류캡핑막(231)은 식각 공정을 수행하여 제거한다. 상기 식각 공정에 관한 상세한 설명은 도 8에서 설명한 식각 공정에 관한 상세한 설명과 동일하다.
다만, 도 15에서 설명한 바와 같이, 상기 캡핑막(230)을 생략할 수 있으므로, 상기 캡핑막(230)을 형성하지 않고 상기 화학적 기계적 연마를 실시하는 경우에는 상기 캡핑막(230)이 잔류하지 않는다. 따라서, 상기 잔류 캡핑막(231)에 대한 식각 공정은 불필요하다.
상기와 같이, 상기 돌출부(222)를 적절하게 제거함으로써, 균일도 등이 우수한 단결정 실리콘막을 형성할 수 있다. 그리하여, 상기 돌출부(222)가 제거된 단결정 실리콘막을 액티브 영역인 채널막으로 용이하게 이용할 수 있다.
실시예 3
도 21은 본 실시예에 따른 반도체 장치의 제조 방법을 나타내는 공정 단면도이다.
도 21을 참조하면, 제2 실시예와 동일한 방법으로 공정을 수행하여 제1 단결정 실리콘막(300) 상에 제1 반도체 구조물(302), 제1 개구부(306)를 갖는 제1 절연막 패턴(304), 제1 시드막(308), 제2 단결정 실리콘막 패턴(326a) 및 제2 반도체 구조물(332)을 형성한다.
이어서, 상기 제1 개구부(306)를 갖는 제1 절연막 패턴(304)을 형성하는 방법과 동일한 방법의 공정을 수행하여, 상기 제2 반도체 구조물(332)이 형성된 제2 단결정 실리콘막 패턴(326a) 상에 제2 개구부(336)를 갖는 제2 절연막 패턴(334)을 형성한다.
이어서, 제1 시드막(308) 및 제2 단결정 실리콘막패턴(326a)을 형성하는 방법과 동일한 방법의 공정을 수행하여, 상기 제2 개구부(336) 내에 제2 시드막(338)을 매립하고, 상기 제2 절연막 패턴(334) 및 제2 시드막(338) 상에 제3 단결정 실리콘막 패턴(340a)을 형성한다.
여기서, 상기 제3 단결정 실리콘막 패턴(340a)을 액티브 영역인 채널막으로 활용하여 상기 제3 단결정 실리콘막 패턴(340a) 상에 게이트 전극 등과 같은 제3 반도체 구조물(344)을 형성한다. 또한, 상기 제3 단결정 실리콘막 패턴(340a)의 표면 부위에는 채널과 소스 /드레인 전극을 형성할 수 있다. 상기 제3 반도체 구조물(344)의 경우에는 상기 게이트 전극 뿐만 아니라 금속 배선, 로직 소자 등을 다양하게 포함할 수 있다. 따라서, 상기 제3 단결정 실리콘막 패턴(340a) 상에 반도체 장치의 설계에 근거한 구조물들을 다양하게 형성할 수 있다.
본 실시예에서는 상기 제3 단결정 실리콘막 패턴(340a)의 형성과 상기 제3 단결정 실리콘막 패턴(340a) 상에 상기 제3 반도체 구조물(344)을 형성하는 방법에 대해서만 설명하고 있지만, 상기 제3 반도체 구조물(344)을 갖는 상기 제3 단결정 실리콘막 패턴(340a) 상에 계속적인 적층 구조의 형성이 가능하다.
따라서, 본 실시예의 방법을 적용할 경우 균일도 등이 우수한 단결정 실리콘 막을 채널막으로 이용하여 SRAM과 같은 고집적화가 가능한 스택 구조의 반도체 장치를 제조할 수 있다.
상기와 같은 본 발명의 바람직한 일 실시예에 따르면, 상기 비정질 실리콘막을 단결정 실리콘막으로 변환하는 과정에서 생성되는 상기 돌출부를 제거한다. 그리하여, 균일도 등에 영향을 미치지 않고 조밀하면서 동시에 큰 크기를 갖는 그레인들로 이루어진 상기 단결정 실리콘막을 용이하게 획득할 수 있다. 따라서, 최근의 고집적화를 요구하는 스택 구조의 반도체 장치의 제조에서 상기 단결정 실리콘막을 채널막으로서 적극적으로 활용할 수 있다.
상기에서 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (18)

  1. 제1 단결정 실리콘막 상에 비정질 실리콘막을 형성하는 단계;
    상기 비정질 실리콘막의 결정 구조를 단결정으로 변환시켜 제2 단결정 실리콘막을 형성하는 단계; 및
    상기 결정 구조를 변환시킬 때 상기 제2 단결정 실리콘막 상에 부분적으로 생성되는 돌출부를 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  2. 제1항에 있어서, 상기 제1 단결정 실리콘막은 실리콘 기판, 실리콘-온-인슐레이터 기판 또는 비정질 실리콘막으로부터 획득하는 단결정 실리콘막을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  3. 제1항에 있어서, 상기 제2 단결정 실리콘막을 형성하는 단계는,
    상기 비정질 실리콘막에 레이저 빔을 조사하는 단계; 및
    상기 레이저 빔의 조사에 의해 상기 비정질 실리콘막이 순간적으로 녹을 때 상기 제1 단결정 실리콘막이 시드로 작용하여 상기 비정질 실리콘막의 결정 구조를 단결정으로 변환시키는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  4. 제1항에 있어서, 상기 돌출부를 제거하는 단계는,
    상기 돌출부가 부분적으로 생성된 상기 제2 단결정 실리콘막 상에 캡핑막을 형성하는 단계; 및
    상기 제2 단결정 실리콘막의 상부 표면이 노출될 때까지 상기 캡핑막 및 돌출부를 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  5. 제4항에 있어서, 상기 캡핑막 및 돌출부를 제거하는 단계는 화학적 기계적 연마(CMP)를 수행하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  6. 제1항에 있어서, 상기 돌출부를 제거하는 단계는,
    상기 돌출부가 부분적으로 생성된 상기 제2 단결정 실리콘막 상에 캡핑막을 형성하는 단계;
    상기 캡핑막과 상기 돌출부를 일부 제거하여 상기 캡핑막과 상기 돌출부의 두께를 낮추는 단계; 및
    상기 두께가 낮아진 캡핑막을 선택적으로 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  7. 제6항에 있어서, 상기 캡핑막과 상기 돌출부의 두께를 낮추는 단계는 화학적 기계적 연마를 수행하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  8. 제6항에 있어서, 상기 두께가 낮아진 캡핑막을 제거하는 단계는,
    상기 제2 단결정 실리콘막에 대한 식각 속도보다 상기 캡핑막에 대한 식각 속도가 빠른 식각액을 이용하는 식각 공정을 수행하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  9. 제1항에 있어서, 상기 돌출부를 제거하는 단계는,
    화학적 기계적 연마를 수행하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  10. 제1 단결정 실리콘막 상에 개구부를 갖는 제1 절연막 패턴을 형성하는 단계;
    상기 개구부 내에 단결정 실리콘을 포함하는 제1 시드막을 형성하는 단계;
    상기 제1 시드막 및 제1 절연막 패턴 상에 비정질 실리콘막을 형성하는 단계;
    상기 비정질 실리콘막의 결정 구조를 단결정으로 변환시켜 제2 단결정 실리콘막을 형성하는 단계; 및
    상기 결정 구조를 변환시킬 때 상기 제2 단결정 실리콘막 상에 부분적으로 생성되는 돌출부를 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  11. 제10항에 있어서, 상기 제1 시드막은 선택적 에피택시얼 성장에 의해 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  12. 제10항에 있어서, 상기 돌출부를 제거하는 단계는,
    상기 돌출부가 부분적으로 생성된 상기 제2 단결정 실리콘막 상에 캡핑막을 형성하는 단계; 및
    상기 제2 단결정 실리콘막의 상부 표면이 노출될 때까지 상기 캡핑막 및 돌출부를 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  13. 제12항에 있어서, 상기 캡핑막 및 돌출부를 제거하는 단계는 화학적 기계적 연마를 수행하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  14. 제10항에 있어서, 상기 돌출부를 제거하는 단계는,
    상기 돌출부가 부분적으로 생성된 상기 제2 단결정 실리콘막 상에 캡핑막을 형성하는 단계;
    상기 캡핑막과 상기 돌출부를 일부 제거하여 상기 캡핑막과 상기 돌출부의 두께를 낮추는 단계; 및
    상기 두께가 낮아진 캡핑막을 선택적으로 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  15. 제14항에 있어서, 상기 캡핑막과 상기 돌출부의 두께를 낮추는 단계는 화학적 기계적 연마를 수행하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  16. 제14항에 있어서, 상기 두께가 낮아진 캡핑막을 제거하는 단계는,
    상기 제2 단결정 실리콘막에 대한 식각 속도보다 상기 캡핑막에 대한 식각 속도가 빠른 식각액을 이용하는 식각 공정을 수행하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  17. 제10항에 있어서, 상기 돌출부를 제거하는 단계는,
    화학적 기계적 연마를 수행하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  18. 제10항에 있어서, 상기 제2 단결정 실리콘막 상에 상기 제1 절연막 패턴과 동일한 제2 내지 제n 절연막 패턴(상기 n은 3이상의 자연수이다), 상기 제1 시드막과 동일한 제2 내지 제p(상기 p는 3이상의 자연수이다) 시드막 및 상기 제2 단결정 실리콘막과 동일한 제3 내지 제r(상기 r은 4이상의 자연수이다) 단결정 실리콘막을 서로 반복하여 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020050042912A 2005-05-23 2005-05-23 반도체 장치의 제조 방법 KR100718265B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050042912A KR100718265B1 (ko) 2005-05-23 2005-05-23 반도체 장치의 제조 방법
US11/434,176 US20060263950A1 (en) 2005-05-23 2006-05-16 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050042912A KR100718265B1 (ko) 2005-05-23 2005-05-23 반도체 장치의 제조 방법

Publications (2)

Publication Number Publication Date
KR20060120765A true KR20060120765A (ko) 2006-11-28
KR100718265B1 KR100718265B1 (ko) 2007-05-14

Family

ID=37448817

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050042912A KR100718265B1 (ko) 2005-05-23 2005-05-23 반도체 장치의 제조 방법

Country Status (2)

Country Link
US (1) US20060263950A1 (ko)
KR (1) KR100718265B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100679610B1 (ko) * 2006-01-16 2007-02-06 삼성전자주식회사 단결정 구조를 갖는 박막의 형성 방법
KR100803694B1 (ko) * 2007-01-25 2008-02-20 삼성전자주식회사 반도체 장치 및 반도체 장치의 제조 방법
KR100829616B1 (ko) * 2006-12-27 2008-05-14 삼성전자주식회사 채널 실리콘막 형성 방법 및 이를 이용한 스택형 반도체소자 제조 방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102053348B1 (ko) 2013-09-05 2019-12-06 삼성전자주식회사 반도체 소자
KR20200069446A (ko) 2018-12-06 2020-06-17 삼성디스플레이 주식회사 박막트랜지스터와 그것을 구비한 디스플레이 장치 및 그들의 제조방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6018913A (ja) * 1983-07-12 1985-01-31 Mitsubishi Electric Corp 半導体装置の製造方法
JP3579069B2 (ja) * 1993-07-23 2004-10-20 株式会社東芝 半導体装置の製造方法
US6391695B1 (en) * 2000-08-07 2002-05-21 Advanced Micro Devices, Inc. Double-gate transistor formed in a thermal process
US6326263B1 (en) * 2000-08-11 2001-12-04 United Microelectronics Corp. Method of fabricating a flash memory cell
SG179310A1 (en) * 2001-02-28 2012-04-27 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
KR100418089B1 (ko) * 2001-06-21 2004-02-11 주식회사 하이닉스반도체 반도체 소자의 박막 트랜지스터 제조 방법
SG148032A1 (en) * 2001-07-16 2008-12-31 Semiconductor Energy Lab Light emitting device
KR100761346B1 (ko) * 2001-08-17 2007-09-27 엘지.필립스 엘시디 주식회사 결정질 실리콘의 제조방법
US7247527B2 (en) * 2003-07-31 2007-07-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device, and laser irradiation apparatus
US7422985B2 (en) * 2005-03-25 2008-09-09 Sandisk 3D Llc Method for reducing dielectric overetch using a dielectric etch stop at a planar surface

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100679610B1 (ko) * 2006-01-16 2007-02-06 삼성전자주식회사 단결정 구조를 갖는 박막의 형성 방법
KR100829616B1 (ko) * 2006-12-27 2008-05-14 삼성전자주식회사 채널 실리콘막 형성 방법 및 이를 이용한 스택형 반도체소자 제조 방법
KR100803694B1 (ko) * 2007-01-25 2008-02-20 삼성전자주식회사 반도체 장치 및 반도체 장치의 제조 방법

Also Published As

Publication number Publication date
KR100718265B1 (ko) 2007-05-14
US20060263950A1 (en) 2006-11-23

Similar Documents

Publication Publication Date Title
JP5291929B2 (ja) チャンネル膜を有する半導体装置の製造方法
TWI355744B (en) Transistor and method for fabricating the same
US7052948B2 (en) Film or layer made of semi-conductive material and method for producing said film or layer
US20160308027A1 (en) Process of manufacturing fin-fet device
JP2007123875A (ja) 多孔質層を用いてゲルマニウム・オン・インシュレータ半導体構造を形成するための方法及びこれらの方法によって形成される半導体構造
KR20130029110A (ko) 절연체 기판상의 실리콘 마감을 위한 방법
KR20140125376A (ko) 반도체 장치 및 그 제조 방법
KR100718265B1 (ko) 반도체 장치의 제조 방법
US20150041948A1 (en) Semiconductor device including sti structure and method for forming the same
JPH05217821A (ja) 半導体基板の作製方法
TW200406893A (en) Substrate and manufacturing method therefor
JP2022535212A (ja) 化合物材料を乾式エッチングするための方法
KR100679610B1 (ko) 단결정 구조를 갖는 박막의 형성 방법
JP2007329200A (ja) 半導体装置の製造方法
JPH05217893A (ja) 半導体基材の作製方法
JPH05217823A (ja) 半導体基材の作製方法
JP3998677B2 (ja) 半導体ウェハの製造方法
KR20070120093A (ko) 좁은 반도체 트렌치 구조
KR100596093B1 (ko) 에스오아이 웨이퍼의 제조 방법
CN100449785C (zh) 半导体装置及半导体装置的制造方法
US5696036A (en) DRAM no capacitor dielectric process
US10886121B2 (en) Methods of reducing silicon consumption, methods of forming a semiconductor structure, and methods of forming isolation structures
JP5055687B2 (ja) 半導体ウエハの製造方法
US7632735B2 (en) Process for manufacturing silicon-on-insulator substrate
KR100761346B1 (ko) 결정질 실리콘의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130430

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140430

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee