JPS6018913A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6018913A JPS6018913A JP58128144A JP12814483A JPS6018913A JP S6018913 A JPS6018913 A JP S6018913A JP 58128144 A JP58128144 A JP 58128144A JP 12814483 A JP12814483 A JP 12814483A JP S6018913 A JPS6018913 A JP S6018913A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor layer
- compound semiconductor
- heating
- heating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
- H01L21/02502—Layer structure consisting of two layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/0242—Crystalline insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02463—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02488—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02689—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using particle beams
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02691—Scanning of a beam
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Materials Engineering (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、半導体装置の製造方法、時に絶縁体上に化
合物半導体結晶膜を形成する方法化量するものである。
合物半導体結晶膜を形成する方法化量するものである。
半導体装置の高速化、高密度化のため、回路素子を誘電
体で分離して浮遊容量の少ない半導体集積回路を製造す
る試みがなされており、その一方法として絶縁体上に半
導体層を形成し、その半導体結晶中に回路素子を構成す
る方法がある。この半導体結晶層を形成する方法として
、絶縁体上に多結晶または非晶質の半導体層を堆積し、
その表面にレーザ光または電子線等のエネルギー線を照
射することによって表面層のみを加熱し、単結晶の半導
体層を形成する方法がある。
体で分離して浮遊容量の少ない半導体集積回路を製造す
る試みがなされており、その一方法として絶縁体上に半
導体層を形成し、その半導体結晶中に回路素子を構成す
る方法がある。この半導体結晶層を形成する方法として
、絶縁体上に多結晶または非晶質の半導体層を堆積し、
その表面にレーザ光または電子線等のエネルギー線を照
射することによって表面層のみを加熱し、単結晶の半導
体層を形成する方法がある。
第1図は、従来の半導体層の形成方法による半導体装置
の製造中間時の断面図であり、(1) fd絶縁性基板
となるべき石英基板(sio2) 、(2)は化合物半
導体層となるMBE法により堆積された厚さ5000人
の一8層でありGaAsは多結晶の結晶性を示す。
の製造中間時の断面図であり、(1) fd絶縁性基板
となるべき石英基板(sio2) 、(2)は化合物半
導体層となるMBE法により堆積された厚さ5000人
の一8層でありGaAsは多結晶の結晶性を示す。
このGaAeに、細く絞ったし〜ザ光を走査しながら照
射してGaA3を溶融し、単結晶ないしけ大きな粒径の
GaAsにする。後は公知のプロセスに従ってこのja
As上にデバイスを作成する。
射してGaA3を溶融し、単結晶ないしけ大きな粒径の
GaAsにする。後は公知のプロセスに従ってこのja
As上にデバイスを作成する。
とこるが上記従来の方法では、レーザ光照射の際、Ga
Asが剥き出しの状態にあるため、溶融時にAsが、雰
囲気中に放出され再結晶化GaAs膜の化学当量性が崩
れるという欠点があった。さらに、レーザ光は細く絞ら
れているため、GaAsの表面での温度勾配が大きくな
って、再結晶化膜に大きな歪が残るなどの欠点があった
。
Asが剥き出しの状態にあるため、溶融時にAsが、雰
囲気中に放出され再結晶化GaAs膜の化学当量性が崩
れるという欠点があった。さらに、レーザ光は細く絞ら
れているため、GaAsの表面での温度勾配が大きくな
って、再結晶化膜に大きな歪が残るなどの欠点があった
。
この発明は上記のような従来のものの欠点を除去するた
めになされたもので、絶縁性基板に、再結晶される非晶
質又は多結晶の化合物半導体層を設け、この化合物半導
体層上に、化合物半導体より高い融点を有する加熱層を
設け、エネルギー線を上記加熱層に照射し吸収させ、上
記加熱層の熱を伝導して上記化合物半導体層を加熱し再
結晶するという方法により、組成が均一で結晶性も均一
な半導体装置の製造方法を提供することを目的とする。
めになされたもので、絶縁性基板に、再結晶される非晶
質又は多結晶の化合物半導体層を設け、この化合物半導
体層上に、化合物半導体より高い融点を有する加熱層を
設け、エネルギー線を上記加熱層に照射し吸収させ、上
記加熱層の熱を伝導して上記化合物半導体層を加熱し再
結晶するという方法により、組成が均一で結晶性も均一
な半導体装置の製造方法を提供することを目的とする。
この発明の一実施例に用いる絶縁基板さしては、例えば
石英基板(Si02)が一般的であり、化合物半導体も
非晶質又は多結晶のものが用いられ、受熱層は例えばレ
ーザ光や電子線などのエネルギー線を吸収できれば半導
体および絶縁体などいずれでもよい。又、拡散防止層は
、受熱層の構成材料により選択され、受熱層中の不純物
が化合物半導体層へ拡散するのを防ぐものであれば良い
。
石英基板(Si02)が一般的であり、化合物半導体も
非晶質又は多結晶のものが用いられ、受熱層は例えばレ
ーザ光や電子線などのエネルギー線を吸収できれば半導
体および絶縁体などいずれでもよい。又、拡散防止層は
、受熱層の構成材料により選択され、受熱層中の不純物
が化合物半導体層へ拡散するのを防ぐものであれば良い
。
第2図はこの発明の一実施例による半導体装置の製造中
間時の断面図であり、(1)は絶縁性基板となる石英基
板(sio2) 、(2)は化合物半導体層となる、M
BE法により堆積された厚さ50001のGaAs層、
(3)は加熱層であり、加熱層(3)は減圧CVD法に
よシ堆積された厚さ1001のシリコン窒化膜(813
N)からなる拡散防止層(4)と減圧CVD法により堆
積された厚さ約8000人の多結晶シリコン膜からなる
受熱層(5)を備えている。
間時の断面図であり、(1)は絶縁性基板となる石英基
板(sio2) 、(2)は化合物半導体層となる、M
BE法により堆積された厚さ50001のGaAs層、
(3)は加熱層であり、加熱層(3)は減圧CVD法に
よシ堆積された厚さ1001のシリコン窒化膜(813
N)からなる拡散防止層(4)と減圧CVD法により堆
積された厚さ約8000人の多結晶シリコン膜からなる
受熱層(5)を備えている。
即ち、受熱層(5)は、例えばレーザ光および電子線な
どのエネルギー線を吸収する材料で構成され、吸収した
熱を化合物半導体層に均一に伝えると共に、化合物半導
体成分の飛散を防ぐために設けられている。
どのエネルギー線を吸収する材料で構成され、吸収した
熱を化合物半導体層に均一に伝えると共に、化合物半導
体成分の飛散を防ぐために設けられている。
次に、第2図に示した製造中間時の半導体装置にレーザ
光を照射して化合物半導体層(2)を再結晶化させるわ
けであるが、レーデ光の照射を受けたS1膜(5) I
″ii加熱、その熱はg イ31aH4層(4)を経て
、GaAs(2)に伝えられる。この熱で()aAs
FJ:、溶融し再結晶化する。このように、GaAs上
に8i3N4膜およびSi膜が堆積されているので、G
aAsの溶融再結晶化時に、Asの雰囲気中への放出が
抑えられる。さらに、受熱層(5)の81は熱伝導率が
大きいのでレーザビームによって加えられた熱はSi中
に拡がり、GaAsを均一に加熱する。このため、溶融
時にGaAsの温度勾配は小さくなり、歪などの発生が
抑えられる。この場合、Si3N4はGaAsの溶融時
にSi膜中のS i 11子がGaAS中に拡散しない
ために設けられている。又、加熱層(3)は化合物半導
体層(2)より高い融点を有しているが、融点が化合物
半導体(2)のそれよシ低いと、化合物半導体層(2)
が加熱され溶融している時加熱層(3)が剥離を起こし
、均一に加熱できなくなるのである。
光を照射して化合物半導体層(2)を再結晶化させるわ
けであるが、レーデ光の照射を受けたS1膜(5) I
″ii加熱、その熱はg イ31aH4層(4)を経て
、GaAs(2)に伝えられる。この熱で()aAs
FJ:、溶融し再結晶化する。このように、GaAs上
に8i3N4膜およびSi膜が堆積されているので、G
aAsの溶融再結晶化時に、Asの雰囲気中への放出が
抑えられる。さらに、受熱層(5)の81は熱伝導率が
大きいのでレーザビームによって加えられた熱はSi中
に拡がり、GaAsを均一に加熱する。このため、溶融
時にGaAsの温度勾配は小さくなり、歪などの発生が
抑えられる。この場合、Si3N4はGaAsの溶融時
にSi膜中のS i 11子がGaAS中に拡散しない
ために設けられている。又、加熱層(3)は化合物半導
体層(2)より高い融点を有しているが、融点が化合物
半導体(2)のそれよシ低いと、化合物半導体層(2)
が加熱され溶融している時加熱層(3)が剥離を起こし
、均一に加熱できなくなるのである。
さらに、GaAs、Siのバンドギャップはそれぞれ1
.4.1.1eVであるので、例えば波長1μmのレー
デ光を照射した場合81には吸収されるが、GaA s
には吸収されない。したがって第3図に示すよう罠、受
熱層(5)のSi層を厚さの分布を持たせた構造にして
波長1μmのレーデ光を照射すると、8iの厚い部分の
ほうが薄い部分より温度が高くなる。第3図(a)は上
記この発明の他の実施例による半導体装置の製造中間時
の断面図、(b)は平面図である。
.4.1.1eVであるので、例えば波長1μmのレー
デ光を照射した場合81には吸収されるが、GaA s
には吸収されない。したがって第3図に示すよう罠、受
熱層(5)のSi層を厚さの分布を持たせた構造にして
波長1μmのレーデ光を照射すると、8iの厚い部分の
ほうが薄い部分より温度が高くなる。第3図(a)は上
記この発明の他の実施例による半導体装置の製造中間時
の断面図、(b)は平面図である。
図において(1)〜(5)は第1図と同じであり、(A
)はレーデ光の走査方向、(B)けレーデ光のビーム径
を示す。
)はレーデ光の走査方向、(B)けレーデ光のビーム径
を示す。
第3図(b)の平面図に示すように、レーザビームの径
を81の薄い部分の幅よ92〜3倍にして、段差に平行
にレーデ光を照射すると、GaAsけ、Slの薄い部分
から固化再結晶化するため、ビームの周辺部からのラン
ダムな核成長が抑えられ大きな結晶粒に成長する。
を81の薄い部分の幅よ92〜3倍にして、段差に平行
にレーデ光を照射すると、GaAsけ、Slの薄い部分
から固化再結晶化するため、ビームの周辺部からのラン
ダムな核成長が抑えられ大きな結晶粒に成長する。
なお、化合物半導体層(2)のGCLA8の再結晶化後
は、加熱層(3)のSi膜および8i3N4膜の所定の
個所をエツチングにより除去して用いる。
は、加熱層(3)のSi膜および8i3N4膜の所定の
個所をエツチングにより除去して用いる。
さらに、上記実施例では、上部に加熱層(5)とじて半
導体層を設けたが、レーザ光などのエネルギー線を吸収
できれば絶縁体でもよい。
導体層を設けたが、レーザ光などのエネルギー線を吸収
できれば絶縁体でもよい。
以上説明したとうり、この発り」は絶縁性基板に、再結
晶される非晶質又は多結晶の化合物半導体層を設け、こ
の化合物半導体層上に、化合物半導体より高い融点を有
する加熱層を設け、エネルギー線を上記加熱層に照射し
吸収させ、上記加熱層の熱を伝導して上記化合物半導体
層を加熱し再結晶するという方法により、組成が均一で
、結晶性も均一な半導体装置の製造方法を得ることがで
きる。
晶される非晶質又は多結晶の化合物半導体層を設け、こ
の化合物半導体層上に、化合物半導体より高い融点を有
する加熱層を設け、エネルギー線を上記加熱層に照射し
吸収させ、上記加熱層の熱を伝導して上記化合物半導体
層を加熱し再結晶するという方法により、組成が均一で
、結晶性も均一な半導体装置の製造方法を得ることがで
きる。
第1図は、従来の半導体層の形成方法による半導体装置
の製造中間時の断面図、第2図はこの発明の一実施例に
よる半導体装置の製造中間時の断面図、第3図(a)は
この発明の他の実施例による半導体装置の製造中間時の
断面図、第3図(b)はその平面図である。 図において、(1)は絶縁性基板、(2)は化合物半導
体層、(3)は加熱層、(4)は拡散防止層、(5)は
受熱層、η)はレーザ光の走査方向、(B)ll′li
レーザ光のビーム径である。 なお、図中同一符号は同−又は相当部分を示す。 代理人大岩 増雄 第1図 第3図 (0−)
の製造中間時の断面図、第2図はこの発明の一実施例に
よる半導体装置の製造中間時の断面図、第3図(a)は
この発明の他の実施例による半導体装置の製造中間時の
断面図、第3図(b)はその平面図である。 図において、(1)は絶縁性基板、(2)は化合物半導
体層、(3)は加熱層、(4)は拡散防止層、(5)は
受熱層、η)はレーザ光の走査方向、(B)ll′li
レーザ光のビーム径である。 なお、図中同一符号は同−又は相当部分を示す。 代理人大岩 増雄 第1図 第3図 (0−)
Claims (1)
- 【特許請求の範囲】 (1)絶縁性基板に、再結晶される非晶質又は多結晶の
化合物半導体層を設ける工程、この化合物半導体層上に
化合物半導体よシ高い融点を有する加熱層を設ける工程
、およびエネルギー線を上記加熱層に照射し吸収させ、
上記加熱層の熱を伝導して上記化合物半導体層を加熱し
再結晶する工程を(2)加熱層は受熱層表、受熱層中の
不純物が化合製造方法。 (3)加熱層の厚さが不均一である特許請求の範囲第1
項又は第2項記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58128144A JPS6018913A (ja) | 1983-07-12 | 1983-07-12 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58128144A JPS6018913A (ja) | 1983-07-12 | 1983-07-12 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6018913A true JPS6018913A (ja) | 1985-01-31 |
Family
ID=14977474
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58128144A Pending JPS6018913A (ja) | 1983-07-12 | 1983-07-12 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6018913A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0202718A2 (en) * | 1985-05-22 | 1986-11-26 | Koninklijke Philips Electronics N.V. | A method of producing a semiconductor device comprising a monocrystalline silicon layer on a substrate |
JPS61289620A (ja) * | 1985-06-18 | 1986-12-19 | Sony Corp | 半導体薄膜の熱処理方法 |
US5523240A (en) * | 1990-05-29 | 1996-06-04 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a thin film transistor with a halogen doped blocking layer |
KR100718265B1 (ko) * | 2005-05-23 | 2007-05-14 | 삼성전자주식회사 | 반도체 장치의 제조 방법 |
JP2008085318A (ja) * | 2006-08-31 | 2008-04-10 | Semiconductor Energy Lab Co Ltd | 結晶性半導体膜、及び半導体装置の作製方法 |
US7629208B2 (en) | 2006-05-10 | 2009-12-08 | Sony Corporation | Method of manufacturing thin film transistor, thin film transistor, and display unit |
-
1983
- 1983-07-12 JP JP58128144A patent/JPS6018913A/ja active Pending
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0202718A2 (en) * | 1985-05-22 | 1986-11-26 | Koninklijke Philips Electronics N.V. | A method of producing a semiconductor device comprising a monocrystalline silicon layer on a substrate |
JPS61289620A (ja) * | 1985-06-18 | 1986-12-19 | Sony Corp | 半導体薄膜の熱処理方法 |
US5523240A (en) * | 1990-05-29 | 1996-06-04 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a thin film transistor with a halogen doped blocking layer |
US6607947B1 (en) | 1990-05-29 | 2003-08-19 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device with fluorinated layer for blocking alkali ions |
US7355202B2 (en) | 1990-05-29 | 2008-04-08 | Semiconductor Energy Co., Ltd. | Thin-film transistor |
KR100718265B1 (ko) * | 2005-05-23 | 2007-05-14 | 삼성전자주식회사 | 반도체 장치의 제조 방법 |
US7629208B2 (en) | 2006-05-10 | 2009-12-08 | Sony Corporation | Method of manufacturing thin film transistor, thin film transistor, and display unit |
US8222643B2 (en) | 2006-05-10 | 2012-07-17 | Sony Corporation | Method of manufacturing thin film transistor, thin film transistor, and display unit |
US8482008B2 (en) | 2006-05-10 | 2013-07-09 | Sony Corporation | Method of manufacturing thin film transistor, thin film transistor, and display unit |
JP2008085318A (ja) * | 2006-08-31 | 2008-04-10 | Semiconductor Energy Lab Co Ltd | 結晶性半導体膜、及び半導体装置の作製方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4870031A (en) | Method of manufacturing a semiconductor device | |
EP0127323B1 (en) | A process for producing a single crystal semiconductor island on an insulator | |
EP0449524B1 (en) | Optical annealing method for semiconductor layer and method for producing semiconductor device employing the same semiconductor layer | |
JPS59195871A (ja) | Mos電界効果トランジスタの製造方法 | |
JPS58169940A (ja) | 半導体装置の製造方法 | |
KR100739631B1 (ko) | 단결정 구조를 갖는 박막의 형성 방법 | |
JPH11145056A (ja) | 半導体材料 | |
JPH04307727A (ja) | 薄膜トランジスタの製造方法及び製造装置 | |
US4661167A (en) | Method for manufacturing a monocrystalline semiconductor device | |
JPS6018913A (ja) | 半導体装置の製造方法 | |
JPS6115319A (ja) | 半導体装置の製造方法 | |
JPS62160712A (ja) | 半導体装置の製造方法 | |
JPH0450746B2 (ja) | ||
JPS5856406A (ja) | 半導体膜の製造方法 | |
JPS5892213A (ja) | 半導体単結晶膜の製造方法 | |
JPS61135110A (ja) | 半導体装置の製造方法 | |
JP2699325B2 (ja) | 半導体装置の製造方法 | |
JP2929660B2 (ja) | 半導体装置の製造方法 | |
JP2993107B2 (ja) | 半導体薄膜の製造方法 | |
JPS6027117A (ja) | 半導体装置の製造方法 | |
JPS60229330A (ja) | 半導体装置の製造方法 | |
JPH0243331B2 (ja) | ||
JPS59158514A (ja) | 半導体装置の製造方法 | |
JPS61108121A (ja) | 半導体装置の製造方法 | |
JPH0797556B2 (ja) | Soi基板の製造方法 |