KR20060054578A - 고밀도 인쇄회로기판 제조방법 - Google Patents

고밀도 인쇄회로기판 제조방법 Download PDF

Info

Publication number
KR20060054578A
KR20060054578A KR1020040093182A KR20040093182A KR20060054578A KR 20060054578 A KR20060054578 A KR 20060054578A KR 1020040093182 A KR1020040093182 A KR 1020040093182A KR 20040093182 A KR20040093182 A KR 20040093182A KR 20060054578 A KR20060054578 A KR 20060054578A
Authority
KR
South Korea
Prior art keywords
forming
layer
circuit board
circuit pattern
printed circuit
Prior art date
Application number
KR1020040093182A
Other languages
English (en)
Other versions
KR100688744B1 (ko
Inventor
차혜연
선병국
김태훈
목지수
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020040093182A priority Critical patent/KR100688744B1/ko
Priority to US11/055,190 priority patent/US20060102383A1/en
Priority to JP2005036021A priority patent/JP2006148038A/ja
Priority to DE102005007405A priority patent/DE102005007405A1/de
Priority to CNA2005100084864A priority patent/CN1777348A/zh
Publication of KR20060054578A publication Critical patent/KR20060054578A/ko
Application granted granted Critical
Publication of KR100688744B1 publication Critical patent/KR100688744B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/423Plated through-holes or plated via connections characterised by electroplating method
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/096Vertically aligned vias, holes or stacked vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/0733Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15Position of the PCB during processing
    • H05K2203/1536Temporarily stacked PCBs
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 고밀도 인쇄회로기판 제조 방법에 관한 것이다. 보다 구체적으로, 본 발명은 인쇄회로기판 제조 공정 중에는 물리적 강도를 유지하기 위해 필요하지만 최종 제품에서는 배선의 길이 증가로 고주파 적용 패캐지 제품에서의 전기적 특성 저하를 가져온다. 이에 코어 절연층을 제거함으로써 보다 배선 길이가 짧고,기판두께가 얇은 인쇄회로기판을 제조할 수 있는 방법에 관한 것이다.
코어 절연층, 패터닝 가능한 폴리머, 인쇄회로기판

Description

고밀도 인쇄회로기판 제조방법{Method of manufacturing high density printed circuit board}
도1a 내지 1m은 종래의 빌드업(build-up) 방식에 따른 6층짜리 다층 인쇄회로기판의 제조 방법을 나타낸다.
도2a 내지 도2n은 본 발명의 일 실시예에 따른 인쇄회로기판 제조 방법을 나타낸다.
도3a 내지 도3l은 본 발명의 또다른 실시예에 따른 인쇄회로기판 제조 방법을 나타낸다.
도4a 내지 도4h는 본 발명의 또다른 실시예에 따른 인쇄회로기판 제조 방법을 나타낸다.
※ 도면의 주요 부분의 부호 설명 ※
201,301 : 동박 202,302 : 절연재
203,303 : 글라스마스크 204,304 : 도금층
205,305 : 도금 레지스트 206,306 : 회로패턴
207,307 : 절연층 208,308 : 비아홀
209,309 : 회로패턴 210,310 : 동박의 일면
401a,401b : 동박 402a,402b : 절연재
403 : 접착시트 404 : 회로패턴
405 : 절연층 406 : 비아홀
407 : 회로패턴
본 발명은 고밀도 인쇄회로기판 제조 방법에 관한 것이다. 보다 구체적으로, 본 발명은 인쇄회로기판 제조 공정 중에는 물리적 강도를 유지하기 위해 필요하지만 최종 제품에서는 배선의 길이 증가로 고주파 적용 패캐지 제품에서의 전기적 특성 저하를 가져온다. 이에 코어 절연층을 제거함으로써 보다 배선 길이가 짧고,기판두께가 얇은 인쇄회로기판을 제조할 수 있는 방법에 관한 것이다.
최근 휴대폰 등의 정보화 기기를 구성하는 부품의 두께를 줄이기 위해서는 필수적으로 기판 두께를 줄이는 것이 중요한 관건이다. 또한, 최근의 SiP(System in Package)에서도 칩의 두께를 줄이는 동시에 웨이퍼의 휨현상을 억제하며, 공간을 적게 사용하는 것이 가장 어려운 기술로 알려져 있다.
인쇄회로기판의 다기능화, 소형화 추세에 따라 고밀도, 소형화, 고속화에 대한 요구가 증대되고 있다.
도1a 내지 1m에는 종래의 빌드업(build-up) 방식에 따른 6층짜리 MLB의 제조 방법이 도시되어 있다. 빌드업 방식이라 함은 말 그대로 먼저 내층을 형성하고, 그 위에 추가적으로 외층들을 한층씩 쌓아나가는 방식의 제조 방법을 말한다.
도1a는 가공되기 전의 동박 적층판(CCL;Copper Clad Laminate)(101)의 단면도이다. 절연층(103)에 동박(102)이 입혀져 있다. 동박 적층판이라 함은 일반적으로 인쇄회로기판의 제조되는 원판으로서 절연층에 얇게 구리를 입힌 얇은 적층판을 말한다.
동박 적층판의 종류에는 그 용도에 따라, 유리/에폭시 동박적층판, 내열수지 동박적층판, 종이/페놀 동박적층판, 고주파용 동박적층판, 플렉시블 동박적층판(폴리이미드 필름) 및 복합 동박적층판 등 여러 가지가 있으나, 양면 PCB 및 다층 PCB 제작에는 주로 유리/에폭시 동박 적층판이 사용된다.
유리/에폭시 동박적층판은 유리 섬유에 에폭시 수지(Epoxy Resin:수지와 경화제의 배합물)을 침투시킨 보강기재와 동박으로 만들어진다. 유리/에폭시 동박적층판은 보강기재에 따라 구분되는데, 일반적으로 FR-1∼FR-5와 같이 NEMA(National Electrical Manufacturers Association: 국제전기공업협회)에서 정한 규격에 의해 보강기재와 내열성에 따른 등급이 정해져 있다. 이들 등급 중에서, FR-4가 가장 많이 사용되고 있으나, 최근에는 수지의 Tg(유리전이 온도) 특성 등을 향상시킨 FR-5의 수요도 증가하고 있다.
도1b에서, 동박적층판(101)에 드릴링 가공에 의해 층간 접속을 위한 비아홀 (104)을 형성한다.
도1c에서, 무전해 동도금 및 전해 동도금을 행한다. 이때, 무전해 동도금을 먼저 행하고 그 다음 전해 동도금을 행한다. 전해 동도금에 앞서 무전해 동도금을 실시하는 이유는 절연층 위에서는 전기가 필요한 전해 동도금을 실시할 수 없기 때문이다. 즉, 전해 동도금에 필요한 도전성 막을 형성시켜주기 위해서 그 전처리로서 얇게 무전해 동도금을 한다. 무전해 동도금은 처리가 어렵고 경제적이지 못한 단점이 있기 때문에, 회로 패턴의 도전성 부분은 전해 동도금으로 형성하는 것이 바람직하다.
그리고 나서, 비아홀(104)의 내벽에 형성된 무전해 및 전해 동도금층(105)을 보호하기 위해 페이스트(106)를 충진한다. 페이스트는 절연성의 잉크재질을 사용하는 것이 일반적이나, 인쇄회로기판의 사용 목적에 따라 도전성 페이스트도 사용될 수 있다. 도전성 페이스트는 주성분이 Cu, Ag, Au, Sn, Pb 등의 금속을 단독 또는 합금 형식으로 유기 접착제와 함께 혼합한 것이다. 그러나, 이와 같은 페이스트 충진 과정은 인쇄회로기판의 제조 목적에 따라 생략될 수 있다.
도1c에는, 설명을 위해 무전해 동도금 층 및 전해 동도금층(105)이 구별되지 않고 하나의 층으로 도시되어 있다.
그리고 나서, 도1d에서, 내층 회로의 회로 패턴 형성을 위한 에칭 레지스트(107)의 패턴을 형성한다.
레지스트 패턴을 형성하기 위해서는 아트워크 필름에 인쇄된 회로 패턴을 기판 상에 전사하여야 한다. 전사하는 방법에는 여러 가지 방법이 있으나, 가장 흔 히 사용되는 방법으로는 감광성의 드라이 필름을 사용하여 자외선에 의해 아트 워크 필름에 인쇄된 회로 패턴을 드라이 필름으로 전사하는 방식이다. 최근에는 드라이 필름 대신에 LPR(Liquid Photo Resist)을 사용하기도 한다.
회로 패턴이 전사된 드라이 필름 또는 LPR은 에칭 레지스트(107)로서 역할을 하게 되고, 기판을 에칭액에 담궈 주면, 도1e에 도시된 바와 같이, 회로 패턴이 형성된다.
회로 패턴을 형성하고 나면, 여기에 내층 회로가 제대로 형성되었는가를 검사하기 위해 AOI(Automatic Optical Inspection)등의 방법으로 회로의 외관을 검사하고, 흑화(Black Oxide) 처리 등의 표면처리를 행한다.
AOI(Automatic Optical Inspection)는 자동으로 PCB의 외관을 검사하는 장치이다. 이 장치는 영상 센서와 컴퓨터의 패턴 인식 기술을 이용하여 기판의 외관상태를 자동으로 검사한다. 영상센서로 검사대상 회로의 패턴정보를 읽어 들인 후 이를 기준데이터와 비교하여 불량을 판독한다.
AOI 검사를 이용하면, 랜드(PCB의 부품이 실장될 부분)의 에뉼러 링(Annular ring)의 최소치 및 전원의 접지 상태까지 검사할 수 있다. 또한, 배선패턴의 폭을 측정할 수 있고 홀의 누락도 검사할 수 있다. 다만 홀 내부의 상태를 검사하는 것은 불가능하다.
흑화처리는 배선패턴이 형성된 내층을 외층과 접착시키기 전에 접착력 및 내열성의 강화를 위해 행하는 공정이다.
도1f에서, 기판의 양면에 RCC(Resin Coated Copper)를 적층한다. RCC는 수 지층(108)의 한쪽 면에만 동박층(109)이 형성된 기판으로서, 수지층(108)은 회로층 간의 절연체 역할을 한다.
도1g에서, 내층과 외층간의 접기 접속 역할을 하는 블라인드 비아홀(110)을 가공한다. 이 블라인드 비아홀은 기계적 드릴링을 사용할 수도 있으나, 관통홀을 가공할 때보다 정밀한 가공을 요하므로 YAG(Yttrium Aluminum Garnet)레이저나 CO2 레이저를 이용하는 것이 바람직하다. YAG 레이저는 동박층 및 절연층 모두를 가공할 수 있는 레이저이고, CO2 레이저는 절연층만 가공할 수 있는 레이저이다.
도1h에서, 도금 공정에 의해 외층(111)을 적층한다.
도1i에서, 위 도1h에서 적층한 외층(111)에 전술한 내층의 회로 패턴 형성 방법과 마찬가지 방법을 사용하여 외층에 회로 패턴을 형성한다. 그리고 나서, 내층 회로 패턴을 형성한 후와 마찬가지로, 다시 회로 검사 및 표면 처리를 행한다.
도1j에서, 기판의 양면에 추가적인 외층 적층을 위한 RCC를 적층한다. 이 RCC는 역시 수지층(112) 및 한쪽 면에 동박층(113)을 포함하고, 수지층(112)은 다른 회로층과의 절연체 역할을 한다.
도1k에서, 전술한 바와 같은 레이저 드릴링에 의해 원래 외층과 추가 외층간의 접속을 위한 블라인드 비아홀(114)을 가공한다.
도1l에서, 도금 공정에 의해 추가적인 외층(115)을 적층한다.
도1m에서, 추가된 외층에 전술한 방법에 따라 회로 패턴을 형성하고, 회로 검사 및 표면 처리를 실시한다.
더 많은 층수의 인쇄회로기판을 만드는 경우에는 위와 같은 적층, 회로 패턴 형성, 회로 검사 및 표면 처리를 추가적으로 반복해 나가게 된다.
다 적층하였으면, 최종적으로 형성된 회로에 포토 솔더 레지스트를 도포하고, Ni/Au층을 도금하면 6층짜리 다층 인쇄회로기판 완성된다.
위와 같은 종래의 빌드업 제조방법에 의해서는 기판이 기본적인 두께를 줄이는데 한계가 있으므로 최근의 요구에 부합할 수 없다. 즉, 유리 섬유에 수지를 함침시킨 절연층 코어를 갖는 종래의 CCL 층은 필연적으로 어느 정도의 두께를 가질 수 밖에 없다. 그러나, 이러한 CCL의 절연층 코어는 공정 처리 중에 경도를 유지하나, 배선길이의 증가로 인해 전기적 특성이 저하되는 결과를 가져온다.
이와 관련하여, 미국 특허번호 USP 6,696,764호는 인쇄회로기판 적층 후 중심부를 기계적 가공에 의해 절단하여 2개의 기판을 제조하는 방법을 개시하고 있으나, 절단 방법이 기계적 절단에 의한 것이여서, 정밀한 기판을 제조하는데 한계가 있고, 절단 후에도 코어 절연층이 여전히 존재하여 기판의 두께를 두껍게 만든다.
기판의 두께를 줄일 수 있는 보다 근본적인 대안이 요구된다.
이에 본 발명에서는 위와 같은 종래의 인쇄회로기판 제조 방법의 문제점을 해결하기 위해, 이러한 필연적인 두께를 갖는 절연층 코어를 제거할 수 있는 새로운 인쇄회로기판 제조방법을 제공하는 것을 목적으로 한다.
본 발명의 일 실시예에 따른 고밀도 인쇄회로기판 제조 방법은, 동박의 일면에 자외선에 의해 패터닝이 가능한 절연재를 코팅하는 단계; 상기 절연재를 자외선에 의해 패터닝하는 단계; 상기 절연재 상에 전해 도금에 의해 회로 패턴을 형성하는 단계; 상기 회로 패턴 위에 절연층을 적층하는 단계; 및 상기 적층된 절연층 및 상기 동박의 다른면에 비아홀 및 회로 패턴을 형성하는 단계를 포함하는 것을 특징으로 한다.
본 발명의 또다른 실시예에 따른 고밀도 인쇄회로기판 제조방법은, 동박의 일면에 자외선으로 패터닝이 가능한 절연재를 코팅하는 단계; 상기 절연재를 자외선에 의해 패터닝하는 단계; 상기 절연재 상에 전해 도금에 의해 회로 패턴을 형성하는 단계; 상기 동박에 회로 패턴을 형성하는 단계; 상기 기판의 양면에 절연층을 적층하는 단계; 및 상기 적층된 절연층 및 상기 동박의 다른면에 비아홀 및 회로 패턴을 형성하는 단계를 포함하는 것을 특징으로 한다.
본 발명의 일 실시예에 따른 고밀도 인쇄회로기판은, 자외선에 의해 패터닝되고 양면에 회로패턴이 형성된 절연재; 상기 절연재 상에 적층되며, 다수의 비아홀이 형성된 다수의 절연층; 및 상기 다수의 절연층 사이에 위치하며, 다수의 비아홀 및 회로 패턴이 형성된 회로층을 포함하는 것을 특징으로 한다.
이하, 도면을 참조하여 본 발명을 보다 상세히 설명한다.
도2a 내지 도2n은 본 발명의 일 실시예에 따른 인쇄회로기판 제조 방법을 나타낸다.
도2a는 동박(201)의 단면을 나타낸다. 동박(201)은 종래의 통상적인 CCL에 적층되어 있는 동박과 동일한 것으로서, 동박(201)의 두께는 약 9㎛ 내지 12㎛가 적당하다.
도2b에서, 동박(201) 일면에 자외선에 의해 패터닝이 가능한 절연재(202)를 코팅한다. 자외선에 의해 패터닝이 가능한 절연재라 함은 아크릴기를 포함하고 있어 자외선을 가해주면 중합반응에 의해 경화되는 성질을 갖는 폴리머로서, 이러한 성질을 갖는 재료로는 자외선 감광성 폴리머인 BCB(Benzocyclobutene) 또는 네거티브 포토레지스트로 사용되는 SU-8 등이 바람직하다. 또한, 절연재(202)는 동시에 이후에 실시되는 화학처리 및 열처리에 견딜 수 있도록 내화학성 및 내열성을 갖는 것이 바람직하다.
도2c에서, 소정의 패턴이 형성되어 있는 글라스 마스크(203)를 절연재(202)에 대고, 자외선을 가하여 현상시킴으로써 패턴을 현상한다.
도2d에 도시된 바와 같이, 글라스 마스크(203)의 검은 부분에 해당하는 절연재(202)는 빛이 통과하지 못하여 경화되지 않고, 글라스 마스크(203)의 투명한 부분에 해당하는 절연재(202)는 자외선에 의해 중합반응을 일으켜 경화된다.
일단 패터닝 된 후에는, 선택적으로 절연재(202)에 원하는 정도의 굳기(stiffness)를 얻기 위해 베이킹(baking)을 실시할 수 있다.
도2e에서, 경화되지 않은 절연재(202)를 선택적으로 제거하면 패턴이 형성된다. 기판을 현상액에 담그면 경화되지 않은 절연재(202)는 제거된다.
도2f에서, 무전해 도금 또는 스퍼터링에 의해 절연재(202) 상에 도금층(204) 을 형성한다. 이 도금층(204)은 추후 전해 도금을 위한 시드 레이어(seed layer)로의 역할을 한다.
도2g에서, 기판의 양면에 도금 레지스트(205)를 도포하고, 패턴이 형성된 절연재(202) 쪽에 도포된 도금 레지스트에 노광, 현상 공정을 거쳐 도금 레지스트(204) 패턴을 형성한다. 도금 레지스트(205)로는 드라이 필름을 사용할 수 있다.
도2h에서, 전해 도금에 의해 절연재(202)의 패턴 내벽을 도금으로 필링(filling)함과 동시에 회로 패턴(206)을 형성한다. 간명함을 위해, 도2h이하에는 시드 레이어용 도금층(204)은 도시하지 않았다.
도2i에서, 도금 레지스트(205)를 박리한다. 도금 레지스트(205)가 드라이 필름인 경우 NaOH 또는 KOH를 사용하여 박리시킬 수 있다.
그리고 나서, 선택적으로 회로 패턴에 대한 표면 처리 공정이 수행될 수 있다.
도2j에서, 추가 적층을 위해 층간 절연을 위한 절연층(207)을 적층한다. 절연층(207)으로는 통상적인 다층 인쇄회로기판 제조공법에서 절연층으로 사용되는 프리프렉을 사용할 수 있다.
도2k에서, 절연층(207)에 레이저 드릴링에 의해 소정 위치에 블라인드 비아홀(208)을 형성한다.
도2l에서, 절연층(207) 상에 무전해 도금에 의해 시드 레이어 층을 형성한 뒤에 전해 도금에 의해 비아홀(208) 내벽을 충진하고 회로 패턴(209)을 형성한다.
그리고 나서, 도2m에 도시된 바와 같이, 절연층을 적층하고 회로 패턴을 형 성하는 공정을 반복하여 필요한 수만큼의 회로층을 적층한다. 적층되는 절연층 및 회로 패턴에 따라 최종 회로층의 수가 달라진다.
도2n에 도시된 바와 같이, 동박의 다른면 쪽(210)에 회로 패턴을 형성하면 6층 짜리 인쇄회로기판이 완성된다. 회로 패턴은 에칭 레지스트를 도포하고, 에칭 레지스트 패턴을 형성한 후에, 에칭을 수행함으로써 형성될 수 있다.
본 발명의 인쇄회로기판 제조 방법에 의한 기판은, 종래의 다층 인쇄회로기판과 달리 기판의 중심층이 종래의 CCL의 동박 사이에 위치한 코어 절연층 대신 프리프렉 등의 절연층(207)으로 구성된다.
종래의 CCL을 구성하는 코어 절연층은 최소 60㎛이상이고, 프리프렉 등의 절연층(207)은 통상 30㎛ 내외이므로 종래 방법에 따른 기판보다 기판 두께가 훨씬 얇게 된다.
도3a 내지 도3l은 본 발명의 또다른 실시예에 따른 인쇄회로기판 제조 방법을 나타낸다.
도3a 내지 도3i까지는 도2a 내지 도2i와 동일하다. 도3a 내지 도3i에서, 식별번호 (301) 내지 (306)는 도2a 내지 도2f의 (201) 내지 (206)에 대응한다. 마찬가지로, 간명함을 위해 도3h이하에는 시드 레이어용 도금층(304)은 도시하지 않았다.
도3j에서, 동박(301)에 회로 패턴을 형성한다. 회로 패턴은 소정의 에칭 레지스트 패턴을 형성한 후에 기판을 에칭함으로써 형성할 수 있다.
도3k에서, 추가적층을 위해 층간 절연을 위한 절연층(307)을 적층한다. 절 연층(207)으로는 통상적인 다층 인쇄회로기판 제조공법에서 절연층으로 사용되는 프리프렉을 사용할 수 있다.
도3l에서, 절연층(307)의 소정 위치에 레이저 드릴링에 의해 비아홀(308)을 형성한다. 실시예에 따라서는 기계적인 드릴링에 의해 형성하는 것도 가능하다.
도3m에서, 절연층(307) 상에 무전해 도금에 의해 시드 레이어 층을 형성한 뒤에 전해 도금에 의해 비아홀(308) 내벽을 충진하고 회로 패턴(309)을 형성한다.
도3m의 기판 단면도는 도2n에 도시된 것과 달리 자외선에 의해 패터닝이 가능한 중심 절연재(202)를 중심으로 양쪽으로 절연층 및 회로층이 적층된 형태를 나타낸다.
그리고 나서, 마찬가지로 필요한 수만큼 절연층을 적층하고 회로 패턴을 형성하는 공정을 반복함으로써 계속 적층할 수 있다. 회로 패턴 형성 후에는 소정의 검사 과정 및 표면 처리를 수행하는 것이 바람직하다.
도4a 내지 도4g는 본 발명의 또다른 실시예에 따른 인쇄회로기판 제조 방법을 나타낸다.
도4a에 도시된 바와 같이, 동박(401a,401b)에 자외선에 의해 패터닝이 가능한 절연재(402a,402b)를 적층하고, 이것을 양면 접착 시트(403)의 양면에 동박(401a,401b)이 마주보도록 접착한다. 양면 접착 시트(403)는 동박(401)으로부터 자외선 또는 열에 의해 동박(401a,401b)으로부터 릴리즈(release) 또는 분리될 수 있는 성질을 가져야 한다.
도4b에서, 절연재(402)에 소정의 마스크에 의해 자외선에 노광 및 현상하여 패턴을 형성한 다음, 무전해 도금에 의해 시드 레이어 층을 형성한 후, 전해 도금에 의해 절연재(402)의 패턴 내벽을 도금에 의해 충진함과 동시에 회로 패턴(404)을 형성한다.
도4c에서, 추가적층을 위해 층간 절연을 위한 절연층(405)을 적층하고, 레이저 드릴링 또는 기계적 드릴링에 의해 비아홀(406)을 형성한다.
도4d에서, 절연층(405) 위에 무전해 도금에 의해 시드 레이어층을 형성한 뒤에 전해 도금을 실시하여 비아홀(406) 내벽을 도금에 충진함과 동시에 회로 패턴(407)을 형성한다.
이후 절연층 적층 및 회로 패턴 형성 과정을 반복하여 필요한 층수만큼 적층한다.
도4e에서, 기판의 중심부에 자외선 또는 열을 가하여 양면 접착 시트(401)를 동박(401a,401b)으로부터 릴리즈(release) 시킨다.
도4f에 도시된 바와 같이, 자외선 또는 열을 가함으로써 기판은 두 개로 분리되고, 외부에 노출된 동박(401a,401b)에 에칭 등의 방법으로 회로 패턴을 형성하면, 도2a 내지 도2n을 참조하여 설명한 방법과 동일한 기판 두 개가 형성된다.
마찬가지로, 종래의 다층 인쇄회로기판과 달리 기판의 중심층이 종래의 CCL의 동박 사이에 위치한 코어 절연층 대신 프리프렉 등의 절연층(405)으로 구성되므로, 기판의 전체 두께는 종래의 기판 보다 훨씬 얇게 된다.
본 발명의 고밀도 인쇄회로기판 제조방법에 따르면 코어 절연층이 제거되어 최종 제품의 두께가 매우 얇은 인쇄회로기판을 제공할 수 있다.
또한, 본 발명의 고밀도 인쇄회로기판 제조방법에 따르면 기계적 절단방법이 아닌 자외선에 노출시킴으로써 코어 절연층을 완전히 제거함으로써 최종 제품의 두께를 줄일 수 있다.
이상 본 발명을 실시예를 통해 설명하였으나, 본 발명의 범위가 상기 실시예로 한정되는 것이 아니며 본 발명의 범위 내에서 다양한 변형이 가능하다. 본 발명의 범위는 이하의 특허청구범위의 해석에 의해서만 한정된다.

Claims (7)

  1. 동박의 일면에 자외선에 의해 패터닝이 가능한 절연재를 코팅하는 단계;
    상기 절연재를 자외선에 의해 패터닝하는 단계;
    상기 절연재 상에 전해 도금에 의해 회로 패턴을 형성하는 단계;
    상기 회로 패턴 위에 절연층을 적층하는 단계; 및
    상기 적층된 절연층 및 상기 동박의 다른면에 비아홀 및 회로 패턴을 형성하는 단계;
    를 포함하는 것을 특징으로 하는 고밀도 인쇄회로기판 제조 방법.
  2. 제1항에 있어서,
    상기 전해 도금에 의해 회로 패턴을 형성하는 단계는,
    상기 동박의 양면에 전해 동도금을 위한 시드 레이어층을 형성하는 단계;
    상기 동박의 양면에 도금 레지스트를 도포하는 단계;
    상기 패터닝된 절연재 상에 도포된 도금 레지스트를 패터닝하는 단계;
    전해 동도금에 의해 회로패턴을 형성하는 단계; 및
    상기 도금 레지스트를 박리하는 단계;
    를 포함하는 것을 특징으로 하는 고밀도 인쇄회로기판 제조 방법.
  3. 동박의 일면에 자외선으로 패터닝이 가능한 절연재를 코팅하는 단계;
    상기 절연재를 자외선에 의해 패터닝하는 단계;
    상기 절연재 상에 전해 도금에 의해 회로 패턴을 형성하는 단계;
    상기 동박에 회로 패턴을 형성하는 단계;
    상기 기판의 양면에 절연층을 적층하는 단계; 및
    상기 적층된 절연층 및 상기 동박의 다른면에 비아홀 및 회로 패턴을 형성하는 단계;
    를 포함하는 것을 특징으로 하는 고밀도 인쇄회로기판 제조 방법.
  4. 제3항에 있어서,
    상기 전해 도금에 의해 회로패턴을 형성하는 단계는,
    상기 동박의 양면에 시드 레이어층을 형성하는 단계;
    상기 동박의 양면에 도금 레지스트를 도포하고 상기 도포된 도금 레지스트를 패터닝하는 단계;
    전해 동도금에 의해 회로 패턴을 형성하는 단계; 및
    상기 도금 레지스트를 박리하는 단계;
    를 포함하는 것을 특징으로 하는 고밀도 인쇄회로기판 제조방법.
  5. 2개의 동박의 일면에 각각 자외선으로 패터닝이 가능한 절연재를 코팅하는 단계;
    상기 2개의 동박 사이에 자외선에 의해 릴리즈될 수 있는 양면 접착 시트를 부착하는 단계;
    상기 절연재를 자외선에 의해 패터닝하는 단계;
    전해 도금에 의해 상기 절연재 상에 회로 패턴을 형성하는 단계;
    상기 형성된 회로 패턴 위에 절연층을 적층하는 단계;
    상기 적층된 절연층에 비아홀 및 회로 패턴을 형성하는 단계; 및
    상기 양면 접착 시트에 자외선을 가하여 2개의 기판으로 분리하는 단계
    를 포함하는 것을 특징으로 하는 고밀도 인쇄회로기판 제조 방법.
  6. 제5항에 있어서,
    상기 전해 도금에 의해 회로패턴을 형성하는 단계는,
    상기 동박에 전해 동도금을 위한 시드 레이어층을 형성하는 단계;
    상기 동박에 도금 레지스트를 도포하고 상기 도포된 도금 레지스트를 패터닝하는 단계;
    전해 동도금하는 단계; 및
    상기 도금 레지스트를 박리하는 단계;
    를 포함하는 것을 특징으로 하는 고밀도 인쇄회로기판 제조 방법.
  7. 자외선에 의해 패터닝되고 양면에 회로패턴이 형성된 절연재;
    상기 절연재 상에 적층되며, 다수의 비아홀이 형성된 다수의 절연층; 및
    상기 다수의 절연층 사이에 위치하며, 다수의 비아홀 및 회로 패턴이 형성된 회로층을 포함하는 것을 특징으로 하는 고밀도 인쇄회로기판.
KR1020040093182A 2004-11-15 2004-11-15 고밀도 인쇄회로기판 및 이의 제조방법 KR100688744B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020040093182A KR100688744B1 (ko) 2004-11-15 2004-11-15 고밀도 인쇄회로기판 및 이의 제조방법
US11/055,190 US20060102383A1 (en) 2004-11-15 2005-02-10 Method of fabricating high density printed circuit board
JP2005036021A JP2006148038A (ja) 2004-11-15 2005-02-14 高密度プリント基板の製造方法
DE102005007405A DE102005007405A1 (de) 2004-11-15 2005-02-18 Verfahren zur Herstellung hochdichter gedruckter Leiterplatten
CNA2005100084864A CN1777348A (zh) 2004-11-15 2005-02-21 制造高密度印刷电路板的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040093182A KR100688744B1 (ko) 2004-11-15 2004-11-15 고밀도 인쇄회로기판 및 이의 제조방법

Publications (2)

Publication Number Publication Date
KR20060054578A true KR20060054578A (ko) 2006-05-23
KR100688744B1 KR100688744B1 (ko) 2007-02-28

Family

ID=36313897

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040093182A KR100688744B1 (ko) 2004-11-15 2004-11-15 고밀도 인쇄회로기판 및 이의 제조방법

Country Status (5)

Country Link
US (1) US20060102383A1 (ko)
JP (1) JP2006148038A (ko)
KR (1) KR100688744B1 (ko)
CN (1) CN1777348A (ko)
DE (1) DE102005007405A1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100832651B1 (ko) * 2007-06-20 2008-05-27 삼성전기주식회사 인쇄회로기판
KR101044104B1 (ko) * 2009-11-17 2011-06-28 삼성전기주식회사 반도체 패키지용 인쇄회로기판 및 그 제조방법
KR101375998B1 (ko) * 2009-12-28 2014-03-19 니혼도꾸슈도교 가부시키가이샤 다층 배선기판의 제조방법 및 다층 배선기판

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009119821A1 (ja) * 2008-03-28 2009-10-01 太陽インキ製造株式会社 硬化性樹脂組成物とその硬化物、およびプリント配線板
US20120152606A1 (en) * 2010-12-16 2012-06-21 Ibiden Co., Ltd. Printed wiring board
KR101237668B1 (ko) 2011-08-10 2013-02-26 삼성전기주식회사 반도체 패키지 기판
TWI519221B (zh) * 2012-12-26 2016-01-21 南亞電路板股份有限公司 電路板及其製造方法
KR101483876B1 (ko) * 2013-08-14 2015-01-16 삼성전기주식회사 인덕터 소자 및 이의 제조방법
CN103607837A (zh) * 2013-10-21 2014-02-26 溧阳市东大技术转移中心有限公司 一种印刷电路板结构
CN103607859A (zh) * 2013-10-21 2014-02-26 溧阳市东大技术转移中心有限公司 一种印刷电路板的制造方法
CN103786189B (zh) * 2014-01-21 2016-08-24 广州兴森快捷电路科技有限公司 实现pcb板高孔位精度的钻孔方法
KR20200099686A (ko) * 2019-02-15 2020-08-25 엘지이노텍 주식회사 회로기판

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3672986A (en) * 1969-12-19 1972-06-27 Day Co Nv Metallization of insulating substrates
US5302494A (en) * 1985-06-10 1994-04-12 The Foxboro Company Multilayer circuit board having microporous layers and process for making same
JP3059568B2 (ja) * 1992-01-23 2000-07-04 古河電気工業株式会社 多層プリント回路基板の製造方法
JP3709453B2 (ja) * 1994-07-22 2005-10-26 株式会社村田製作所 セラミックス多層配線基板の製造方法
JPH08302161A (ja) * 1995-05-10 1996-11-19 Hitachi Chem Co Ltd 樹脂組成物及びその樹脂組成物をケミカルエッチングする方法
KR100333627B1 (ko) * 2000-04-11 2002-04-22 구자홍 다층 인쇄회로기판 및 그 제조방법
JP4529262B2 (ja) * 2000-09-14 2010-08-25 ソニー株式会社 高周波モジュール装置及びその製造方法
US6931723B1 (en) * 2000-09-19 2005-08-23 International Business Machines Corporation Organic dielectric electronic interconnect structures and method for making
US6772515B2 (en) * 2000-09-27 2004-08-10 Hitachi, Ltd. Method of producing multilayer printed wiring board
JP2002176259A (ja) * 2000-09-27 2002-06-21 Hitachi Ltd 多層プリント配線板の製造方法および多層プリント配線板
JP3908157B2 (ja) * 2002-01-24 2007-04-25 Necエレクトロニクス株式会社 フリップチップ型半導体装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100832651B1 (ko) * 2007-06-20 2008-05-27 삼성전기주식회사 인쇄회로기판
KR101044104B1 (ko) * 2009-11-17 2011-06-28 삼성전기주식회사 반도체 패키지용 인쇄회로기판 및 그 제조방법
KR101375998B1 (ko) * 2009-12-28 2014-03-19 니혼도꾸슈도교 가부시키가이샤 다층 배선기판의 제조방법 및 다층 배선기판
US8707554B2 (en) 2009-12-28 2014-04-29 Ngk Spark Plug Co., Ltd. Method of manufacturing multilayer wiring substrate

Also Published As

Publication number Publication date
US20060102383A1 (en) 2006-05-18
JP2006148038A (ja) 2006-06-08
KR100688744B1 (ko) 2007-02-28
CN1777348A (zh) 2006-05-24
DE102005007405A1 (de) 2006-05-24

Similar Documents

Publication Publication Date Title
KR100674319B1 (ko) 얇은 코어층을 갖는 인쇄회로기판 제조방법
JP2006148038A (ja) 高密度プリント基板の製造方法
KR100570856B1 (ko) 병렬적 다층 인쇄회로기판 제조 방법
JP6293998B2 (ja) 多層回路基板の製造方法及びその製造方法によって製造された多層回路基板
KR100632560B1 (ko) 병렬적 인쇄회로기판 제조 방법
KR20120047826A (ko) 다층 배선기판
KR20100070051A (ko) 기판 제조용 캐리어 부재 및 이를 이용한 기판 제조방법
JP5302920B2 (ja) 多層配線基板の製造方法
KR100897650B1 (ko) 다층 인쇄회로기판의 제조방법
KR100722599B1 (ko) 필 도금을 이용한 전층 이너비아홀 인쇄회로기판 및 그제조방법
KR101184856B1 (ko) 감광성 절연재를 이용한 인쇄회로기판 제조 방법
KR100455892B1 (ko) 빌드업 인쇄회로기판 및 이의 제조방법
KR20050071793A (ko) 반도체 패키지 기판 및 그 제조 방법
JPH09232760A (ja) 多層プリント配線板およびその製造方法
KR100651422B1 (ko) 일괄 적층 방식을 이용한 다층 인쇄회로기판의 제조 방법
KR101158226B1 (ko) 다층 인쇄 회로 기판 및 이의 제조방법
KR20040061410A (ko) 도통 관통홀이 구리로 채워진 인쇄회로기판 및 그 제조방법
JP2004146668A (ja) 多層プリント配線板及びその製造方法
KR100601473B1 (ko) 혼합형 빌드업 공법을 이용한 인쇄회로기판 제조방법
KR100688865B1 (ko) 도금에 의한 범프 형성 방법 및 이를 이용한 인쇄회로기판제조방법
KR100516716B1 (ko) 이중도통홀이 구비된 다층 인쇄회로기판의 제조방법
KR100658437B1 (ko) 범프기판를 이용한 인쇄회로기판 및 제조방법
KR20070025493A (ko) 필 도금을 이용한 전층 이너비아홀 인쇄회로기판 제조방법
KR100222753B1 (ko) 절연신뢰성이 향상된 다층 인쇄회로기판의 제조방법
KR101156924B1 (ko) 인쇄회로기판의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130111

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131224

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee