JP4529262B2 - 高周波モジュール装置及びその製造方法 - Google Patents
高周波モジュール装置及びその製造方法 Download PDFInfo
- Publication number
- JP4529262B2 JP4529262B2 JP2000280632A JP2000280632A JP4529262B2 JP 4529262 B2 JP4529262 B2 JP 4529262B2 JP 2000280632 A JP2000280632 A JP 2000280632A JP 2000280632 A JP2000280632 A JP 2000280632A JP 4529262 B2 JP4529262 B2 JP 4529262B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- frequency
- forming
- wiring layer
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01087—Francium [Fr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Cooling Or The Like Of Electrical Apparatus (AREA)
- Structure Of Printed Boards (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、例えばパーソナルコンピュータ、携帯電話機、オーディオ機器等の各種電子機器に好適に搭載され、情報通信機能やストレージ機能等を有して超小型通信機能モジュールを構成する高周波モジュール装置及びその製造方法に関する。
【０００２】
【従来の技術】
例えば、音楽、音声或いは画像等の各種情報は、近年、データのデジタル化に伴ってパーソナルコンピュータやモバイルコンピュータ等によっても手軽に扱えるようになっている。また、これらの情報は、音声コーデック技術や画像コーデック技術により帯域圧縮が図られて、デジタル通信やデジタル放送により各種の通信端末機器に対して容易にかつ効率的に配信される環境が整いつつある。例えば、オーディオ・ビデオデータ（ＡＶデータ）は、携帯電話機によって屋外での受信も可能である。
【０００３】
ところで、データ等の送受信システムは、家庭を始めとして小規模な地域内においても好適なネットワークシステムの提案によって、様々に活用されるようになっている。ネットワークシステムとしては、例えばIEEE802.1aで提案されているような５ＧＨｚ帯域の狭域無線通信システム、IEEE802.1bで提案されているような２．４５帯域の無線ＬＡＮシステム或いはBluetoohと称される近距離無線通信システム等の種々の次世代ワイヤレスシステムが注目されている。データ等の送受信システムは、かかるワイヤレスネットワークシステムを有効に利用して、家庭内や屋外等の様々な場所において手軽にかつ中継装置等を介することなく様々なデータの授受、インターネット網へのアクセスやデータの送受信が可能となる。
【０００４】
一方、データ等の送受信システムにおいては、小型軽量で携帯可能であり上述した通信機能を有する通信端末機器の実現が必須となる。通信端末機器においては、送受信部においてアナログの高周波信号の変復調処理を行うことが必要であることから、一般に図２３に示すような送受信信号からいったん中間周波数に変換するようにしたスーパーへテロダイン方式による高周波送受信回路１００が備えられる。
【０００５】
高周波送受信回路１００には、アンテナや切替スイッチを有して情報信号を受信或いは送信するアンテナ部１０１と、送信と受信との切替を行う送受信切替器１０２とが備えられる。高周波送受信回路１００には、周波数変換回路部１０３や復調回路部１０４等からなる受信回路部１０５が備えられる。高周波送受信回路１００には、パワーアンプ１０６やドライブアンプ１０７及び変調回路部１０８等からなる送信回路部１０９が備えられる。高周波送受信回路１００には、受信回路部１０５や送信回路部１０９に基準周波数を供給する基準周波数生成回路部が備えられる。
【０００６】
かかる高周波送受信回路１００においては、詳細を省略するが、各段間にそれぞれ介挿された種々のフィルタ、局発装置（ＶＣＯ）、ＳＡＷフィルタ等の大型機能部品や、整合回路或いはバイアス回路等の高周波アナログ回路に特有なインダクタ、抵抗、キャパシタ等の受動部品の点数が非常に多い構成となっている。高周波送受信回路１００は、各回路部のＩＣ化が図られるが、各段間に介挿されるフィルタをＩＣ中に取り込めず、またこのために整合回路も外付けとして必要となる。したがって、高周波送受信回路１００は、全体に大型となり、通信端末機器の小型軽量化に大きな障害となっていた。
【０００７】
一方、通信端末機器には、図２４に示すように中間周波数への変換を行わずに情報信号の送受信を行うようにしたダイレクトコンバージョン方式による高周波送受信回路１１０も用いられる。高周波送受信回路１１０においては、アンテナ部１１１によって受信された情報信号が送受信切替器１１２を介して復調回路部１１３に供給されて直接ベースバンド処理が行われる。高周波送受信回路１１０においては、ソース源で生成された情報信号が変調回路部１１４において中間周波数に変換されることなく直接所定の周波数帯域に変調され、アンプ１１５と送受信切替器１１２を介してアンテナ部１１１から送信される。
【０００８】
かかる高周波送受信回路１１０は、情報信号について中間周波数の変換を行うことなくダイレクト検波を行うことによって送受信する構成であることから、フィルタ等の部品点数が低減されて全体構成の簡易化が図られ、より１チップ化に近い構成が見込まれるようになる。しかしながら、高周波送受信回路１１０においても、後段に配置されたフィルタ或いは整合回路の対応が必要となる。また、高周波送受信回路１１０は、高周波段で一度の増幅を行うことから充分なゲインを得ることが困難となり、ベースバンド部でも増幅操作を行う必要がある。したがって、高周波送受信回路１１０は、ＤＣオフセットのキャンセル回路や余分なローパスフィルタを必要とし、さらに全体の消費電力が大きくなるといった問題がある。
【０００９】
【発明が解決しようとする課題】
従来の高周波送受信回路は、上述したようにスーパーへテロダイン方式及びダイレクトコンバージョン方式のいずれにおいても、通信端末機器の小型軽量化等の要求仕様に対して充分な特性を満足し得ないものであった。このため、高周波送受信回路については、例えばＳｉ−ＣＭＳ回路等をベースとして簡易な構成によって小型化を図ったモジュール化について種々の試みが図られている。すなわち、試みの１つは、例えば特性の良い受動素子をＳｉ基板上に形成するとともにフィルタ回路や共振器等をＬＳＩ上に作り込み、さらにベースバンド部分のロジックＬＳＩも集積化することで、いわゆる１チップ化高周波送受信モジュールを製作する方法である。
【００１０】
しかしながら、かかるＳｉ基板高周波送受信モジュールにおいては、いかにして性能の良い受動素子をＬＳＩ上に形成するかが極めて重要となる。高周波送受信モジュール１２０においては、このために例えば図２５に示すように、Ｓｉ基板１２１及びＳｉＯ ２ 絶縁層１２２のインダクタ形成部位１２３に対応して大きな凹部１２４を形成する。高周波送受信モジュール１２０は、凹部１２４に臨ませて第１の配線層１２５を形成するとともに凹部１２４を閉塞する第２の配線層１２６が形成されてインダクタ部１２７を構成する。また、高周波送受信モジュールは、他の対応として配線パターンの一部を基板表面から立ち上げて空中に浮かすといった対応を図ることによってインダクタ部が形成されていた。しかしながら、かかる高周波送受信モジュールは、いずれもインダクタ部を形成する工程が極めて面倒であり、工程の増加によってコストがアップするといった問題があった。
【００１１】
一方、１チップ化高周波送受信モジュールにおいては、アナログ回路の高周波回路部と、デジタル回路のベースバンド回路部との間に介在するＳｉ基板の電気的干渉が大きな問題となる。高周波送受信モジュールについては、例えば図２６に示したＳｉ基板高周波送受信モジュール１３０や、図２７に示したガラス基板高周波送受信モジュール１４０が提案されている。高周波送受信モジュール１３０は、Ｓｉ基板１３１上にＳｉＯ ２ 層１３２を形成した後に、リソグラフィ技術によって受動素子形成層１３３が成膜形成されてなる。
【００１２】
受動素子形成層１３３には、詳細を省略するが、その内部に配線パターンとともにインダクタ部、抵抗体部或いはキャパシタ部等の受動素子が薄膜形成技術や厚膜形成技術によって多層に形成されている。高周波送受信モジュール１３０は、受動素子形成層１３３上にビア（中継スルーホール）等を介して内部配線パターンと接続された端子部が形成され、これら端子部にフリップチップ実装法等により高周波ＩＣやＬＳＩ等の回路素子１３４が直接実装されて構成される。
【００１３】
高周波送受信モジュール１３０は、例えばマザー基板等に実装することで、高周波回路部とベースバンド回路部とを区分して両者の電気的干渉を抑制することが可能とされる。ところで、かかる高周波送受信モジュール１３０においては、導電性を有するＳｉ基板１３１が、受動素子形成層１３３内に各受動素子を形成する際に機能するが、各受動素子の良好な高周波特性にとって邪魔になるといった問題がある。
【００１４】
一方、高周波送受信モジュール１４０は、上述したＳｉ基板１３１を用いた高周波送受信モジュール１３０の問題を解決するために、ベース基板にガラス基板１４１が用いられている。高周波送受信モジュール１４０も、ガラス基板１４１上にリソグラフィ技術によって受動素子形成層１４２が成膜形成されてなる。受動素子形成層１４２には、詳細を省略するが、その内部に配線パターンとともにインダクタ部、抵抗体部或いはキャパシタ部等の受動素子が薄膜形成技術や厚膜形成技術によって多層に形成されている。高周波送受信モジュール１４０は、受動素子形成層１４２上にビア等を介して内部配線パターンと接続された端子部が形成され、これら端子部にフリップチップ実装法等により高周波ＩＣやＬＳＩ等の回路素子１３３が直接実装されて構成される。
【００１５】
高周波送受信モジュール１４０は、導電性を有しないガラス基板１４１を用いることで、ガラス基板１４１と受動素子形成層１４２との容量的結合度が抑制され受動素子形成層１４２内に良好な高周波特性を有する受動素子を形成することが可能である。しかしながら、高周波送受信モジュール１４０は、例えばマザー基板等に実装するために、受動素子形成層１４２の表面に端子パターンを形成するとともにワイヤボンディング法等によってマザー基板との接続が行われる。したがって、高周波送受信モジュール１４０は、端子パターン形成工程やワイヤボンディング工程が必要となる。
【００１６】
１チップ化高周波送受信モジュールにおいては、上述したようにベース基板上に高精度の受動素子形成層が形成される。ベース基板には、受動素子形成層を形成する際に、スパッタリング時の表面温度の上昇に対する耐熱特性、リソグラフィ時の焦点深度の保持、マスキング時のコンタクトアライメント特性が必要となる。ベース基板は、このために高精度の平坦性が必要とされるとともに、絶縁性、耐熱性或いは耐薬品性等が要求される。
【００１７】
Ｓｉ基板１３１やガラス基板１４１は、かかる特性を有しておりＬＳＩと別プロセスにより低コストで低損失な受動素子の形成を可能とする。また、Ｓｉ基板１３１やガラス基板１４１は、従来のセラミックモジュール技術で用いられる印刷によるパターン等の形成方法或いはプリント配線基板に配線パターンを形成する湿式エッチング法等と比較して、高精度の受動素子の形成が可能であるとともに、素子サイズをその面積が１／１００程度まで縮小することを可能とする。さらに、Ｓｉ基板１３１やガラス基板１４１は、受動素子の使用限界周波数帯域を２０ＧＨｚまで高めることも可能とする。
【００１８】
しかしながら、かかる高周波送受信モジュールにおいては、上述したようなＳｉ基板１３１やガラス基板１４１上に形成した配線層を介して高周波信号系のパターン形成と、電源やグランドの供給配線或いは制御系信号配線が行われる。高周波送受信モジュールにおいては、このために各配線間に電気的干渉が生じるとともに、配線層を多層に形成することによるコストアップの問題が生じる。
【００１９】
さらに、高周波送受信モジュール１３０、１４０は、図２８に示すようなパッケージ化が図られる。パッケージ１５０は、インターポーザ基板１５１の一方主面上に高周波送受信モジュール１３０を搭載するとともに全体を絶縁樹脂１５６によって封装してなる。インターポーザ基板１５１は、表裏主面に配線層１５２、１５３がそれぞれ形成されるとともに、高周波送受信モジュール１３０の搭載領域の周囲に多数のランド１５４が形成されてなる。
【００２０】
パッケージ１５０は、インターポーザ基板１５１上に高周波送受信モジュール１３０を搭載した状態で、この高周波送受信モジュール１３０とランド１５４とをワイヤボンディング１５５によって電気的に接続して電源供給や信号の送受を行うようにする。したがって、高周波送受信モジュール１３０には、高周波ＩＣ１３４やチップ部品１３５等を実装した表面層に、これら実装部品を接続する配線パターン１３６やワイヤボンディング１５５との接続端子１３７等が形成される。なお、高周波送受信モジュール１４０についても、同様にしてパッケージ化が図られる。
【００２１】
高周波送受信モジュール１３０、１４０は、上述したようにインターポーザ基板１５１を介してパッケージ化が図られるために、パッケージ１５０の厚みや面積を大きくさせるといった問題がある。また、高周波送受信モジュール１３０、１４０は、パッケージ１５０のコストをアップさせるといった問題もある。
【００２２】
また、Ｓｉ基板或いはガラス基板高周波送受信モジュールにおいては、搭載した高周波ＩＣやＬＳＩ等の回路素子を覆ってシールドカバーが設けられるが、これら回路素子から発生する熱の放熱構造によって大型化するといった問題もある。さらに、高周波送受信モジュールにおいては、比較的高価なＳｉ基板１２１やガラス基板１３１を用いることで、コストがアップするといった問題があった。
【００２３】
したがって、本発明は、ベース基板として低価格の基板が用いられるが、このベース基板上に高精度の受動素子や高密度配線層を形成することにより、高機能及び薄型化、小型化、低価格を図った高周波モジュール装置及びその製造方法を提供することを目的に提案されたものである。
【００２４】
【課題を解決するための手段】
上述した目的を達成する本発明にかかる高周波モジュール装置は、ベース基板部と、このベース基板部上に積層形成された高周波素子層部と、この高周波素子層部上に直接搭載された少なくとも１個以上の高周波集積回路素子とから構成される。高周波モジュール装置は、ベース基板部が、ポリフェニールエチレン、ビスマレイドトリアジン、ポリイミド、液晶ポリマ或いはポリノルボルネンから選択した耐熱特性及び高周波特性を有する有機材料により形成した両面基板又はエポキシ系両面基板を用いたコア基板の第１の主面上に所定の配線パターンを有する上部配線層を形成するとともにこの上部配線層の上面が平坦化処理を施されて高周波素子層形成面として構成され、コア基板の第２の主面上に所定の配線パターンを有しかつコア基板を貫通するビアを介して上部配線層と接続された下部配線層を形成するとともにこの下部配線層の下面がパターン配列された実装用端子を有して入出力端子面を構成してなる。高周波モジュール装置は、高周波素子層部が、ベース基板部の高周波素子層形成面上に、ベンゾシクロブテン、ポリイミド、ポリノルボルネン、液晶ポリマ、エポキシ樹脂或いはアクリル系樹脂から選択された耐熱特性と高周波特性と耐薬品性を有する誘電絶縁材を用いて塗布均一性や厚み制御特性を保持する薄膜成膜法により成膜形成した誘電絶縁層と、この誘電絶縁層上に形成した金属薄膜層にパターニング処理を施して所定の配線パターンを形成するとともに厚膜技術や薄膜技術により抵抗体、キャパシタ及びレジスタの受動素子を形成してなる薄膜配線層とを多層に積層形成してなる高周波配線層とともに、最上層の薄膜配線層がパターン配列された回路素子実装用端子を有して回路素子実装部を構成してなる。高周波モジュール装置は、ベース基板部が、コア基板の第２の主面側を実装面として入出力端子面を介してマザー基板上に直接実装されるとともに、下部配線層と上部配線層が高周波素子層部及び高周波集積回路素子に対する電源や信号の供給部及びグランドとして機能する。
【００２５】
本発明にかかる高周波モジュール装置は、上述したように廉価な基材を用いるコア基板に簡易な工程のいわゆる多層配線基板プロセスを施して廉価に製作されるベース基板部の上部配線層に平坦化処理を施して高周波素子層形成面を構成し、この高周波素子層形成面上にいわゆる半導体技術により誘電絶縁層と所定の配線パターンや抵抗体、キャパシタ及びレジスタ等の受動素子を作り込んだ薄膜配線層とを多層に積層形成してなる高周波配線層を形成する。高周波モジュール装置によれば、ベース基板として比較的高価でビア形成が困難なＳｉ基板やガラス基板を用いることなく高周波素子層部の層内に高精度でかつ高周波特性が良好な受動素子や配線層が形成される。高周波モジュール装置によれば、ベース基板部に電源やグランドの配線部や制御系の配線部が構成されるとともに高周波素子層部に受動素子を有する高周波信号回路部が構成されることで、両者の電気的分離が図られ電気的干渉の発生が抑制されて特性の向上が図られるようになる。高周波モジュール装置によれば、ベース基板部に充分な面積を有する電源やグランドの配線を形成することが可能であることから、高周波素子層部に対してレギュレーションの高い電源供給が行われるようになる。
【００２６】
また、上述した目的を達成する本発明にかかる高周波モジュール装置の製造方法は、ポリフェニールエチレン、ビスマレイドトリアジン、ポリイミド、液晶ポリマ或いはポリノルボルネンから選択した耐熱特性及び高周波特性を有する有機材料により形成した両面基板又はエポキシ系両面基板からなるコア基板を用い、このコア基板の第１の主面に上部配線層を形成するとともに第２の主面に下部配線層を形成してなるベース基板部を製作するベース基板部製作工程と、ベース基板部の上部配線層上に高周波素子層部を積層形成する高周波素子層部製作工程と、高周波素子層部上に高周波集積回路素子を直接搭載する高周波集積回路素子搭載工程を有する。高周波モジュール装置の製造方法は、ベース基板部製作工程が、コア基板の第１の主面上に所定の配線パターンを有する上部配線層を形成する上部配線層形成工程と、コア基板の第２の主面上に所定の配線パターンを有する下部配線層を形成する下部配線層形成工程と、コア基板を貫通して上部配線層と下部配線層を接続するビアを形成するビア形成工程と、上部配線層の上面に平坦化処理を施して高周波素子層形成面を形成する高周波素子層形成面形成工程と、下部配線層の下面にパターン配列された実装用端子を形成して入出力端子面として構成する入出力面形成工程を有する。高周波モジュール装置の製造方法は、高周波素子層部製作工程が、ベース基板部の高周波素子層形成面上にベンゾシクロブテン、ポリイミド、ポリノルボルネン、液晶ポリマ、エポキシ樹脂或いはアクリル系樹脂から選択された高周波特性と耐熱特性と耐薬品性を有する誘電絶縁材を用いて塗布均一性や厚み制御特性を保持する薄膜成膜法により少なくとも２層の誘電絶縁層を成膜形成する誘電絶縁層形成工程と、誘電絶縁層上にスバッタ法や化学蒸着法により形成した金属薄膜層にパターニング処理を施して所定の配線パターンを形成するとともに薄膜技術や厚膜技術により抵抗体、キャパシタ及びレジスタの受動素子を形成してなる薄膜配線層を形成する薄膜配線層形成工程を繰り返して高周波配線層を形成する高周波配線層形成工程と、この高周波配線層形成工程において上下の薄膜配線層間を接続するビアを形成するビア形成工程と、最上層の薄膜配線層にパターン配列された回路素子実装用端子を形成して回路素子実装面として構成する回路素子実装面形成工程を有する。高周波モジュール装置の製造方法は、高周波集積回路素子搭載工程が、高周波素子層部の最上層の回路素子実装面上に、回路素子実装用端子を介して少なくとも１個以上の高周波集積回路素子を直接搭載する。高周波モジュール装置の製造方法は、ベース基板部が、コア基板の第２の主面側を実装面として入出力端子面の実装用端子を実装端子に接続することによりマザー基板上に直接実装されるとともに、下部配線層と上部配線層が高周波素子層部及び高周波集積回路素子に対する電源や信号の供給部及びグランドとして機能する高周波モジュール装置を製造する。
【００２７】
上述した工程を有する本発明にかかる高周波モジュール装置の製造方法によれば、上述したように廉価な基材を用いるコア基板に簡易な工程のいわゆる多層配線基板プロセスを施して廉価に製作されるベース基板部の上部配線層に平坦化処理を施して高周波素子層形成面を構成し、この高周波素子層形成面上にいわゆる半導体技術により誘電絶縁層と所定の配線パターンや抵抗体、キャパシタ及びレジスタ等の受動素子を作り込んだ薄膜配線層とを多層に積層形成してなる高周波配線層を形成する。高周波モジュール装置の製造方法によれば、ベース基板として比較的高価でビア形成が困難なＳｉ基板やガラス基板を用いることなく高周波素子層部の層内に高精度でかつ高周波特性が良好な受動素子や配線層を形成する。高周波モジュール装置の製造方法によれば、ベース基板部に電源やグランドの配線部や制御系の配線部が構成されるとともに高周波素子層部に受動素子を有する高周波信号回路部が構成されることで、両者の電気的分離が図られ電気的干渉の発生が抑制されて特性の向上が図られた高周波モジュール装置を製造する。高周波モジュール装置の製造方法によれば、ベース基板部に充分な面積を有する電源やグランドの配線を形成することが可能であることから、高周波素子層部に対してレギュレーションの高い電源供給が行われる高周波モジュール装置を製造する。
【００２８】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。実施の形態として図１に示した高周波モジュール装置１は、詳細を後述するベース基板部製作工程により最上層が高精度の平坦面からなる高周波素子層形成面３として構成されたベース基板部２を製作するとともに、このベース基板部２をベースとして詳細を後述する高周波素子層部製作工程によって高周波素子層形成面３上に高周波素子層部４が形成されてなる。高周波モジュール装置１は、ベース基板部２が、上層に形成された高周波素子層部４に対する電源系の配線部や制御系の配線部或いはグランドを構成する。高周波モジュール装置１は、高周波素子層部４の最上層が回路素子実装部２９を構成してなり、詳細を後述する高周波集積回路素子搭載工程により図１に示すように高周波ＩＣ９０やチップ部品９１が実装されるとともにシールドカバー９２によって封装される。高周波モジュール装置１は、いわゆる１チップ部品としてマザー基板９３上に実装される。
【００２９】
ベース基板部２は、両面基板からなるコア基板５と、このコア基板５をコアとしてその第１の主面５ａ側に形成された上部配線層６と、第２の主面５ｂ側に形成された下部配線層７とからなる。ベース基板部２には、後述するようにコア基板５に対して第１の樹脂付銅箔８乃至第４の樹脂付銅箔１１が接合される。第１の樹脂付銅箔８は、コア基板５の第１の主面５ａ側に接合されて２層からなる上部配線層６を形成する。第２の樹脂付銅箔９は、コア基板５の第２の主面５ｂ側に接合されて２層からなる下部配線層７を形成する。
【００３０】
ベース基板部２の構成並びに製作工程について、以下図２乃至図１０に示した製作工程図も参照しながら詳細に説明する。ベース基板部製作工程は、図２に示すように、コア基板５の第１の主面５ａと第２の主面５ｂに上部配線層６を構成する上部第１配線層１２及び下部配線層７を構成する下部第１配線層１３や、コア基板５を貫通して上部第１配線層１２と下部第１配線層１３を接続する複数のビア２１を形成する第１配線層形成工程ｓ−１を有する。ベース基板部製作工程は、コア基板５の第１の主面５ａと第２の主面５ｂに第１の樹脂付銅箔８と第２の樹脂付銅箔９をそれぞれ接合する第１銅箔接合工程ｓ−２を有する。ベース基板部製作工程は、これら第１の樹脂付銅箔８と第２の樹脂付銅箔９にビア１５、１６を形成するビア形成工程ｓ−３を有する。ベース基板部製作工程は、第１の樹脂付銅箔８と第２の樹脂付銅箔９に上部配線層６を構成する上部第２配線層１７及び下部配線層７を構成する下部第２配線層１８を形成する第２配線層形成工程ｓ−４とを経て、ベース基板中間体１９を製作する。
【００３１】
ベース基板部製作工程は、ベース基板中間体１９に対して上部第２配線層１７及び下部第２配線層１８を被覆する第３の樹脂付銅箔１０と第４の樹脂付銅箔１１とをそれぞれ接合する第２銅箔接合工程ｓ−５を有する。ベース基板部製作工程は、第３の樹脂付銅箔１０に研磨処理を施して上部配線層６を露出させて最上層に後述する高周波素子層形成面３を形成するとともに第４の樹脂付銅箔１１を所定量研削する研磨処理を施す研磨工程ｓ−６を経てベース基板部２を製作する。
【００３２】
コア基板５には、低誘電率で低いＴａｎδ、すなわち高周波特性に優れた基材、例えばポリフェニールエチレン（ＰＰＥ）、ビスマレイドトリアジン（ＢＴ−ｒｅｓｉｎ）、ポリテトラフルオロエチレン（商標名テフロン）、ポリイミド、液晶ポリマ（ＬＣＰ）或いはポリノルボルネン（ＰＮＢ）から選択した有機材料を基材とした両面基板或いはエポキシ系両面基板が用いられる。コア基板５は、機械的剛性とともに耐熱性、耐薬品性を有し、例えば上述した両面基板よりもさらに廉価なエポキシ系基板ＦＲ−５等も用いられる。コア基板５は、上述した有機材料によって形成される配線基板を用いることで、高精度に形成されることによって比較的高価となるＳｉ基板やガラス基板と比較して廉価であり、材料コストの低減が図られる。
【００３３】
コア基板５には、図３に示すように第１の主面５ａと第２の主面５ｂの全面に亘って銅箔層２０ａ、２０ｂが形成されている。コア基板５には、第１配線層形成工程ｓ−１が施される。コア基板５は、ドリルやレーザによる孔穿加工が施されて所定の位置にそれぞれビアホール１４が形成される。コア基板５には、メッキ等によって内壁に導通処理が施されたビアホール１４内に、導電ペーストを埋め込んだ後にメッキ法によって蓋形成が行われて上部第１配線層１２と下部第１配線層１３とを接続するビア２１が形成される。コア基板５は、銅箔層２０ａ、２０ｂに対してフォトリソグラフ処理が施されることによって、図４に示すように第１の主面５ａに所定の上部第１配線層１２が形成されるとともに第２の主面５ｂに所定の下部第１配線層１３が形成される。
【００３４】
以上の工程を経たコア基板５には、第１銅箔接合工程ｓ−２によって、図５に示すように、上部第１配線層１２を被覆して第１の樹脂付銅箔８が接合されるとともに、下部第１配線層１３を被覆して第２の樹脂付銅箔９が接合される。第１の樹脂付銅箔８と第２の樹脂付銅箔９には、それぞれ銅箔層８ａ、９ａの一方主面の全体に樹脂層８ｂ、９ｂが裏打ちされたいわゆる樹脂付銅箔が用いられる。
【００３５】
第１の樹脂付銅箔８及び第２の樹脂付銅箔９は、樹脂層８ｂ、９ｂ側を接合面として、コア基板５の第１の主面５ａと第２の主面５ｂに接着樹脂（プリプレグ）によって接合される。なお、これら第１の樹脂付銅箔８及び第２の樹脂付銅箔９は、樹脂層８ｂ、９ｂが熱可塑性樹脂によって形成される場合には、加熱圧着処理を施すことにより接着樹脂を不要としてコア基板５に接合される。第１の樹脂付銅箔８と第２樹脂付銅箔９には、コア基板５に接合された状態においてビア形成工程ｓ−３が施されて、図６に示すように上部第１配線層１２と下部第１配線層１３の所定部位に対応する部位にそれぞれビア１５、１６が形成される。ビア形成工程ｓ−３は、第１の樹脂付銅箔８と第２樹脂付銅箔９に対してビア１５、１６の形成部位にフォトリソグラフ処理を施した後に湿式エッチングを行って銅箔層８ａ、９ａに開口を形成し、これら開口をマスクとしてレーザ加工を施こすことによって上部第１配線層１２或いは下部第１配線層１３のランド部が受けとなってそれぞれにビアホール２２ａ、２２ｂを形成する。
【００３６】
第１の樹脂付銅箔８と第２樹脂付銅箔９には、ビアメッキ等によりビアホール２２ａ、２２ｂの内壁に導通処理が施されるとともにメッキ法や導電ペーストの埋め込みにより導電材が充填されてビア１５、１６が形成される。第１の樹脂付銅箔８及び第２樹脂付銅箔９には、第２配線層形成工程ｓ−４により、銅箔層８ａ、９ａにそれぞれ所定のパターンニングが施されて、図７に示すように上部第２配線層１７及び下部第２配線層１８とが形成される。第２配線層形成工程ｓ−４は、上述した第１配線層形成工程ｓ−１と同様に、銅箔層８ａ、９ａに対してフォトリソグラフ処理を施こすことにより樹脂層８ｂ、９ｂ上にそれぞれ上部第２配線層１７と下部第２配線層１８とを形成してベース基板中間体１９を製作する。
【００３７】
ベース基板部製作工程においては、ベース基板部２に後述する高周波素子層部４を形成するために、ベース基板中間体１９の上部配線層６に対して高精度の平坦性を有する高周波素子層形成面３を形成するとともに下部配線層７に対して入出力端子部２４を形成する工程が施される。ベース基板中間体１９には、第２銅箔接合工程ｓ−５により、図８に示すように上部配線層６の上部第２配線層１７を被覆して第３の樹脂付銅箔１０が接合されるとともに下部配線層７の下部第２配線層１８を被覆して第４の樹脂付銅箔１１が接合される。
【００３８】
第３の樹脂付銅箔１０及び第４の樹脂付銅箔１１も、上述した第１の樹脂付銅箔８や第２の樹脂付銅箔９と同様に、それぞれ銅箔層１０ａ、１１ａの一方主面の全体に亘って樹脂層１０ｂ、１１ｂが裏打ちされたいわゆる樹脂付銅箔が用いられる。第３の樹脂付銅箔１０及び第４の樹脂付銅箔１１は、図９に示すように樹脂層１０ｂ、１１ｂを接合面として、ベース基板中間体１９の上部第２配線層１７と下部第２配線層１８を被覆して接着樹脂（プリプレグ）によって接合される。なお、第３の樹脂付銅箔１０及び第４の樹脂付銅箔１１も、樹脂層１０ｂ、１１ｂが熱可塑性樹脂によって形成される場合には、接着樹脂を不要としてベース基板中間体１９に接合される。
【００３９】
ベース基板中間体１９には、研磨工程ｓ−６により、接合した第３の樹脂付銅箔１０と第４の樹脂付銅箔１１とに対して研磨処理が施される。研磨工程ｓ−６は、例えばアルミナとシリカの混合液からなる研磨材により第３の樹脂付銅箔１０と第４の樹脂付銅箔１１の全体を研磨することによってベース基板中間体１９の両面を精度の高い平坦面に形成する。研磨工程ｓ−６においては、図１０に示すように、第３の樹脂付銅箔１０側については上部第２配線層１７が露出するまでの研磨を施す。また、研磨工程ｓ−６においては、第４の樹脂付銅箔１１側については下部第２配線層１８を露出させずに樹脂層１１ｂが所定の厚みΔｘを残すようにして研磨を施す。
【００４０】
ベース基板部製作工程は、上述した各工程によりコア基板５からベース基板中間体１９を経て、上部配線層６の最上層に高平坦精度を有する高周波素子層形成面３が形成されてなるベース基板部２を製作する。ベース基板部製作工程は、ベース基板中間体１９を製作する工程を従来の多層基板の製作工程と同様とすることで、多層基板の製作プロセスをそのまま適用可能であるとともに、量産性も高い。なお、ベース基板部製作工程については、上述した工程に限定されるものではなく、従来採用されている種々の多層基板の製作工程が採用されてもよいことは勿論である。
【００４１】
ベース基板部２には、上述したようにコア基板５の第２の主面５ｂ側に接合された第２の樹脂付銅箔９によって、下部第１配線層１３が形成されている。ベース基板部２は、この下部第１配線層１３が、第４の樹脂付銅箔１１の樹脂層１１ｂの研削量を制限することによって露出されない構造となっている。ベース基板部２は、かかる構成によって後述する高周波素子層部製作工程において、下部配線層７が第４の樹脂付銅箔１１の残された樹脂層１１ｂによって薬品や機械的或いは熱的負荷から保護される。下部配線層７は、高周波素子層部４を形成した後に、上述した樹脂層１１ｂが除去されることで露出されて入出力端子（実装用端子）２３を有する入出力端子部２４を構成する。
【００４２】
以上のようにして製作されたベース基板部２には、後述する高周波素子層形成工程を経て高周波素子層形成面３上に高周波素子層部４が積層形成される。高周波素子層部４には、平坦化されたベース基板部２の高周波素子層形成面３上に、いわゆる半導体技術の薄膜形成技術や厚膜形成技術を用いてインダクタ２５、キャパシタ２６及びレジスタ２７等の受動素子が内蔵される複数層の薄膜配線層と誘電絶縁層からなる高周波配線層４０と、この高周波配線層４０上に回路素子実装用端子４３を有する最上層の回路素子実装部２９が形成されてなる。高周波配線層４０は、詳細を後述するように第１誘電絶縁層３０と、第１薄膜配線層２８と、第２誘電絶縁層３１と、第２薄膜配線層３２とから構成される。高周波素子層部４には、回路素子実装部２９上に高周波ＩＣ（高周波集積回路素子）９０やチップ部品９１が実装されるとともに、全体がシールドカバー９２によって覆われる。
【００４３】
なお、ベース基板部製作工程においては、コア基板５に対して第２の樹脂付銅箔９を介して接合される第４の樹脂付銅箔１１が、銅箔部１１ａを研磨されることになる。ベース基板部製作工程においては、接合された各構成部材がプレス機によってプレスされて一体化される。ベース基板部製作工程においては、金属製のプレス面と第４の樹脂付銅箔１１とのなじみがよく、精度のよいプレスが行われるようになる。したがって、第４の樹脂付銅箔１１については、銅箔部が配線層を構成しないことから、銅貼りでなく他の樹脂付金属箔であってもよい。
【００４４】
高周波素子層部４の構成並びに製作工程について、以下図２及び図１１乃至図１７に示した製作工程図も参照しながら詳細に説明する。高周波素子層部４の製作工程は、上述した工程を経て製作されたベース基板部２の平坦化された高周波素子層形成面３上に、第１誘電絶縁層３０を成膜形成する第１誘電絶縁層形成工程ｓ−７と、第１誘電絶縁層３０上に第１薄膜配線層２８を形成するための下地処理を施す下地処理工程ｓ−８と、受動素子を有する第１薄膜配線層２８を形成する第１薄膜配線層形成工程ｓ−９との工程を経る。高周波素子層部４の製作工程は、第１薄膜配線層２８を被覆するとともに回路素子実装部２９を形成するための第２誘電絶縁層３１を成膜形成する第２誘電絶縁層形成工程ｓ−１０と、回路素子実装部２９に所定の配線パターンや受動素子を有する第２薄膜配線層３２を形成する第２薄膜配線層形成工程ｓ−１１と、回路素子実装部２９を被覆するレジスト層３３ａとベース基板部２の第２の主面５ｂ側の入出力端子部２４を被覆するレジスト層３３ｂを形成するレジスト層形成工程ｓ−１２とを経て、高周波モジュール装置１を製作する。
【００４５】
ベース基板部２には、第１誘電絶縁層形成工程ｓ−７において高周波素子層形成面３上に絶縁性誘電材が供給されて第１誘電絶縁層３０が成膜形成される。絶縁性誘電材には、コア基板５と同様に低誘電率で低いＴａｎδ、すなわち高周波特性に優れかつ耐熱性や耐薬品性に優れた液状の基材が用いられる。絶縁性誘電材には、具体的には、ベンゾシクロブテン（ＢＣＢ）、ポリイミド、ポリノルボルネン（ＰＮＢ）、液晶ポリマ（ＬＣＰ）或いはエポキシ樹脂やアクリル系樹脂が用いられる。成膜方法としては、塗布均一性、厚み制御性が保持されるスピンコート法、カーテンコート法、ロールコート法或いはディップコート法等が適用される。
【００４６】
第１誘電絶縁層形成工程ｓ−７においては、図１１に示すようにベース基板部２上に成膜された第１誘電絶縁層３０に対して多数のビアホール３４が形成される。各ビアホール３４は、高周波素子層形成面３に露出された上部第２配線層１７の所定のランド１７ａに対応して形成され、ランド１７ａを外方に臨ませる。各ビアホール３４は、絶縁性誘電材として感光性樹脂を用いた場合には、所定のパターンニングに形成されたマスクを第１誘電絶縁層３０に取り付けてフォトリソグラフ法により形成される。各ビアホール３４は、その他適宜の方法によっても形成される。
【００４７】
下地処理工程ｓ−８においては、図１２に示すように各ビアホール３４を含む第１誘電絶縁層３０の表面上に、例えばスパッタリング法等によって全面に亘って例えばニッケル層と銅層とからなる金属薄膜層３５が成膜形成される。金属薄膜層３５は、ニッケル層と銅層の厚みがそれぞれ５０μｍ乃至５００μｍ程度に成膜されてなる。下地処理工程ｓ−８においては、レジスタ２７の形成部位を含む所定箇所をレジストでマスキングした状態で硝酸／硫酸／酢酸の混合液からなるエッチング液によってエッチング処理を施すことにより、不要な金属薄膜を除去して第１薄膜配線層２８を形成するための処理を行う。
【００４８】
金属薄膜層３５には、第１薄膜配線層形成工程ｓ−９が施されてレジスタ２７やキャパシタ２６が形成される。金属薄膜層３５には、図１２に示すように、レジスタ２７の形成部位に対応して金属薄膜が除去された部位にリフトオフ法によって窒化タンタル層３６が形成される。この窒化タンタル層３６には、レジスト処理された状態で全面に窒化タンタル（ＴａＮ）がスパッタリングされ、レジスト層部分の窒化タンタルが除去されることにより金属薄膜が除去されたレジスタ２７の対応部位にのみ形成される。
【００４９】
金属薄膜層３５には、図１２に示すようにキャパシタ２６の形成部位にも窒化タンタル層３７が形成される。金属薄膜層３５には、キャパシタ形成部位を除く全面にレジストコーティングが行われた状態で、ホウ酸アンモニウム等の電解液中で窒化タンタルが陽極となるように電界を印加する、いわゆる陽極酸化処理が施される。この陽極酸化処理は、１００Ｖ、３０分程度の電界印加により行われることにより、窒化タンタル層３７が酸化して、タンタルオキサイト（ＴａＯ2）層３８を形成する。
【００５０】
金属薄膜層３５には、必要な配線パターンだけを残すようにフォトリソグラフ処理によってレジストパターンニングが行われる。タンタルオキサイト層３８には、レジストを取り去った後にマスキングが施され、例えばリフトオフ法によってニッケル層と銅層とからなる上部電極３９が形成される。高周波素子層部製作工程においては、以上の工程を経て、図１３に示すベース基板部２上に所定の配線パターンとレジスタ２７やキャパシタ２６を有する第１薄膜配線層２８が形成された高周波送受信モジュール基板中間体４１が製作される。
【００５１】
高周波素子層部製作工程においては、以上の工程を経て製作された高周波送受信モジュール基板中間体４１に対して、第２誘電絶縁層形成工程ｓ−１０によって図１４に示すように第２誘電絶縁層３１が成膜形成される。第２の絶縁層形成工程ｓ−１０は、上述した第１誘電絶縁層３０と同様の方法によって第１薄膜配線層２８上に第２誘電絶縁層３１を形成するとともに、この第２誘電絶縁層３１に第１薄膜配線層２８に形成された所定の配線パターンやキャパシタ２６の上部電極３９を外方に臨ませる複数のビアホール４２を形成する。
【００５２】
高周波素子層部製作工程においては、第２薄膜配線層形成工程ｓ−１１により、第２誘電絶縁層３１上に第２薄膜配線層３２が形成される。第２薄膜配線層形成工程ｓ−１１は、具体的にはスパッタリング法等によって第２誘電絶縁層３１上にニッケル層及び銅層とからなるスパッタ層（金属薄膜層）を成膜形成し、このスパッタ層に対してフォトリソグラフ処理を施して所定のパターンニングを行う。第２薄膜配線層形成工程ｓ−１１は、さらにスパッタ層に対して電界メッキにより数μｍ程度の厚みを有する銅メッキを選択的に行った後に、メッキ用レジストを除去しさらにスパッタ層を全面的にエッチングすることによって図１５に示すように回路素子実装部２９を構成する第２薄膜配線層３２を形成する。
【００５３】
第２薄膜配線層３２には、この際にその一部にインダクタ２５が形成される。インダクタ２５は、直列抵抗値が問題となるが、上述したようにスパッタ層に対して電解メッキを施す厚膜形成技術によって形成することで充分な厚みを以って形成され、損失の低下が抑制される。
【００５４】
高周波素子層部製作工程においては、上述した工程を経ることによってベース基板部２上に高周波素子層部４を形成することで、下部配線層７の下部第２配線層１８を薬品、機械的或いは熱的負荷から保護する樹脂層１１ｂが不要となる。高周波素子層部製作工程においては、所定の厚みΔｘで残された樹脂層１１ｂに対して研磨加工を施すことにより、下部第２配線層１８を露出させる。
【００５５】
高周波素子層部製作工程においては、レジスト層形成工程ｓ−１２により、高周波素子層部４の表面全体とベース基板部２側の下部第２配線層１８上にレジスト層３３ａ、３３ｂをそれぞれコーティングする。高周波素子層部製作工程においては、これらレジスト層３３ａ、３３ｂに対してマスクパターンを介してフォトリソグラフ処理を施し、図１６に示すように所定の位置にビアホール４２ａ、４２ｂを形成する。高周波素子層部製作工程においては、これらビアホール４２ａ、４２ｂに無電解ニッケル／銅メッキを施して電極端子を形成し、図１７に示す高周波モジュール装置１を製作する。
【００５６】
高周波モジュール装置１は、高周波素子層部４側の第２薄膜配線層３２に形成された電極端子が、高周波ＩＣ９０やチップ部品９１を搭載して接続する回路素子実装用端子４３を構成する。高周波モジュール装置１は、ベース基板部２側の下部第２配線層１８に形成された電極端子が、例えばマザー基板９３に搭載される際の入出力端子部２４の接続端子及び入出力端子２３を構成する。高周波ＩＣ９０は、図１に示すように例えばフリップチップ９４を介するフリップチップ法によって入出力端子部２４上に直接実装される。
【００５７】
上述した高周波モジュール装置１においては、両面基板からなるコア基板５をコアとしてその第１の主面５ａと第２の主面５ｂとに第１の樹脂付銅箔８乃至第４の樹脂付銅箔１１とを接合して４層構成のベース基板部２を製作する工程を採用したが、本発明はかかるベース基板部の製作工程に限定されるものではないことは勿論である。第２の実施の形態として図１８に示したベース基板部製作工程は、２枚の両面基板５１ａ、５１ｂを用いて上述したベース基板部２と同様の４層構成のベース基板部５０を製作する。なお、ベース基板部製作工程は、個別の工程を上述したベース基板部２の各製作工程と同様とすることから、その詳細な説明を省略する。
【００５８】
ベース基板部製作工程は、図１８（ａ）に示した両面基板５１に対して、その表裏主面の導体部５２ａ、５２ｂにフォトリソグラフ処理を施すことにより所定のパターンニングを行い、エッチング処理を施すことにより同図（ｂ）に示すように配線パターン５３ａ、５３ｂを形成する。ベース基板部製作工程は、同図（ｃ）に示すように２枚の両面基板５１ａ、５１ｂを例えば中間樹脂材５４を介して接合する。ベース基板部製作工程は、同図（ｄ）に示すように両面基板５１ａ、５１ｂの各配線パターン５３ａ、５３ｂについてビア接続を行ってベース基板中間体５５を製作する。
【００５９】
ベース基板部製作工程においては、図１８（ｅ）に示すようにベース基板中間体５５の表裏主面にそれぞれ熱プレスにより第１の樹脂付銅箔５６と第２の樹脂付銅箔５７を接合する。ベース基板部製作工程においては、これら第１の樹脂付銅箔５６と第２の樹脂付銅箔５７に対して研磨加工が施される。ベース基板部製作工程においては、第１の両面基板５１ａ側については、配線パターン５３ａが外方に露出するように第１の樹脂付銅箔５６の研磨加工を施すことによって配線パターン５３ａ間に樹脂が充填されて全体として高精度に平坦化された高周波素子層形成面５８を構成する。ベース基板部製作工程においては、第２の両面基板５１ｂ側については、配線パターン５３ｂが外方に露出されないように樹脂部分を残して第２の樹脂付銅箔５７の研磨加工が行われる。ベース基板部製作工程においては、上述した工程を経て、同図（ｆ）に示すベース基板部５０を製作する。
【００６０】
第３の実施の形態として図１９に示したベース基板部製作工程は、例えば上述した第２の実施の形態によって製作した同図（ａ）に示すベース基板中間体５５について、ディップコート法によって液状樹脂材６０を表裏前面に塗布する工程を特徴とする。すなわち、ベース基板部製作工程においては、適当な溶媒によって溶かされた液状樹脂材６０がディップ槽６１内に貯められおり、同図（ｂ）に示すようにこのディップ槽６１内にベース基板中間体５５が漬けられる。
【００６１】
ベース基板部製作工程においては、ベース基板中間体５５が、適当な漬置き時間と引上げ速度とを以ってディップ槽６１から取り出される。ベース基板部製作工程においては、図１９（ｃ）に示すようにベース基板中間体５５の表裏主面に液状樹脂材６０の樹脂層６２ａ、６２ｂが同時に形成される。ベース基板部製作工程においては、このようにして樹脂層６２を形成したベース基板中間体５５を水平状態に保持してベーキング処理を施し、余分な有機成分を蒸発させる。ベース基板部製作工程においては、ベース基板中間体５５に対して上述した研磨加工を施して各樹脂層６２ａ、６２ｂを所定量研磨することで、同図（ｄ）に示したベース基板部６３を製作する。
【００６２】
ベース基板部製作工程においては、液状樹脂材６０の濃度、漬置き時間或いは引上げ速度を制御することによって樹脂層６２の膜厚精度を得ることが可能とされる。なお、樹脂層６２については、例えば方向性化学エッチング法（RIE:Reactive Ion Etching）やプラズマエッチング法（PE:Plasma Etching）等のドライエッチング法により、その平坦化を行うようにしてもよい。
【００６３】
ところで、高周波モジュール装置１は、図１に示すように高周波素子層部４の回路素子実装部２９上にフリップチップ法等によって回路素子実装用端子４３を介して高周波ＩＣ９０やチップ部品９１が直接搭載されるとともに、シールドカバー９２によって高周波素子層部４の全体が覆われている。このため、高周波モジュール装置１においては、高周波ＩＣ９０やチップ部品９１からの発熱がシールドカバー９２内に籠もるために、放熱構造を設けることが好ましい。
【００６４】
高周波モジュール装置１においては、例えば図２０に示すように発熱量が大きな高周波ＩＣ９０の上面とシールドカバー９２の内面との間に介在して熱伝導性樹脂材７０が充填される。高周波モジュール装置１においては、この熱伝導性樹脂材７０を介して高周波ＩＣ９０からの発熱がシールドカバー９２へと伝達され、このシールドカバー９２を介して外部へと放熱される。なお、高周波モジュール装置１においては、比較的大型の高周波ＩＣ９０が熱伝導性樹脂材７０とシールドカバー９２とによって保持されることで、機械的剛性の向上も図られる。
【００６５】
高周波モジュール装置１においては、例えば図２１に示すように、高周波ＩＣ９０の搭載領域に対応してベース基板部２と高周波素子層部４とを連通する多数の冷却用ビア７１を形成してもよい。冷却用ビア７１は、ベース基板部２や高周波素子層部４に接続用ビアを形成する際に同様の工程によって形成される。高周波モジュール装置１においては、高周波ＩＣ９０からの発熱が冷却用ビア７１を介してベース基板部２の底面に伝達されて外部へと放熱される。高周波モジュール装置１は、同図に示すように上述した放熱用の熱伝導性樹脂材７０と兼用することで、上下からの放熱が行われて放熱作用の向上が図られるようになる。
【００６６】
また、高周波モジュール装置１は、図２１に示すようにコア基板５に形成される銅箔部７２が例えば５０μｍと厚みを大きくして形成したものを用いるようにしてもよい。高周波モジュール装置１は、この銅箔部７２に対して冷却用ビア７１がそれぞれ接続されるようにすることによってコア基板５からの放熱が行われるようになる。
【００６７】
高周波モジュール装置１においては、例えば図２２に示すように、ベース基板部２を構成するコア基板７３を熱伝導性基材によって形成するようにしてもよい。コア基板７２は、例えば銅や４２アロイ等の熱伝導性が良好なメタルコアが用いられ、上述した多数の冷却用ビア７１が接続されるように構成する。高周波モジュール装置１は、上述した放熱用の熱伝導性樹脂材７０や冷却用ビア７１とともに、コア基板７３からの放熱も行われてより効率的な放熱が行われるようになり信頼性の向上が図られる。
【００６８】
【発明の効果】
以上詳細に説明したように、本発明によれば、廉価な基材を用いて簡易な工程の多層配線基板プロセスにより廉価に製作されるベース基板部の上部配線層に平坦化処理を施して高周波素子層形成面を構成し、この高周波素子層形成面上に半導体技術の薄膜技術或いは厚膜技術により薄膜配線層や受動素子を有する高周波素子層部を直接形成することから、高周波素子層部の層内に高精度でかつ高周波特性が良好な受動素子が簡易な工程によって形成される。本発明によれば、廉価な材料からなるコア基板上に従来の多層基板のプロセスと同様にして多層の配線層を形成してベース基板部が低コストで形成されることで、全体コストの低減が図られた高周波モジュール装置が得られるようになる。本発明によれば、ベース基板部に電源やグランドの配線部や制御系の配線部が構成されるとともに高周波素子層部に高周波信号回路部が構成されることで、両者の電気的分離が図られ電気的干渉の発生が抑制されて特性の向上が図られた廉価な高周波モジュール装置が得られるようになる。本発明によれば、ベース基板部に充分な面積を有する電源やグランドの配線を形成することが可能であることから、レギュレーションの高い電源供給が行われる高周波モジュール装置が得られるようになる。
【図面の簡単な説明】
【図１】本発明にかかる高周波モジュール装置の縦断面図である。
【図２】同高周波モジュール装置の製造工程図である。
【図３】同高周波モジュール装置に用いられるコア基板の縦断面図である。
【図４】コア基板にパタンーンニング処理を施して上部第１配線部と下部第１配線部を形成する工程説明図である。
【図５】第１の樹脂付銅箔及び第２の樹脂付銅箔の接合工程説明図である。
【図６】ビア形成の工程説明図である。
【図７】上部第２配線部と下部第２配線部を形成する工程説明図である。
【図８】第３の樹脂付銅箔及び第４の樹脂付銅箔の接合工程説明図である。
【図９】第３の樹脂付銅箔及び第４の樹脂付銅箔を接合した状態の工程説明図である。
【図１０】第３の樹脂付銅箔及び第４の樹脂付銅箔の研磨工程説明図である。
【図１１】第１誘電樹脂層の形成工程説明図である。
【図１２】第１薄膜配線層の形成工程説明図である。
【図１３】受動素子の形成工程説明図である。
【図１４】第２誘電樹脂層の形成工程説明図である。
【図１５】第２薄膜配線層の形成工程説明図である。
【図１６】レジスト層の形成工程説明図である。
【図１７】高周波モジュール装置の縦断面図である。
【図１８】ベース基板部の他の製造工程の説明図である。
【図１９】ディップコート法によるベース基板部の製造工程の説明図である。
【図２０】放熱構造を備えた高周波モジュール装置の縦断面図である。
【図２１】他の放熱構造を備えた高周波モジュール装置の縦断面図である。
【図２２】他の放熱構造を備えた高周波モジュール装置の縦断面図である。
【図２３】スーパーへテロダイン方式による高周波送受信回路の構成図である。
【図２４】ダイレクトコンバージョン方式による高周波送受信回路の構成図である。
【図２５】従来の高周波送受信モジュールに備えられるインダクタ部の説明図であり、同図（ａ）は要部斜視図、同図（ｂ）は要部縦断面図である。
【図２６】従来のシリコン基板を用いた高周波送受信モジュールの縦断面図である。
【図２７】従来のガラス基板を用いた高周波送受信モジュールの縦断面図である。
【図２８】従来の高周波モジュール装置をインターポーザ基板に実装したパッケージの縦断面図である。
【符号の説明】
１ 高周波モジュール装置、２ ベース基板部、３ 高周波素子層形成面、４ 高周波素子層部、５ コア基板、６ 上部配線層、７ 下部配線層、８ 第１の樹脂付銅箔、９ 第２の樹脂付銅箔、１０ 第３の樹脂付銅箔、１１ 第４の樹脂付銅箔、１２ 上部第１配線層、１３ 下部第１配線層、１５，１６ ビア、１７ 上部第２配線層、１８ 下部第２配線層、１９ ベース基板中間体、２１ ビア、２３ 入出力端子（実装用端子）、２４ 入出力端子部、２５ インダクタ、２６ キャパシタ、２７ レジスタ、２８ 第１薄膜配線層、２９ 回路素子実装部、３０ 第１誘電絶縁層、３１ 第２誘電絶縁層、３２ 第２薄膜配線層、３３ レジスト層、３４ ビアホール、３５ 金属薄膜層、３６，３７ 窒化タンタル層、３８ タンタルオキサイト層、３９ 上部電極、４０ 高周波配線層、４１ 高周波送受信モジュール基板中間体、４３ 回路素子実装用端子、５０ ベース基板部、５１ 両面基板、５４ 中間樹脂材、５５ ベース基板中間体、６０ 液状樹脂材、６１ ディップ槽、７０ 熱伝導性樹脂材、７１ 放熱用ビア、７２ 放熱パターン、７３ コア基板、９０ 高周波ＩＣ（高周波回路素子）、９１ チップ部品、９２ シールドカバー、９３ マザー基板、９４ フリップチップ
【発明の属する技術分野】
本発明は、例えばパーソナルコンピュータ、携帯電話機、オーディオ機器等の各種電子機器に好適に搭載され、情報通信機能やストレージ機能等を有して超小型通信機能モジュールを構成する高周波モジュール装置及びその製造方法に関する。
【０００２】
【従来の技術】
例えば、音楽、音声或いは画像等の各種情報は、近年、データのデジタル化に伴ってパーソナルコンピュータやモバイルコンピュータ等によっても手軽に扱えるようになっている。また、これらの情報は、音声コーデック技術や画像コーデック技術により帯域圧縮が図られて、デジタル通信やデジタル放送により各種の通信端末機器に対して容易にかつ効率的に配信される環境が整いつつある。例えば、オーディオ・ビデオデータ（ＡＶデータ）は、携帯電話機によって屋外での受信も可能である。
【０００３】
ところで、データ等の送受信システムは、家庭を始めとして小規模な地域内においても好適なネットワークシステムの提案によって、様々に活用されるようになっている。ネットワークシステムとしては、例えばIEEE802.1aで提案されているような５ＧＨｚ帯域の狭域無線通信システム、IEEE802.1bで提案されているような２．４５帯域の無線ＬＡＮシステム或いはBluetoohと称される近距離無線通信システム等の種々の次世代ワイヤレスシステムが注目されている。データ等の送受信システムは、かかるワイヤレスネットワークシステムを有効に利用して、家庭内や屋外等の様々な場所において手軽にかつ中継装置等を介することなく様々なデータの授受、インターネット網へのアクセスやデータの送受信が可能となる。
【０００４】
一方、データ等の送受信システムにおいては、小型軽量で携帯可能であり上述した通信機能を有する通信端末機器の実現が必須となる。通信端末機器においては、送受信部においてアナログの高周波信号の変復調処理を行うことが必要であることから、一般に図２３に示すような送受信信号からいったん中間周波数に変換するようにしたスーパーへテロダイン方式による高周波送受信回路１００が備えられる。
【０００５】
高周波送受信回路１００には、アンテナや切替スイッチを有して情報信号を受信或いは送信するアンテナ部１０１と、送信と受信との切替を行う送受信切替器１０２とが備えられる。高周波送受信回路１００には、周波数変換回路部１０３や復調回路部１０４等からなる受信回路部１０５が備えられる。高周波送受信回路１００には、パワーアンプ１０６やドライブアンプ１０７及び変調回路部１０８等からなる送信回路部１０９が備えられる。高周波送受信回路１００には、受信回路部１０５や送信回路部１０９に基準周波数を供給する基準周波数生成回路部が備えられる。
【０００６】
かかる高周波送受信回路１００においては、詳細を省略するが、各段間にそれぞれ介挿された種々のフィルタ、局発装置（ＶＣＯ）、ＳＡＷフィルタ等の大型機能部品や、整合回路或いはバイアス回路等の高周波アナログ回路に特有なインダクタ、抵抗、キャパシタ等の受動部品の点数が非常に多い構成となっている。高周波送受信回路１００は、各回路部のＩＣ化が図られるが、各段間に介挿されるフィルタをＩＣ中に取り込めず、またこのために整合回路も外付けとして必要となる。したがって、高周波送受信回路１００は、全体に大型となり、通信端末機器の小型軽量化に大きな障害となっていた。
【０００７】
一方、通信端末機器には、図２４に示すように中間周波数への変換を行わずに情報信号の送受信を行うようにしたダイレクトコンバージョン方式による高周波送受信回路１１０も用いられる。高周波送受信回路１１０においては、アンテナ部１１１によって受信された情報信号が送受信切替器１１２を介して復調回路部１１３に供給されて直接ベースバンド処理が行われる。高周波送受信回路１１０においては、ソース源で生成された情報信号が変調回路部１１４において中間周波数に変換されることなく直接所定の周波数帯域に変調され、アンプ１１５と送受信切替器１１２を介してアンテナ部１１１から送信される。
【０００８】
かかる高周波送受信回路１１０は、情報信号について中間周波数の変換を行うことなくダイレクト検波を行うことによって送受信する構成であることから、フィルタ等の部品点数が低減されて全体構成の簡易化が図られ、より１チップ化に近い構成が見込まれるようになる。しかしながら、高周波送受信回路１１０においても、後段に配置されたフィルタ或いは整合回路の対応が必要となる。また、高周波送受信回路１１０は、高周波段で一度の増幅を行うことから充分なゲインを得ることが困難となり、ベースバンド部でも増幅操作を行う必要がある。したがって、高周波送受信回路１１０は、ＤＣオフセットのキャンセル回路や余分なローパスフィルタを必要とし、さらに全体の消費電力が大きくなるといった問題がある。
【０００９】
【発明が解決しようとする課題】
従来の高周波送受信回路は、上述したようにスーパーへテロダイン方式及びダイレクトコンバージョン方式のいずれにおいても、通信端末機器の小型軽量化等の要求仕様に対して充分な特性を満足し得ないものであった。このため、高周波送受信回路については、例えばＳｉ−ＣＭＳ回路等をベースとして簡易な構成によって小型化を図ったモジュール化について種々の試みが図られている。すなわち、試みの１つは、例えば特性の良い受動素子をＳｉ基板上に形成するとともにフィルタ回路や共振器等をＬＳＩ上に作り込み、さらにベースバンド部分のロジックＬＳＩも集積化することで、いわゆる１チップ化高周波送受信モジュールを製作する方法である。
【００１０】
しかしながら、かかるＳｉ基板高周波送受信モジュールにおいては、いかにして性能の良い受動素子をＬＳＩ上に形成するかが極めて重要となる。高周波送受信モジュール１２０においては、このために例えば図２５に示すように、Ｓｉ基板１２１及びＳｉＯ ２ 絶縁層１２２のインダクタ形成部位１２３に対応して大きな凹部１２４を形成する。高周波送受信モジュール１２０は、凹部１２４に臨ませて第１の配線層１２５を形成するとともに凹部１２４を閉塞する第２の配線層１２６が形成されてインダクタ部１２７を構成する。また、高周波送受信モジュールは、他の対応として配線パターンの一部を基板表面から立ち上げて空中に浮かすといった対応を図ることによってインダクタ部が形成されていた。しかしながら、かかる高周波送受信モジュールは、いずれもインダクタ部を形成する工程が極めて面倒であり、工程の増加によってコストがアップするといった問題があった。
【００１１】
一方、１チップ化高周波送受信モジュールにおいては、アナログ回路の高周波回路部と、デジタル回路のベースバンド回路部との間に介在するＳｉ基板の電気的干渉が大きな問題となる。高周波送受信モジュールについては、例えば図２６に示したＳｉ基板高周波送受信モジュール１３０や、図２７に示したガラス基板高周波送受信モジュール１４０が提案されている。高周波送受信モジュール１３０は、Ｓｉ基板１３１上にＳｉＯ ２ 層１３２を形成した後に、リソグラフィ技術によって受動素子形成層１３３が成膜形成されてなる。
【００１２】
受動素子形成層１３３には、詳細を省略するが、その内部に配線パターンとともにインダクタ部、抵抗体部或いはキャパシタ部等の受動素子が薄膜形成技術や厚膜形成技術によって多層に形成されている。高周波送受信モジュール１３０は、受動素子形成層１３３上にビア（中継スルーホール）等を介して内部配線パターンと接続された端子部が形成され、これら端子部にフリップチップ実装法等により高周波ＩＣやＬＳＩ等の回路素子１３４が直接実装されて構成される。
【００１３】
高周波送受信モジュール１３０は、例えばマザー基板等に実装することで、高周波回路部とベースバンド回路部とを区分して両者の電気的干渉を抑制することが可能とされる。ところで、かかる高周波送受信モジュール１３０においては、導電性を有するＳｉ基板１３１が、受動素子形成層１３３内に各受動素子を形成する際に機能するが、各受動素子の良好な高周波特性にとって邪魔になるといった問題がある。
【００１４】
一方、高周波送受信モジュール１４０は、上述したＳｉ基板１３１を用いた高周波送受信モジュール１３０の問題を解決するために、ベース基板にガラス基板１４１が用いられている。高周波送受信モジュール１４０も、ガラス基板１４１上にリソグラフィ技術によって受動素子形成層１４２が成膜形成されてなる。受動素子形成層１４２には、詳細を省略するが、その内部に配線パターンとともにインダクタ部、抵抗体部或いはキャパシタ部等の受動素子が薄膜形成技術や厚膜形成技術によって多層に形成されている。高周波送受信モジュール１４０は、受動素子形成層１４２上にビア等を介して内部配線パターンと接続された端子部が形成され、これら端子部にフリップチップ実装法等により高周波ＩＣやＬＳＩ等の回路素子１３３が直接実装されて構成される。
【００１５】
高周波送受信モジュール１４０は、導電性を有しないガラス基板１４１を用いることで、ガラス基板１４１と受動素子形成層１４２との容量的結合度が抑制され受動素子形成層１４２内に良好な高周波特性を有する受動素子を形成することが可能である。しかしながら、高周波送受信モジュール１４０は、例えばマザー基板等に実装するために、受動素子形成層１４２の表面に端子パターンを形成するとともにワイヤボンディング法等によってマザー基板との接続が行われる。したがって、高周波送受信モジュール１４０は、端子パターン形成工程やワイヤボンディング工程が必要となる。
【００１６】
１チップ化高周波送受信モジュールにおいては、上述したようにベース基板上に高精度の受動素子形成層が形成される。ベース基板には、受動素子形成層を形成する際に、スパッタリング時の表面温度の上昇に対する耐熱特性、リソグラフィ時の焦点深度の保持、マスキング時のコンタクトアライメント特性が必要となる。ベース基板は、このために高精度の平坦性が必要とされるとともに、絶縁性、耐熱性或いは耐薬品性等が要求される。
【００１７】
Ｓｉ基板１３１やガラス基板１４１は、かかる特性を有しておりＬＳＩと別プロセスにより低コストで低損失な受動素子の形成を可能とする。また、Ｓｉ基板１３１やガラス基板１４１は、従来のセラミックモジュール技術で用いられる印刷によるパターン等の形成方法或いはプリント配線基板に配線パターンを形成する湿式エッチング法等と比較して、高精度の受動素子の形成が可能であるとともに、素子サイズをその面積が１／１００程度まで縮小することを可能とする。さらに、Ｓｉ基板１３１やガラス基板１４１は、受動素子の使用限界周波数帯域を２０ＧＨｚまで高めることも可能とする。
【００１８】
しかしながら、かかる高周波送受信モジュールにおいては、上述したようなＳｉ基板１３１やガラス基板１４１上に形成した配線層を介して高周波信号系のパターン形成と、電源やグランドの供給配線或いは制御系信号配線が行われる。高周波送受信モジュールにおいては、このために各配線間に電気的干渉が生じるとともに、配線層を多層に形成することによるコストアップの問題が生じる。
【００１９】
さらに、高周波送受信モジュール１３０、１４０は、図２８に示すようなパッケージ化が図られる。パッケージ１５０は、インターポーザ基板１５１の一方主面上に高周波送受信モジュール１３０を搭載するとともに全体を絶縁樹脂１５６によって封装してなる。インターポーザ基板１５１は、表裏主面に配線層１５２、１５３がそれぞれ形成されるとともに、高周波送受信モジュール１３０の搭載領域の周囲に多数のランド１５４が形成されてなる。
【００２０】
パッケージ１５０は、インターポーザ基板１５１上に高周波送受信モジュール１３０を搭載した状態で、この高周波送受信モジュール１３０とランド１５４とをワイヤボンディング１５５によって電気的に接続して電源供給や信号の送受を行うようにする。したがって、高周波送受信モジュール１３０には、高周波ＩＣ１３４やチップ部品１３５等を実装した表面層に、これら実装部品を接続する配線パターン１３６やワイヤボンディング１５５との接続端子１３７等が形成される。なお、高周波送受信モジュール１４０についても、同様にしてパッケージ化が図られる。
【００２１】
高周波送受信モジュール１３０、１４０は、上述したようにインターポーザ基板１５１を介してパッケージ化が図られるために、パッケージ１５０の厚みや面積を大きくさせるといった問題がある。また、高周波送受信モジュール１３０、１４０は、パッケージ１５０のコストをアップさせるといった問題もある。
【００２２】
また、Ｓｉ基板或いはガラス基板高周波送受信モジュールにおいては、搭載した高周波ＩＣやＬＳＩ等の回路素子を覆ってシールドカバーが設けられるが、これら回路素子から発生する熱の放熱構造によって大型化するといった問題もある。さらに、高周波送受信モジュールにおいては、比較的高価なＳｉ基板１２１やガラス基板１３１を用いることで、コストがアップするといった問題があった。
【００２３】
したがって、本発明は、ベース基板として低価格の基板が用いられるが、このベース基板上に高精度の受動素子や高密度配線層を形成することにより、高機能及び薄型化、小型化、低価格を図った高周波モジュール装置及びその製造方法を提供することを目的に提案されたものである。
【００２４】
【課題を解決するための手段】
上述した目的を達成する本発明にかかる高周波モジュール装置は、ベース基板部と、このベース基板部上に積層形成された高周波素子層部と、この高周波素子層部上に直接搭載された少なくとも１個以上の高周波集積回路素子とから構成される。高周波モジュール装置は、ベース基板部が、ポリフェニールエチレン、ビスマレイドトリアジン、ポリイミド、液晶ポリマ或いはポリノルボルネンから選択した耐熱特性及び高周波特性を有する有機材料により形成した両面基板又はエポキシ系両面基板を用いたコア基板の第１の主面上に所定の配線パターンを有する上部配線層を形成するとともにこの上部配線層の上面が平坦化処理を施されて高周波素子層形成面として構成され、コア基板の第２の主面上に所定の配線パターンを有しかつコア基板を貫通するビアを介して上部配線層と接続された下部配線層を形成するとともにこの下部配線層の下面がパターン配列された実装用端子を有して入出力端子面を構成してなる。高周波モジュール装置は、高周波素子層部が、ベース基板部の高周波素子層形成面上に、ベンゾシクロブテン、ポリイミド、ポリノルボルネン、液晶ポリマ、エポキシ樹脂或いはアクリル系樹脂から選択された耐熱特性と高周波特性と耐薬品性を有する誘電絶縁材を用いて塗布均一性や厚み制御特性を保持する薄膜成膜法により成膜形成した誘電絶縁層と、この誘電絶縁層上に形成した金属薄膜層にパターニング処理を施して所定の配線パターンを形成するとともに厚膜技術や薄膜技術により抵抗体、キャパシタ及びレジスタの受動素子を形成してなる薄膜配線層とを多層に積層形成してなる高周波配線層とともに、最上層の薄膜配線層がパターン配列された回路素子実装用端子を有して回路素子実装部を構成してなる。高周波モジュール装置は、ベース基板部が、コア基板の第２の主面側を実装面として入出力端子面を介してマザー基板上に直接実装されるとともに、下部配線層と上部配線層が高周波素子層部及び高周波集積回路素子に対する電源や信号の供給部及びグランドとして機能する。
【００２５】
本発明にかかる高周波モジュール装置は、上述したように廉価な基材を用いるコア基板に簡易な工程のいわゆる多層配線基板プロセスを施して廉価に製作されるベース基板部の上部配線層に平坦化処理を施して高周波素子層形成面を構成し、この高周波素子層形成面上にいわゆる半導体技術により誘電絶縁層と所定の配線パターンや抵抗体、キャパシタ及びレジスタ等の受動素子を作り込んだ薄膜配線層とを多層に積層形成してなる高周波配線層を形成する。高周波モジュール装置によれば、ベース基板として比較的高価でビア形成が困難なＳｉ基板やガラス基板を用いることなく高周波素子層部の層内に高精度でかつ高周波特性が良好な受動素子や配線層が形成される。高周波モジュール装置によれば、ベース基板部に電源やグランドの配線部や制御系の配線部が構成されるとともに高周波素子層部に受動素子を有する高周波信号回路部が構成されることで、両者の電気的分離が図られ電気的干渉の発生が抑制されて特性の向上が図られるようになる。高周波モジュール装置によれば、ベース基板部に充分な面積を有する電源やグランドの配線を形成することが可能であることから、高周波素子層部に対してレギュレーションの高い電源供給が行われるようになる。
【００２６】
また、上述した目的を達成する本発明にかかる高周波モジュール装置の製造方法は、ポリフェニールエチレン、ビスマレイドトリアジン、ポリイミド、液晶ポリマ或いはポリノルボルネンから選択した耐熱特性及び高周波特性を有する有機材料により形成した両面基板又はエポキシ系両面基板からなるコア基板を用い、このコア基板の第１の主面に上部配線層を形成するとともに第２の主面に下部配線層を形成してなるベース基板部を製作するベース基板部製作工程と、ベース基板部の上部配線層上に高周波素子層部を積層形成する高周波素子層部製作工程と、高周波素子層部上に高周波集積回路素子を直接搭載する高周波集積回路素子搭載工程を有する。高周波モジュール装置の製造方法は、ベース基板部製作工程が、コア基板の第１の主面上に所定の配線パターンを有する上部配線層を形成する上部配線層形成工程と、コア基板の第２の主面上に所定の配線パターンを有する下部配線層を形成する下部配線層形成工程と、コア基板を貫通して上部配線層と下部配線層を接続するビアを形成するビア形成工程と、上部配線層の上面に平坦化処理を施して高周波素子層形成面を形成する高周波素子層形成面形成工程と、下部配線層の下面にパターン配列された実装用端子を形成して入出力端子面として構成する入出力面形成工程を有する。高周波モジュール装置の製造方法は、高周波素子層部製作工程が、ベース基板部の高周波素子層形成面上にベンゾシクロブテン、ポリイミド、ポリノルボルネン、液晶ポリマ、エポキシ樹脂或いはアクリル系樹脂から選択された高周波特性と耐熱特性と耐薬品性を有する誘電絶縁材を用いて塗布均一性や厚み制御特性を保持する薄膜成膜法により少なくとも２層の誘電絶縁層を成膜形成する誘電絶縁層形成工程と、誘電絶縁層上にスバッタ法や化学蒸着法により形成した金属薄膜層にパターニング処理を施して所定の配線パターンを形成するとともに薄膜技術や厚膜技術により抵抗体、キャパシタ及びレジスタの受動素子を形成してなる薄膜配線層を形成する薄膜配線層形成工程を繰り返して高周波配線層を形成する高周波配線層形成工程と、この高周波配線層形成工程において上下の薄膜配線層間を接続するビアを形成するビア形成工程と、最上層の薄膜配線層にパターン配列された回路素子実装用端子を形成して回路素子実装面として構成する回路素子実装面形成工程を有する。高周波モジュール装置の製造方法は、高周波集積回路素子搭載工程が、高周波素子層部の最上層の回路素子実装面上に、回路素子実装用端子を介して少なくとも１個以上の高周波集積回路素子を直接搭載する。高周波モジュール装置の製造方法は、ベース基板部が、コア基板の第２の主面側を実装面として入出力端子面の実装用端子を実装端子に接続することによりマザー基板上に直接実装されるとともに、下部配線層と上部配線層が高周波素子層部及び高周波集積回路素子に対する電源や信号の供給部及びグランドとして機能する高周波モジュール装置を製造する。
【００２７】
上述した工程を有する本発明にかかる高周波モジュール装置の製造方法によれば、上述したように廉価な基材を用いるコア基板に簡易な工程のいわゆる多層配線基板プロセスを施して廉価に製作されるベース基板部の上部配線層に平坦化処理を施して高周波素子層形成面を構成し、この高周波素子層形成面上にいわゆる半導体技術により誘電絶縁層と所定の配線パターンや抵抗体、キャパシタ及びレジスタ等の受動素子を作り込んだ薄膜配線層とを多層に積層形成してなる高周波配線層を形成する。高周波モジュール装置の製造方法によれば、ベース基板として比較的高価でビア形成が困難なＳｉ基板やガラス基板を用いることなく高周波素子層部の層内に高精度でかつ高周波特性が良好な受動素子や配線層を形成する。高周波モジュール装置の製造方法によれば、ベース基板部に電源やグランドの配線部や制御系の配線部が構成されるとともに高周波素子層部に受動素子を有する高周波信号回路部が構成されることで、両者の電気的分離が図られ電気的干渉の発生が抑制されて特性の向上が図られた高周波モジュール装置を製造する。高周波モジュール装置の製造方法によれば、ベース基板部に充分な面積を有する電源やグランドの配線を形成することが可能であることから、高周波素子層部に対してレギュレーションの高い電源供給が行われる高周波モジュール装置を製造する。
【００２８】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。実施の形態として図１に示した高周波モジュール装置１は、詳細を後述するベース基板部製作工程により最上層が高精度の平坦面からなる高周波素子層形成面３として構成されたベース基板部２を製作するとともに、このベース基板部２をベースとして詳細を後述する高周波素子層部製作工程によって高周波素子層形成面３上に高周波素子層部４が形成されてなる。高周波モジュール装置１は、ベース基板部２が、上層に形成された高周波素子層部４に対する電源系の配線部や制御系の配線部或いはグランドを構成する。高周波モジュール装置１は、高周波素子層部４の最上層が回路素子実装部２９を構成してなり、詳細を後述する高周波集積回路素子搭載工程により図１に示すように高周波ＩＣ９０やチップ部品９１が実装されるとともにシールドカバー９２によって封装される。高周波モジュール装置１は、いわゆる１チップ部品としてマザー基板９３上に実装される。
【００２９】
ベース基板部２は、両面基板からなるコア基板５と、このコア基板５をコアとしてその第１の主面５ａ側に形成された上部配線層６と、第２の主面５ｂ側に形成された下部配線層７とからなる。ベース基板部２には、後述するようにコア基板５に対して第１の樹脂付銅箔８乃至第４の樹脂付銅箔１１が接合される。第１の樹脂付銅箔８は、コア基板５の第１の主面５ａ側に接合されて２層からなる上部配線層６を形成する。第２の樹脂付銅箔９は、コア基板５の第２の主面５ｂ側に接合されて２層からなる下部配線層７を形成する。
【００３０】
ベース基板部２の構成並びに製作工程について、以下図２乃至図１０に示した製作工程図も参照しながら詳細に説明する。ベース基板部製作工程は、図２に示すように、コア基板５の第１の主面５ａと第２の主面５ｂに上部配線層６を構成する上部第１配線層１２及び下部配線層７を構成する下部第１配線層１３や、コア基板５を貫通して上部第１配線層１２と下部第１配線層１３を接続する複数のビア２１を形成する第１配線層形成工程ｓ−１を有する。ベース基板部製作工程は、コア基板５の第１の主面５ａと第２の主面５ｂに第１の樹脂付銅箔８と第２の樹脂付銅箔９をそれぞれ接合する第１銅箔接合工程ｓ−２を有する。ベース基板部製作工程は、これら第１の樹脂付銅箔８と第２の樹脂付銅箔９にビア１５、１６を形成するビア形成工程ｓ−３を有する。ベース基板部製作工程は、第１の樹脂付銅箔８と第２の樹脂付銅箔９に上部配線層６を構成する上部第２配線層１７及び下部配線層７を構成する下部第２配線層１８を形成する第２配線層形成工程ｓ−４とを経て、ベース基板中間体１９を製作する。
【００３１】
ベース基板部製作工程は、ベース基板中間体１９に対して上部第２配線層１７及び下部第２配線層１８を被覆する第３の樹脂付銅箔１０と第４の樹脂付銅箔１１とをそれぞれ接合する第２銅箔接合工程ｓ−５を有する。ベース基板部製作工程は、第３の樹脂付銅箔１０に研磨処理を施して上部配線層６を露出させて最上層に後述する高周波素子層形成面３を形成するとともに第４の樹脂付銅箔１１を所定量研削する研磨処理を施す研磨工程ｓ−６を経てベース基板部２を製作する。
【００３２】
コア基板５には、低誘電率で低いＴａｎδ、すなわち高周波特性に優れた基材、例えばポリフェニールエチレン（ＰＰＥ）、ビスマレイドトリアジン（ＢＴ−ｒｅｓｉｎ）、ポリテトラフルオロエチレン（商標名テフロン）、ポリイミド、液晶ポリマ（ＬＣＰ）或いはポリノルボルネン（ＰＮＢ）から選択した有機材料を基材とした両面基板或いはエポキシ系両面基板が用いられる。コア基板５は、機械的剛性とともに耐熱性、耐薬品性を有し、例えば上述した両面基板よりもさらに廉価なエポキシ系基板ＦＲ−５等も用いられる。コア基板５は、上述した有機材料によって形成される配線基板を用いることで、高精度に形成されることによって比較的高価となるＳｉ基板やガラス基板と比較して廉価であり、材料コストの低減が図られる。
【００３３】
コア基板５には、図３に示すように第１の主面５ａと第２の主面５ｂの全面に亘って銅箔層２０ａ、２０ｂが形成されている。コア基板５には、第１配線層形成工程ｓ−１が施される。コア基板５は、ドリルやレーザによる孔穿加工が施されて所定の位置にそれぞれビアホール１４が形成される。コア基板５には、メッキ等によって内壁に導通処理が施されたビアホール１４内に、導電ペーストを埋め込んだ後にメッキ法によって蓋形成が行われて上部第１配線層１２と下部第１配線層１３とを接続するビア２１が形成される。コア基板５は、銅箔層２０ａ、２０ｂに対してフォトリソグラフ処理が施されることによって、図４に示すように第１の主面５ａに所定の上部第１配線層１２が形成されるとともに第２の主面５ｂに所定の下部第１配線層１３が形成される。
【００３４】
以上の工程を経たコア基板５には、第１銅箔接合工程ｓ−２によって、図５に示すように、上部第１配線層１２を被覆して第１の樹脂付銅箔８が接合されるとともに、下部第１配線層１３を被覆して第２の樹脂付銅箔９が接合される。第１の樹脂付銅箔８と第２の樹脂付銅箔９には、それぞれ銅箔層８ａ、９ａの一方主面の全体に樹脂層８ｂ、９ｂが裏打ちされたいわゆる樹脂付銅箔が用いられる。
【００３５】
第１の樹脂付銅箔８及び第２の樹脂付銅箔９は、樹脂層８ｂ、９ｂ側を接合面として、コア基板５の第１の主面５ａと第２の主面５ｂに接着樹脂（プリプレグ）によって接合される。なお、これら第１の樹脂付銅箔８及び第２の樹脂付銅箔９は、樹脂層８ｂ、９ｂが熱可塑性樹脂によって形成される場合には、加熱圧着処理を施すことにより接着樹脂を不要としてコア基板５に接合される。第１の樹脂付銅箔８と第２樹脂付銅箔９には、コア基板５に接合された状態においてビア形成工程ｓ−３が施されて、図６に示すように上部第１配線層１２と下部第１配線層１３の所定部位に対応する部位にそれぞれビア１５、１６が形成される。ビア形成工程ｓ−３は、第１の樹脂付銅箔８と第２樹脂付銅箔９に対してビア１５、１６の形成部位にフォトリソグラフ処理を施した後に湿式エッチングを行って銅箔層８ａ、９ａに開口を形成し、これら開口をマスクとしてレーザ加工を施こすことによって上部第１配線層１２或いは下部第１配線層１３のランド部が受けとなってそれぞれにビアホール２２ａ、２２ｂを形成する。
【００３６】
第１の樹脂付銅箔８と第２樹脂付銅箔９には、ビアメッキ等によりビアホール２２ａ、２２ｂの内壁に導通処理が施されるとともにメッキ法や導電ペーストの埋め込みにより導電材が充填されてビア１５、１６が形成される。第１の樹脂付銅箔８及び第２樹脂付銅箔９には、第２配線層形成工程ｓ−４により、銅箔層８ａ、９ａにそれぞれ所定のパターンニングが施されて、図７に示すように上部第２配線層１７及び下部第２配線層１８とが形成される。第２配線層形成工程ｓ−４は、上述した第１配線層形成工程ｓ−１と同様に、銅箔層８ａ、９ａに対してフォトリソグラフ処理を施こすことにより樹脂層８ｂ、９ｂ上にそれぞれ上部第２配線層１７と下部第２配線層１８とを形成してベース基板中間体１９を製作する。
【００３７】
ベース基板部製作工程においては、ベース基板部２に後述する高周波素子層部４を形成するために、ベース基板中間体１９の上部配線層６に対して高精度の平坦性を有する高周波素子層形成面３を形成するとともに下部配線層７に対して入出力端子部２４を形成する工程が施される。ベース基板中間体１９には、第２銅箔接合工程ｓ−５により、図８に示すように上部配線層６の上部第２配線層１７を被覆して第３の樹脂付銅箔１０が接合されるとともに下部配線層７の下部第２配線層１８を被覆して第４の樹脂付銅箔１１が接合される。
【００３８】
第３の樹脂付銅箔１０及び第４の樹脂付銅箔１１も、上述した第１の樹脂付銅箔８や第２の樹脂付銅箔９と同様に、それぞれ銅箔層１０ａ、１１ａの一方主面の全体に亘って樹脂層１０ｂ、１１ｂが裏打ちされたいわゆる樹脂付銅箔が用いられる。第３の樹脂付銅箔１０及び第４の樹脂付銅箔１１は、図９に示すように樹脂層１０ｂ、１１ｂを接合面として、ベース基板中間体１９の上部第２配線層１７と下部第２配線層１８を被覆して接着樹脂（プリプレグ）によって接合される。なお、第３の樹脂付銅箔１０及び第４の樹脂付銅箔１１も、樹脂層１０ｂ、１１ｂが熱可塑性樹脂によって形成される場合には、接着樹脂を不要としてベース基板中間体１９に接合される。
【００３９】
ベース基板中間体１９には、研磨工程ｓ−６により、接合した第３の樹脂付銅箔１０と第４の樹脂付銅箔１１とに対して研磨処理が施される。研磨工程ｓ−６は、例えばアルミナとシリカの混合液からなる研磨材により第３の樹脂付銅箔１０と第４の樹脂付銅箔１１の全体を研磨することによってベース基板中間体１９の両面を精度の高い平坦面に形成する。研磨工程ｓ−６においては、図１０に示すように、第３の樹脂付銅箔１０側については上部第２配線層１７が露出するまでの研磨を施す。また、研磨工程ｓ−６においては、第４の樹脂付銅箔１１側については下部第２配線層１８を露出させずに樹脂層１１ｂが所定の厚みΔｘを残すようにして研磨を施す。
【００４０】
ベース基板部製作工程は、上述した各工程によりコア基板５からベース基板中間体１９を経て、上部配線層６の最上層に高平坦精度を有する高周波素子層形成面３が形成されてなるベース基板部２を製作する。ベース基板部製作工程は、ベース基板中間体１９を製作する工程を従来の多層基板の製作工程と同様とすることで、多層基板の製作プロセスをそのまま適用可能であるとともに、量産性も高い。なお、ベース基板部製作工程については、上述した工程に限定されるものではなく、従来採用されている種々の多層基板の製作工程が採用されてもよいことは勿論である。
【００４１】
ベース基板部２には、上述したようにコア基板５の第２の主面５ｂ側に接合された第２の樹脂付銅箔９によって、下部第１配線層１３が形成されている。ベース基板部２は、この下部第１配線層１３が、第４の樹脂付銅箔１１の樹脂層１１ｂの研削量を制限することによって露出されない構造となっている。ベース基板部２は、かかる構成によって後述する高周波素子層部製作工程において、下部配線層７が第４の樹脂付銅箔１１の残された樹脂層１１ｂによって薬品や機械的或いは熱的負荷から保護される。下部配線層７は、高周波素子層部４を形成した後に、上述した樹脂層１１ｂが除去されることで露出されて入出力端子（実装用端子）２３を有する入出力端子部２４を構成する。
【００４２】
以上のようにして製作されたベース基板部２には、後述する高周波素子層形成工程を経て高周波素子層形成面３上に高周波素子層部４が積層形成される。高周波素子層部４には、平坦化されたベース基板部２の高周波素子層形成面３上に、いわゆる半導体技術の薄膜形成技術や厚膜形成技術を用いてインダクタ２５、キャパシタ２６及びレジスタ２７等の受動素子が内蔵される複数層の薄膜配線層と誘電絶縁層からなる高周波配線層４０と、この高周波配線層４０上に回路素子実装用端子４３を有する最上層の回路素子実装部２９が形成されてなる。高周波配線層４０は、詳細を後述するように第１誘電絶縁層３０と、第１薄膜配線層２８と、第２誘電絶縁層３１と、第２薄膜配線層３２とから構成される。高周波素子層部４には、回路素子実装部２９上に高周波ＩＣ（高周波集積回路素子）９０やチップ部品９１が実装されるとともに、全体がシールドカバー９２によって覆われる。
【００４３】
なお、ベース基板部製作工程においては、コア基板５に対して第２の樹脂付銅箔９を介して接合される第４の樹脂付銅箔１１が、銅箔部１１ａを研磨されることになる。ベース基板部製作工程においては、接合された各構成部材がプレス機によってプレスされて一体化される。ベース基板部製作工程においては、金属製のプレス面と第４の樹脂付銅箔１１とのなじみがよく、精度のよいプレスが行われるようになる。したがって、第４の樹脂付銅箔１１については、銅箔部が配線層を構成しないことから、銅貼りでなく他の樹脂付金属箔であってもよい。
【００４４】
高周波素子層部４の構成並びに製作工程について、以下図２及び図１１乃至図１７に示した製作工程図も参照しながら詳細に説明する。高周波素子層部４の製作工程は、上述した工程を経て製作されたベース基板部２の平坦化された高周波素子層形成面３上に、第１誘電絶縁層３０を成膜形成する第１誘電絶縁層形成工程ｓ−７と、第１誘電絶縁層３０上に第１薄膜配線層２８を形成するための下地処理を施す下地処理工程ｓ−８と、受動素子を有する第１薄膜配線層２８を形成する第１薄膜配線層形成工程ｓ−９との工程を経る。高周波素子層部４の製作工程は、第１薄膜配線層２８を被覆するとともに回路素子実装部２９を形成するための第２誘電絶縁層３１を成膜形成する第２誘電絶縁層形成工程ｓ−１０と、回路素子実装部２９に所定の配線パターンや受動素子を有する第２薄膜配線層３２を形成する第２薄膜配線層形成工程ｓ−１１と、回路素子実装部２９を被覆するレジスト層３３ａとベース基板部２の第２の主面５ｂ側の入出力端子部２４を被覆するレジスト層３３ｂを形成するレジスト層形成工程ｓ−１２とを経て、高周波モジュール装置１を製作する。
【００４５】
ベース基板部２には、第１誘電絶縁層形成工程ｓ−７において高周波素子層形成面３上に絶縁性誘電材が供給されて第１誘電絶縁層３０が成膜形成される。絶縁性誘電材には、コア基板５と同様に低誘電率で低いＴａｎδ、すなわち高周波特性に優れかつ耐熱性や耐薬品性に優れた液状の基材が用いられる。絶縁性誘電材には、具体的には、ベンゾシクロブテン（ＢＣＢ）、ポリイミド、ポリノルボルネン（ＰＮＢ）、液晶ポリマ（ＬＣＰ）或いはエポキシ樹脂やアクリル系樹脂が用いられる。成膜方法としては、塗布均一性、厚み制御性が保持されるスピンコート法、カーテンコート法、ロールコート法或いはディップコート法等が適用される。
【００４６】
第１誘電絶縁層形成工程ｓ−７においては、図１１に示すようにベース基板部２上に成膜された第１誘電絶縁層３０に対して多数のビアホール３４が形成される。各ビアホール３４は、高周波素子層形成面３に露出された上部第２配線層１７の所定のランド１７ａに対応して形成され、ランド１７ａを外方に臨ませる。各ビアホール３４は、絶縁性誘電材として感光性樹脂を用いた場合には、所定のパターンニングに形成されたマスクを第１誘電絶縁層３０に取り付けてフォトリソグラフ法により形成される。各ビアホール３４は、その他適宜の方法によっても形成される。
【００４７】
下地処理工程ｓ−８においては、図１２に示すように各ビアホール３４を含む第１誘電絶縁層３０の表面上に、例えばスパッタリング法等によって全面に亘って例えばニッケル層と銅層とからなる金属薄膜層３５が成膜形成される。金属薄膜層３５は、ニッケル層と銅層の厚みがそれぞれ５０μｍ乃至５００μｍ程度に成膜されてなる。下地処理工程ｓ−８においては、レジスタ２７の形成部位を含む所定箇所をレジストでマスキングした状態で硝酸／硫酸／酢酸の混合液からなるエッチング液によってエッチング処理を施すことにより、不要な金属薄膜を除去して第１薄膜配線層２８を形成するための処理を行う。
【００４８】
金属薄膜層３５には、第１薄膜配線層形成工程ｓ−９が施されてレジスタ２７やキャパシタ２６が形成される。金属薄膜層３５には、図１２に示すように、レジスタ２７の形成部位に対応して金属薄膜が除去された部位にリフトオフ法によって窒化タンタル層３６が形成される。この窒化タンタル層３６には、レジスト処理された状態で全面に窒化タンタル（ＴａＮ）がスパッタリングされ、レジスト層部分の窒化タンタルが除去されることにより金属薄膜が除去されたレジスタ２７の対応部位にのみ形成される。
【００４９】
金属薄膜層３５には、図１２に示すようにキャパシタ２６の形成部位にも窒化タンタル層３７が形成される。金属薄膜層３５には、キャパシタ形成部位を除く全面にレジストコーティングが行われた状態で、ホウ酸アンモニウム等の電解液中で窒化タンタルが陽極となるように電界を印加する、いわゆる陽極酸化処理が施される。この陽極酸化処理は、１００Ｖ、３０分程度の電界印加により行われることにより、窒化タンタル層３７が酸化して、タンタルオキサイト（ＴａＯ2）層３８を形成する。
【００５０】
金属薄膜層３５には、必要な配線パターンだけを残すようにフォトリソグラフ処理によってレジストパターンニングが行われる。タンタルオキサイト層３８には、レジストを取り去った後にマスキングが施され、例えばリフトオフ法によってニッケル層と銅層とからなる上部電極３９が形成される。高周波素子層部製作工程においては、以上の工程を経て、図１３に示すベース基板部２上に所定の配線パターンとレジスタ２７やキャパシタ２６を有する第１薄膜配線層２８が形成された高周波送受信モジュール基板中間体４１が製作される。
【００５１】
高周波素子層部製作工程においては、以上の工程を経て製作された高周波送受信モジュール基板中間体４１に対して、第２誘電絶縁層形成工程ｓ−１０によって図１４に示すように第２誘電絶縁層３１が成膜形成される。第２の絶縁層形成工程ｓ−１０は、上述した第１誘電絶縁層３０と同様の方法によって第１薄膜配線層２８上に第２誘電絶縁層３１を形成するとともに、この第２誘電絶縁層３１に第１薄膜配線層２８に形成された所定の配線パターンやキャパシタ２６の上部電極３９を外方に臨ませる複数のビアホール４２を形成する。
【００５２】
高周波素子層部製作工程においては、第２薄膜配線層形成工程ｓ−１１により、第２誘電絶縁層３１上に第２薄膜配線層３２が形成される。第２薄膜配線層形成工程ｓ−１１は、具体的にはスパッタリング法等によって第２誘電絶縁層３１上にニッケル層及び銅層とからなるスパッタ層（金属薄膜層）を成膜形成し、このスパッタ層に対してフォトリソグラフ処理を施して所定のパターンニングを行う。第２薄膜配線層形成工程ｓ−１１は、さらにスパッタ層に対して電界メッキにより数μｍ程度の厚みを有する銅メッキを選択的に行った後に、メッキ用レジストを除去しさらにスパッタ層を全面的にエッチングすることによって図１５に示すように回路素子実装部２９を構成する第２薄膜配線層３２を形成する。
【００５３】
第２薄膜配線層３２には、この際にその一部にインダクタ２５が形成される。インダクタ２５は、直列抵抗値が問題となるが、上述したようにスパッタ層に対して電解メッキを施す厚膜形成技術によって形成することで充分な厚みを以って形成され、損失の低下が抑制される。
【００５４】
高周波素子層部製作工程においては、上述した工程を経ることによってベース基板部２上に高周波素子層部４を形成することで、下部配線層７の下部第２配線層１８を薬品、機械的或いは熱的負荷から保護する樹脂層１１ｂが不要となる。高周波素子層部製作工程においては、所定の厚みΔｘで残された樹脂層１１ｂに対して研磨加工を施すことにより、下部第２配線層１８を露出させる。
【００５５】
高周波素子層部製作工程においては、レジスト層形成工程ｓ−１２により、高周波素子層部４の表面全体とベース基板部２側の下部第２配線層１８上にレジスト層３３ａ、３３ｂをそれぞれコーティングする。高周波素子層部製作工程においては、これらレジスト層３３ａ、３３ｂに対してマスクパターンを介してフォトリソグラフ処理を施し、図１６に示すように所定の位置にビアホール４２ａ、４２ｂを形成する。高周波素子層部製作工程においては、これらビアホール４２ａ、４２ｂに無電解ニッケル／銅メッキを施して電極端子を形成し、図１７に示す高周波モジュール装置１を製作する。
【００５６】
高周波モジュール装置１は、高周波素子層部４側の第２薄膜配線層３２に形成された電極端子が、高周波ＩＣ９０やチップ部品９１を搭載して接続する回路素子実装用端子４３を構成する。高周波モジュール装置１は、ベース基板部２側の下部第２配線層１８に形成された電極端子が、例えばマザー基板９３に搭載される際の入出力端子部２４の接続端子及び入出力端子２３を構成する。高周波ＩＣ９０は、図１に示すように例えばフリップチップ９４を介するフリップチップ法によって入出力端子部２４上に直接実装される。
【００５７】
上述した高周波モジュール装置１においては、両面基板からなるコア基板５をコアとしてその第１の主面５ａと第２の主面５ｂとに第１の樹脂付銅箔８乃至第４の樹脂付銅箔１１とを接合して４層構成のベース基板部２を製作する工程を採用したが、本発明はかかるベース基板部の製作工程に限定されるものではないことは勿論である。第２の実施の形態として図１８に示したベース基板部製作工程は、２枚の両面基板５１ａ、５１ｂを用いて上述したベース基板部２と同様の４層構成のベース基板部５０を製作する。なお、ベース基板部製作工程は、個別の工程を上述したベース基板部２の各製作工程と同様とすることから、その詳細な説明を省略する。
【００５８】
ベース基板部製作工程は、図１８（ａ）に示した両面基板５１に対して、その表裏主面の導体部５２ａ、５２ｂにフォトリソグラフ処理を施すことにより所定のパターンニングを行い、エッチング処理を施すことにより同図（ｂ）に示すように配線パターン５３ａ、５３ｂを形成する。ベース基板部製作工程は、同図（ｃ）に示すように２枚の両面基板５１ａ、５１ｂを例えば中間樹脂材５４を介して接合する。ベース基板部製作工程は、同図（ｄ）に示すように両面基板５１ａ、５１ｂの各配線パターン５３ａ、５３ｂについてビア接続を行ってベース基板中間体５５を製作する。
【００５９】
ベース基板部製作工程においては、図１８（ｅ）に示すようにベース基板中間体５５の表裏主面にそれぞれ熱プレスにより第１の樹脂付銅箔５６と第２の樹脂付銅箔５７を接合する。ベース基板部製作工程においては、これら第１の樹脂付銅箔５６と第２の樹脂付銅箔５７に対して研磨加工が施される。ベース基板部製作工程においては、第１の両面基板５１ａ側については、配線パターン５３ａが外方に露出するように第１の樹脂付銅箔５６の研磨加工を施すことによって配線パターン５３ａ間に樹脂が充填されて全体として高精度に平坦化された高周波素子層形成面５８を構成する。ベース基板部製作工程においては、第２の両面基板５１ｂ側については、配線パターン５３ｂが外方に露出されないように樹脂部分を残して第２の樹脂付銅箔５７の研磨加工が行われる。ベース基板部製作工程においては、上述した工程を経て、同図（ｆ）に示すベース基板部５０を製作する。
【００６０】
第３の実施の形態として図１９に示したベース基板部製作工程は、例えば上述した第２の実施の形態によって製作した同図（ａ）に示すベース基板中間体５５について、ディップコート法によって液状樹脂材６０を表裏前面に塗布する工程を特徴とする。すなわち、ベース基板部製作工程においては、適当な溶媒によって溶かされた液状樹脂材６０がディップ槽６１内に貯められおり、同図（ｂ）に示すようにこのディップ槽６１内にベース基板中間体５５が漬けられる。
【００６１】
ベース基板部製作工程においては、ベース基板中間体５５が、適当な漬置き時間と引上げ速度とを以ってディップ槽６１から取り出される。ベース基板部製作工程においては、図１９（ｃ）に示すようにベース基板中間体５５の表裏主面に液状樹脂材６０の樹脂層６２ａ、６２ｂが同時に形成される。ベース基板部製作工程においては、このようにして樹脂層６２を形成したベース基板中間体５５を水平状態に保持してベーキング処理を施し、余分な有機成分を蒸発させる。ベース基板部製作工程においては、ベース基板中間体５５に対して上述した研磨加工を施して各樹脂層６２ａ、６２ｂを所定量研磨することで、同図（ｄ）に示したベース基板部６３を製作する。
【００６２】
ベース基板部製作工程においては、液状樹脂材６０の濃度、漬置き時間或いは引上げ速度を制御することによって樹脂層６２の膜厚精度を得ることが可能とされる。なお、樹脂層６２については、例えば方向性化学エッチング法（RIE:Reactive Ion Etching）やプラズマエッチング法（PE:Plasma Etching）等のドライエッチング法により、その平坦化を行うようにしてもよい。
【００６３】
ところで、高周波モジュール装置１は、図１に示すように高周波素子層部４の回路素子実装部２９上にフリップチップ法等によって回路素子実装用端子４３を介して高周波ＩＣ９０やチップ部品９１が直接搭載されるとともに、シールドカバー９２によって高周波素子層部４の全体が覆われている。このため、高周波モジュール装置１においては、高周波ＩＣ９０やチップ部品９１からの発熱がシールドカバー９２内に籠もるために、放熱構造を設けることが好ましい。
【００６４】
高周波モジュール装置１においては、例えば図２０に示すように発熱量が大きな高周波ＩＣ９０の上面とシールドカバー９２の内面との間に介在して熱伝導性樹脂材７０が充填される。高周波モジュール装置１においては、この熱伝導性樹脂材７０を介して高周波ＩＣ９０からの発熱がシールドカバー９２へと伝達され、このシールドカバー９２を介して外部へと放熱される。なお、高周波モジュール装置１においては、比較的大型の高周波ＩＣ９０が熱伝導性樹脂材７０とシールドカバー９２とによって保持されることで、機械的剛性の向上も図られる。
【００６５】
高周波モジュール装置１においては、例えば図２１に示すように、高周波ＩＣ９０の搭載領域に対応してベース基板部２と高周波素子層部４とを連通する多数の冷却用ビア７１を形成してもよい。冷却用ビア７１は、ベース基板部２や高周波素子層部４に接続用ビアを形成する際に同様の工程によって形成される。高周波モジュール装置１においては、高周波ＩＣ９０からの発熱が冷却用ビア７１を介してベース基板部２の底面に伝達されて外部へと放熱される。高周波モジュール装置１は、同図に示すように上述した放熱用の熱伝導性樹脂材７０と兼用することで、上下からの放熱が行われて放熱作用の向上が図られるようになる。
【００６６】
また、高周波モジュール装置１は、図２１に示すようにコア基板５に形成される銅箔部７２が例えば５０μｍと厚みを大きくして形成したものを用いるようにしてもよい。高周波モジュール装置１は、この銅箔部７２に対して冷却用ビア７１がそれぞれ接続されるようにすることによってコア基板５からの放熱が行われるようになる。
【００６７】
高周波モジュール装置１においては、例えば図２２に示すように、ベース基板部２を構成するコア基板７３を熱伝導性基材によって形成するようにしてもよい。コア基板７２は、例えば銅や４２アロイ等の熱伝導性が良好なメタルコアが用いられ、上述した多数の冷却用ビア７１が接続されるように構成する。高周波モジュール装置１は、上述した放熱用の熱伝導性樹脂材７０や冷却用ビア７１とともに、コア基板７３からの放熱も行われてより効率的な放熱が行われるようになり信頼性の向上が図られる。
【００６８】
【発明の効果】
以上詳細に説明したように、本発明によれば、廉価な基材を用いて簡易な工程の多層配線基板プロセスにより廉価に製作されるベース基板部の上部配線層に平坦化処理を施して高周波素子層形成面を構成し、この高周波素子層形成面上に半導体技術の薄膜技術或いは厚膜技術により薄膜配線層や受動素子を有する高周波素子層部を直接形成することから、高周波素子層部の層内に高精度でかつ高周波特性が良好な受動素子が簡易な工程によって形成される。本発明によれば、廉価な材料からなるコア基板上に従来の多層基板のプロセスと同様にして多層の配線層を形成してベース基板部が低コストで形成されることで、全体コストの低減が図られた高周波モジュール装置が得られるようになる。本発明によれば、ベース基板部に電源やグランドの配線部や制御系の配線部が構成されるとともに高周波素子層部に高周波信号回路部が構成されることで、両者の電気的分離が図られ電気的干渉の発生が抑制されて特性の向上が図られた廉価な高周波モジュール装置が得られるようになる。本発明によれば、ベース基板部に充分な面積を有する電源やグランドの配線を形成することが可能であることから、レギュレーションの高い電源供給が行われる高周波モジュール装置が得られるようになる。
【図面の簡単な説明】
【図１】本発明にかかる高周波モジュール装置の縦断面図である。
【図２】同高周波モジュール装置の製造工程図である。
【図３】同高周波モジュール装置に用いられるコア基板の縦断面図である。
【図４】コア基板にパタンーンニング処理を施して上部第１配線部と下部第１配線部を形成する工程説明図である。
【図５】第１の樹脂付銅箔及び第２の樹脂付銅箔の接合工程説明図である。
【図６】ビア形成の工程説明図である。
【図７】上部第２配線部と下部第２配線部を形成する工程説明図である。
【図８】第３の樹脂付銅箔及び第４の樹脂付銅箔の接合工程説明図である。
【図９】第３の樹脂付銅箔及び第４の樹脂付銅箔を接合した状態の工程説明図である。
【図１０】第３の樹脂付銅箔及び第４の樹脂付銅箔の研磨工程説明図である。
【図１１】第１誘電樹脂層の形成工程説明図である。
【図１２】第１薄膜配線層の形成工程説明図である。
【図１３】受動素子の形成工程説明図である。
【図１４】第２誘電樹脂層の形成工程説明図である。
【図１５】第２薄膜配線層の形成工程説明図である。
【図１６】レジスト層の形成工程説明図である。
【図１７】高周波モジュール装置の縦断面図である。
【図１８】ベース基板部の他の製造工程の説明図である。
【図１９】ディップコート法によるベース基板部の製造工程の説明図である。
【図２０】放熱構造を備えた高周波モジュール装置の縦断面図である。
【図２１】他の放熱構造を備えた高周波モジュール装置の縦断面図である。
【図２２】他の放熱構造を備えた高周波モジュール装置の縦断面図である。
【図２３】スーパーへテロダイン方式による高周波送受信回路の構成図である。
【図２４】ダイレクトコンバージョン方式による高周波送受信回路の構成図である。
【図２５】従来の高周波送受信モジュールに備えられるインダクタ部の説明図であり、同図（ａ）は要部斜視図、同図（ｂ）は要部縦断面図である。
【図２６】従来のシリコン基板を用いた高周波送受信モジュールの縦断面図である。
【図２７】従来のガラス基板を用いた高周波送受信モジュールの縦断面図である。
【図２８】従来の高周波モジュール装置をインターポーザ基板に実装したパッケージの縦断面図である。
【符号の説明】
１ 高周波モジュール装置、２ ベース基板部、３ 高周波素子層形成面、４ 高周波素子層部、５ コア基板、６ 上部配線層、７ 下部配線層、８ 第１の樹脂付銅箔、９ 第２の樹脂付銅箔、１０ 第３の樹脂付銅箔、１１ 第４の樹脂付銅箔、１２ 上部第１配線層、１３ 下部第１配線層、１５，１６ ビア、１７ 上部第２配線層、１８ 下部第２配線層、１９ ベース基板中間体、２１ ビア、２３ 入出力端子（実装用端子）、２４ 入出力端子部、２５ インダクタ、２６ キャパシタ、２７ レジスタ、２８ 第１薄膜配線層、２９ 回路素子実装部、３０ 第１誘電絶縁層、３１ 第２誘電絶縁層、３２ 第２薄膜配線層、３３ レジスト層、３４ ビアホール、３５ 金属薄膜層、３６，３７ 窒化タンタル層、３８ タンタルオキサイト層、３９ 上部電極、４０ 高周波配線層、４１ 高周波送受信モジュール基板中間体、４３ 回路素子実装用端子、５０ ベース基板部、５１ 両面基板、５４ 中間樹脂材、５５ ベース基板中間体、６０ 液状樹脂材、６１ ディップ槽、７０ 熱伝導性樹脂材、７１ 放熱用ビア、７２ 放熱パターン、７３ コア基板、９０ 高周波ＩＣ（高周波回路素子）、９１ チップ部品、９２ シールドカバー、９３ マザー基板、９４ フリップチップ
Claims (12)
- ポリフェニールエチレン、ビスマレイドトリアジン、ポリイミド、液晶ポリマ或いはポリノルボルネンから選択した有機材料によって形成された基材からなる両面基板又はエポキシ系両面基板を用いたコア基板の第１の主面上に所定の配線パターンを有する上部配線層を形成するとともにこの上部配線層の上面が平坦化処理を施されて高周波素子層形成面として構成され、上記コア基板の第２の主面上に所定の配線パターンを有しかつ上記コア基板を貫通するビアを介して上記上部配線層と接続された下部配線層を形成するとともにこの下部配線層の下面がパターン配列された実装用端子を有して入出力端子面を構成してなるベース基板部と、
ベンゾシクロブテン、ポリイミド、ポリノルボルネン、液晶ポリマ、エポキシ樹脂或いはアクリル系樹脂から選択された誘電絶縁材が用いられて上記ベース基板部の上記高周波素子層形成面上に薄膜成膜法により成膜形成した誘電絶縁層と、この誘電絶縁層上に形成した金属薄膜層にパターニング処理を施して所定の配線パターンを形成するとともに厚膜技術や薄膜技術により抵抗体、キャパシタ及びレジスタの受動素子を形成してなる薄膜配線層とを多層に積層形成してなる高周波配線層を形成するとともに、最上層の薄膜配線層がパターン配列された回路素子実装用端子を有して回路素子実装部を構成してなる高周波素子層部と、
上記高周波素子層部の上記回路素子実装部上に、上記回路素子実装用端子を介して直接搭載された少なくとも１個以上の高周波集積回路素子とから構成され、
上記ベース基板部が、上記コア基板の第２の主面側を実装面として上記入出力端子面を介してマザー基板上に直接実装されるとともに、上記下部配線層と上記上部配線層が上記高周波素子層部及び上記高周波集積回路素子に対する電源や信号の供給部及びグランドとして機能する高周波モジュール装置。 - 上記高周波素子層部は、最上層の上記回路素子実装部が上記回路素子実装用端子を露出させて上部コーティング層により被覆されるとともに、上記下部配線層が上記実装用端子を露出させて下部コーティング層により被覆される請求項１に記載の高周波モジュール装置。
- 上記高周波素子層部には、上記回路素子実装部を覆ってシールドカバーが、その内面と上記高周波集積回路素子の上面との間に熱伝導性樹脂材を介在させて取り付けられる請求項１に記載の高周波モジュール装置。
- 上記高周波素子層部には、上記高周波集積回路素子の搭載領域に対応して、各層を貫通して上記ベース基板部の上記上部配線層に形成した放熱パターンと接続される放熱ビアが形成される請求項１に記載の高周波モジュール装置。
- 上記ベース基板部には、上記上部配線層に５０μｍ以上の厚みを有する上記放熱パターンが形成される請求項４に記載の高周波モジュール装置。
- ポリフェニールエチレン、ビスマレイドトリアジン、ポリイミド、液晶ポリマ或いはポリノルボルネンから選択した有機材料によって形成された基材からなる両面基板又はエポキシ系両面基板を用い、このコア基板の第１の主面に上部配線層を形成するとともに第２の主面に下部配線層を形成してなるベース基板部を製作するベース基板部製作工程と、上記ベース基板部の上記上部配線層上に高周波素子層部を積層形成する高周波素子層部製作工程と、上記高周波素子層部上に高周波集積回路素子を直接搭載する高周波集積回路素子搭載工程を有し、
上記ベース基板部製作工程が、
上記コア基板の上記第１の主面上に所定の配線パターンを有する上記上部配線層を形成する上部配線層形成工程と、上記コア基板の上記第２の主面上に所定の配線パターンを有する上記下部配線層を形成する下部配線層形成工程と、上記コア基板を貫通して上記上部配線層と上記下部配線層を接続するビアを形成するビア形成工程と、上記上部配線層の上面に平坦化処理を施して高周波素子層形成面を形成する高周波素子層形成面形成工程と、上記下部配線層の下面にパターン配列された実装用端子を形成して入出力端子面として構成する入出力面形成工程を有する工程であり、
上記高周波素子層部製作工程が、
上記ベース基板部の上記高周波素子層形成面上に、ベンゾシクロブテン、ポリイミド、ポリノルボルネン、液晶ポリマ、エポキシ樹脂或いはアクリル系樹脂から選択された誘電絶縁材を用いて上記ベース基板部の上記高周波素子層形成面上に薄膜成膜法により少なくとも２層の誘電絶縁層を成膜形成する誘電絶縁層形成工程と、上記誘電絶縁層上にスパッタ法や化学蒸着法により形成した金属薄膜層にパターニング処理を施して所定の配線パターンを形成するとともに薄膜技術や厚膜技術により抵抗体、キャパシタ及びレジスタの受動素子を形成してなる薄膜配線層を形成する薄膜配線層形成工程とを繰り返して多層の高周波配線層を形成する高周波配線層形成工程と、
上記誘電絶縁層形成工程と上記薄膜配線層形成工程を繰り返す上記高周波配線層形成工程において、上下の薄膜配線層間を接続するビアを形成するビア形成工程と、
最上層の上記薄膜配線層にパターン配列された回路素子実装用端子を形成して回路素子実装面として構成する回路素子実装面形成工程を有する工程であり、
上記高周波集積回路素子搭載工程が、
上記高周波素子層部製作工程の上記回路素子実装面形成工程により形成された最上層の上記薄膜配線層の上記回路素子実装面上に、上記回路素子実装用端子を介して少なくとも１個以上の高周波集積回路素子を直接搭載する工程であり、
上記ベース基板部が、上記コア基板の第２の主面側を実装面として上記入出力端子面の上記実装用端子を実装端子に接続されることによりマザー基板上に直接実装されるとともに、上記下部配線層と上記上部配線層が上記高周波素子層部及び上記高周波集積回路素子に対する電源や信号の供給部及びグランドとして機能する高周波モジュール装置を製造する高周波モジュール装置の製造方法。 - 上記ベース基板部製作工程は、コーティング樹脂により上記上部配線層の上面を被覆する上部コーティング樹脂層及び上記下部配線層の下面を被覆する下部コーティング樹脂層を形成するコーティング樹脂層形成工程と、上記上部コーティング樹脂層を研削する第１研削工程及び上記下部コーティング樹脂層を研削する第２研削工程を有し、
上記上部コーティング樹脂層形成工程と上記第１研削工程が、上記上部コーティング樹脂層を上記上部配線層の上記配線パターンを露出させるまで研削することにより上記配線パターン間に上記上部コーティング樹脂層が残されて全体として平坦化された上記高周波素子層形成面を形成する上記高周波素子層形成面形成工程を構成し、
上記高周波素子層形成面形成工程の後工程として施される上記第２研削工程が、上記下部配線層の上記実装用端子を露出させるまで上記下部コーティング樹脂層を研磨することにより上記入出力端子面を形成する上記入出力面形成工程を構成する請求項６に記載の高周波モジュール装置の製造方法。 - 上記高周波素子層部製作工程の上記高周波配線層形成工程は、
上記高周波素子層形成面上に第１誘電絶縁層を形成する第１誘電絶縁層形成工程と、
上記第１誘電絶縁層上に形成した第１金属薄膜層にパターン処理を施して所定の配線パターンと受動素子として抵抗体及びキャパシタを形成してなる第１薄膜配線層を形成する第１薄膜配線層形成工程と、
上記第１薄膜配線層上に第２誘電絶縁層を形成する第２誘電絶縁層形成工程と、
上記第２誘電絶縁層上に形成した第２金属薄膜層にパターン処理を施して所定の配線パターンと受動素子としてインダクタを形成してなる第２薄膜配線層を形成する第２薄膜配線層形成工程と
からなる請求項６に記載の高周波モジュール装置の製造方法。 - 上記第１薄膜配線層形成工程は、パターン処理を施した上記第１金属薄膜層の所定部位に陽極酸化処理を施して上記キャパシタを形成するキャパシタ形成工程を有する請求項８に記載の高周波モジュール装置の製造方法。
- 上記高周波集積回路素子搭載工程の後工程として、上記高周波素子層部の最上層に搭載した上記高周波集積回路素子の上面に熱伝導性樹脂材を設ける工程と、上記熱伝導性樹脂材を内面に密着させた状態で上記高周波素子層部を覆ってシールドカバーを取り付ける工程を施す請求項６に記載の高周波モジュール装置の製造方法。
- 上記高周波素子層部製作工程の上記ビア形成工程は、各薄膜配線層間を接続するビアを形成する工程と、上記高周波集積回路素子の搭載領域に対応して各薄膜配線層を貫通して上記ベース基板部の上記上部配線層に形成した放熱パターンと接続される放熱ビアを形成する工程からなる請求項６に記載の高周波モジュール装置の製造方法。
- 上記ベース基板部製作工程の上記上部配線層形成工程は、上記配線パターンとともに上記放熱ビアが接続される５０μｍ以上の厚みを有する上記放熱パターンを形成する請求項１１に記載の高周波モジュール装置の製造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000280632A JP4529262B2 (ja) | 2000-09-14 | 2000-09-14 | 高周波モジュール装置及びその製造方法 |
| TW090122510A TW519801B (en) | 2000-09-14 | 2001-09-11 | High frequency module device and method for its preparation |
| EP01307804A EP1189345A3 (en) | 2000-09-14 | 2001-09-13 | High frequency module device and method for its preparation |
| US09/951,148 US6714422B2 (en) | 2000-09-14 | 2001-09-13 | High frequency module device and method for its preparation |
| KR1020010056890A KR100828244B1 (ko) | 2000-09-14 | 2001-09-14 | 고주파 모듈 장치 및 그 제조 방법 |
| US10/225,800 US6797890B2 (en) | 2000-09-14 | 2002-08-22 | High frequency module device and method for its preparation |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000280632A JP4529262B2 (ja) | 2000-09-14 | 2000-09-14 | 高周波モジュール装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002094247A JP2002094247A (ja) | 2002-03-29 |
| JP4529262B2 true JP4529262B2 (ja) | 2010-08-25 |
Family
ID=18765427
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000280632A Expired - Fee Related JP4529262B2 (ja) | 2000-09-14 | 2000-09-14 | 高周波モジュール装置及びその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US6714422B2 (ja) |
| EP (1) | EP1189345A3 (ja) |
| JP (1) | JP4529262B2 (ja) |
| KR (1) | KR100828244B1 (ja) |
| TW (1) | TW519801B (ja) |
Families Citing this family (89)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6849940B1 (en) * | 2000-11-20 | 2005-02-01 | Ati Technologies, Inc. | Integrated circuit package for the transfer of heat generated by the inte circuit and method of fabricating same |
| JP3941416B2 (ja) * | 2001-04-26 | 2007-07-04 | ソニー株式会社 | 高周波モジュール装置及びその製造方法 |
| US7215022B2 (en) * | 2001-06-21 | 2007-05-08 | Ati Technologies Inc. | Multi-die module |
| JP2003087007A (ja) * | 2001-09-13 | 2003-03-20 | Sony Corp | 高周波モジュール基板装置 |
| US6979894B1 (en) * | 2001-09-27 | 2005-12-27 | Marvell International Ltd. | Integrated chip package having intermediate substrate |
| US7173329B2 (en) * | 2001-09-28 | 2007-02-06 | Intel Corporation | Package stiffener |
| US7045890B2 (en) * | 2001-09-28 | 2006-05-16 | Intel Corporation | Heat spreader and stiffener having a stiffener extension |
| TWI312166B (en) * | 2001-09-28 | 2009-07-11 | Toppan Printing Co Ltd | Multi-layer circuit board, integrated circuit package, and manufacturing method for multi-layer circuit board |
| JP4318417B2 (ja) * | 2001-10-05 | 2009-08-26 | ソニー株式会社 | 高周波モジュール基板装置 |
| JP3920626B2 (ja) * | 2001-11-02 | 2007-05-30 | 三洋電機株式会社 | 再送信装置及びディジタル放送受信システム |
| JP3649183B2 (ja) * | 2001-12-27 | 2005-05-18 | ソニー株式会社 | フィルタ回路装置及びその製造方法 |
| JP4023166B2 (ja) * | 2002-01-25 | 2007-12-19 | ソニー株式会社 | 高周波モジュール用基板及び高周波モジュール |
| US6861750B2 (en) * | 2002-02-01 | 2005-03-01 | Broadcom Corporation | Ball grid array package with multiple interposers |
| US6873529B2 (en) * | 2002-02-26 | 2005-03-29 | Kyocera Corporation | High frequency module |
| US6848177B2 (en) * | 2002-03-28 | 2005-02-01 | Intel Corporation | Integrated circuit die and an electronic assembly having a three-dimensional interconnection scheme |
| US7260890B2 (en) * | 2002-06-26 | 2007-08-28 | Georgia Tech Research Corporation | Methods for fabricating three-dimensional all organic interconnect structures |
| US6900708B2 (en) * | 2002-06-26 | 2005-05-31 | Georgia Tech Research Corporation | Integrated passive devices fabricated utilizing multi-layer, organic laminates |
| US6987307B2 (en) * | 2002-06-26 | 2006-01-17 | Georgia Tech Research Corporation | Stand-alone organic-based passive devices |
| JP2007019530A (ja) * | 2002-07-18 | 2007-01-25 | Hitachi Chem Co Ltd | 半導体装置および無線電子装置 |
| JP3925378B2 (ja) * | 2002-09-30 | 2007-06-06 | ソニー株式会社 | 高周波モジュール装置の製造方法。 |
| TWI234210B (en) | 2002-12-03 | 2005-06-11 | Sanyo Electric Co | Semiconductor module and manufacturing method thereof as well as wiring member of thin sheet |
| KR100499006B1 (ko) * | 2002-12-30 | 2005-07-01 | 삼성전기주식회사 | 도금 인입선이 없는 패키지 기판의 제조 방법 |
| TW577153B (en) * | 2002-12-31 | 2004-02-21 | Advanced Semiconductor Eng | Cavity-down MCM package |
| US6828514B2 (en) * | 2003-01-30 | 2004-12-07 | Endicott Interconnect Technologies, Inc. | High speed circuit board and method for fabrication |
| JP4131935B2 (ja) | 2003-02-18 | 2008-08-13 | 株式会社東芝 | インターフェイスモジュールとインターフェイスモジュール付ｌｓｉパッケージ及びその実装方法 |
| US7187060B2 (en) | 2003-03-13 | 2007-03-06 | Sanyo Electric Co., Ltd. | Semiconductor device with shield |
| US7265300B2 (en) * | 2003-03-21 | 2007-09-04 | Commscope Solutions Properties, Llc | Next high frequency improvement using hybrid substrates of two materials with different dielectric constant frequency slopes |
| US7489914B2 (en) * | 2003-03-28 | 2009-02-10 | Georgia Tech Research Corporation | Multi-band RF transceiver with passive reuse in organic substrates |
| KR100546832B1 (ko) | 2003-08-21 | 2006-01-26 | 삼성전자주식회사 | 임베디드 ｐｃｂ 기판을 사용한 듀플렉서 및 그 제조 방법 |
| JP2005109951A (ja) * | 2003-09-30 | 2005-04-21 | Sony Corp | 共振器および誘電体フィルタ |
| JP2005183669A (ja) * | 2003-12-19 | 2005-07-07 | Tdk Corp | 実装基板およびそれを用いた電子部品 |
| JPWO2005067359A1 (ja) | 2003-12-26 | 2007-07-26 | 株式会社村田製作所 | セラミック多層基板 |
| KR100541655B1 (ko) * | 2004-01-07 | 2006-01-11 | 삼성전자주식회사 | 패키지 회로기판 및 이를 이용한 패키지 |
| JP2005229041A (ja) * | 2004-02-16 | 2005-08-25 | Alps Electric Co Ltd | 高周波配線構造および高周波配線構造の製造方法 |
| KR101183272B1 (ko) * | 2004-02-23 | 2012-09-14 | 조지아 테크 리서치 코오포레이션 | Ｒｆ/무선 다중 대역 응용들을 위한 액정 폴리머 및 다층폴리머 기반 수동 신호 처리 부품들 |
| US7342181B2 (en) * | 2004-03-12 | 2008-03-11 | Commscope Inc. Of North Carolina | Maximizing capacitance per unit area while minimizing signal transmission delay in PCB |
| JP4342353B2 (ja) | 2004-03-17 | 2009-10-14 | 三洋電機株式会社 | 回路装置およびその製造方法 |
| JP2005268669A (ja) | 2004-03-19 | 2005-09-29 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| JP4536413B2 (ja) * | 2004-04-20 | 2010-09-01 | 大日本印刷株式会社 | キャパシタ内蔵配線板、キャパシタ内蔵配線板の製造方法 |
| US7980900B2 (en) * | 2004-05-14 | 2011-07-19 | Commscope, Inc. Of North Carolina | Next high frequency improvement by using frequency dependent effective capacitance |
| US7190594B2 (en) * | 2004-05-14 | 2007-03-13 | Commscope Solutions Properties, Llc | Next high frequency improvement by using frequency dependent effective capacitance |
| JP2005347411A (ja) | 2004-06-01 | 2005-12-15 | Sanyo Electric Co Ltd | 素子搭載基板およびそれを用いる半導体装置 |
| TW200605169A (en) | 2004-06-29 | 2006-02-01 | Sanyo Electric Co | Circuit device and process for manufacture thereof |
| US8345433B2 (en) * | 2004-07-08 | 2013-01-01 | Avx Corporation | Heterogeneous organic laminate stack ups for high frequency applications |
| JP4252019B2 (ja) | 2004-09-01 | 2009-04-08 | 三洋電機株式会社 | 回路装置およびその製造方法 |
| JP2006121147A (ja) * | 2004-10-19 | 2006-05-11 | Alps Electric Co Ltd | 携帯電話機用高周波モジュール |
| US7365428B2 (en) * | 2004-10-22 | 2008-04-29 | Intel Corporation | Array capacitor with resistive structure |
| JP4134004B2 (ja) * | 2004-11-15 | 2008-08-13 | Ｔｄｋ株式会社 | 高周波モジュール |
| KR100688744B1 (ko) * | 2004-11-15 | 2007-02-28 | 삼성전기주식회사 | 고밀도 인쇄회로기판 및 이의 제조방법 |
| KR100651358B1 (ko) * | 2005-06-22 | 2006-11-29 | 삼성전기주식회사 | Ｒｆ모듈의 전력단 회로를 내장한 인쇄회로기판 |
| US20060289976A1 (en) * | 2005-06-23 | 2006-12-28 | Intel Corporation | Pre-patterned thin film capacitor and method for embedding same in a package substrate |
| TWI295102B (en) * | 2006-01-13 | 2008-03-21 | Ind Tech Res Inst | Multi-functional substrate structure |
| TWI304308B (en) * | 2006-01-25 | 2008-12-11 | Unimicron Technology Corp | Circuit board with embeded passive component and fabricating process thereof |
| JP5082253B2 (ja) * | 2006-02-10 | 2012-11-28 | 大日本印刷株式会社 | 受動素子内蔵配線基板およびその製造方法 |
| JP4793014B2 (ja) * | 2006-02-17 | 2011-10-12 | 大日本印刷株式会社 | 受動素子内蔵配線基板およびその製造方法 |
| JP4668814B2 (ja) * | 2006-03-08 | 2011-04-13 | Ｏｋｉセミコンダクタ株式会社 | 半導体装置 |
| US9299634B2 (en) * | 2006-05-16 | 2016-03-29 | Broadcom Corporation | Method and apparatus for cooling semiconductor device hot blocks and large scale integrated circuit (IC) using integrated interposer for IC packages |
| US8022554B2 (en) | 2006-06-15 | 2011-09-20 | Sitime Corporation | Stacked die package for MEMS resonator system |
| US9013035B2 (en) * | 2006-06-20 | 2015-04-21 | Broadcom Corporation | Thermal improvement for hotspots on dies in integrated circuit packages |
| US7439840B2 (en) | 2006-06-27 | 2008-10-21 | Jacket Micro Devices, Inc. | Methods and apparatuses for high-performing multi-layer inductors |
| US7808434B2 (en) * | 2006-08-09 | 2010-10-05 | Avx Corporation | Systems and methods for integrated antennae structures in multilayer organic-based printed circuit devices |
| JP5107541B2 (ja) * | 2006-08-22 | 2012-12-26 | ルネサスエレクトロニクス株式会社 | 絶縁膜形成方法および半導体装置の製造方法 |
| US7989895B2 (en) | 2006-11-15 | 2011-08-02 | Avx Corporation | Integration using package stacking with multi-layer organic substrates |
| JP4588046B2 (ja) * | 2007-05-31 | 2010-11-24 | 三洋電機株式会社 | 回路装置およびその製造方法 |
| TWI337059B (en) * | 2007-06-22 | 2011-02-01 | Princo Corp | Multi-layer substrate and manufacture method thereof |
| US20090115051A1 (en) * | 2007-11-01 | 2009-05-07 | Lap-Wai Lydia Leung | Electronic Circuit Package |
| US20090115022A1 (en) * | 2007-11-06 | 2009-05-07 | Nec Electronics Coroporation | Semiconductor device |
| US7832097B1 (en) * | 2008-01-23 | 2010-11-16 | Amkor Technology, Inc. | Shielded trace structure and fabrication method |
| JP4680277B2 (ja) * | 2008-04-03 | 2011-05-11 | 太陽誘電株式会社 | 高周波回路モジュール |
| JP5091021B2 (ja) * | 2008-06-20 | 2012-12-05 | 太陽誘電株式会社 | 複合多層基板およびそれを用いたモジュール |
| US20100012354A1 (en) * | 2008-07-14 | 2010-01-21 | Logan Brook Hedin | Thermally conductive polymer based printed circuit board |
| US8047879B2 (en) * | 2009-01-26 | 2011-11-01 | Commscope, Inc. Of North Carolina | Printed wiring boards and communication connectors having series inductor-capacitor crosstalk compensation circuits that share a common inductor |
| JP5273861B2 (ja) * | 2009-04-22 | 2013-08-28 | 太陽誘電株式会社 | 通信モジュール |
| US8576574B2 (en) * | 2010-04-21 | 2013-11-05 | Stmicroelectronics Pte Ltd. | Electromagnetic interference shielding on semiconductor devices |
| US8642119B2 (en) | 2010-09-22 | 2014-02-04 | Stmicroelectronics Pte Ltd. | Method and system for shielding semiconductor devices from light |
| JPWO2012077522A1 (ja) * | 2010-12-10 | 2014-05-19 | 株式会社村田製作所 | 回路モジュール |
| JP5673455B2 (ja) * | 2011-09-09 | 2015-02-18 | 株式会社村田製作所 | 電源制御回路モジュール |
| DE102011088256A1 (de) * | 2011-12-12 | 2013-06-13 | Zf Friedrichshafen Ag | Multilayer-Leiterplatte sowie Anordnung mit einer solchen |
| US8867231B2 (en) * | 2012-01-13 | 2014-10-21 | Tyco Electronics Corporation | Electronic module packages and assemblies for electrical systems |
| ITVI20120145A1 (it) | 2012-06-15 | 2013-12-16 | St Microelectronics Srl | Struttura comprensiva di involucro comprendente connessioni laterali |
| KR20150006713A (ko) * | 2013-07-09 | 2015-01-19 | 삼성전기주식회사 | 인쇄회로기판용 절연필름 및 이를 이용한 제품 |
| AU2014395130B2 (en) | 2014-05-19 | 2019-10-24 | L3 Technologies, Inc. | System and method for satellite using multifunctional motherboard |
| JP2016219737A (ja) * | 2015-05-26 | 2016-12-22 | ソニー株式会社 | 電子機器 |
| WO2017109878A1 (ja) * | 2015-12-24 | 2017-06-29 | 三菱電機株式会社 | 高周波回路の電磁シールド構造及び高周波モジュール |
| WO2017154167A1 (ja) * | 2016-03-10 | 2017-09-14 | 三井金属鉱業株式会社 | 多層積層板及びこれを用いた多層プリント配線板の製造方法 |
| JP6981432B2 (ja) | 2017-01-18 | 2021-12-15 | Tdk株式会社 | 電子部品搭載パッケージ |
| JP2019029941A (ja) * | 2017-08-02 | 2019-02-21 | 株式会社ディスコ | 弾性波デバイス用基板の製造方法 |
| WO2020196752A1 (ja) * | 2019-03-28 | 2020-10-01 | 株式会社村田製作所 | モジュール |
| CN113571872A (zh) * | 2021-07-27 | 2021-10-29 | 安徽安努奇科技有限公司 | 一种内匹配芯片天线及其制造方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04211191A (ja) * | 1990-02-09 | 1992-08-03 | Hitachi Ltd | 実装構造体 |
| JPH06169189A (ja) * | 1992-11-30 | 1994-06-14 | Hitachi Ltd | チップ形発熱部品及びその実装方法 |
| JPH07106767A (ja) * | 1993-10-01 | 1995-04-21 | Hitachi Ltd | 多層配線基板およびその製造方法 |
| JPH0982857A (ja) * | 1995-09-18 | 1997-03-28 | Nec Corp | マルチチップパッケージ構造 |
| JPH10125830A (ja) * | 1996-10-24 | 1998-05-15 | Hitachi Ltd | 高周波モジュールおよびその製造方法 |
| JP2000013016A (ja) * | 1998-06-17 | 2000-01-14 | Nec Corp | 配線基板及びその製造方法 |
| JP2000208941A (ja) * | 1999-01-11 | 2000-07-28 | Nec Corp | ビルドアップ配線基板 |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4692839A (en) * | 1985-06-24 | 1987-09-08 | Digital Equipment Corporation | Multiple chip interconnection system and package |
| JP2790640B2 (ja) * | 1989-01-14 | 1998-08-27 | ティーディーケイ株式会社 | 混成集積回路部品の構造 |
| JP2996510B2 (ja) * | 1990-11-30 | 2000-01-11 | 株式会社日立製作所 | 電子回路基板 |
| JPH0575255A (ja) * | 1991-09-11 | 1993-03-26 | Hitachi Ltd | 混成基板とこれを搭載する回路モジユールおよびその製造方法 |
| JP2898814B2 (ja) * | 1992-02-25 | 1999-06-02 | 株式会社日立製作所 | 印刷インダクタ付き多層配線板 |
| JP3325351B2 (ja) * | 1993-08-18 | 2002-09-17 | 株式会社東芝 | 半導体装置 |
| US5639989A (en) * | 1994-04-19 | 1997-06-17 | Motorola Inc. | Shielded electronic component assembly and method for making the same |
| DE4422669A1 (de) | 1994-06-30 | 1996-01-04 | Siemens Ag | Mehrlagen-Leiterplatte |
| JPH08167672A (ja) * | 1994-12-13 | 1996-06-25 | Sony Corp | 半導体装置用複合多層基板およびその製造方法 |
| KR100280911B1 (ko) * | 1996-06-07 | 2001-02-01 | 야마모토 카즈모토 | 다층배선판용 수지부착 금속박, 그의 제조방법, 다층배선판 및전자장치 |
| EP0943157A4 (en) | 1996-10-31 | 2000-05-24 | Sarnoff Corp | INTEGRATED ELECTRONIC CIRCUIT |
| US5936831A (en) * | 1997-03-06 | 1999-08-10 | Lucent Technologies Inc. | Thin film tantalum oxide capacitors and resulting product |
| US6057600A (en) * | 1997-11-27 | 2000-05-02 | Kyocera Corporation | Structure for mounting a high-frequency package |
| JPH11233904A (ja) * | 1998-02-18 | 1999-08-27 | Nec Corp | 放熱構造プリント基板 |
| JP2000059034A (ja) * | 1998-08-17 | 2000-02-25 | Nec Corp | 抵抗およびコンデンサ内蔵型プリント基板およびその形成方法 |
| JP3696735B2 (ja) * | 1998-08-31 | 2005-09-21 | 京セラ株式会社 | 高周波用パッケージ |
| JP3275851B2 (ja) * | 1998-10-13 | 2002-04-22 | 松下電器産業株式会社 | 高周波集積回路 |
| JP2000183536A (ja) * | 1998-12-17 | 2000-06-30 | Sony Corp | 機能モジュール及びその製造方法 |
| US6214445B1 (en) * | 1998-12-25 | 2001-04-10 | Ngk Spark Plug Co., Ltd. | Printed wiring board, core substrate, and method for fabricating the core substrate |
| JP2000208945A (ja) * | 1999-01-18 | 2000-07-28 | Ngk Spark Plug Co Ltd | コンデンサ内蔵配線基板及びその製造方法 |
| JP3756041B2 (ja) * | 1999-05-27 | 2006-03-15 | Ｈｏｙａ株式会社 | 多層プリント配線板の製造方法 |
| KR100308872B1 (ko) * | 2000-02-23 | 2001-11-03 | 이상헌 | 다층 멀티칩 모듈 |
| JP2002008945A (ja) | 2000-06-20 | 2002-01-11 | Rubycon Corp | アルミニウム電解コンデンサ |
-
2000
- 2000-09-14 JP JP2000280632A patent/JP4529262B2/ja not_active Expired - Fee Related
-
2001
- 2001-09-11 TW TW090122510A patent/TW519801B/zh not_active IP Right Cessation
- 2001-09-13 US US09/951,148 patent/US6714422B2/en not_active Expired - Fee Related
- 2001-09-13 EP EP01307804A patent/EP1189345A3/en not_active Withdrawn
- 2001-09-14 KR KR1020010056890A patent/KR100828244B1/ko not_active IP Right Cessation
-
2002
- 2002-08-22 US US10/225,800 patent/US6797890B2/en not_active Expired - Fee Related
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04211191A (ja) * | 1990-02-09 | 1992-08-03 | Hitachi Ltd | 実装構造体 |
| JPH06169189A (ja) * | 1992-11-30 | 1994-06-14 | Hitachi Ltd | チップ形発熱部品及びその実装方法 |
| JPH07106767A (ja) * | 1993-10-01 | 1995-04-21 | Hitachi Ltd | 多層配線基板およびその製造方法 |
| JPH0982857A (ja) * | 1995-09-18 | 1997-03-28 | Nec Corp | マルチチップパッケージ構造 |
| JPH10125830A (ja) * | 1996-10-24 | 1998-05-15 | Hitachi Ltd | 高周波モジュールおよびその製造方法 |
| JP2000013016A (ja) * | 1998-06-17 | 2000-01-14 | Nec Corp | 配線基板及びその製造方法 |
| JP2000208941A (ja) * | 1999-01-11 | 2000-07-28 | Nec Corp | ビルドアップ配線基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020021366A (ko) | 2002-03-20 |
| US20020195270A1 (en) | 2002-12-26 |
| EP1189345A2 (en) | 2002-03-20 |
| EP1189345A3 (en) | 2004-11-10 |
| US6714422B2 (en) | 2004-03-30 |
| TW519801B (en) | 2003-02-01 |
| JP2002094247A (ja) | 2002-03-29 |
| KR100828244B1 (ko) | 2008-05-07 |
| US6797890B2 (en) | 2004-09-28 |
| US20020075106A1 (en) | 2002-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4529262B2 (ja) | 高周波モジュール装置及びその製造方法 | |
| JP3925378B2 (ja) | 高周波モジュール装置の製造方法。 | |
| JP4318417B2 (ja) | 高周波モジュール基板装置 | |
| US7057279B2 (en) | High-frequency circuit block, its manufacturing method, high-frequency module device, and its manufacturing method | |
| JP3666411B2 (ja) | 高周波モジュール装置 | |
| US7599190B2 (en) | High-frequency module, and method of producing same | |
| US7199457B2 (en) | Thin film circuit board device and its manufacturing method | |
| JP3941416B2 (ja) | 高周波モジュール装置及びその製造方法 | |
| JP2003087007A (ja) | 高周波モジュール基板装置 | |
| JP4604398B2 (ja) | 高周波モジュール用基板装置、高周波モジュール装置及びこれらの製造方法 | |
| JP4608794B2 (ja) | 高周波モジュール装置及びその製造方法 | |
| JP2003051567A (ja) | 高周波モジュール用基板装置及びその製造方法、並びに高周波モジュール装置及びその製造方法 | |
| JP4595240B2 (ja) | 高周波モジュール基板装置及びその製造方法 | |
| JP2002374069A (ja) | 高周波モジュール装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070214 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090424 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090929 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091116 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100309 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100426 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100518 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130618 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |