CN1777348A - 制造高密度印刷电路板的方法 - Google Patents

制造高密度印刷电路板的方法 Download PDF

Info

Publication number
CN1777348A
CN1777348A CNA2005100084864A CN200510008486A CN1777348A CN 1777348 A CN1777348 A CN 1777348A CN A2005100084864 A CNA2005100084864 A CN A2005100084864A CN 200510008486 A CN200510008486 A CN 200510008486A CN 1777348 A CN1777348 A CN 1777348A
Authority
CN
China
Prior art keywords
circuit pattern
insulating material
copper foil
ultraviolet
pcb
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2005100084864A
Other languages
English (en)
Inventor
车慧延
宣炳国
金泰勋
睦智秀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN1777348A publication Critical patent/CN1777348A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1536—Temporarily stacked PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

公开了一种制造高密度PCB的方法。由于电路长度增加，即使电路长度增加对于制造PCB过程中维持物理强度是必需的，也会使高频封装产品的电学性质降低。因此，去除了芯层绝缘层，从而提供了制造具有短布线长度的细长PCB的方法。

Description

制造高密度印刷电路板的方法
技术领域
本发明涉及制造高密度印刷电路板(PCB)的方法。更具体地，本发明涉及制造具有短布线长度的细长PCB的方法。在该方法中，去除了芯层绝缘层，从而避免了由于电路长度增加所导致的高频封装产品的电学性质降低，即使电路长度的增加是制造PCB过程中维持物理强度所必需的。
发明背景
最近，人们认为减小衬底的厚度是减小组成信息化器件如移动电话的部件厚度所必需的。另外，在目前的SiP(***封装)领域中，减小芯片的厚度而同时不弯曲晶片、并利用小空隙是最为复杂的技术。
根据PCB的多功能化和小型化的趋势，对高密度和小型化PCB的需求正日益增长。
图1a-1m是逐步说明以传统堆叠(built-up)方式制造六层PCB的剖视图。在本发明的说明书中，术语“堆叠方式”指包括形成内层和在内层上依次层合外层的过程。
图1a是未加工的覆铜板(CCL)101的剖视图。铜箔102施加到绝缘层103上。通常，覆铜板用作PCB的衬底，并指包括在其上薄薄地覆有铜的绝缘层的薄板。
覆铜板可根据其应用分为玻璃/环氧树脂CCL、耐热树脂CCL、纸/酚CCL、高频CCL、柔性CCL(聚酰亚胺膜)、复合CCL等。其中，玻璃/环氧树脂CCL最常用来制造双面PCB和多层PCB。
玻璃/环氧树脂CCL由强化基底材料和铜箔组成，在所述的强化基底材料中环氧树脂(树脂和硬化剂的组合)渗透入玻璃纤维中。根据强化基底材料的类型和耐热性，玻璃/环氧树脂CCL分级为FR-1至FR-5，如国家电子制造者协会(National ElectricalManufacturers Association，NEMA)所述。通常，FR-4级别的玻璃/环氧树脂CCL是最常用到的，但是最近，对FR-5级别的玻璃/环氧树脂CCL的需求正在增加，这类CCL具有较高的玻璃化转变温度(Tg)。
在图1b中，将覆铜板101钻孔，以形成通孔104，用于层间连接。
在图1c中，进行化学镀铜工艺和电镀铜工艺。这时，先进行化学镀铜工艺，再进行电镀铜工艺。化学镀铜工艺在电镀铜工艺之前进行的原因是在绝缘层上不可能进行使用电的电镀铜工艺。换言之，化学镀铜工艺作为预处理工艺进行，以形成进行电镀铜工艺所需要的薄导电膜。由于进行化学镀铜工艺较为困难，为了确保经济效益，优选使用电镀铜工艺形成电路图案的导电部分。
然后，将膏剂106压缩到通孔104中，以保护在通孔104的壁上形成的化学镀铜和电镀铜层105。所述的膏剂通常由绝缘的油墨材料制成，但是也可以根据PCB的指定用途由导电性膏剂制成。导电性膏剂包括任意一种金属和有机粘合剂的混合物，所述的金属选自Cu、Ag、Au、Sn、Pb或其合金且充当主要组分。但是，使用膏剂的通孔104的填塞工艺可以省略，根据PCB的目的而定。
在图1c中，为了便于理解，化学镀铜和电铜镀层105示为一个层，不再彼此相区分。
在图1d中，构建抗蚀图案107，以形成内电路的电路图案。
必须将印刷在印刷线路模型图(artwork)膜上的电路图案转移到衬底上，以形成抗蚀图案。转移可以通过各种方法进行，但是最常用的方法是使用紫外线将印刷在印刷线路模型图膜上的电路图案转移到光敏性干膜上。最近，有时使用液体光刻胶(LPR)来代替干膜。
电路图案要转移到其上的干膜或LPR充当抗蚀图案107，当衬底如图1e所示浸入蚀刻液体时，形成电路图案。
形成电路图案之后，使用自动光学观察(AOI)仪观察电路图案的外观，以评价是否正确地形成了内电路，然后将所得的衬底进行表面处理，如黑色氧化物处理。
使用AOI仪自动观察PCB的外观。该仪器利用计算机采用图像感受器和图案识别技术来自动观察PCB的外观。使用图像感受器读取和目标电路的图案相关的信息之后，AOI仪将该信息与参照数据相比较，评价是否发生有缺陷。
可以使用AOI仪来观察电源的连接(PCB中要安装各部件的部分)和接地的环圈(annular ring)的最小值。另外，可以测定电路图案的宽度，并且可以检测孔的省略。但是，不可能观察孔的内部状态。
进行黑色氧化物处理，以改善具有电路图案的内层与外层结合之前的粘附强度和耐热性。
在图1f中，将树脂包覆的铜(RCC)施加到所得衬底的两个面上。RCC由仅在树脂层108的一个面上形成铜箔109的衬底组成，所述的树脂层108充当电路层之间的绝缘材料。
在图1g中，形成盲通孔110，以使内层和外层彼此电连接。盲通孔可以是机械钻孔。但是，和贯通孔的加工相比，需要更精确地进行钻孔。因此，优选使用钇铝石榴石(YAG)激光或CO2激光。YAG激光可以钻透铜箔和绝缘层，但是CO2激光只能钻透绝缘层。
在图1h中，根据镀覆工艺层合外层111。
在图1i中，如图1h所示形成的外层111根据形成内层电路图案的相同程序形成图案。然后观测图案化外层111的电路，并如内层电路图案的情况一样对之进行表面处理。
在图1j中，在所得衬底的两个面上再施加RCC。该RCC包括树脂层112和包覆在树脂层112一面上的铜箔113，所述的树脂层112充当绝缘材料。
在图1k中，形成盲通孔114，如上所述使用激光使外层之间彼此电连接。
在图1l中，根据镀覆工艺层合额外的外层115。
在图1m中，根据与外层111相同的程序对额外的外层115进行图案化，然后观测图案化外层115的电路，并将该层进行表面处理。
组成多层PCB的层数可以通过层合这些层、构建电路图案、观测电路图案和表面处理所得结构的循环往复而连续增加。
然后，在所得的电路图案上形成抗光焊(photo-solder resist)层和Ni/Au层，从而产生6层的PCB。
由于减小衬底厚度的限制，传统的堆叠方式不能满足近期的需求。换言之，包括玻璃纤维中掺入有树脂的绝缘芯层的传统CCL不可避免的具有一些厚度。但是，即使CCL的绝缘芯层能够在制造过程中起维持强度的作用，电学性质也由于电路长度的增加而降低。
根据这一点，美国专利No.6,696,764公开了通过在构建PCB之后用机械方法切割PCB的中心部分制造两个PCB的方法。但是，由于切割以机械方式进行，其应用于精密PCB的制造具有局限性。另外，切割后还剩有芯层绝缘层，使PCB变厚。因此，需要一种更为基本的替代方案来减小PCB的厚度。
发明内容
因此，本发明意识到了制造PCB传统方法的上述缺点，本发明的一个目的是提供制造PCB的一种新方法，其中可以除去具有不必要厚度的绝缘芯层。
通过提供一种制造高密度PCB的方法可以实现上述目的，该方法包括在铜箔的一个面上施加能够通过紫外线图案化的绝缘材料；使用紫外线图案化绝缘材料；通过电镀在绝缘材料上形成第一电路图案；在第一电路图案上层合绝缘层；在绝缘层和铜箔的另一面上形成通孔和第二电路图案。
另外，本发明提供了一种制造高密度PCB的方法。该方法包括在铜箔的一个面上施加能够通过紫外线图案化的绝缘材料；使用紫外线图案化绝缘材料；通过电镀在绝缘材料上形成第一电路图案；在铜箔上形成第二电路图案；在所得结构的两个面上层合绝缘层；在绝缘层和铜箔的另一面上形成通孔和第三电路图案。
另外，本发明提供了一种高密度PCB，其包括一种绝缘材料，该绝缘材料能够通过紫外线图案化，在其两个面上形成有第一电路图案。在绝缘材料上层合有多个绝缘层，穿透绝缘层形成多个第一通孔。电路层置于多个绝缘层之间，且多个第二通孔和第二电路图案形成在电路层中。
附图说明
从下面结合附图的详细描述中可以更清楚地理解本发明的上述和其他目的、特征和其他优点，其中
图1a-1m是逐步说明以传统的堆叠方式制造六层PCB的剖视图。
图2a-2n说明根据本发明第一实施方案的PCB的制造。
图3a-3m说明根据本发明第二实施方案的PCB的制造。
图4a-4f说明根据本发明第三实施方案的PCB的制造。
发明详述
下面，将结合附图详细说明本发明。
图2a-2n说明根据本发明第一实施方案的PCB的制造。
图2a说明铜箔201的剖视图。铜箔201和层合在典型CCL上的铜箔相同，铜箔201的优选厚度为约9-12μm。
在图2b中，将能够通过紫外线图案化的绝缘材料202施加到铜箔201的一个面上。为了能够通过紫外线图案化，所述的绝缘材料是含有丙烯酸基团的聚合物，具有紫外线照射时能够通过聚合反应而硬化的性质。优选的是，具有上述性质的材料的例子包括作为紫外光敏性聚合物的苯并环丁烯(BCB)或作为负光刻胶的SU-8。另外，优选的是，绝缘材料202具有耐化学腐蚀性和耐热性，以耐受随后的化学处理和热处理。
在图2c中，将其上形成有预定图案的玻璃掩模203施加到绝缘材料202上，然后照射紫外线，以形成图案。
如图2d所示，紫外线不透过绝缘材料202上位置对应于玻璃掩模203上黑色部分的部分，因此不硬化绝缘材料的该部分。但是，绝缘材料202上位置对应于玻璃掩模203上透明部分的其他部分通过紫外线聚合，并且硬化。
进行图案化之后，可以选择性地进行烘烤，以保证绝缘材料202的所需硬度。
在图2e中，如果选择性地去除绝缘材料202的非硬化部分，则绝缘材料就得到了图案化。将所得的衬底浸在显影液中，以去除绝缘材料202的非硬化部分。
在图2f中，通过化学镀工艺或溅射工艺在绝缘材料202上形成镀层204。镀层204充当后续电镀的种层。
在图2g中，将抗镀覆剂(plating resist)205施加到衬底的两个面上，施加到图案化绝缘材料202上的一部分抗镀覆剂205暴露，并形成图案。干膜可用作抗镀覆剂205。
在图2h中，形成电路图案206，同时绝缘材料202图案的壁之间的空隙通过电镀填充。为了便于理解，用作种层的镀层204未在图2h-2n中示出。
在图2i中，剥离抗镀覆剂205。如果抗镀覆剂205是干膜，可以使用NaOH或KOH进行剥离。
随后，电路图案可以选择性地经历表面处理过程。
在图2j中，层合绝缘层207，以保证对于其他层的层间绝缘。在制造多层PCB的典型工艺中用作绝缘层的预浸体(prepreg)可以用作绝缘层207。
在图2k中，绝缘层207通过激光钻孔，在其预定位置上形成盲通孔208。
在图2l中，通过化学镀工艺在绝缘层207上形成种层后，通过电镀填充通孔208，即形成电路图案209。
然后，如图2m所示，绝缘层的层合和电路图案的形成循环往复，以形成所需数目的电路层。电路层的总数目取决于绝缘层和电路图案。
如图2n所示，电路图案在铜箔的另一面210上形成，从而产生6层的PCB。在施加蚀刻胶之后进行蚀刻并图案化，形成电路图案。
和传统的多层PCB不同，在根据本发明制造PCB的方法中，由绝缘层207如预浸体，而非芯层绝缘层组成的PCB中心层位于传统CCL的铜箔之间。
组成传统CCL的芯层绝缘层的厚度为至少60μm或更大，但是绝缘层207如预浸体的厚度通常为约30μm。因此，本发明的PCB要比传统的PCB薄得多。
图3a-3m说明根据本发明的第二实施方案的PCB的制造。
图3a-3i的程序和图2a-2i的程序相同。在图3a-3i中，附图标记301-306对应于图2a-2f中的附图标记201-206。为了便于理解，用作种层的镀层304未在图3h-3m中示出。
在图3j中，电路图案在铜箔301上形成。可以在形成预定的蚀刻胶图案后对衬底进行蚀刻，以形成电路图案。
在图3k中，层合绝缘层307，以保证对于其他层的层间绝缘。在制造多层PCB的典型工艺中用作绝缘层的预浸体可以用作绝缘层307。
在图3l中，绝缘层307通过激光钻孔，以在其预定的位置上形成通孔308。如果必要，可以通过机械钻孔工艺形成通孔。
在图3m中，通过化学镀工艺在绝缘层307上形成种层后，通过电镀填充通孔308，从而形成电路图案309。
和图2n中不同，在图3m的PCB剖视图中，绝缘层和电路层层合在能通过紫外线图案化的中心绝缘材料302的两个面上。
绝缘层的层合和电路图案的形成可以循环往复，以形成所需数目的电路层。形成电路图案之后，优选进行预定的观察和表面处理过程。
图4a-4f说明根据本发明的第三实施方案的PCB的制造。
如图4a所示，能通过紫外线图案化的绝缘材料402a、402b层合在铜箔401a、401b上，然后将所得的结构结合在双面粘合片403的两个面上，以使铜箔401a、401b彼此面对。双面粘合片403必须能够使用紫外线或加热从铜箔401a、401b上剥离或分离。
在图4b中，在使用预定的掩模通过紫外线曝光绝缘材料402、显影并图案化之后，通过化学镀工艺形成种层，形成电路图案404，而绝缘材料402图案的壁之间的空隙通过电镀填充。
在图4c中，层合绝缘层405，以保证对于其他层的层间绝缘，通过激光或机械钻孔工艺钻孔，以形成通孔406。
在图4d中，通过化学镀工艺在绝缘层405上形成种层后，通过电镀填充通孔406，从而形成电路图案407。
然后，绝缘层的层合和电路图案的形成循环往复，以形成所需数目的电路层。
在图4e中，通过向PCB的中央部分施加紫外线或加热，使双面粘合片403从铜箔401a、401b上剥离。
如图4f所示，通过施加紫外线或加热将PCB分成两个，曝光的铜箔401a、401b经历蚀刻过程等，以形成电路图案，从而产生与通过图2a-2n中的程序形成的PCB相同的两个PCB。
和传统的多层PCB不同，根据本发明的PCB中心层由绝缘层405如预浸体组成，而非置于传统CCL的铜箔之间的芯层绝缘层。因此，本发明的PCB要比传统的PCB薄得多。
如上所述，本发明提供了制造高密度PCB的方法，其中去除了芯层绝缘层，得到了非常薄的PCB。
另外，在根据本发明的制造高密度PCB的方法中，通过用紫外线曝光而非通过机械切割过程完全去除了芯层绝缘层，从而减小了最终PCB的厚度。
已经以说明性的方式描述了本发明，应理解的是，所用的术语只是描述性的，而不具有限制性。可以根据上述的教导对本发明进行许多修改和改变。因此，应理解的是，在附加的权利要求书的范围内，本发明可以以具体描述之外的方式实施。

Claims (7)

1.一种制造高密度印刷电路板的方法，包括：
在铜箔的一个面上施加能够通过紫外线图案化的绝缘材料；
使用紫外线图案化绝缘材料；
通过电镀在绝缘材料上形成第一电路图案；
在第一电路图案上层合绝缘层；和
在绝缘层和铜箔的另一面上形成通孔和第二电路图案。
2.权利要求1所述的方法，其中第一电路图案的形成包括：
在铜箔的两个面上形成用于电镀铜的种层；
在铜箔的两个面上施加抗镀覆剂；
使施加在图案化绝缘材料上的部分抗镀覆剂图案化；
通过电镀铜形成第一电路图案；和
剥离抗镀覆剂。
3.一种制造高密度印刷电路板的方法，包括：
在铜箔的一个面上施加能够通过紫外线图案化的绝缘材料；
使用紫外线图案化绝缘材料；
通过电镀在绝缘材料上形成第一电路图案；
在铜箔上形成第二电路图案；
在所得结构的两个面上层合绝缘层；和
在绝缘层和铜箔的另一面上形成通孔和第三电路图案。
4.权利要求3所述的方法，其中第一电路图案的形成包括：
在铜箔的两个面上形成种层；
在铜箔的两个面上施加抗镀覆剂并使施加的抗镀覆剂图案化；
通过电镀铜形成第一电路图案；和
剥离抗镀覆剂。
5.一种制造高密度印刷电路板的方法，包括：
在两个铜箔各自的一个面上施加能够通过紫外线图案化的绝缘材料；
将能够通过紫外线剥离的双面粘合片结合在两个铜箔之间；
使用紫外线图案化绝缘材料；
通过电镀在绝缘材料上形成第一电路图案；
在第一电路图案上层合绝缘层；
形成透过绝缘层的通孔，在绝缘层上形成第二电路图案；和
将紫外线照射到双面粘合片上，以将所得的结构分成两个PCB。
6.权利要求5所述的方法，其中第一电路图案的形成包括：
在铜箔上形成用于电镀铜的种层；
在铜箔上施加抗镀覆剂并使施加的抗镀覆剂图案化；
进行电镀铜；和
剥离抗镀覆剂。
7.一种高密度印刷电路板，包括：
绝缘材料，其通过紫外线图案化，并在其两个面上形成第一电路图案；
多个绝缘层，其层合在绝缘材料上，穿透该层形成多个第一通孔；和
电路层，其置于多个绝缘层之间，其中形成多个第二通孔和第二电路图案。
CNA2005100084864A 2004-11-15 2005-02-21 制造高密度印刷电路板的方法 Pending CN1777348A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040093182 2004-11-15
KR1020040093182A KR100688744B1 (ko) 2004-11-15 2004-11-15 고밀도 인쇄회로기판 및 이의 제조방법

Publications (1)

Publication Number Publication Date
CN1777348A true CN1777348A (zh) 2006-05-24

Family

ID=36313897

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2005100084864A Pending CN1777348A (zh) 2004-11-15 2005-02-21 制造高密度印刷电路板的方法

Country Status (5)

Country Link
US (1) US20060102383A1 (zh)
JP (1) JP2006148038A (zh)
KR (1) KR100688744B1 (zh)
CN (1) CN1777348A (zh)
DE (1) DE102005007405A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101981131B (zh) * 2008-03-28 2014-01-01 太阳控股株式会社 固化性树脂组合物和其固化物、以及印刷电路板
CN103607837A (zh) * 2013-10-21 2014-02-26 溧阳市东大技术转移中心有限公司 一种印刷电路板结构
CN103906354A (zh) * 2012-12-26 2014-07-02 南亚电路板股份有限公司 电路板及其制造方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100832651B1 (ko) * 2007-06-20 2008-05-27 삼성전기주식회사 인쇄회로기판
KR101044104B1 (ko) * 2009-11-17 2011-06-28 삼성전기주식회사 반도체 패키지용 인쇄회로기판 및 그 제조방법
JP2011138869A (ja) 2009-12-28 2011-07-14 Ngk Spark Plug Co Ltd 多層配線基板の製造方法及び多層配線基板
US20120152606A1 (en) * 2010-12-16 2012-06-21 Ibiden Co., Ltd. Printed wiring board
KR101237668B1 (ko) 2011-08-10 2013-02-26 삼성전기주식회사 반도체 패키지 기판
KR101483876B1 (ko) * 2013-08-14 2015-01-16 삼성전기주식회사 인덕터 소자 및 이의 제조방법
CN103607859A (zh) * 2013-10-21 2014-02-26 溧阳市东大技术转移中心有限公司 一种印刷电路板的制造方法
CN103786189B (zh) * 2014-01-21 2016-08-24 广州兴森快捷电路科技有限公司 实现pcb板高孔位精度的钻孔方法
KR20200099686A (ko) * 2019-02-15 2020-08-25 엘지이노텍 주식회사 회로기판

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3672986A (en) * 1969-12-19 1972-06-27 Day Co Nv Metallization of insulating substrates
US5302494A (en) * 1985-06-10 1994-04-12 The Foxboro Company Multilayer circuit board having microporous layers and process for making same
JP3059568B2 (ja) * 1992-01-23 2000-07-04 古河電気工業株式会社 多層プリント回路基板の製造方法
JP3709453B2 (ja) * 1994-07-22 2005-10-26 株式会社村田製作所 セラミックス多層配線基板の製造方法
JPH08302161A (ja) * 1995-05-10 1996-11-19 Hitachi Chem Co Ltd 樹脂組成物及びその樹脂組成物をケミカルエッチングする方法
KR100333627B1 (ko) * 2000-04-11 2002-04-22 구자홍 다층 인쇄회로기판 및 그 제조방법
JP4529262B2 (ja) * 2000-09-14 2010-08-25 ソニー株式会社 高周波モジュール装置及びその製造方法
US6931723B1 (en) * 2000-09-19 2005-08-23 International Business Machines Corporation Organic dielectric electronic interconnect structures and method for making
US6772515B2 (en) * 2000-09-27 2004-08-10 Hitachi, Ltd. Method of producing multilayer printed wiring board
JP2002176259A (ja) * 2000-09-27 2002-06-21 Hitachi Ltd 多層プリント配線板の製造方法および多層プリント配線板
JP3908157B2 (ja) * 2002-01-24 2007-04-25 Ｎｅｃエレクトロニクス株式会社 フリップチップ型半導体装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101981131B (zh) * 2008-03-28 2014-01-01 太阳控股株式会社 固化性树脂组合物和其固化物、以及印刷电路板
CN103906354A (zh) * 2012-12-26 2014-07-02 南亚电路板股份有限公司 电路板及其制造方法
CN103906354B (zh) * 2012-12-26 2017-04-12 南亚电路板股份有限公司 电路板及其制造方法
CN103607837A (zh) * 2013-10-21 2014-02-26 溧阳市东大技术转移中心有限公司 一种印刷电路板结构

Also Published As

Publication number Publication date
US20060102383A1 (en) 2006-05-18
JP2006148038A (ja) 2006-06-08
KR100688744B1 (ko) 2007-02-28
KR20060054578A (ko) 2006-05-23
DE102005007405A1 (de) 2006-05-24

Similar Documents

Publication Publication Date Title
CN1777348A (zh) 制造高密度印刷电路板的方法
EP2157842B1 (en) Laminated wiring board and method for manufacturing the same
CN1784121A (zh) 制造具有薄核心层的印刷电路板的方法
CN1968565A (zh) 高密度印刷电路板及其制造方法
KR101268727B1 (ko) 애디티브법에 의해 회로 기판를 제조하는 방법 및 이 방법에 의해 얻어진 회로 기판과 다층 회로 기판
CN1829416A (zh) 嵌入式芯片印刷电路板及其制造方法
CN1575109A (zh) 形成抗焊剂图形的方法
CN1856221A (zh) 用于以连续方式制作电路化衬底的装置及方法
CN1535106A (zh) 多层印刷电路板的制造方法
CN1809251A (zh) 制造刚性的柔性印刷电路板的方法
CN1610491A (zh) 具有改进互连的平行多层印刷电路板及其制造方法
CN101193502A (zh) 电路板结构及其制作方法
CN1933697A (zh) 多层配线基板及其制造方法
CN1731919A (zh) 以并行方式制造pcb的方法
CN1956628A (zh) 制造刚柔印刷电路板的方法
CN1798485A (zh) 多层印刷电路板及其制造方法
TW200810657A (en) Method for manufacturing multilayer printed wiring board
TW200945987A (en) Multilayer flexible printed wiring board and the manufacturing method thereof
KR101148735B1 (ko) 인쇄회로기판 및 그 제조방법
CN1212049C (zh) 电路形成基板及电路形成基板的制造方法
JP2011171528A (ja) 多層配線基板の製造方法
CN103416109B (zh) 印刷电路板及其制造方法
CN1751547A (zh) 多层基板及其制造方法
US8161638B2 (en) Manufacturing method of circuit structure
CN102006733A (zh) 电路板制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20060524