KR20040096377A - 산화막 및 산질화막 형성 방법 - Google Patents

산화막 및 산질화막 형성 방법 Download PDF

Info

Publication number
KR20040096377A
KR20040096377A KR1020030029446A KR20030029446A KR20040096377A KR 20040096377 A KR20040096377 A KR 20040096377A KR 1020030029446 A KR1020030029446 A KR 1020030029446A KR 20030029446 A KR20030029446 A KR 20030029446A KR 20040096377 A KR20040096377 A KR 20040096377A
Authority
KR
South Korea
Prior art keywords
temperature
pressure
reactor
substrate
under
Prior art date
Application number
KR1020030029446A
Other languages
English (en)
Inventor
유영섭
임헌형
남석우
김봉현
이웅
이상훈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030029446A priority Critical patent/KR20040096377A/ko
Priority to US10/839,934 priority patent/US7297620B2/en
Publication of KR20040096377A publication Critical patent/KR20040096377A/ko
Priority to US11/973,042 priority patent/US7521375B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)

Abstract

현저하게 향상된 질(quality)과 균일성(uniformity)을 갖는 초박막의 산화막을 배치(batch type)장치에서 형성하는 방법 및 이를 이용한 배치장치 또는 매엽식장치에서 산질화막을 형성방법이 개시되어 있다. 기판을 제1 압력, 제1 온도 하의 반응로에 로딩시킨 후, 반응로의 온도를 제2 압력 하에서 제2 온도까지 상승(ramp up)시키면서 반응로에 반응가스를 투입하여 기판에 초박막의 산화막을 형성하는 방법을 제공한다. 또한 산화막 형성 이후에 배치장치 또는 매엽식장치에서 산화된 기판을 질화시켜 산질화막을 형성하는 방법을 제공한다. DRAM, SRAM, 불휘발성 메모리, LOGIC 등의 반도체 소자 제조시 요구되는 10Å 이하의 산화막을 배치장치인 반응로에서 제조할 수 있게 되고, 따라서 반도체 제조공정의 단위시간당 처리량(throughput) 현저히 향상되고, 전체적인 반도체 제조공정에 소요되는 시간 및 비용을 절감할 수 있게 된다.

Description

산화막 및 산질화막 형성 방법{METHOD OF FORMIMG OXIDE LAYER AND OXYNITRIDE LAYER}
본 발명은 반도체 장치의 산화막(oxide layer) 및 산질화막(oxynitride layer) 형성방법에 관한 것으로서, 보다 상세하게는 배치(batch type) 장치에서 현저하게 향상된 균일도 및 물성을 갖는 초박막의 산화막을 형성하는 방법 및 이러한 산화막상에 형성되어 게이트 전극의 불순물이 기판으로 확산하는 것을 방지하는 역할을 하는 산질화막을 형성하는 방법에 관한 것이다.
근래에 컴퓨터와 같은 정보 매체의 급속한 보급에 따라 반도체 장치도 비약적으로 발전하고 있다. 그 기능 면에 있어서, 반도체 장치는 고속으로 동작하는 동시에 대용량의 저장 능력을 가질 것이 요구된다. 이러한 요구에 부응하여 반도체 장치는 집적도, 신뢰성 및 응답속도 등을 향상시키는 방향으로 제조 기술이 발전되고 있다.
특히, 반도체 장치의 집적도를 향상시키기 위하여, 디자인 룰(design rule)은 감소하고 단위소자의 크기는 미세화되어, 게이트 전극과 기판을 절연하는 게이트 절연막의 두께 및 폭 역시 축소되고 있는 실정이다. 따라서, 이러한 매우 얇은 초박막의 절연막 등을 형성할 필요가 증대하고 있다.
예를 들면, 고집적의 DRAM(Dynamic Random Access Memory), SRAM(Static Random Access Memory), 플래쉬 메모리 등의 불휘발성 메모리(Non-Volatile Memory: NVM)에 있어서 수 십Å 수준의 게이트 산화막이 요구되고, 특히 메모리 회로를 구동하는 로직(logic)회로의 경우 10Å이하의 초박막의 게이트 산화막을 요구하고 있다.
또한, 게이트 산화막이 초박막화됨에 따라 더 이상 게이트 산화막이 게이트 전극내의 도펀트(dopant)가 실리콘 기판으로 확산하는 것을 방지하는 역할을 할 수 없게 됨에 따라, 게이트 전극용 폴리실리콘을 적층하기 전에 게이트 산화막상에 산질화막을 형성함으로써 이를 도펀트의 확산저지막으로 사용할 필요성이 커지고 있다.
그러나 종래에는 이러한 초막박의 산화막 및 산질화막은 주로 급속 열처리(Rapid Thermal Process: RTP) 장치 등을 사용하는 소위 매엽식 공정(singlewafer process)에서만 형성되고 있다. 이는 배치장치에서는 자연산화막(native oxide layer)의 형성으로 산화막의 두께를 정밀하게 제어하기 힘들며, 또한 산화막의 질(quality)이나 균일도(uniformity)면에서도 바람직한 결과를 얻기 힘들기 때문이다. 또한 질화막을 급속 열처리 장치에서 형성하는 경우 기존에 형성되어 있던 산화막에 열적영향(thermal budget)을 주어 산화막의 물성을 변화시키는 원인이 되기도 한다.
예를 들면, 미국공개특허 제2002/3258호에는 산질화막으로 구성된 게이트 절연막을 형성하기 위하여, 기판상에 수산화-실리케이트(hydroxy-silicate) 막을 형성하고, 상기 수산화-실리케이트 막을 플라즈마 질화 공정으로 산질화막으로 변환시키는 공정이 개시되어 있으며, 여기서 질화공정의 온도는 200 내지 500℃이고, 압력은 1 내지 5 Torr이며, 형성되는 산질화막의 두께는 7Å인 게이트 절연막의 제조방법이 개시되어 있다.
그러나 이러한 방법은 기본적으로 매엽식 장치인 급속 열질화(Rapid Thermal Nitration: RTN)장치에서 질화공정이 진행됨으로써 단위시간당 처리량(throughput) 면에서 현저히 불리하여 경제적인 면에서 문제점이 있다. 그리고 급속 열처리 과정에서 이미 형성되어 있던 게이트 산화막 등이 열적 영향에 의하여 물성이 열화(劣化)할 우려가 있다.
그리고 미국공개특허 제2001/6842호에는 게이트 절연막으로 실리콘 산화막 대신에, 안정된 결합구조를 갖고 있으며 실리콘 기판과의 산화 반응성이 작아 외부로 인가되는 전기적 충격에도 강하고 절연파괴전압(항복전압)이 높으며, 누설전류수준이 낮은 전기적 특성을 얻을 수 있는 TaON막을 형성하는 방법이 개시되어 있다.
구체적으로, 필드산화막이 형성된 기판에 실리콘 기판과의 계면 특성 향상과 비정질 TaON 증착시 불균일한 SiO2가 형성되는 것을 방지하기 위해 플라즈마 분위기에서 반응가스로서 NH3 또는 NH3과 O2(또는 N2O)를 사용하여 기판 상부에 질화박막(SiN) 또는 산질화박막(SiON)을 형성하고 기판 상부에 비정질 TaON을 증착하여 게이트절연막을 형성하는 방법으로, 이때 상기 산질화(SiON)막은 NH3, O2, NO2 가스를 사용하고, 압력 0.2 내지 10 Torr, 온도 200 내지 600℃의 조건에서 형성된다.
또한, 미국특허 제6,451,713호에는 UV-여기가스로 산질화막을 형성하는 방법이 개시되어 있는데, 여기서 산질화막은 온도 800℃, 압력 0.5 내지 500 Torr의 조건에서 형성되고, 형성된 산질화막은 그 두께가 6 내지 10Å이다.
그러나 상기 개시된 질화박막은 LPCVD 장비 등에서 형성되기 때문에 단위시간당 처리량이 작고, 더구나 최근의 고집적화된 로직 회로 등에 요구되는 10Å이하의 게이트 산화막을 배치장치에서 형성하는 기술에 대해서는 언급하지 않고 있다.
즉, 초박막의 산화막이나 산질화막을 형성함에 있어서, 배치장치를 이용하며 단위시간당 처리량을 향상시키면서, 동시에 박막의 질 및 균일성 등의 물성이 우수한 산화막 및 산질화막의 형성방법의 개발이 요구된다 할 것이다.
따라서, 본 발명의 제1 목적은 저압하의 반응로에서 기판을 산화시킴으로써,현저하게 향상된 질(quality)과 균일성(uniformity)을 갖는 산화막을 형성하는 방법을 제공하는 것이다.
본 발명의 제2 목적은 상기 산화막 형성방법을 이용하여, 반응로에서 게이트 전극의 도펀트가 실리콘 기판으로 확산하는 것을 방지할 수 있는 산질화막을 형성하는 방법을 제공하는 것이다.
본 발명의 제3 목적은 상기 산화막 형성방법을 이용하여, 급속 열처리 장치에서 게이트 전극의 도펀트가 실리콘 기판으로 확산하는 것을 방지할 수 있는 산질화막을 형성하는 방법을 제공하는 것이다.
도 1a는 본 발명에 의한 산화막 형성방법의 일 실시예를 설명하기 위한 순서도이다.
도 1b는 도 1a의 실시예에 의한 산화막 형성방법을 설명하기 위한 공정도이다.
도 1c는 도 1a의 실시예에 의한 산화막 형성에 사용되는 반응로를 설명하기 위한 개략단면도이다.
도 2a는 본 발명에 의한 산화막 형성방법의 다른 실시예를 설명하기 위한 순서도이다.
도 2b는 도 2a의 실시예에 의한 산화막 형성방법을 설명하기 위한 공정도이다.
도 3a는 본 발명에 의한 산화막 형성방법의 또 다른 실시예를 설명하기 위한 순서도이다.
도 3b는 도 2a의 실시예에 의한 산화막 형성방법을 설명하기 위한 공정도이다.
도 4a는 본 발명에 의한 산화막 형성방법의 또 다른 실시예를 설명하기 위한순서도이다.
도 4b는 도 4a의 실시예에 의한 산화막 형성방법을 설명하기 위한 공정도이다.
도 5a는 본 발명에 의한 산질화막 형성방법의 일 실시예를 설명하기 위한 순서도이다.
도 5b는 도 5a의 실시예에 의한 산질화막 형성방법을 설명하기 위한 공정도이다.
도 5c는 도 5a의 실시예에 의한 산질화막 형성에 사용되는 반응로를 설명하기 위한 개략단면도이다.
도 6a는 본 발명에 의한 산질화막 형성방법의 다른 실시예를 설명하기 위한 순서도이다.
도 6b는 도 6a의 실시예에 의한 산질화막 형성방법을 설명하기 위한 공정도이다.
도 7a는 본 발명에 의한 산질화막 형성방법의 또 다른 실시예를 설명하기 위한 순서도이다.
도 7b는 도 7a의 실시예에 의한 산질화막 형성방법을 설명하기 위한 공정도이다.
도 8a는 본 발명에 의한 산질화막 형성방법의 또 다른 실시예를 설명하기 위한 순서도이다.
도 8b는 도 8a의 실시예에 의한 산질화막을 형성하기 위하여 사용되는 급속열처리 장치를 설명하기 위한 개략단면도이다.
* 도면의 주요 부분에 대한 간단한 설명 *
10 : 기판 20 : 기판이송장치
30 : 로드락 챔버 35 : 보우트 로더
37 : 보우트 40 : 플렌지
50 : 셔터 100, 101 : 반응로
120 : 에너지 공급장치 140, 240 : 가스 유입관
150 : 압력조절장치 160 : 냉각장치
170 : 리모트 플라즈마 발생장치 200 : 급속 열처리 장치
210 : 기판 지지대 220 : 에너지 공급장치
245 : 유량조절장치 250 : 가스방출관
상술한 본 발명의 제1 목적을 달성하기 위하여, 본 발명의 바람직한 일 실시예에 따른 산화막 형성방법에 의하면, 기판을 제1 압력, 제1 온도 하의 반응로에 로딩시킨 후, 반응로의 온도를 제2 압력 하에서 제2 온도까지 상승(ramp up)시키면서 반응로에 반응가스를 투입하여 기판을 일차 산화시킨다. 이 경우 일차 산화에 의하여 산화막을 형성한 후에 반응로의 온도를 제3 압력 하에서 제2 온도에서 제1 온도까지 하강시켜, 일차 산화된 기판을 냉각하고, 이어서 냉각된 일차 산화된 기판을 반응로에서 언로딩시키는 과정을 더 포함할 수 있으며, 일차 산화 후에 상기 제2 압력, 제2 온도가 유지되는 반응로에서 기판을 이차 산화시키는 과정을 추가함으로써 산화막을 원하는 두께까지 성장시킬 수도 있다.
상술한 본 발명의 제1 목적을 달성하기 위하여, 본 발명의 바람직한 다른 실시예에 따른 산화막 형성방법에 의하면, 기판을 제1 온도 하의 반응로에 로딩시키고, 반응로의 온도를 0.3 내지 20 Torr의 저압 하에서 제2 온도까지 상승시키면서 반응가스를 투입하여 반응로에 로딩된 기판을 일차 산화시킨다.
상술한 본 발명의 제1 목적을 달성하기 위하여, 본 발명의 바람직한 또 다른 실시예에 따른 산화막 형성방법에 의하면, 기판을 제1 압력, 제1 온도 하의 반응로에 로딩시키고, 이어서 반응로의 온도를 제2 압력 하에서 제2 온도까지 상승시키면서 산소(O2) 및 수소(H2)를 포함하는 반응가스를 투입하여 상기 기판을 소위 습식산화(wet oxidation)법에 의하여 일차 산화시킨다.
상술한 본 발명의 제1 목적을 달성하기 위하여, 본 발명의 바람직한 또 다른 실시예에 따른 산화막 형성방법에 의하면, 기판을 제1 압력, 제1 온도 하의 반응로에 로딩시키고, 반응로의 온도를 제2 압력 하에서 제2 온도까지 상승시키면서 산소(O2) 및 수소(H2)를 포함하는 반응가스를 투입하여 상기 기판을 일차 산화시킨 후 이어서, 반응로의 온도를 제2 압력 하에서 제3 온도까지 상승시키면서 산소(O2)를 포함하는 반응가스 또는 산소(O2) 및 염화수소(HCl)를 포함하는 반응가스를 투입하여 이차 산화시킴으로써 산화막을 형성한다.
상술한 본 발명의 제2 목적을 달성하기 위하여, 본 발명의 바람직한 일 실시예에 따른 산질화막 형성방법에 의하면, 기판을 제1 압력, 제1 온도 하의 반응로에 로딩시킨 후, 반응로의 온도를 제2 압력 하에서 제3 온도까지 상승시키면서 반응가스를 투입하여 기판을 산화시키고, 이어서 산화된 기판을 상기 제2 압력, 제3 온도 하의 반응로에서 질화시킴으로써 산질화막을 형성한다. 여기서 산화된 기판의 질화가 리모트 플라즈마(remote plasma)에 의하여 활성화된 질소화합물 가스를 반응로에 투입하여 저온에서 수행되는 데, 질소화합물 가스는 N2, NO, N2O로 이루어진 군으로부터 선택되는 적어도 하나를 사용한다.
상술한 본 발명의 제2 목적을 달성하기 위하여, 본 발명의 바람직한 다른 실시예에 따른 산질화막 형성방법에 의하면, 기판을 제1 압력, 제1 온도 하의 반응로에 로딩시키고, 반응로의 온도를 제2 압력 하에서 제3 온도까지 상승시키면서 반응가스를 투입하여 기판을 산화시킨다. 계속하여, 반응로의 온도를 제2 압력 하에서 제4 온도까지 하강시키면서 산화된 기판을 냉각시킨 후, 이어서 냉각된 기판을 상기 제2 압력, 제4 온도하의 반응로에서 질화시킨다.
상술한 본 발명의 제2 목적을 달성하기 위하여, 본 발명의 바람직한 또 다른 실시예에 따른 산질화막 형성방법에 의하면, 기판을 제1 압력, 제1 온도 하의 반응로에 로딩시킨 후, 반응로의 온도를 제2 압력 하에서 제3 온도까지 상승시키면서 반응가스를 투입하여 기판을 산화시키고, 반응로의 온도를 제2 압력 하에서 제4 온도까지 상승시키면서 반응가스를 투입하여 산화된 기판을 질화시키다.
상술한 본 발명의 제3 목적을 달성하기 위하여, 본 발명의 바람직한 실시예에 의한 산질화막 형성방법에 의하면, 기판을 제1 압력, 제1 온도 하의 반응로에 로딩시키고, 반응로의 온도를 제2 압력 하에서 제3 온도까지 상승시키면서 반응가스를 투입하여 기판을 일차 산화시킨다. 이어서, 반응로의 온도를 제3 압력 하에서 제1 온도까지 하강시키면서 일차 산화된 기판을 냉각한 후, 냉각된 산화된 기판을 반응로에서 언로딩시킨다. 계속하여 반응로에서 꺼낸 산화된 기판을 급속 열처리 장치에 로딩시키고, 급속 열처리 장치에서 상기 산화된 기판을 질화시켜 산질화막을 형성한다. 여기서 산화막의 질화는 NH3 가스를 램프가열장치, 레이져 가열장치, 전자빔 가열장치, 또는 이온빔 가열장치 등의 급속 열처리 장치에 투입하여 수행된다. 또한, 일차 산화 후에 기판을 제2 압력, 제2 온도 하의 반응로에서 이차 산화시키는 과정을 추가함으로써 급속 열처리 장치에서 질화과정을 진행하기 전에 산화막의 두께를 제어할 수도 있다.
본 발명에 의하면, DRAM, SRAM, 불휘발성 메모리, LOGIC 등의 반도체 소자 제조시 요구되는 약 10Å 이하의 산화막을 배치장치인 반응로에서 제조할 수 있게 되고, 따라서 반도체 제조공정의 단위시간당 처리량(throughput) 현저히 향상되고, 전체적인 반도체 제조공정에 소요되는 시간 및 비용을 절감할 수 있게 된다. 그리고 본 발명에 의하면, 양질이면서, 균일성이 현저히 우수한 초박막의 산화막을 제조할 수 있게 되어, 이를 사용하는 반도체 장치의 집적도 및 신뢰도를 향상시킬 수 있게 된다. 또한, 상기 형성된 초박막의 산화막을 게이트 산화막으로 사용하는 경우, 상기 산화막 상에 리모트 플라즈마 공정을 통해 저온상태에서 질화막을 형성함으로써, 게이트 전극의 도펀트가 실리콘 기판으로 확산하는 것을 방지하여 누설전류의 발생을 억제하고, 동시에 열적영향을 최소화하여 상기 양질의 산화막의 변성을 방지할 수 있게 된다. 한편, 초박막의 산화막은 배치장치에서 형성하고, 산질화막은 종래의 급속열처리 장치에서 형성하는 경우 단위시간당 처리량이 증가하고, 더불어 산질화막의 정밀한 제어가 가능하다.
이하, 첨부도면을 참조하여 본 발명의 바람직한 실시예들에 의한 반도체 장치의 산화막 및 산질화막 형성 방법을 상세하게 설명한다.
도 1a는 본 발명의 일 실시예에 의한 산화막 형성방법을 설명하기 위한 순서도이다.
도 1a를 참조하면, 본 실시예에 의한 산화막 형성방법에 따르면, 기판을 제1 압력, 제1 온도 하의 반응로에 로딩시킨(S110) 후, 반응로의 온도를 제2 압력 하에서 제2 온도까지 상승(ramp up)시키면서 산화반응에 필요한 반응가스를 반응로에 투입하여 기판을 일차 산화시킴으로써(S120), 10Å 이하의 양질의 산화막을 형성할 수 있다.
이 경우, 상기 일차 산화 후에 기판을 제2 압력, 제2 온도가 유지되는 상기 반응로에서 기판을 이차 산화시키는 과정(S130)을 추가함으로써, 상기 일차 산화막을 원하는 두께까지 성장시킬 수도 있다. 또한, 상기 일차 산화막을 형성한 후 또는 이차 산화막을 형성한 후에 반응로의 온도를 유지한 상태에서, 또는 냉각한(S140) 후, 냉각된 일차 산화된 기판을 반응로에서 언로딩시키는 과정(S150)을 더 포함할 수 있다.
이하, 본 실시예에 따른 산화막 형성방법을 보다 상세하게 설명한다.
도 1b는 도 1a의 산화막 형성방법을 설명하기 위한 공정도이다.
도 1b를 참조하면, 우선 산화막을 형성하려는 기판을 배치(batch type) 장치의 일종인 제1 압력, 제1 온도(T1)의 반응로(furnace)에 로딩시켜 산화반응을 준비한다(Ⅰ-1 단계).
이를 도면을 참조하여 상세히 설명한다. 도 1c는 본 실시예에 따른 산화막 형성에 사용되는 반응로를 설명하기 위한 개략단면도이다.
도 1c를 참조하면, 산화막(10)을 형성하려는 기판(10)을 핸들러 등의 기판이송장치(20)를 이용하여 로드락 챔버(30) 내의 보우트 로더(boat loader; 35) 상의 보우트(37)에 위치시킨다. 상기 보우트(37)에는 100 매 이상의 기판(10)이 동시에 적재될 수 있어서 단위시간당 처리량 향상에 매우 유리하다.
이어서, 진공펌프 등의 압력조절장치(150)를 이용하여, 로드락 챔버(30) 및 반응로(100) 내부를 약 0.03 내지 3 Torr 정도의 진공분위기로 만든다. 이후, 셔터(50)가 열리고, 보우트 로더(35)가 이동하면서 기판(10)이 적재된 보우트(37)를 반응로에 로딩시킨다(Ⅰ-1단계).
로드락 챔버(30)와 반응로(100)는 플렌지(40)나 셔터(50) 등에 의하여 분리되어 있지만, 압력조절 수단에 의하여 동일한 정도의 진공도가 유지되고 있었기 때문에, 셔터(50)가 열리고 기판(10)이 반응로(100) 내부로 이동하는 중에도 압력은 약 0.03 내지 3 Torr로 일정하게 유지된다.
여기서, 산화반응 전 상기 반응로(100)의 제1 압력은 약 0.03 내지 3 Torr이고, 제1 온도(T1)는 약 300 내지 550℃이다. 산화반응 전의 압력을 약 0.03 내지 3 Torr로 유지하는 이유는 산화반응(S120) 전 기판상에 자연산화막(native oxide layer)이 형성되는 것을 억제하기 위함이다. 반응로(100)의 압력을 약 0.03 Torr 미만으로 설정하는 것은 현 공정기술상 어려움이 있고, 따라서 이러한 진공상태가 가능하더라도 경제적인 면에서 바람직하지 않으며, 또한 약 10Å 수준의 산화막을 형성하는 준비단계에서는 굳이 0.03 Torr 미만의 진공상태가 필요하지 않기 때문이다. 반대로, 산화반응 전 반응로(100)의 압력을 3 Torr 보다 높은 범위에서 유지하면, 자연산화막의 생성으로 후술하는 산화반응 전에 이미 자연산화막이 생성되어 본 발명에서 의도하는 10Å이하 두께의 산화막을 생성할 수 없는 문제점이 있다. 예를 들어, 대기압 하에서는 산화반응 전 이미 20Å 정도의 자연산화막이 형성되어, 10Å이하의 초박막의 산화막 형성은 불가능해진다. 상기 반응로(100)의 압력은 진공 펌프 등의 압력조절장치(150)를 이용하여 조절한다.
또한, 산화반응 전 반응로(100)의 온도인 제1 온도(T1)가 약 300℃ 미만인 경우에는 상대적으로 후술하는 제2 온도(T2)까지의 온도상승구간이 길어져 산화막의 두께가 두꺼워질 우려가 있으며, 550℃를 초과하는 경우 산화반응 전 자연산화막이 과도하게 성장할 우려가 있다. 다만, 본 발명에서는 제1 온도(T1)에서 제2 온도(T2)로 온도를 상승시키는 소위 램프 업(ramp up)단계가 진행되어야 하므로 제1 온도(T1)는 제2 온도(T2)보다 낮은 범위에서 선택된다.
이어서, 상기 반응로(100)의 온도를 상승시키면서, 반응가스를 반응로(100)에 투입시켜 상기 기판(10)을 일차 산화시킴으로써 10Å 이하의 초박막의 산화막을 형성한다(Ⅰ-2단계).
보다 상세하게는, 상기 Ⅰ-2단계가 시작되기 직전 또는 시작된 직후, 반응로의 압력은 0.3 내지 20 Torr로 상승되고, 이후 온도를 상승시키면서 산화반응이 진행된다.
온도는 히터 등의 에너지 공급장치(120)를 사용하여, 제1 온도(T1)에서 제2 온도(T2)까지 상승된다. 제1 온도(T1)에서 제2 온도(T2)까지의 온도차이를 조절하여 산화막의 두께를 조절할 수 있으며, 이 때 제2 온도(T2)는 약 550℃ 내지 950℃이다. 상기 제2 온도(T2) 약 550℃ 미만인 경우 제1 온도(T1)에서 제2 온도(T2)로의 온도상승폭이 작아 원하는 두께의 산화막을 형성하려면 반응가스를 과도하게 투입시켜야 하는 문제점이 있으며, 제2 온도(T2)가 약 950℃를 초과하면, 온도상승률이 일정한 상태에서 온도상승구간이 길어져서 산화막이 원하는 두께 이상 형성될 수 있으며, 고온으로 인한 열적효과에 의하여 산화막의 물성이 저하될 수 있다.
만약 10Å 이하의 초박막을 형성하기 위한 목적이 아니라면, 제2 온도를 상기 언급한 범위 이상으로 선택함으로써 보다 두꺼운 산화막의 형성도 물론 가능할 것이다.
이 때 온도상승률은 약 2 내지 15℃/min으로 하는 것이 바람직한데, 온도상승률이 약 2℃/min 미만이면 제2 온도(T2)까지 상승시키는데 시간이 지나치게 많이 소요되어 전체 반도체 제조공정의 수율을 저하시킬 우려가 있으며, 온도상승률이 약 15℃/min을 초과하면 신속하게 제2 온도(T2)까지 상승시킬 수 있지만, 급속한 온도상승으로 인하여 산화막 균일도가 저하될 우려가 있으며, 산화막 두께의 정밀한 제어가 어려워진다.
또한, 제1 온도(T1)에서 제2 온도(T2)로 승온시키는 동안의 반응로(100)의 압력인 제2 압력은 약 0.3 내지 20 Torr로 유지된다. 이 경우, 반응로(100)의 압력이 약 0.3 Torr 미만이면, 산화막의 성장이 지나치게 억제되고, 20 Torr를 초과하면 상기 제1 온도(T1)에서 제2 온도(T2)로 승온시키는 동안 산화막이 원하는 두께 이상으로 성장할 우려가 있으며, 무엇보다도 온도를 변화시키면서 산화막을 형성하는 본 발명에서 압력이 높아지면 기판 전체에 산화막이 균일한 두께로 형성되지 않고 부분적으로 두께차이가 발생하여 균일도가 현저히 저하되는 문제점이 발생한다.
상기 기판(10)의 산화를 위하여 제1 온도(T1)에서 제2 온도(T2)로 상승시키면서 가스유입관(140)을 통하여 반응로(100)에 산화반응용 가스를 투입한다. 이때 사용되는 산화가스는 산화막의 용도에 따라서 달라진다.
예를 들어, 높은 항복전압(breakdown voltage)이 요구되는 양질의 산화막을 형성하기 위해서는 산소(O2) 및 수소(H2)를 포함하는 가스를 투입하여 소위 습식산화(wet oxidation)법을 이용하며 산화막을 형성한다. 이때 투입되는 산소 및 수소는 약 2:3의 부피비로 사용하는데, 예를 들면 제1 온도(T1)를 약 550℃, 제2 온도(T2)를 약 650℃로 하고 온도상승률을 약 7℃/min으로 하는 경우 산소 약 0.62ℓ와 수소 약 0.9ℓ를 투입하는 것이 바람직하다.
산소 및 수소를 포함하는 혼합가스의 양을 증가시키면, 동일한 온도구간 및 온도상승률에서 산화막의 성장이 촉진될 것이므로 상기 혼합가스의 양은 제1 온도(T1), 제2 온도(T2), 온도상승률, 및 얻고자 하는 산화막의 두께 등을 고려하여 결정한다.
또한, 양질의 산화막을 형성하기 위한 목적이 아닌 예를 들면, 완충산화막(buffer oxide layer)을 얻기 위해서는 산소(O2)를 포함하는 가스를 투입하여 산화를 수행하는 소위 건식산화(dry oxidation)법이나, 산소(O2) 및 염화수소(HCl)를 포함하는 가스를 투입하여 산화를 진행하는 소위 세정산화(clean oxidation)법을 사용할 수도 있다. 상기 건식산화법 및 세정산화법에 의할 경우 양질의 산화막을 수득할 수 없는 문제점이 있으나 산화막의 성장속도가 빨라서 원하는 두께의 산화막을 신속히 얻을 수 있으며, 특히 세정산화법의 경우 불순물 제거 효과가 탁월하다.
물론, 상기 세 가지 산화법을 조합하여 사용함으로써 이들의 장점을 이용할 수 있다. 예를 들면, 습식산화법은 주로 약 800 내지 900℃에서, 건식산화법 및 세정산화법은 주로 약 850 내지 1000℃에서 실시되므로, 낮은 온도구간에서는 습식산화법을, 높은 온도구간에서는 건식산화법 또는 세정산화법을 이용할 수 있을 것이다.
본 실시예에서는 상기 일차 산화과정(Ⅰ-2단계)이 완료된 후에 상기 반응로(100)의 온도를 냉각장치(160)을 사용하여 제3 압력 하에서 제2 온도(T2)에서 제3 온도(T3)까지 하강시키면서 상기 일차 산화된 기판을 냉각하고(Ⅰ-4단계), 상기 냉각된 일차 산화된 기판을 반응로(100)에서 언로딩시키는 단계(Ⅰ-5단계)를 더 포함할 수 있다.
산화막을 형성하는 과정이 완료된 후의 후처리 과정인 Ⅰ-4단계 및 Ⅰ-5단계에서의 반응로(100)의 압력인 제3 압력은 상기 제2 압력 이상이며, 예를 들면, 대기압으로 유지할 수 있다.
그리고, 언로딩 온도인 제3 온도(T3)는 통상 제1 온도와 유사하지만, 제1 온도까지 냉각되지 않더라도 언로딩이 가능한 온도라면 무방하다.
또한, 상기 냉각단계(Ⅰ-4단계)에서 온도하강(ramp down)율은 2 내지 15℃/min이며, 온도하강률이 2℃/min 미만이면 냉각과정에 시간이 과도하게 소요되어 전체적인 수율이 저하되는 문제점이 발생하며, 냉각속도가 15℃/min을 초과하여급격하게 이루어지면 형성된 산화막질의 물성이 열화될 우려가 있다.
또한, 제2 온도(T2) 자체가 낮아서 냉각과정이 필요없다면, T2 온도를 유지한 상태에서 기판(10)을 언로딩할 수도 있다. 이때 제2 온도는 약 550 내지 750 ℃가 바람직하다.
또 다른 응용예로서, 상기 기판(10)을 온도를 상승시키면서 일차 산화시킨(Ⅰ-2단계) 후에 상기 일차 산화된 기판을 상기 제2 압력, 제2 온도(T2) 하의 반응로(100)에서 이차 산화시키는 단계(Ⅰ-3단계)를 더 포함할 수 있다. 상기 일차 산화과정에서 형성된 산화막의 두께는 제1 온도(T1), 제2 온도(T2), 제1 압력, 제2 압력, 온도상승률, 및 투입되는 반응가스의 양에 따라 달라지는 바, 일차 산화과정에 의도하는 두께의 산화막을 얻지 못한 경우 이차 산화과정을 통하여 산화막을 성장시킬 수 있다.
예를 들면, 10Å의 산화막을 형성하고자 하는 경우, 공정조건이 제1 온도 약550℃, 제2 온도 약 650℃, 온도상승률 약 7℃/min, 제1 압력 약 0.3 Torr, 제2 압력 3 Torr, 투입되는 산소의 양 약 0.62 ℓ, 수소의 양 약 0.9 ℓ인 경우, 제1 산화과정을 통하여 형성된 산화막의 두께는 3내지 4Å에 불과하므로, 제2 산화과정을 통하여 6 내지 7Å의 산화막을 더 성장시킬 필요가 있다.
이러한 제2 산화과정 이후에 상기 반응로(100)의 온도를 제3 압력 하에서 제3 온도(T3)까지 하강시키면서 상기 이차 산화된 기판을 냉각하고(Ⅰ-4단계) 및 상기 냉각된 이차 산화된 기판을 반응로(100)에서 언로딩시키는 과정(Ⅰ-5단계)을 진행시킬 수도 있다. 물론, 제2 온도(T2)가 언로딩이 가능할 만큼 낮다면냉각과정(Ⅰ-4단계)을 생략하고 산화막이 형성된 기판을 언로딩할 수도 있다(Ⅰ-5단계).
또한, 상기 일차 산화된 기판 또는 이차 산화된 기판을 상기 제2 온도, 제2 압력하에서 질화시키는 과정을 추가함으로써 상술한 산화막을 각종 반도체 소자의 게이트 산화막을 사용할 수 있게 된다.
기판을 일차 산화시킨 후의 모든 후처리 과정 즉, 기판의 온도를 유지한 상태에서 언로딩하거나, 기판을 냉각한 후 언로딩하거나, 또는 일차 산화된 기판에 이차 산화를 진행하는 등의 후처리 과정은 이후 언급되는 본 발명의 다양한 응용예에도 적용될 수 있음은 당업자에게 명백할 것이다. 또한, 상술한 온도나 압력 등에 대한 한정이유 역시 기본적으로 후술하는 본 발명의 다양한 실시예에도 적용될 수 있다.
도 2a는 본 발명에 의한 산화막 형성방법의 다른 실시예를 설명하기 위한 순서도이고, 도 2b는 도 2a의 실시예에 의한 산화막 형성방법을 설명하기 위한 공정도이다.
도 2a를 참조하면, 본 실시예에 의한 산화막 형성방법에 따르면, 기판을 제1 온도 하의 반응로에 로딩시킨(S210) 후, 상기 반응로의 온도를 0.3 내지 20 Torr의 압력 하에서 제2 온도까지 상승시키면서 일차 산화시킨다(S220).
도 2b를 참조하면, 본 실시예에서는 우선 기판을 제1 온도하의 반응로에 로딩시킨다(Ⅱ-1단계). 본 실시예에 사용되는 반응로는 예를 들면, 상기 도 1c에 도시한 배치형 장치가 사용될 수 있으며, 이때 압력은 약 0.03 내지 3 Torr, 제1 온도는 약 300 내지 550 ℃가 바람직하다.
이어서, 상기 반응로의 압력을 0.3 내지 20 Torr로 유지하면서, 2 내지 15℃/min의 구배를 가지도록 제2 온도(T2)까지 상승시키면서 기판을 일차 산화시킨다(Ⅱ-2단계). 산화과정 동안 0.3 내지 20 Torr 압력의 진공분위기가 유지되며, 여기서 상기 제2 온도(T2)는 약 550 내지 950 ℃인 것이 바람직하지만, 이는 원하는 산화막의 두께에 따라 충분히 변형이 가능할 것이다
또한, 상기 일차 산화 후에 상기 일차 산화된 기판을 0.3 내지 20 Torr의 압력, 제2 온도(T2) 하의 반응로에서 이차 산화시킬 수도 있다(Ⅱ-3단계).
이후, 산화된 기판의 냉각여부 및 언로딩 과정은 앞서 설명한 실시예와 같은 방법으로 실시될 수 있다.
도 3a는 본 발명에 의한 산화막 형성방법의 또 다른 실시예를 설명하기 위한 순서도이고, 도 3b는 도 3a의 실시예에 의한 산화막 형성방법을 설명하기 위한 공정도이다.
도 3a를 참조하면, 본 실시예에 의한 산화막 형성방법에 따르면, 먼저 기판을 제1 압력, 제1 온도 하의 반응로에 로딩시킨(S310) 후, 상기 반응로의 온도를 제2 압력 하에서 제2 온도까지 상승시키면서 상기 기판을 습식산화법으로 일차 산화시킨다(S320).
도 3b를 참조하면, 본 실시예에서는 우선 기판을 제1 압력, 제1 온도하의 반응로에 로딩시킨다(Ⅲ-1단계). 본 실시예에 사용되는 반응로는 예를 들면, 상기 도 1c에 도시한 배치형 장치가 사용될 수 있으며, 이때 제1 압력은 약 0.03 내지 3Torr, 제1 온도는 약 300 내지 550 ℃가 바람직하다.
이어서, 상기 반응로의 압력을 제2 압력으로 유지하면서 2 내지 15℃/min의 의 경사로 제2 온도(T2)까지 상승시키면서 반응로(100)에 산소(O2) 및 수소(H2)를 포함하는 반응가스를 투입하여 기판을 습식산화법으로 일차 산화시킨다(Ⅲ-2단계). 여기서, 상기 제2 압력은 약 0.3 내지 20 Torr이고, 상기 제2 온도(T2)는 약 550 내지 950 ℃인 것이 바람직하지만, 이는 원하는 산화막의 두께에 따라 충분히 변형이 가능할 것이다
또한, 상기 일차 산화 후에 상기 일차 산화된 기판을 0.3 내지 20 Torr의 압력, 제2 온도(T2) 하의 반응로에서 이차 산화시킬 수도 있다(Ⅲ-3단계).
이후, 산화된 기판의 냉각여부 및 언로딩 과정은 앞서 설명한 실시예와 같은 방법으로 실시될 수 있다.
도 4a는 본 발명에 의한 산화막 형성방법의 또 다른 실시예를 설명하기 위한 순서도이고, 도 4b는 도 4a의 실시예에 의한 산화막 형성방법을 설명하기 위한 공정도이다.
도 4a를 참조하면, 본 실시예에 의한 산화막 형성방법에 따르면, 먼저 기판을 제1 압력, 제1 온도 하의 반응로에 로딩시키고(S410), 상기 반응로의 온도를 제2 압력 하에서 제2 온도까지 상승시키면서 상기 기판을 습식산화법으로 일차 산화시킨(S420) 후, 상기 반응로의 온도를 제2 압력 하에서 제3 온도까지 상승시키면서 상기 일차산화된 기판을 건식산화법 또는 세정산화법으로 이차 산화시킨다(S430).
도 4b를 참조하면, 본 실시예에서는 우선 기판을 제1 압력, 제1 온도하의 반응로에 로딩시킨다(Ⅳ-1단계). 본 실시예에 사용되는 반응로(100)는 예를 들면, 상기 도 1c에 도시한 배치형 장치가 사용될 수 있으며, 이때 제1 압력은 약 0.03 내지 3 Torr, 제1 온도는 약 300 내지 550 ℃가 바람직하다.
이어서, 상기 반응로의 압력을 제2 압력으로 유지하면서 2 내지 15℃/min의 의 경사로 제2 온도(T2)까지 상승시키면서 반응로(100)에 산소(O2) 및 수소(H2)를 포함하는 반응가스를 투입하여 기판을 습식산화법으로 일차 산화시킨다(Ⅳ-2단계). 여기서, 상기 제2 압력은 약 0.3 내지 20 Torr이고, 상기 제2 온도(T2)는 약 550 내지 900 ℃인 것이 바람직하다. 그러나 본 실시예에서는 온도를 상승시키면서, 상술한 습식산화, 건식산화, 세정산화를 조합하여 산화과정을 진행시키는 것이므로, 제2 온도(T2)를 달리하여 각 산화법의 장점을 취할 수 있을 것이다.
계속하여, 반응로의 온도를 상기 제2 압력을 유지하면서, 제3 온도까지 상승시켜, 상기 일차 산화된 기판을 건식산화법 또는 세정산화법으로 이차산화시킨다(Ⅳ-3단계). 여기서 건식산화법은 산소(O2)를 포함하는 반응가스를 반응로에 투입하여 산화를 실시하는 것이며, 세정산화법은 산소(O2) 및 염화수소(HCl)를 포함하는 반응가스를 사용하는 산화법이다. 또한 제3 온도(T3)는 약 550 내지 950℃ 인 것이 바람직하다.
그리고 상기 이차 산화 후에 상기 이차 산화된 기판을 제2 압력(0.3 내지 20 Torr), 상기 제3 온도(T3) 하의 반응로에서 삼차 산화시킬 수도 있다(Ⅳ-4단계).
이후, 산화된 기판의 냉각여부 및 언로딩 과정은 앞서 설명한 실시예와 같은방법으로 실시될 수 있다.
상술한 배치장치에서의 다양한 산화막 형성방법은 종래 매엽장치인 급속 열산화(Rapid Thermal Oxidation: RTO) 장치를 이용하여 10Å이하의 산화막을 형성하는 방법에 대응하는 것으로 배치장치를 이용함으로써 단위시간당 처리량이 현저히 증가하여 반도체 장치 제조에 소요되는 비용 및 시간을 절감할 수 있게 되며, 또한 온도상승구간에서 저압을 유지하면서 산화막을 형성함으로써 종래 온도상승구간에서 산화막을 형성하는 경우 문제가 되는 균일성 저하 등의 문제를 해결할 수 있게 된다.
또한, 본 발명은 배치장치에서의 산질화막 형성방법을 제공한다. 도 5a는 본 발명에 의한 산질화막 형성방법의 일 실시예를 설명하기 위한 순서도이다.
도 5a를 참조하면, 본 발명의 일 실시예에 의한 산질화막 형성방법은 기판을 제1 압력, 제1 온도 하의 반응로에 로딩시킨 후(S510), 기판이 로딩되어 있는 반응로의 온도를 제2 압력 하에서 제3 온도까지 상승시키면서 기판을 산화시키고(S520, S530), 계속하여 산화된 기판을 제2 압력, 제3 온도 하의 상기 반응로에서 질화시킴으로써(S550) 산질화막을 형성한다.
이러한 산질화막 형성은 배치장치인 반응로에서 일괄적으로 이루어짐으로써, 단위시간당 처리량이 향상되고 또한, 질화가 리모트 플라즈마(remote plasma)에 의하여 활성화된 질소화합물 가스를 반응로에 투입하여 저온에서 수행됨으로써 고온에 의한 열적충격을 방지할 수 있어 양질의 박막을 수득할 수 있게 된다.
이하, 본 실시예에 따른 산질화막 형성방법을 보다 상세하게 설명한다.
도 5b는 도 5a의 실시예에 의한 산질화막 형성방법을 설명하기 위한 공정도이다.
도 5b를 참조하면, 먼저 산화막을 형성하려는 기판을 배치장치의 일종인 제 1 압력, 제 1온도의 반응로에 로딩시켜 산화반응을 준비한다(Ⅴ-1 단계).
본 실시예에 따른 산질화막의 형성은 배치장치의 일종인 반응로(101)에서 수행된다. 도 5c는 본 실시예에 따른 산질화막 형성에 사용되는 반응로(101)를 설명하기 위한 개략단면도이다.
도 5c를 참조하면, 상기 반응로(101)는 상기 도 1c의 반응로(101)의 구성요소 외에 질화반응 소스가스를 저온에서 활성화시키기 위한 리모트 플라즈마 장치(170) 더 구비한다. 상술한 바와 같이, 상기 반응로(101)는 배치장치의 일종으로서, 하기 도 8b에서 설명하는 RTP 장치에 비하여 단위시간당 처리량(throughput)이 월등한 장점이 있다.
산화반응 전 상기 반응로(101)의 제1 압력은 약 0.03 Torr 내지 3 Torr이고, 제1 온도(T1)는 약 300℃ 내지 550℃이다. 반응로(101)의 압력을 0.03 Torr 미만으로 설정하는 것은 현 공정기술상 어려움이 있고, 따라서 이러한 진공상태가 가능하더라도 경제적인 면에서 바람직하지 않으며, 또한 10Å 수준의 산화막을 형성하는 준비단계에서는 굳이 0.03 Torr 미만의 진공상태가 필요하지 않기 때문이다. 또한, 산화반응 전 반응로(101)의 압력을 3 Torr 보다 높은 범위에서 유지하면, 자연산화막의 생성으로 자연산화막이 생성되어 본 발명에서 의도하는 10Å이하 두께의 산화막을 생성할 수 없는 문제점이 있다.
산화반응 전 반응로(101)의 온도인 제1 온도(T1)가, 약 300℃ 미만인 경우 상대적으로 후술하는 제2 온도(T2)까지의 온도상승구간이 길어져 산화막의 두께가 두꺼워질 우려가 있으며, 약 550℃를 초과하는 경우 산화반응 전 자연산화막이 과도하게 성장할 우려가 있다. 다만, 본 발명에서는 제1온도(T1)에서 제3 온도(T3)로 온도를 상승시키는 소위 램프 업 단계가 진행되어야 하므로 제1 온도(T1)는 제3 온도(T3)보다 낮은 범위에서 선택된다.
이어서, 상기 반응로(101)의 온도를 상승시키면서, 반응가스를 반응로(101)에 투입시켜 상기 기판(10)을 산화시킴으로써 10Å이하의 초박막의 산화막을 형성한다(Ⅴ-2, Ⅴ-3단계).
여기서, 온도는 상기 제1 온도(T1)에서 제3 온도(T3)까지 상승되는데, 제1 온도(T1)에서 제3 온도(T3)까지의 온도간격을 조절하여 산화막의 두께를 조절할 수 있으며, 이때 제3 온도(T3)는 약 550℃ 내지 950℃이다. 상기 제3 온도(T3)가 약 550℃ 미만인 경우 제1 온도(T1)에서 제3 온도(T3)로의 온도상승폭이 작아 원하는 두께의 산화막을 형성하려면 반응가스를 과도하게 투입시켜야 하는 문제점이 있으며, 제3 온도(T3)가 약 950℃를 초과하면, 온도상승률이 일정한 상태에서 온도상승구간이 길어져서 산화막이 원하는 두께 이상 형성될 수 있으며, 고온으로 인하여 열적효과에 의하여 산화막의 물성이 저하될 수 있다.
이때 온도상승률은 약 2 내지 15℃/min으로 하는 것이 바람직한데, 온도상승률이 약 2℃/min 미만이면, 제3 온도(T3)까지 상승시키는데 시간이 지나치게 많이 소요되어 전체 반도체 제조공정의 수율을 저하시킬 우려가 있으며, 온도상승률이약 15℃/min을 초과하면 신속하게 제3 온도(T3)까지 상승시킬 수 있지만, 급속한 온도상승으로 인하여 산화막 균일도가 저하될 우려가 있다.
또한, 제1 온도(T1)에서 제3 온도(T3)로 승온시키는 동안의 반응로(101)의 압력인 제2 압력은 약 0.3 내지 20 Torr로 유지된다. 이 경우, 반응로(101)의 압력이 약 0.3 Torr 미만이면, 산화막의 성장이 지나치게 억제되고, 20 Torr를 초과하면 상기 제1 온도(T1) 및 제3 온도(T3)로 상승시키는 동안 산화막이 원하는 두께 이상으로 성장할 우려가 있으며, 무엇보다도 온도를 변화시키면서 산화막을 형성하는 본 발명에서 압력이 높아지면 기판 전체에 산화막이 균일한 두께로 형성되지 않고 부분적으로 두께차이가 발생하여 균일도가 현저히 저하되는 문제점이 발생한다.
상기 기판의 산화를 위하여 제1 온도(T1)에서 제3 온도(T3)로 상승시키면서 반응로(101)에 산화반응용 가스를 투입한다. 이때 사용되는 산화가스는 산화막의 용도에 따라서 달라진다.
예를 들어, 높은 항복전압이 요구되는 양질의 산화막을 형성하기 위해서는 산소(O2) 및 수소(H2)를 포함하는 가스를 투입하여 소위 습식산화(wet oxidation)법을 이용하며 산화막을 형성한다. 이때 투입되는 산소 및 수소는 약 2:3의 부피비로 사용한다. 산소 및 수소를 포함하는 혼합가스의 양을 증가시키면, 동일한 온도구간 및 온도상승률에서 산화막의 성장이 촉진될 것이므로 상기 혼합가스의 양은 제1 온도(T1), 제2 온도(T2), 온도상승률, 및 얻고자 하는 산화막의 두께를 고려하여 결정한다.
또한, 양질의 산화막을 형성하기 위한 목적이 아닌 경우, 산소(O2)를 포함하는 가스를 투입하여 산화를 수행하는 소위 건식산화(dry oxidation)법이나, 산소(O2) 및 염화수소(HCl)를 포함하는 가스를 투입하여 산화를 진행하는 소위 세정산화(clean oxidation)법을 사용할 수도 있다. 상기 건식산화법 및 세정산화법에 의할 경우 양질의 산화막을 수득할 수 없는 문제점이 있으나 산화막의 성장속도가 빨라서 원하는 두께의 산화막을 신속히 얻을 수 있는 장점이 있다.
이와 같이 한 종류의 산화법을 이용하여 실시될 수도 있지만, 바람직하게는 2가지 이상의 산화법을 조합하여 사용함으로써 각 산화법의 장점을 취할 수 있다.
예를 들면, 우선 상기 반응로의 온도를 제2 압력 하에서 제2 온도(T2)까지 상승시키면서 상기 습식산화법을 이용하여 기판을 일차산화시키고(Ⅴ-2단계), 이어서 반응로의 온도를 제2 압력 하에서 제3 온도(T3)까지 상승시키면서 상기 일차산화된 기판을 건식산화 또는 세정산화시킬 수 있다(Ⅴ-3단계).
이때, 제2 온도(T2)는 얻고자 하는 산화막의 성질에 따라 제1 온도와 제3 온도 사이에서 달리 선택할 수 있다. 구체적으로, 양질의 산화막을 얻고자 하는 경우라면 습식산화과정의 비중을 높이는 것이 바람직할 것이므로, T2를 비교적 높게 가져가서 습식산화를 건식산화나 세정산화보다 장시간 하는 것이 바람직할 것이다.
계속하여, 상기 일차 산화된 기판을 상기 제2 압력, 제3 온도(T3) 하의 상기 반응로(101)에서 질화시킴으로써 산질화막을 형성한다(Ⅴ-5단계).
상기 질화는 리모트 플라즈마(remote plasma)에 의하여 활성화된 질소화합물 가스를 반응로(101)에 투입하여 수행되는데, 이때 질소화합물 가스는 N2, NO, N2O로 이루어진 군으로부터 선택되는 적어도 하나를 사용한다.
상기 반응로(101) 내에서 플라즈마를 이용하여 상기 질소화합물 가스를 활성화하는 경우 산화막이 형성된 기판에 치명적인 손상이 있을 수 있으므로, 반응로(101) 외부에 리모트 플라즈마 발생장치(160)를 설치하여 반응로(101) 외부에서 질소화합물 가스를 활성화하여 반응로(101)로 공급함으로써 이러한 문제점을 방지할 수 있게된다.
이러한 과정을 통하여 형성된 산질화막은 게이트 전극의 도펀트(dopant)가 기판으로 투과하는 것을 억제하여 전류누설(current leakage)을 방지하는 확산 방지막으로 작용한다.
구체적으로 반도체 장치가 고집적화되고 디자인 룰이 감소함에 따라 일부 반도체 소자의 경우 10Å 이하의 초박막의 산화막을 게이트 절연막으로 사용한다. 이 경우 예를 들어 p형 MOS(Metal Oxide Semiconductor)에서, 게이트 전극에 도펀트로 이온주입(ion implantation)된 3가의 보론(boron) 등은 게이트 전극에 전압이 인가되지 않은 경우에도 초박막의 산화막을 통과하여 하부의 실리콘 기판으로 누설되는 현상이 발생한다. 이는 게이트 절연막으로 역할하는 산화막이 박막화됨에 따라 더 이상 도펀트의 확산을 방지할 수 없게 됨에 따라 발생하는 문제점으로, 이는 결국 반도체 소자의 신뢰성에 치명적인 문제를 야기시킨다.
따라서, 산화막 일부를 질화시켜 산질화막을 형성함으로써 이러한 도펀트의 확산을 방지하고 반도체 소자의 불량을 감소시킬 수 있게 된다.
또한, 상기 산질화막을 형성(Ⅴ-5단계)하기 전에 상기 산화된 기판을 상기 제2 압력, 제3 온도(T3) 하의 반응로(101)에서 삼차 산화시키는 단계(Ⅴ-4단계)를더 포함할 수 있다. 상기 산화과정에서 형성된 산화막의 두께는 제1 온도(T1), 제3 온도(T3), 제1 압력, 제2 압력, 온도상승률, 및 투입되는 반응가스의 양에 따라 달라지는 바, 일차 산화과정에서 형성된 산하막의 두께가 의도하는 두께에 미치지 못하는 경우 이차 산화과정을 통하여 산화막을 성장시킬 수 있다.
예를 들면, 10Å의 산화막을 형성하고자 하는 경우, 공정조건이 제1 온도 약550℃, 제3 온도 약 650℃, 온도상승률 약 7℃/min, 제1 압력 약 0.3 Torr, 제2 압력 약 3 Torr, 투입되는 산소의 양 약 0.62ℓ, 수소의 양 약 0.9 ℓ인 경우, 제1 산화 과정을 통하여 형성된 산화막의 두께는 3 내지 4Å에 불과하므로, 추가적인 산화과정을 통하여 6 내지 7Å의 산화막을 더 성장시킬 필요가 있다.
상기 산질화막을 형성한 후 후처리 과정으로 상기 반응로(101)의 온도를 냉각시킨 후 언로딩하거나, 냉각과정 없이 언로딩하는 단계를 수행할 수 있음은 앞서 언급한 바와 같다.
도 6a는 본 발명에 의한 산질화막 형성방법의 다른 실시예를 설명하기 위한 순서도이고, 도 6b는 도 6a의 실시예에 의한 산질화막 형성방법을 설명하기 위한 공정도이다.
도 6a를 참조하면, 본 실시예에 의한 산질화막 형성방법에 따르면, 먼저 기판을 제1 압력, 제1 온도 하의 반응로에 로딩시키고(S610), 상기 반응로의 온도를 제2 압력 하에서 제3 온도까지 상승시키면서 상기 기판을 산화시킨다(S620, S630). 이어서, 상기 반응로의 온도를 제2 압력 하에서 제4 온도까지 하강시키면서 상기 산화된 기판을 냉각시킨(S650) 후, 상기 냉각된 기판을 상기 제2 압력, 제4 온도하의 반응로에서 질화시킨다(S660). 여기서 상기 기판의 산화는2 가지 이상의 산화법을 조합하여 실시할 수도 있으며, 기판의 냉각과정 전에 기판의 삼차 산화를 실시할 수 있다(S640).
도 6b를 참조하면, 본 실시예에서는 우선 기판을 제1 압력, 제1 온도하의 반응로에 로딩시킨다(Ⅵ-1단계). 본 실시예에 사용되는 반응로(100)는 예를 들면, 상기 도 5c에 도시한 배치형 장치가 사용될 수 있으며, 이때 제1 압력은 약 0.03 내지 3 Torr, 제1 온도는 약 300 내지 550 ℃가 바람직하다.
이어서, 상기 반응로의 압력을 제2 압력으로 유지하면서 2 내지 15℃/min의 의 경사로 제3 온도(T3)까지 상승시키면서 기판을 산화시킨다(Ⅵ-2, Ⅵ-3단계). 여기서, 상기 제2 압력은 약 0.3 내지 20 Torr이고, 상기 제3 온도(T3)는 약 550 내지 900 ℃인 것이 바람직하다.
이때 산화는 상기 습식산화법, 건식산화법, 또는 세정산화법을 단독으로 사용하거나 이들을 조합하여 사용할 수 있다. 예를 들면, 제2 압력 하에서 제2 온도(T2)까지 상승시키면서 산소(O2) 및 수소(H2)를 포함하는 반응가스를 투입하여 상기 기판을 일차 산화시키고(Ⅵ-2단계), 계속하여 상기 반응로의 온도를 제2 압력 하에서 제3 온도(T3)까지 상승시키면서 산소(O2)를 포함하는 반응가스 또는 산소(O2) 및 염화수소(HCl)를 포함하는 반응가스를 투입하여 상기 일차 산화된 기판을 이차 산화시킨다(Ⅵ-3단계). 이때 제2 온도(T2)를 변화시킴에 따라 각 산화법의 장점을 취할 수 있을 것이다.
이어서, 상기 반응로의 온도를 상기 제2 압력 하에서 제4 온도까지 하강시키면서 상기 산화된 기판을 냉각시킨다(Ⅵ-5단계). 상기 제3 온도에서 상기 제4 온도로의 온도하강률은 2 내지 15℃/min인 것이 바람직하며, 상기 제4 온도(T4)는 제1 온도(T1) 이상 제3 온도(T3)이하이다.
마지막으로, 상기 냉각된 기판을 상기 제2 압력, 제4 온도하의 반응로에서 리모트 플라즈마를 이용하여 기판을 질화시킨다(Ⅵ-6단계).
선택적으로, 상기 이차 산화(Ⅵ-3단계) 후에 상기 이차 산화된 기판을 제2 압력(0.3 내지 20 Torr), 상기 제3 온도(T3) 하의 반응로에서 삼차 산화시킬 수도 있다(Ⅳ-4단계).
이후, 산화된 기판의 냉각여부 및 언로딩 과정은 앞서 설명한 실시예와 같은 방법으로 실시될 수 있다.
도 7a는 본 발명에 의한 산질화막 형성방법의 또 다른 실시예를 설명하기 위한 순서도이고,도 7b는 도 7a의 실시예에 의한 산질화막 형성방법을 설명하기 위한 공정도이다.
도 7a를 참조하면, 본 발명의 또 다른 실시예에 의한 산질화막 형성방법에 따르면, 먼저 기판을 제1 압력, 제1 온도 하의 반응로에 로딩시키고(S710), 상기 반응로의 온도를 제2 압력 하에서 제3 온도까지 상승시키면서 상기 기판을 산화시킨다(S720, S730). 계속하여, 상기 반응로의 온도를 제2 압력 하에서 제4 온도까지 상승시키면서, 상기 산화된 기판을 질화시킨다(S740).
도 7b를 참조하면, 본 실시예에서는 우선 기판을 제1 압력, 제1 온도하의 반응로에 로딩시킨다(Ⅶ-1단계). 본 실시예에 사용되는 반응로(101)는 예를 들면, 상기 도 5c에 도시한 배치형 장치가 사용될 수 있으며, 이때 제1 압력은 약 0.03 내지 3 Torr, 제1 온도는 약 300 내지 550 ℃가 바람직하다.
이어서, 상기 반응로의 압력을 제2 압력으로 유지하면서 2 내지 15℃/min의 의 경사로 제3 온도(T3)까지 상승시키면서 기판을 산화시킨다(Ⅶ-2, Ⅶ-3단계). 여기서, 상기 제2 압력은 약 0.3 내지 20 Torr이고, 상기 제3 온도(T3)는 약 550 내지 900 ℃인 것이 바람직하다.
이때 산화는 상기 습식산화법, 건식산화법, 또는 세정산화법을 단독으로 사용하거나 이들을 조합하여 사용할 수 있다. 예를 들면, 제2 압력 하에서 제2 온도(T2)까지 상승시키면서 산소(O2) 및 수소(H2)를 포함하는 반응가스를 투입하여 상기 기판을 일차 산화시키고(Ⅶ-2단계), 계속하여 상기 반응로의 온도를 제2 압력 하에서 제3 온도(T3)까지 상승시키면서 산소(O2)를 포함하는 반응가스 또는 산소(O2) 및 염화수소(HCl)를 포함하는 반응가스를 투입하여 상기 일차 산화된 기판을 이차 산화시킨다(Ⅶ-3단계). 이때 제2 온도(T2)를 변화시킴에 따라 각 산화법의 장점을 취할 수 있을 것이다.
이어서, 상기 이차산화된 기판(Ⅶ-3단계)을 상기 제2 압력의 반응로에서 제4 온도까지 온도를 상승시키면서 리모트 플라즈마를 이용하여 질화시킨다(Ⅵ-4단계). 본 실시예에서는 기판의 산화 및 질화가 모두 온도상승과정에서 이루어지며, 질화된 기판의 냉각여부 및 언로딩 과정은 앞서 설명한 실시예와 같은 방법으로 실시될 수 있다.
상술한 배치장치에서의 산화막 형성방법은 종래 매엽장치인 급속열질화(Rapid Thermal Nitration: RTN) 장치를 이용하여 산질화막을 형성하는 방법에 대응하는 것으로 배치장치를 이용함으로써 단위시간당 처리량이 현저히 증가하여 반도체 장치 제조에 소요되는 비용 및 시간을 절감할 수 있게 되며, 또한 리모트 플라즈마를 사용함으로써 저온에 질화공정을 진행 할 수 있어, 막질의 손상 및 파괴를 방지할 수 있게된다.
본 발명은 산화막은 상술한 배치 장치에서, 질화막은 RTN 장치에서 실시하는 또 다른 실시예를 제공한다.
도 8a은 본 발명의 또 다른 실시예에 의한 산질화막 형성방법을 설명하기 위한 순서도이다.
도 8a를 참조하면, 본 실시예에 의한 산질화막 형성방법에 따르면, 기판을 제1 압력, 제1 온도 하의 반응로에 로딩시킨(S810) 후, 반응로의 온도를 제2 압력 하에서 제3 온도까지 상승시키면서 산화반응에 필요한 반응가스를 반응로에 투입하여 기판을 산화시킨다(S820, S830). 이어서, 반응로의 온도를 제3 압력 하에서 제4 온도까지 하강시키면서 일차 산화된 기판을 냉각한(S850) 후, 냉각된 산화된 기판을 반응로에서 언로딩시킨다(S860). 계속하여 반응로에서 꺼낸 산화된 기판을 급속 열처리 장치에 로딩시키고(S870), 급속 열처리 장치에서 상기 산화된 기판을 질화시켜 산질화막을 형성한다(S880).
여기서 산화막의 질화는 NH3 가스를 램프가열장치, 레이져 가열장치, 전자빔 가열장치, 또는 이온빔 가열장치 등의 급속 열처리 장치에 투입하여 수행된다. 또한, 기판을 산화 후에 기판을 제2 압력, 제3 온도 하의 반응로에서 삼차 산화시키는 과정을 추가함으로써 급속 열처리 장치에서 질화과정을 진행하기 전에 산화막의 두께를 제어할 수도 있다.
이하, 본 실시예에 따른 산질화막 형성방법을 보다 상세하게 설명한다.
우선, 기판을 제1 압력, 제1 온도 하의 반응로에 로딩시킨다(S810). 여기서, 상기 반응로의 제1 압력은 약 0.03 Torr 내지 3 Torr이고, 제1 온도(T1)는 약 300℃ 내지 550℃이다. 반응로의 온도 및 압력을 상술한 범위를 유지하는 이유는 앞서 설명한 본 발명의 실시예들에서와 동일하다.
이어서, 상기 반응로의 온도를 상승시키면서, 반응가스를 반응로에 투입시켜 상기 기판(10)을 일차 산화시킴으로써 10Å 이하의 초박막의 산화막을 형성한다(S820, S830).
여기서, 온도는 상기 제1 온도에서 제3 온도(T3)까지 상승되는데, 제1 온도에서 제3 온도까지의 온도간격을 조절하여 산화막의 두께를 조절할 수 있으며, 이때 제3 온도는 약 550℃ 내지 950℃이며, 온도상승률은 약 2 내지 15℃/min으로 하는 것이 바람직하다. 또한, 제1 온도에서 제3 온도로 승온시키는 동안의 반응로의 압력인 제2 압력은 약 0.3 내지 20 Torr로 유지된다. 반응로의 온도 및 압력을 상술한 범위를 하는 이유는 앞서 설명한 실시예에서와 동일하다.
상기 기판의 산화를 위하여 제1 온도에서 제3 온도로 상승시키면서 반응로에 산화반응용 가스를 투입한다. 이때 사용되는 산화가스는 산화막의 용도에 따라서 달라진다. 즉, 양질의 산화막을 형성하기 위해서는 산소(O2) 및 수소(H2)를 포함하는 가스를 투입하여 습식산화(wet oxidation)법을 이용하고, 양질의 산화막을 형성하기 위한 목적이 아닌 예를 들면, 완충산화막(buffer oxide layer)을 얻기 위해서는 산소(O2)를 포함하는 가스를 투입하여 산화를 수행하는 소위 건식산화(dry oxidation)법이나, 산소(O2) 및 염화수소(HCl)를 포함하는 가스를 투입하여 산화를 진행하는 소위 세정산화(clean oxidation)법을 사용할 수도 있다.
이때, 산화는 상기 습식산화법, 건식산화법, 또는 세정산화법을 조합하여 사용할 수도 있다. 예를 들면, 제2 압력 하에서 제2 온도(T2)까지 상승시키면서 산소(O2) 및 수소(H2)를 포함하는 반응가스를 투입하여 상기 기판을 일차 산화시키고(S820), 계속하여 상기 반응로의 온도를 제2 압력 하에서 제3 온도(T3)까지 상승시키면서 산소(O2)를 포함하는 반응가스 또는 산소(O2) 및 염화수소(HCl)를 포함하는 반응가스를 투입하여 상기 일차 산화된 기판을 이차 산화시킨다(S830). 이때 제2 온도(T2)를 변화시킴에 따라 각 산화법의 장점을 취할 수 있을 것이다.
계속하여, 상기 반응로의 온도를 제3 압력 하에서 상기 제4 온도까지 하강시켜, 상기 일차 산화된 기판을 냉각한다(S850). 이때 온도하강(ramp down)율은 2 내지 15℃/min이고, 반응로의 압력인 제3 압력은 제2 압력 이상이며, 제4 온도는 제1 온도 이상이고 제3 온도 이하이다.
이어서, 상기 냉각된 산화된 기판을 상기 반응로에서 언로딩시키고(S860) 계속하여 기판 이송 장치를 이용하여 상기 반응로에서 언로딩시킨 산화된 기판을 급속 열처리 장치에 로딩시킨다(S870).
마지막으로 상기 급속 열처리 장치에서 상기 산화된 기판을 질화시킴으로써 본 실시예에 따른 산질화막을 형성한다(S880).
도 8b는 도 8a의 산질화막을 형성하기 위하여 사용되는 급속 열처리 장치를 설명하기 위한 개략단면도이다.
도 8b를 참조하면, 상기 급속 열처리 장치(200)는 기판(10)을 급속 열처리 장치(200)에 위치시키는 기판 지지대(210), 기판(10)에 산화막을 형성하기 위한 필요한 에너지를 공급하는 에너지 공급장치(220), 상기 급속 열처리 장치에 반응가스를 제공하기 위한 가스 유입관(240), 유입되는 가스의 양을 조절하기 위한 유량조절장치(245), 및 반응 후에 가스를 반응로 외부로 방출하기 위한 가스 방출관(250)을 포함한다.
상기 급속 열처리 장치(200)는 단시간 가열용의 매엽식 장치로서, 배치장치에 비하여 단위시간당 처리량은 적지만, 체임버의 메인터넌스(maintenance)가 간단하고, 프로세스를 유연하게 변경할 수 있는 장점이 있다. 이러한 급속 열처리 장치로는 통상 할로겐 램프를 이용하는 방법 이외에 레이저빔, 전자빔, 또는 이온빔을 이용하여 에너지를 공급하는 장치를 예시할 수 있다.
램프를 이용하여 가열하는 경우를 예를 들면, 기판(10)은 석영 등으로 제조된 기판 지지대(210)위에 위치하고, 양측에 위치하는 램프(220)에 의하여 기판에 조사된다. 기판이 대구경화 됨에 따라 종래 사용되던 막대기 모양의 할로겐 램프 대신에 둥근 모양의 램프를 다수 배열하는 방식을 채택함으로써 기판온도의 불균일성을 감소시킬 수 있다.
본 실시예에서와 같이 급속 열처리 장치를 통하여 질화시키는 경우 NH3 가스를 상기 가스 유입관(240)을 통하여 상기 급속 열처리 장치에 투입하고 열처리함으로써 산질화막을 형성한다.
또한, 상기 이차 산화된 기판을 냉각하기 전에 상기 제2 압력, 제2 온도 하의 반응로에서 삼차 산화시키는 과정을 더 포함할 수 있다(S840).
이러한 상기 일차 산화과정에서 형성된 산화막의 두께는 제1 온도, 제3 온도, 제1 압력, 제2 압력, 온도상승률, 및 투입되는 반응가스의 양에 따라 달라지는 바, 일차 산화과정에서 의도하는 두께를 얻지 못하는 경우 이차 산화과정을 통하여 산화막을 성장시킬 수 있다.
이와 같이 10Å이하의 산화막은 배치장치에서 형성하고, 산질화막은 매엽장치인 급속 열질화(Rapid Thermal Nitration: RTN) 장치를 이용하여 형성함으로써, 단위시간당 처리량을 증가시킬 수 있고, 더불어 산질화막의 정밀한 제어가 가능해지게 된다. 이러한 초박막의 산화막 및 산질화막을 반도체 장치의 실리콘 기판 상부에 형성하고, 그 위에 폴리실리콘 게이트 전극을 적층함으로써, DRAM, SRAM, NVM, 또는 LOGIC 소자 등에서 미세한 패턴 형성이 가능해짐은 물론 게이트 전극내부에 위치하는 보론 등의 도펀트가 실리콘 기판으로 확산하는 것을 방지하여 반도체 소자의 신뢰성을 향상시킬 수 있게 된다.
본 발명에 의하면, DRAM, SRAM, 불휘발성 메모리, LOGIC 등의 반도체 소자 제조시 요구되는 10Å 이하의 산화막을 배치장치인 반응로에서 제조할 수 있게 되고, 따라서 반도체 제조공정의 단위시간당 처리량(throughput) 현저히 향상되고, 전체적인 반도체 제조공정에 소용되는 시간 및 비용을 절감할 수 있게 된다.
그리고 본 발명에 의하면, 양질이면서, 균일성이 현저히 우수한 초박막의 산화막을 제조할 수 있게 되어, 이를 사용한 반도체 장치의 신뢰도를 향상시킬 수 있게 된다. 또한, 상기 형성된 초박막의 산화막을 게이트 산화막으로 사용하는 경우, 상기 산화막 상에 리모트 플라즈마 공정을 통해 저온상태에서 질화막을 형성함으로써, 게이트 전극의 도펀트가 실리콘 기판으로 확산하는 것을 방지하여 누설전류의 발생을 억제하고, 동시에 열적영향을 최소화하여 상기 양질의 산화막의 변성을 방지할 수 있게 된다. 한편, 초박막의 산화막은 배치장치에서 형성하고, 산질화막은 종래의 급속열처리 장치에서 형성하는 경우 단위시간당 처리량이 증가하고, 더불어 산질화막의 정밀한 제어가 가능하다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (42)

  1. 기판을 제1 압력, 제1 온도 하의 반응로에 로딩시키는 단계; 및
    상기 반응로의 온도를 제2 압력 하에서 제2 온도까지 상승(ramp up)시키면서 반응가스를 투입하여 상기 기판을 일차 산화시키는 단계를 포함하는 산화막 형성방법.
  2. 제1 항에 있어서, 상기 제1 압력은 0.03 내지 3 Torr이고, 상기 제1 온도는 300℃ 내지 550℃인 것을 특징으로 하는 산화막 형성방법.
  3. 제1 항에 있어서, 상기 제2 압력은 0.3 내지 20 Torr이고, 상기 제2 온도는 550℃ 내지 950℃인 것을 특징으로 하는 산화막 형성방법.
  4. 제1 항에 있어서, 상기 제1 온도에서 상기 제2 온도로의 온도상승률이 2 내지 15℃/min인 것을 특징으로 하는 산화막 형성방법.
  5. 제1 항에 있어서, 상기 반응가스가 산소(O2) 및 수소(H2)를 포함하는 가스인 것을 특징으로 하는 산화막 형성방법.
  6. 제1 항에 있어서, 상기 반응가스가 산소(O2)를 포함하는 가스인 것을 특징으로 하는 산화막 형성방법.
  7. 제1 항에 있어서, 상기 반응가스가 산소(O2) 및 염화수소(HCl)를 포함하는 가스인 것을 특징으로 하는 산화막 형성방법.
  8. 제1 항에 있어서,
    상기 반응로의 온도를 제3 압력 하에서 제2 온도에서 제3 온도까지 하강시키면서 상기 일차 산화된 기판을 냉각하는 단계; 및
    상기 냉각된 일차 산화된 기판을 반응로에서 언로딩시키는 단계를 더 포함하는 것을 특징으로 하는 산화막 형성방법.
  9. 제8 항에 있어서, 상기 제3 압력이 상기 제2 압력 이상인 것을 특징으로 하는 산화막 형성방법.
  10. 제8 항에 있어서, 상기 제3 온도가 상기 제1 온도 이상인 것을 특징으로 하는 산화막 형성방법.
  11. 제8 항에 있어서, 상기 제2 온도에서 상기 제3 온도로의 온도하강률은 2 내지 15℃/min인 것을 특징으로 하는 산화막 형성방법.
  12. 제1 항에 있어서,
    상기 일차 산화된 기판을 제3 압력, 제2 온도 하의 반응로에서 언로딩시키는 단계를 더 포함하는 것을 특징으로 하는 산화막 형성방법.
  13. 제12 항에 있어서, 상기 제2 온도가 600 내지 750℃인 것을 특징으로 하는 산화막 형성방법.
  14. 제1 항에 있어서,
    상기 일차 산화된 기판을 상기 제2 압력, 제2 온도 하의 반응로에서 이차 산화시키는 단계를 더 포함하는 것을 특징으로 하는 산화막 형성방법.
  15. 제14 항에 있어서,
    상기 일차 산화된 기판을 제3 압력, 제2 온도 하의 반응로에서 언로딩시키는 단계를 더 포함하는 것을 특징으로 하는 산화막 형성방법.
  16. 제14 항에 있어서,
    상기 반응로의 온도를 제3 압력 하에서 제3 온도까지 하강시키면서 상기 이차 산화된 기판을 냉각하는 단계; 및
    상기 냉각된 이차 산화된 기판을 반응로에서 언로딩시키는 단계를 더 포함하는 것을 특징으로 하는 산화막 형성방법.
  17. 제1 항에 있어서 상기 일차 산화된 기판을 제2 압력, 제2 온도 하의 반응로에서 질화시키는 단계를 더 포함하는 것을 특징으로 하는 산화막 형성방법.
  18. 기판을 제1 온도 하의 반응로에 로딩시키는 단계; 및
    상기 반응로의 온도를 0.3 내지 20 Torr의 압력 하에서 제2 온도까지 상승시키면서 반응가스를 투입하여 상기 기판을 일차 산화시키는 단계를 포함하는 산화막 형성방법.
  19. 제18 항에 있어서,
    상기 일차 산화된 기판을 0.3 내지 20 Torr의 압력, 제2 온도 하의 반응로에서 이차 산화시키는 단계를 더 포함하는 것을 특징으로 하는 산화막 형성방법.
  20. 기판을 제1 압력, 제1 온도 하의 반응로에 로딩시키는 단계; 및
    상기 반응로의 온도를 제2 압력 하에서 제2 온도까지 상승시키면서 산소(O2) 및 수소(H2)를 포함하는 반응가스를 투입하여 상기 기판을 일차 산화시키는 단계를 포함하는 산화막 형성방법.
  21. 제20 항에 있어서,
    상기 일차 산화된 기판을 상기 제2 압력, 제2 온도 하의 반응로에서 이차 산화시키는 단계를 더 포함하는 것을 특징으로 하는 산화막 형성방법.
  22. 기판을 제1 압력, 제1 온도 하의 반응로에 로딩시키는 단계;
    상기 반응로의 온도를 제2 압력 하에서 제2 온도까지 상승시키면서 산소(O2) 및 수소(H2)를 포함하는 반응가스를 투입하여 상기 기판을 일차 산화시키는 단계; 및
    상기 반응로의 온도를 제2 압력 하에서 제3 온도까지 상승시키면서 산소(O2)를 포함하는 반응가스 또는 산소(O2) 및 염화수소(HCl)를 포함하는 반응가스를 투입하여 이차 산화하는 단계를 포함하는 산화막 형성방법.
  23. 제22 항에 있어서,
    상기 이차 산화된 기판을 상기 제2 압력, 제3 온도 하의 반응로에서 삼차 산화시키는 단계를 더 포함하는 것을 특징으로 하는 산화막 형성방법.
  24. 기판을 제1 압력, 제1 온도 하의 반응로에 로딩시키는 단계;
    상기 반응로의 온도를 제2 압력 하에서 제3 온도까지 상승시키면서 반응가스를 투입하여 상기 기판을 산화시키는 단계; 및
    상기 산화된 기판을 상기 제2 압력, 제3 온도 하의 상기 반응로에서 질화시키는 단계를 포함하는 산질화막 형성방법.
  25. 제24 항에 있어서, 상기 제1 압력은 0.03 내지 3 Torr이고, 상기 제1 온도는 300℃ 내지 550℃인 것을 특징으로 하는 산화막 형성방법.
  26. 제24 항에 있어서, 상기 제2 압력은 0.3 내지 20 Torr이고, 상기 제3 온도는 550℃ 내지 950℃인 것을 특징으로 하는 산화막 형성방법.
  27. 제24 항에 있어서, 상기 제1 온도에서 상기 제3 온도로의 온도상승률이 2 내지 15℃/min인 것을 특징으로 하는 산화막 형성방법.
  28. 제24 항에 있어서, 상기 산화는
    상기 반응로의 온도를 제2 압력 하에서 제2 온도까지 상승시키면서 산소(O2) 및 수소(H2)를 포함하는 반응가스를 투입하여 상기 기판을 일차 산화시키는 단계; 및
    상기 반응로의 온도를 제2 압력 하에서 제3 온도까지 상승시키면서 산소(O2)를 포함하는 반응가스 또는 산소(O2) 및 염화수소(HCl)를 포함하는 반응가스를 투입하여 이차 산화하는 단계를 포함하고,
    상기 질화는 상기 이차 산화된 기판을 상기 제2 압력, 제3 온도 하의 상기 반응로에서 질화시켜 수행되는 것을 특징으로 하는 산질화막 형성방법.
  29. 제24 항에 있어서, 상기 산화된 기판의 질화가 리모트 플라즈마(remoteplasma)에 의하여 활성화된 질소화합물 가스를 상기 반응로에 투입하여 수행되는 것을 특징으로 하는 산질화막 형성방법.
  30. 제29 항에 있어서, 상기 질소화합물 가스가 N2, NO, N2O로 이루어진 군으로부터 선택되는 적어도 하나인 것을 특징으로 하는 산질화막 형성방법.
  31. 제24 항에 있어서,
    상기 산화된 기판을 상기 제2 압력, 제 3 온도하의 반응로에서 삼차 산화시키는 단계를 더 포함하고,
    상기 기판의 질화는 상기 삼차 산화된 기판을 상기 제2 압력, 제3 온도하의 반응로에서 질화시켜 수행되는 것을 특징으로 하는 산질화막 형성방법.
  32. 기판을 제1 압력, 제1 온도 하의 반응로에 로딩시키는 단계;
    상기 반응로의 온도를 제2 압력 하에서 제3 온도까지 상승시키면서 반응가스를 투입하여 상기 기판을 산화시키는 단계;
    상기 반응로의 온도를 제2 압력 하에서 제4 온도까지 하강시키면서 상기 산화된 기판을 냉각시키는 단계; 및
    상기 냉각된 기판을 상기 제2 압력, 제4 온도하의 반응로에서 질화시키는 단계를 포함하는 산질화막 형성방법.
  33. 제32 항에 있어서, 상기 산화는
    상기 반응로의 온도를 제2 압력 하에서 제2 온도까지 상승시키면서 산소(O2) 및 수소(H2)를 포함하는 반응가스를 투입하여 상기 기판을 일차 산화시키는 단계; 및
    상기 반응로의 온도를 제2 압력 하에서 제3 온도까지 상승시키면서 산소(O2)를 포함하는 반응가스 또는 산소(O2) 및 염화수소(HCl)를 포함하는 반응가스를 투입하여 상기 일차 산화된 기판을 이차 산화하는 단계를 포함하고,
    상기 냉각은 상기 반응로의 온도를 상기 제2 압력 하에서, 제4 온도까지 하강시키면서 상기 이차 산화된 기판을 냉각하여 수행되는 것을 특징으로 하는 산질화막 형성방법.
  34. 제32 항에 있어서, 상기 제3 온도에서 상기 제4 온도로의 온도하강률은 2 내지 15℃/min인 것을 특징으로 하는 산화막 형성방법.
  35. 제32 항에 있어서,
    상기 산화된 기판을 제2 압력, 제3 온도 하의 반응로에서 삼차 산화시키는 단계를 더 포함하고,
    상기 냉각은 상기 반응로의 온도를 제2 압력 하에서, 제4 온도까지 하강시키면서 상기 삼차 산화된 기판을 냉각하여 수행되는 것을 특징으로 하는 산질화막 형성방법.
  36. 기판을 제1 압력, 제1 온도 하의 반응로에 로딩시키는 단계;
    상기 반응로의 온도를 제2 압력 하에서 제3 온도까지 상승시키면서 반응가스를 투입하여 상기 기판을 산화시키는 단계; 및
    상기 반응로의 온도를 제2 압력 하에서 제4 온도까지 상승시키면서 반응가스를 투입하여 상기 산화된 기판을 질화시키는 단계를 포함하는 산질화막 형성방법
  37. 제36 항에 있어서, 상기 산화는
    상기 반응로의 온도를 제2 압력 하에서 제2 온도까지 상승시키면서 산소(O2) 및 수소(H2)를 포함하는 반응가스를 투입하여 상기 기판을 일차 산화시키는 단계; 및
    상기 반응로의 온도를 제2 압력 하에서 제3 온도까지 상승시키면서 산소(O2)를 포함하는 반응가스 또는 산소(O2) 및 염화수소(HCl)를 포함하는 가스를 투입하여 일차 산화된 기판을 이차 산화하는 단계를 포함하고,
    상기 기판의 질화는 상기 이차 산화된 기판을 상기 제2 압력, 제3 온도 하의 상기 반응로에서 질화시켜 수행되는 것을 특징으로 하는 산질화막 형성방법.
  38. 기판을 제1 압력, 제1 온도 하의 반응로에 로딩시키는 단계;
    상기 반응로의 온도를 제2 압력 하에서 제3 온도까지 상승시키면서 반응가스를 투입하여 상기 기판을 산화시키는 단계;
    상기 반응로의 온도를 제3 압력 하에서 상기 제4 온도까지 하강시키면서 상기 산화된 기판을 냉각하는 단계;
    상기 냉각된 산화된 기판을 상기 반응로에서 언로딩시키는 단계;
    상기 반응로에서 언로딩시킨 산화된 기판을 급속 열처리 장치에 로딩시키는 단계; 및
    상기 급속 열처리 장치에서 상기 산화된 기판을 질화시키는 단계를 포함하는 산질화막 형성방법.
  39. 제38 항에 있어서, 상기 산화는
    상기 반응로의 온도를 제2 압력 하에서 제2 온도까지 상승시키면서 산소(O2) 및 수소(H2)를 포함하는 반응가스를 투입하여 상기 기판을 일차 산화시키는 단계; 및
    상기 반응로의 온도를 제2 압력 하에서 제3 온도까지 상승시키면서 산소(O2)를 포함하는 반응가스 또는 산소(O2) 및 염화수소(HCl)를 포함하는 반응가스를 투입하여 상기 일차 산화된 기판을 이차 산화하는 단계를 포함하고,
    상기 냉각은 상기 이차 산화된 기판을 상기 제2 압력 하에서, 제4 온도까지 냉각하여 수행되는 것을 특징으로 하는 산질화막 형성방법.
  40. 제38 항에 있어서, 상기 질화가 NH3 가스를 상기 급속 열처리 장치에 투입하여 수행되는 것을 특징으로 하는 산질화막 형성방법.
  41. 제38 항에 있어서, 상기 급속 열처리 장치가 램프가열장치, 레이져 가열장치, 전자빔 가열장치, 또는 이온빔 가열장치인 것을 특징으로 하는 산질화막 형성방법.
  42. 제38 항에 있어서,
    상기 산화된 기판을 상기 제2 압력, 제2 온도 하의 반응로에서 삼차 산화시키는 단계를 더 포함하고,
    상기 냉각은 상기 반응로를 제3 압력 하에서 제4 온도까지 하강시켜, 상기 삼차 산화된 기판을 냉각하여 수행되는 것을 특징으로 하는 산질화막 형성방법.
KR1020030029446A 2003-05-09 2003-05-09 산화막 및 산질화막 형성 방법 KR20040096377A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020030029446A KR20040096377A (ko) 2003-05-09 2003-05-09 산화막 및 산질화막 형성 방법
US10/839,934 US7297620B2 (en) 2003-05-09 2004-05-06 Method of forming an oxide layer including increasing the temperature during oxidation
US11/973,042 US7521375B2 (en) 2003-05-09 2007-10-05 Method of forming an oxinitride layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030029446A KR20040096377A (ko) 2003-05-09 2003-05-09 산화막 및 산질화막 형성 방법

Publications (1)

Publication Number Publication Date
KR20040096377A true KR20040096377A (ko) 2004-11-16

Family

ID=33411663

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030029446A KR20040096377A (ko) 2003-05-09 2003-05-09 산화막 및 산질화막 형성 방법

Country Status (2)

Country Link
US (2) US7297620B2 (ko)
KR (1) KR20040096377A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100619603B1 (ko) * 2005-01-07 2006-09-11 한국전기연구원 이중산화막을 갖는 고내압 탄화규소 쇼트키 다이오드 소자및 그 제조방법
KR100643493B1 (ko) * 2004-09-23 2006-11-10 삼성전자주식회사 반도체 장치의 실리콘 산질화막을 형성하는 방법 및 장치
KR100900895B1 (ko) * 2007-09-28 2009-06-03 주식회사 실트론 에피택셜 웨이퍼 제조 방법

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060134846A1 (en) * 2004-12-16 2006-06-22 Macronix International Co., Ltd. Method of fabricating a semiconductor structure
KR100780637B1 (ko) * 2005-12-06 2007-11-29 주식회사 하이닉스반도체 반도체 소자 제조 방법
US20090039458A1 (en) * 2007-08-10 2009-02-12 Qimonda Ag Integrated device
US7932152B2 (en) * 2008-02-05 2011-04-26 Chartered Semiconductor Manufacturing, Ltd. Method of forming a gate stack structure
JP5479304B2 (ja) * 2010-11-10 2014-04-23 信越半導体株式会社 シリコン単結晶ウェーハの熱酸化膜形成方法
US20150311067A1 (en) * 2014-04-24 2015-10-29 Applied Materials, Inc. Millisecond annealing in ammonia ambient for precise placement of nitrogen in thin film stacks
CN106128945A (zh) * 2016-07-18 2016-11-16 上海集成电路研发中心有限公司 一种离子注入方法
GB201810387D0 (en) 2018-06-25 2018-08-08 Spts Technologies Ltd Method of plasma etching
CN112447497A (zh) * 2019-08-28 2021-03-05 长鑫存储技术有限公司 氧化层形成方法、半导体器件的制作方法及半导体器件
US20210233764A1 (en) * 2020-01-28 2021-07-29 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor Device and Method of Forming Thereof
US11508843B1 (en) * 2021-05-27 2022-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having fully oxidized gate oxide layer and method for making the same

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3206376A1 (de) * 1982-02-22 1983-09-01 Siemens AG, 1000 Berlin und 8000 München Verfahren zur herstellung von siliziumoxidschichten
US4785337A (en) * 1986-10-17 1988-11-15 International Business Machines Corporation Dynamic ram cell having shared trench storage capacitor with sidewall-defined bridge contacts and gate electrodes
JP2000057940A (ja) 1998-08-10 2000-02-25 Yamaha Corp 電界放射型素子及びその製造方法
US6667232B2 (en) 1998-12-08 2003-12-23 Intel Corporation Thin dielectric layers and non-thermal formation thereof
KR100327329B1 (ko) 1998-12-11 2002-07-04 윤종용 저압하의실리콘산화막및산질화막형성방법
US6436848B1 (en) * 1999-03-30 2002-08-20 Cypress Semiconductor Corp. Method for forming nitrogen-rich silicon oxide-based dielectric materials
KR100313091B1 (ko) 1999-12-29 2001-11-07 박종섭 반도체장치의 ＴａＯＮ 게이트절연막 형성방법
WO2001080298A1 (en) 2000-04-17 2001-10-25 Mattson Technology, Inc. Uv pretreatment process for ultra-thin oxynitride for formation of silicon nitride films
US20020098712A1 (en) * 2000-11-30 2002-07-25 Jaideep Mavoori Multi-thickness oxide growth with in-situ scanned laser heating
US6927169B2 (en) * 2002-12-19 2005-08-09 Applied Materials Inc. Method and apparatus to improve thickness uniformity of surfaces for integrated device manufacturing
US6913992B2 (en) * 2003-03-07 2005-07-05 Applied Materials, Inc. Method of modifying interlayer adhesion

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100643493B1 (ko) * 2004-09-23 2006-11-10 삼성전자주식회사 반도체 장치의 실리콘 산질화막을 형성하는 방법 및 장치
KR100619603B1 (ko) * 2005-01-07 2006-09-11 한국전기연구원 이중산화막을 갖는 고내압 탄화규소 쇼트키 다이오드 소자및 그 제조방법
KR100900895B1 (ko) * 2007-09-28 2009-06-03 주식회사 실트론 에피택셜 웨이퍼 제조 방법

Also Published As

Publication number Publication date
US7297620B2 (en) 2007-11-20
US20080090424A1 (en) 2008-04-17
US20040224531A1 (en) 2004-11-11
US7521375B2 (en) 2009-04-21

Similar Documents

Publication Publication Date Title
US6461949B1 (en) Method for fabricating a nitride read-only-memory (NROM)
US7521375B2 (en) Method of forming an oxinitride layer
KR100993124B1 (ko) 플라즈마 질화된 게이트 유전체의 두 단계 포스트 질화어닐링을 위한 개선된 제조 방법
US8294192B2 (en) Use of dilute steam ambient for improvement of flash devices
US20060178018A1 (en) Silicon oxynitride gate dielectric formation using multiple annealing steps
JPH01204435A (ja) 集積回路の製造方法
JP6141356B2 (ja) 半導体デバイス上に共形酸化物層を形成するための方法
KR100201038B1 (ko) 절연막 및 그 형성 방법
US20070096104A1 (en) Semiconductor device having a mis-type fet, and methods for manufacturing the same and forming a metal oxide film
KR100806130B1 (ko) 불휘발성 메모리 장치의 제조방법
US6245606B1 (en) Low temperature method for forming a thin, uniform layer of aluminum oxide
JP2002353214A (ja) 半導体装置の製造方法
US6602799B2 (en) Method of forming a uniform ultra-thin gate oxide layer
JP3485403B2 (ja) 半導体装置の製造方法
KR20010085446A (ko) 산화탄탈막을 갖는 반도체장치 제조방법
JP2006073758A (ja) 半導体装置の製造方法
JP3041066B2 (ja) 絶縁膜形成方法
EP0911869A2 (en) Low temperature method for forming a uniform thin oxide layer
JPH05160114A (ja) 絶縁膜形成方法
KR100647002B1 (ko) 플래시 이이피롬의 폴리사이드 산화 방법
KR100540476B1 (ko) 반도체 소자의 캐패시터 제조방법
US7030038B1 (en) Low temperature method for forming a thin, uniform oxide
JP2000208645A (ja) シリコン系誘電体膜の形成方法および不揮発性半導体記憶装置の製造方法
KR20050003533A (ko) 반도체 소자의 게이트 형성방법
KR100338819B1 (ko) 반도체장치의 Ｔａ２Ｏ５ 게이트절연막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application