JP2006073758A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2006073758A JP2006073758A JP2004254746A JP2004254746A JP2006073758A JP 2006073758 A JP2006073758 A JP 2006073758A JP 2004254746 A JP2004254746 A JP 2004254746A JP 2004254746 A JP2004254746 A JP 2004254746A JP 2006073758 A JP2006073758 A JP 2006073758A
- Authority
- JP
- Japan
- Prior art keywords
- film
- plasma
- silicon
- silicon nitride
- nitrogen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【解決手段】 シリコン基板400上のシリコン酸化膜411を酸化処理した後、その上にHigh−k膜412を形成する。このHigh−k膜412上にALD法などにより10Å以下の極薄のシリコン窒化膜413を形成する。その後、プラズマ活性化された窒素含有ガスによりシリコン窒化膜413を窒化処理してHigh−k膜412の表面を窒化する。
【選択図】 図1
Description
ここで、窒素濃度は一般に次式で求められる。
窒素濃度(%)
={(単位体積当りの窒素元素の総原子数(個/cm3)/
(単位体積当りの膜中に含まれる全元素の総原子数(個/cm3)}×100
(式1)
しかし、実際に膜中に含まれる全元素の総原子数は測定が困難なので、一般的には、窒素濃度は次式で近似的に求めている。
窒素濃度(%)
={(単位体積当りの窒素元素の総原子数(個/cm3)/
(単位体積当りのSi単結晶の総原子数(個/cm3)}×100
(式2)
単位体積当りのSi単結晶の総原子数(個/cm3)、即ちSi単結晶の密度は、5×1022個/cm3なので、図7(b)のように窒素濃度のピークにおいては、単位体積当りの窒素元素の総原子数(個/cm3)、即ち窒素密度が1×1022個/cm3であり、上記の式2から窒素濃度を求めると、この場合の窒素濃度は20%として近似的に求めることができる。以下の窒素濃度の説明においては、この近似して求められた窒素濃度について言及する。
なお、High−k膜への窒素の導入によって、HfO2の様な金属酸化膜では、Hf−ONという形で窒素が存在し、Hf−Nの存在は無いことが好ましい。また、HfxSi(1-x)O2のようなシリケート(珪酸塩のことで、二酸化珪素と金属酸化物からなる化合物の総称。水素を含むこともある。)膜においては、Si−Nという形で窒素が存在し、Hf−Nのような金属窒化物は無いことが好ましい。
プラズマ活性化された窒素含有ガスとしては、N2 *、NH3 *、NH2 *、NH*が挙げられる(*はプラズマを意味する)。
High−k膜の形成とシリコン窒化膜又はシリコン酸窒化膜とを交互に繰り返し、最後にプラズマ窒化をすると、最下層を除く各High−k膜に窒素を導入して、この各High−k膜を高窒素濃度にすることができる。前記各High−k膜の窒素濃度を高めると、ボロンの突き抜けを防止する効果だけでなく、後工程の高温熱処理に伴うHigh−k膜の結晶化によるリーク電流の増加を防ぐことができ、有効である。
但し、この場合、最下層のHigh−k膜を高窒素濃度とすると、シリコン基板界面への窒素拡散が起こり、トランジスタチャネル部のキャリア移動度の低下が懸念されるため、最下層のHigh−k膜は厚めにしたり、或いは、最下層のHigh−k膜の下に極薄のSiO2膜を敷いたり等することが好ましい。
High−k膜の形成前にも、シリコン窒化膜を形成すると、High−k膜がシリコン窒化膜に挟まれたサンドイッチ構造になるので、High−k膜の形成と、シリコン窒化膜の形成の繰り返しが1回であっても、High−k膜全体の窒素濃度を高めることができる。High−k膜全体の窒素濃度を高める目的は、先に述べた通りである。但し、第3の発明では、シリコン基板界面への窒素拡散を防ぐため、最下層のシリコン窒化膜の下に極薄のSiO2膜を敷く必要がある。
High−k膜のプラズマ窒化処理とは、例えば、HfO2のような金属酸化膜の場合は、HfO2膜中のHf原子を窒化することが目的ではなく、Hf−ON結合を作ること、或いは、Hf膜中に窒素原子を導入することである。また、HfxSi(1-x)O2のようなシリケート膜の場合は、同じく、Hf原子を窒化することが目的ではなく、Si−N結合を作ることを目的としている。もし、プラズマ窒化処理によりHigh−k膜中の金属が窒化され導電体である金属窒化膜が形成された場合は、形成したトランジスタのリーク電流が高くなる可能性がある。これを防ぐために、プラズマ窒化後にプラズマ酸化を行うと、シリコン窒化膜と比べて比較的不安定な金属窒化膜は選択的に酸化され、不導体の金属酸化膜となるので、プラズマ窒化に伴うリーク電流の増加を防ぐことができる。
窒素ガス或いは窒素が含まれている化合物ガスとしては、N2、NH3、N2O、NO、NO2などが挙げられる。酸素ガス或いは酸素が含まれている化合物のガスとしては、O2、O3、O*、H2Oなどが挙げられる。
プラズマ酸化を先に行うのは、シリコン窒化膜、及びHigh−k膜中に不純物が多く含まれると思われる場合である。先に、プラズマ酸素により膜中のHやCを取り除いた方が、その後の窒化の効果が現れやすいからである。
プラズマを用いた窒化及び酸化処理を、同一反応室を用いて連続で処理ができるので、基板表面の処理に多くの時間やエネルギーをかけたり、基板搬送中に再汚染することがない。
基板に入射するエネルギーを調整できるMMTプラズマ源を用いてプラズマ処理を行うので、High−k膜中の窒素濃度プロファイルの制御性が良くなる。
シリコン窒化膜とHigh−k膜の形成を、同一反応室を用いて連続で処理ができるので、基板表面の処理に多くの時間やエネルギーをかけたり、基板搬送中に再汚染することがない。
シリコン窒化膜とHigh−k膜の成膜とプラズマを用いた酸化及び窒化処理を、同一反応室を用いて連続で処理ができるので、基板表面の処理に多くの時間やエネルギーをかけたり、基板搬送中に再汚染することがない。
High−k膜上にシリコン窒化膜を形成する場合、High−k膜は、還元雰囲気にさらされることになり、High−k膜中に酸素欠損が生じる可能性がある。しかし、High−k膜上にシリコン酸化膜を形成した後に、窒化するようにした場合、High−k膜表面は、還元雰囲気に直接さらされることがなくなり、上記の問題を避けることができる。
また、High−k膜を形成した後に、シリコン酸化膜を形成すると、シリコン窒化膜を形成するよりも、後で成膜するポリシリコン電極との界面、先に成膜したHigh−k膜との界面の未結合種の低減により、固定電荷の低減が期待できる。但し、シリコン窒化膜を形成する場合よりも、シリコン酸化膜を窒化する場合の方が窒素濃度が低いため、ゲート絶縁膜容量としては、少なくなるが、許容範囲内で実施すると良い。
High−k膜上に極薄のシリコン酸化膜を形成し、さらにシリコン酸化膜を酸化処理し、さらに窒化処理することにより、窒化処理した後に酸化処理する場合と同じ効果が期待できる。
酸化ガス或いは酸素が含まれている化合物ガスとしては、O2、O3、H2Oが挙げられる。
シリコン酸化膜とHigh−k膜とを同一反応室を用いて連続で処理ができるので、基板表面の処理に多くの時間やエネルギーをかけたり、基板搬送中に再汚染することがない。
シリコン酸化膜とHigh−k膜の成膜とプラズマを用いた処理を、同一反応室を用いて連続で処理ができるので、基板表面の処理に多くの時間やエネルギーをかけたり、基板搬送中に再汚染することがない。
基板に入射するエネルギーを調整できるMMTプラズマ源を用いてプラズマ処理を行うので、濃度プロファイルの制御性が良くなる。
図3にHigh−k膜及びシリコン窒化膜を形成する処理室を示す。図4にはプラズマ窒化処理を施す処理室を示す。また、図5に基板を大気に触れさすことなく連続で処理するための枚葉クラスタシステムを示す。
ここで、High−k膜のシリコン窒化膜側とは、シリコン窒化膜との界面から5〜10Å(物理膜厚)くらいまでの深さをいう。
ターゲットとしている絶縁容量膜全体のシリコン酸化膜(SiO2)換算膜厚(EOTと称す)が15Å程度の場合を想定している。
即ち、通常シリコン基板上にはシリコン酸化膜(界面層)を形成し、その上にHigh−k膜を形成し、その上にシリコン窒化膜を形成しており、これらシリコン酸化膜(界面層)、High−k膜、シリコン窒化膜が絶縁容量膜全体であり、これらのEOTの合計が15Åである。
まず、シリコン酸化膜(界面層)は平均的には6Å形成され、これはシリコン酸化膜なので当然EOTの6Åと等価である。次に、シリコン窒化膜の比誘電率は、シリコン酸化膜の約1.7倍であることから、5Åのシリコン窒化膜のEOTとしては約3Åである。求め方は、
ε(SiO2)/EOT=ε(SiN)/d(SiN)
但し、ε(SiO2):シリコン酸化膜誘電率、
ε(SiN):シリコン窒化膜誘電率
d(SiN):シリコン窒化膜の物理膜厚
の関係式より求めることができる。
すると、High−k膜のEOTは6Åとなる。
ここで、High−k膜の比誘電率はSiO2の約3.3倍のHfSiO2を使用したので、物理膜厚としては20Åとなる。求め方は、
ε(SiO2)/EOT=ε(High-k)/d(High-k)
但し、ε(SiO2):シリコン酸化膜誘電率、
ε(High-k):High−k膜誘電率
d(High-k):High−k膜の物理膜厚
の関係式より求めることができる。
仮に、シリコン窒化膜の膜厚を5Åより厚くすると、High−k膜の物理膜厚が20Å以下となり、薄くなってしまうので、リーク電流が多くなってしまう。よって、High−k膜の物理膜厚を確保するという観点から、シリコン窒化膜を5Å以下とする必要があった。
例えば、MOCVD法の場合は、ウェハ温度500〜300℃(ヒータ温度は約600〜350℃)、炉内圧力10〜1000Pa、High−k原料0.001〜0.1g/minの流量で成膜している。
(1)High−k原料ガスをHigh−k原料導入口137から0.01〜1.0秒間ウェハ200上に供給してウェハ表面に吸着させる。
(2)同じHigh−k原料導入口137から、Arガスを0.1〜1.0秒間ウェハ200上に供給して余剰のHigh−k原料ガスを排気管135を通じてパージする。
(3)O3をプラズマ導入口138から0.1〜1.0秒間ウェハ200上に供給してHigh−k原料と表面反応させ、High−k膜を形成する。
(4)同じプラズマ導入口138から、Arガスを0.1〜1.0秒間ウェハ上に供給して余剰のO3を排気管135を通じてパージする。
上述した4ステップからなる1サイクルを目標膜厚まで繰り返す方法で成膜する。
熱CVD法を用いる場合は、ウェハ温度600〜800℃でSi原料導入口139よりSiH2Cl2(DCS)を流し、プラズマ導入口138からプラズマ処理したNH3(NH3プラズマという)を流し、ウェハ表面で反応させる。但し、熱CVD法では、膜厚の制御が難しいのと、高温還元雰囲気がHigh−k膜に与える影響が懸念されるので、ALD法が適している。なお、このHigh−k膜に与える影響とは、例えばHigh−k膜がHfO2の場合、高温に加熱されると、HfOとSiOとの層分離が起き、HfOは500℃以上で結晶化するので、結晶粒界を伝わったリーク電流が流れるようになることである。
(1)DCSをSi原料導入口139から0.01〜1.0秒間ウェハ200上に供給してウェハ表面に吸着させる。
(2)同じSi原料導入口139からArガスを0.1〜1.0秒間ウェハ200上に供給して余剰のDCSを排気管135を通じてパージする。
(3)NH3プラズマをプラズマ導入口138から0.1〜5.0秒間ウェハ200上に供給してDCSと表面反応させ、シリコン窒化膜を形成する。
(4)同じプラズマ導入口138からArガスを0.1〜1.0秒間ウェハ上に供給して余剰のNH3プラズマを排気管135を通じてパージする。
上述した4ステップからなる1サイクルを目標膜厚まで繰り返す方法で成膜する。
CVD処理室を用いる場合は、High−k膜及びシリコン窒化膜を用いたのと同一の処理室を用いて連続で窒化処理ができる。但し、窒化処理の均一性という点からは、CVD処理室よりもMMT処理室が適している。
ここで、界面SiO2膜は、例えば、RTP(Rapid Thermal Process)やMMTプラズマにより、或いは化学溶液処理による酸化(ケミカルオキサイド)によって、High−k膜の形成前に形成する。膜厚は6〜8Å程度である。
基板400の表面に、素子分離領域401で区画されたゲート領域410が形成される。そのゲート領域410の上に、シリコン酸化膜411、High−k膜(例えば、HfO2)412、シリコン窒化膜413、及びポリシリコン電極415が順次形成され、ゲート部420を構成している。ゲート部420の外周は、層間絶縁膜405で覆われている。また、ゲート領域410の両脇の基板400の表面には、イオン注入などによりn+型ソース領域402及びp+型ドレイン領域403が配置されている。また、ゲート部420及び層間絶縁膜405含む基板400の表面全域にわたって保護膜406が形成されている。
実施例1の製造方法の一工程をまとめて示した図2のように、シリコン酸化膜411は、MMT処理室による前処理で酸化する(ステップ1)。その上のHigh−k膜412はCVD処理室でMOCVD又はALD法、MOCVDと改質処理の繰り返し法等によって成膜する(ステップ2)。High−k膜412上のシリコン窒化膜413は、CVD処理室でALD又は熱CVD法によって成膜する(ステップ3)。このシリコン窒化膜413はMMT処理室による後処理で窒化する(ステップ4)。
なお、デバイス製造上の要請があれば、High−k膜とシリコン窒化膜とを異なる2台のCVD処理室を用いて不連続で処理するようにしても良い。
High−k膜412とシリコン窒化膜413の形成を複数回繰り返すと、図8(a)のような窒素濃度プロファイルとなるが、その後行うプラズマ窒化と熱処理で図8(b)のようになり、膜全体に窒素N2を入れて窒素濃度を上げることができる。
また、High−k膜412がHf原子やHfO2分子で構成されている場合、これらのHf原子やHfO2分子が凝集すると、結晶化によるグレインバウンダリを伝うリーク電流の原因となり、デバイス特性を悪化させてしまう。しかし、実施例2のようにHigh−k膜とシリコン窒化膜とを複数回繰り返して成膜することにより、High−k膜全体に窒素N2が入るようにすると、High−k膜412に熱処理が行われる場合、例えば、イオンプランテーション後の活性化アニールなどで1000℃以上の熱が加わる場合に、Hf原子、HfO2分子の凝集を有効に防ぐことができる。
本実施例では、シリコン窒化膜413、High−k膜412、シリコン窒化膜413の3ステップしか使わないような薄膜の場合においても、High−k膜が窒化膜に挟まれたサンドイッチ構造になるので、図9に示すような窒素プロファイルが期待できる。
このときのMMT処理室での窒化処理条件は圧力1〜200Pa、導入ガスN2、ウェハ温度は室温〜700℃である。また、酸化処理条件は圧力1〜200Pa、導入ガスO2、又はKrとO2の混合ガス、ウェハ温度は室温〜700℃である。
本実施例のように窒化処理、酸化処理の順で処理を行った場合、High−k膜等を構成している遷移金属の酸化膜は、窒化すると導電体になり、リーク電流の元になる。しかし、この導電体は比較的不安定なので、導電体を後から弱く酸化してやると、金属酸化膜に戻り、リーク電流の発生原因をなくすことができる。例えば、High−k膜がHfO2の場合、窒化処理によってHfNとなってしまうことがあるが、HfNになると結晶化して結晶粒界を伝わってリーク電流が起きるが、プラズマ酸化処理をすれば、HfO2に戻り、リーク電流が起きなくなる。
このときのMMT処理室でのプラズマ酸化処理条件は圧力1〜200Pa、導入ガスO2、又はKrとO2の混合ガス、ウェハ温度は室温〜700℃である。また、窒化処理条件は圧力1〜200Pa、導入ガスN2、ウェハ温度は室温〜700℃である。
シリコン窒化膜を酸化処理すると、シリコン窒化膜中のSi−H、N−H結合を減らし、さらに深く拡散した酸素O2でHigh−k膜を酸化する働きがある。
この酸化処理は、酸素ガス或は酸素が含まれている化合物ガスのプラズマを用いて、シリコン窒化膜を酸化処理することにより行う。High−k膜上に直接酸素プラズマを照射すると、活性化した酸素がHigh−k膜及びシリコン酸化膜中を拡散して、シリコン基板界面まで到達してシリコン基板を酸化するので、シリコン酸化膜の膜厚を増やすことになり、EOTも増加させ、所望するEOTが得られない。High−k膜上に成膜したシリコン窒化膜に酸素プラズマを照射することにより、シリコン窒化膜中で拡散エネルギーを弱めてHigh−k膜中へ導入することができるので、シリコン基板界面まで酸素原子が拡散することを防ぐことができるという利点がある。
例えば、Si[N(CH3)2]4(以下、TDMASiと略す)とO3の交互供給によるALD成膜とか、Si(OC2H5)4とO2の同時供給によるCVD成膜がある。
TDMASiとO3又はリモートプラズマO2の交互供給によるALD成膜の場合、
(1)図3のSi原料導入口139より0.01秒〜10秒程度TDMASiを流す。このとき、処理室内は1〜100Pa程度の真空度に保つ。
(2)次に同じSi原料導入口139から0.01〜10秒程度N2、Ar、He、Ne、Krなどの不活性ガスを流す。
(3)次にプラズマ導入口138より、リモートプラズマO2或いはO3を、0.01〜10秒程度流す。
(4)次に同じプラズマ導入口138より、0.01〜10秒程度N2、Ar、He、Ne、Krなどの不活性ガスを流す。このとき、シリコン基板の温度は、150℃程度から500℃程度である。
上述した4ステップからなる1サイクルを目標膜厚まで繰り返す方法で成膜する。
この成膜で、温度が150℃〜300℃と低ければALD成膜になり、300℃以上の高温ではCVD成膜になる。
本実施例8の場合にも、実施例1、実施例6の場合と同様に、High−k膜とシリコン酸窒化膜とを同一CVD処理室を用いて連続で処理ができる。さらに、High−k膜の成膜と、シリコン酸窒化膜と、プラズマを用いた窒化処理とを、同一のCVD処理室又はMMT処理室を用いて連続で処理ができる。
なお、実施例1と実施例2におけるシリコン酸化膜411の役割は、High−k膜からシリコン基板400へ金属が拡散していかないようにするためのものであり、また、固定電荷も生じなくするためのものである。
また、この実施例1と実施例2の場合、シリコン酸化膜411を用いなくても実施可能であり、この場合には、シリコン基板400上に直接High−k膜412が形成される。この場合では、シリコン基板400とHigh−k膜412の界面において、窒素濃度が1%以下となるようにした。
但し、シリコン基板400上にシリコン酸化膜(界面)411は補助的な役割であり、High−k膜上にシリコン窒化膜、シリコン酸化膜、又はシリコン酸窒化膜を形成せずにプラズマ窒化することができる訳ではない。即ち、仮にシリコン基板400上にシリコン酸化膜411を形成し、その上にHigh−k膜を形成し、その上にシリコン窒化膜、シリコン酸化膜、又はシリコン酸窒化膜を形成せずに、プラズマ窒化を行ったとすると、窒素元素は前記シリコン酸化膜(界面)411を通過して、シリコン基板400にまで達してしまい、シリコン基板400とシリコン酸化膜(界面)411との界面での窒素濃度が上がってしまい、よってシリコン基板400上のシリコン酸化膜(界面)411はあくまでも補助的な役割である。
なお、実施例3の場合には、実施例1と2とは異なり、High−k膜412の形成前にシリコン窒化膜413を形成するので、シリコン基板400とHigh−k膜との間にはシリコン酸化膜を設けることが必須である。もし設けなければ、当然、シリコン基板400とシリコン窒化膜が接してしまい、界面の窒素濃度が高くなり、キャリア移動度が低下する等、所望のデバイス特性が得られない。
実施例6について、シリコン基板400上にシリコン酸化膜411を設け、その上にHigh−k膜412を形成しているが、実施例6においては、このシリコン酸化膜411を設けることは必須ではない。
411 界面SiO2膜
412 High−k膜(高誘電膜、即ち金属酸化膜)
413 窒化膜
Pn 窒素プラズマ
Claims (4)
- 金属酸化膜またはシリケート膜を形成する工程と、
該金属酸化膜またはシリケート膜上に、シリコン窒化膜、シリコン酸化膜、又はシリコン酸窒化膜のいずれかのシリコン膜を形成する工程と、
前記シリコン膜をプラズマ窒化処理する工程と
を含むことを特徴とする半導体装置の製造方法。 - 金属酸化膜またはシリケート膜と、シリコン窒化膜又はシリコン酸窒化膜とを交互に複数回形成する工程と、
前記工程で形成した最後の膜上からプラズマ窒化処理する工程と
を含むことを特徴とする半導体装置の製造方法。 - 前記金属酸化膜またはシリケート膜はシリコン基板上に直接形成されるか、又はシリコン酸化膜を介してシリコン基板上に設けられ、
前記シリコン基板と前記金属酸化膜またはシリケート膜の界面、又は前記シリコン基板と前記シリコン酸化膜の界面の窒素濃度を1%以下としたことを特徴とする請求項1又は2の半導体装置の製造方法。 - 前記プラズマ窒化処理では、前記プラズマ窒化の前にプラズマ酸化処理を行うことを特徴とする請求項1又は2の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004254746A JP4564310B2 (ja) | 2004-09-01 | 2004-09-01 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004254746A JP4564310B2 (ja) | 2004-09-01 | 2004-09-01 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006073758A true JP2006073758A (ja) | 2006-03-16 |
JP4564310B2 JP4564310B2 (ja) | 2010-10-20 |
Family
ID=36154054
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004254746A Active JP4564310B2 (ja) | 2004-09-01 | 2004-09-01 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4564310B2 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007281181A (ja) * | 2006-04-06 | 2007-10-25 | Elpida Memory Inc | 半導体装置の製造方法 |
JP2007288069A (ja) * | 2006-04-19 | 2007-11-01 | Hitachi Kokusai Electric Inc | 半導体装置の製造方法 |
JP2008078253A (ja) * | 2006-09-20 | 2008-04-03 | Sony Corp | 半導体装置の製造方法 |
JPWO2007132884A1 (ja) * | 2006-05-17 | 2009-09-24 | 株式会社日立国際電気 | 半導体装置の製造方法および基板処理装置 |
JP2012216631A (ja) * | 2011-03-31 | 2012-11-08 | Tokyo Electron Ltd | プラズマ窒化処理方法 |
JP2013026479A (ja) * | 2011-07-21 | 2013-02-04 | Mitsui Eng & Shipbuild Co Ltd | 原子層成長方法及び原子層成長装置 |
JP2013521653A (ja) * | 2010-03-02 | 2013-06-10 | アプライド マテリアルズ インコーポレイテッド | 単一ステップによる選択的窒化の方法および装置 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003204061A (ja) * | 2002-01-08 | 2003-07-18 | Toshiba Corp | 半導体装置及び半導体装置の製造方法 |
WO2004008544A1 (ja) * | 2002-07-16 | 2004-01-22 | Nec Corporation | 半導体装置、その製造方法およびその製造装置 |
JP2004031760A (ja) * | 2002-06-27 | 2004-01-29 | Nec Corp | 半導体装置およびその製造方法 |
WO2004066376A1 (ja) * | 2003-01-17 | 2004-08-05 | Fujitsu Limited | 誘電体膜の形成方法 |
JP2005019891A (ja) * | 2003-06-27 | 2005-01-20 | Semiconductor Leading Edge Technologies Inc | 半導体装置及びその製造方法 |
JP2005116727A (ja) * | 2003-10-07 | 2005-04-28 | Sony Corp | 絶縁体薄膜の製造方法と絶縁体薄膜および半導体装置の製造方法と半導体装置 |
JP2006005370A (ja) * | 2005-07-19 | 2006-01-05 | Toshiba Corp | 半導体装置の製造方法 |
JP2006032948A (ja) * | 2004-07-10 | 2006-02-02 | Samsung Electronics Co Ltd | 複合誘電膜の形成方法、及びこれを用いる半導体装置の製造方法 |
-
2004
- 2004-09-01 JP JP2004254746A patent/JP4564310B2/ja active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003204061A (ja) * | 2002-01-08 | 2003-07-18 | Toshiba Corp | 半導体装置及び半導体装置の製造方法 |
JP2004031760A (ja) * | 2002-06-27 | 2004-01-29 | Nec Corp | 半導体装置およびその製造方法 |
WO2004008544A1 (ja) * | 2002-07-16 | 2004-01-22 | Nec Corporation | 半導体装置、その製造方法およびその製造装置 |
WO2004066376A1 (ja) * | 2003-01-17 | 2004-08-05 | Fujitsu Limited | 誘電体膜の形成方法 |
JP2005019891A (ja) * | 2003-06-27 | 2005-01-20 | Semiconductor Leading Edge Technologies Inc | 半導体装置及びその製造方法 |
JP2005116727A (ja) * | 2003-10-07 | 2005-04-28 | Sony Corp | 絶縁体薄膜の製造方法と絶縁体薄膜および半導体装置の製造方法と半導体装置 |
JP2006032948A (ja) * | 2004-07-10 | 2006-02-02 | Samsung Electronics Co Ltd | 複合誘電膜の形成方法、及びこれを用いる半導体装置の製造方法 |
JP2006005370A (ja) * | 2005-07-19 | 2006-01-05 | Toshiba Corp | 半導体装置の製造方法 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007281181A (ja) * | 2006-04-06 | 2007-10-25 | Elpida Memory Inc | 半導体装置の製造方法 |
US8105959B2 (en) | 2006-04-06 | 2012-01-31 | Elpida Memory, Inc. | Method for manufacturing a semiconductor device having a nitrogen-containing gate insulating film |
JP2007288069A (ja) * | 2006-04-19 | 2007-11-01 | Hitachi Kokusai Electric Inc | 半導体装置の製造方法 |
JPWO2007132884A1 (ja) * | 2006-05-17 | 2009-09-24 | 株式会社日立国際電気 | 半導体装置の製造方法および基板処理装置 |
JP2008078253A (ja) * | 2006-09-20 | 2008-04-03 | Sony Corp | 半導体装置の製造方法 |
JP2013521653A (ja) * | 2010-03-02 | 2013-06-10 | アプライド マテリアルズ インコーポレイテッド | 単一ステップによる選択的窒化の方法および装置 |
JP2012216631A (ja) * | 2011-03-31 | 2012-11-08 | Tokyo Electron Ltd | プラズマ窒化処理方法 |
JP2013026479A (ja) * | 2011-07-21 | 2013-02-04 | Mitsui Eng & Shipbuild Co Ltd | 原子層成長方法及び原子層成長装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4564310B2 (ja) | 2010-10-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7867920B2 (en) | Method for modifying high-k dielectric thin film and semiconductor device | |
US9012336B2 (en) | Method for conformal treatment of dielectric films using inductively coupled plasma | |
TWI415193B (zh) | 用以製造場效電晶體之閘極介電質的方法 | |
US7217659B2 (en) | Process for producing materials for electronic device | |
US9431237B2 (en) | Post treatment methods for oxide layers on semiconductor devices | |
JP4863296B2 (ja) | 半導体装置の製造方法 | |
US8546271B2 (en) | Method of improving oxide growth rate of selective oxidation processes | |
US7446052B2 (en) | Method for forming insulation film | |
JP4429300B2 (ja) | 電子デバイス材料の製造方法 | |
US7888217B2 (en) | Method for fabricating a gate dielectric of a field effect transistor | |
US7622402B2 (en) | Method for forming underlying insulation film | |
KR20060054387A (ko) | 증착 전 게르마늄 표면 처리 방법 | |
KR101078498B1 (ko) | 절연체 박막의 제조 방법 | |
US20150140838A1 (en) | Two Step Deposition of High-k Gate Dielectric Materials | |
JP2011029478A (ja) | 誘電体膜、誘電体膜を用いた半導体装置の製造方法及び半導体製造装置 | |
JP4748927B2 (ja) | 半導体装置 | |
JP4564310B2 (ja) | 半導体装置の製造方法 | |
WO2004107451A1 (ja) | Mis型電界効果トランジスタを備える半導体装置及びその製造方法並びに金属酸化膜の形成方法 | |
US7816281B2 (en) | Method for manufacturing a semiconductor device | |
JP2001148381A (ja) | 絶縁膜の形成方法及びその装置 | |
JP4999265B2 (ja) | ゲート絶縁膜の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070830 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071121 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100513 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100707 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100727 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100730 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130806 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4564310 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140806 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |