JP2006073758A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2006073758A
JP2006073758A JP2004254746A JP2004254746A JP2006073758A JP 2006073758 A JP2006073758 A JP 2006073758A JP 2004254746 A JP2004254746 A JP 2004254746A JP 2004254746 A JP2004254746 A JP 2004254746A JP 2006073758 A JP2006073758 A JP 2006073758A
Authority
JP
Japan
Prior art keywords
film
plasma
silicon
silicon nitride
nitrogen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004254746A
Other languages
English (en)
Other versions
JP4564310B2 (ja
Inventor
Sadayoshi Horii
貞義 堀井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Kokusai Electric Inc
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Priority to JP2004254746A priority Critical patent/JP4564310B2/ja
Publication of JP2006073758A publication Critical patent/JP2006073758A/ja
Application granted granted Critical
Publication of JP4564310B2 publication Critical patent/JP4564310B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】 p型ドーパントであるボロンの突き抜け防止のために、高誘電膜(High−k膜)中に入れる窒素が、High−k膜とシリコン基板との界面に達するのを防止する。
【解決手段】 シリコン基板400上のシリコン酸化膜411を酸化処理した後、その上にHigh−k膜412を形成する。このHigh−k膜412上にALD法などにより10Å以下の極薄のシリコン窒化膜413を形成する。その後、プラズマ活性化された窒素含有ガスによりシリコン窒化膜413を窒化処理してHigh−k膜412の表面を窒化する。
【選択図】 図1

Description

本発明は、高誘電膜を用いた半導体装置の製造方法に関するものである。
大規模集積回路(ULSI)を構成する重要な要素はMOSFET(以下、単にトランジスタという)である。ULSIの集積度を上げるために、加工寸法を縮小していく試みがなされている。それに伴い、トランジスタのゲート絶縁膜容量を大きくする必要があるため、その膜厚を薄くする必要が出てきている。ゲート絶縁膜には、これまで、シリコン酸化膜が用いられてきたが、この膜厚を薄くするとトンネルリーク電流が多く流れるようになり、トランジスタが動作しなくなるという問題が起こる。そのため、物理的な膜厚を薄くしないで、絶縁容量を大きくしたいという要請があった。この要請に応えるために、絶縁容量がε/dで表されることから(ε:誘電率、d:膜厚)、誘電率の高い高誘電(以下、High−kという)膜材を使用する試みがなされてきた。
一般にHigh−k膜材として使用されるのは、金属酸化物であるが、ULSIの基材であるシリコン基板上にこれを成膜すると、その界面は、種々の複雑な反応をおこす。
例えば、金属酸化物の酸素がSiに奪われ、還元された金属とSiが合金反応を起こして(シリサイド化)絶縁容量膜の絶縁性を破壊してしまう場合がある。完全に金属酸化膜が還元されないまでも、金属酸化物とSiの界面には、未結合手が形成されやすく、それが、固定電荷を形成し、トランジスタ特性に悪影響を与える。そのため、ゲート絶縁膜とシリコン基板の間には、極薄の酸化膜などを挿入して用いることが検討されている。これと同様に、ゲート絶縁膜と上部電極であるポリシリコンの間にも、同じような問題が起こる可能性がある。そのため、ゲート絶縁膜と上部電極であるポリシリコンの間に、界面緩衝層としてシリコン窒化膜が挿入される場合もある。シリコン窒化膜が挿入されるのは、シリコン窒化膜が、金属酸化膜から酸素を奪うことなく、それと安定な界面を形成することが確認されているからである。また、シリコン酸化膜に比べて、誘電率が高いからである。
また、High−k膜材を用いたトランジスタにおいて、ゲート電極をp+型にするために、ポリシリコンを成膜した後に、ボロンをポリシリコン中に拡散させる場合がある。この場合、ボロンは、High−k膜中を拡散しやすく、シリコン基板にまで達してしまう場合がある。これをボロンの突き抜けと呼ぶ。この、ボロンの突き抜けが起こると、High−k膜とシリコン基板界面にボロン原子が存在することになり、これが電子受容体になり、トランジスタの動作に異常を与える原因となる。High−k膜中に窒素を入れることにより、このボロンの突き抜けを防ぐことができる。窒素原子が、ボロン原子が膜中を拡散していく際のバリアになるからである。このため、High−k膜中に窒素を多く入れる試みがなされている。
High−k膜上にCVDでシリコン窒化膜を形成する場合、通常は、700℃以上の高温でSiH4とNH3を用いて成膜するため、金属酸化膜であるHigh−k膜は、還元雰囲気にさらされることにより、酸素が奪われる、つまり還元されることにより絶縁性が劣化することが問題である。そのため、シリコン窒化膜は、HCD(Hexa-chloro-Disilane:Si2Cl6)とアンモニア(NH3)を用いた低温CVDで形成されることが多い。しかし、低温で形成したシリコン窒化膜は、SiとNの結合状態が不安定なので、High−k膜などの酸化膜上に形成された場合、High−k膜中に存在する余剰酸素によりシリコン窒化膜形成中に酸素が取り込まれ、シリコン窒化膜とSiO2膜の混合膜となり誘電率が低下するという問題があった。
また、High−k膜中に窒素を導入する場合、700〜900℃の高温でアンモニア雰囲気にHigh−k膜を保持することにより窒素を導入する方法がとられることがあるが、この場合、シリコン基板近くに窒素が到達するという問題があった。この問題を解決するために、ダイレクトプラズマを用いて、低温で窒素を導入するという方法が試みられている。この場合、High−k膜表面に窒素が多く導入されるのが理想的であるが、シリコン基板界面にまで窒素が到達していることが分かっている。この現象を図7で説明する。シリコン基板400上の下地膜であるSiO2層(以下、界面SiO2層という)421上にHigh−k膜422を形成し(図7(a))、そのHigh−k膜422を直接プラズマPで窒素導入処理すると、High−k膜422から界面SiO2層421を通って基板表面に至る緩勾配の窒素プロファイルを作るようになる(図7(b))。
この場合、その窒素がシリコン基板界面で未結合手を形成し、固定電荷を形成し、トランジスタ特性に悪影響を与えることが分かっている。このことから、窒素は、シリコン基板界面から遠ざけることが検討されている。特にHigh−k膜は、窒素を拡散させやすく、我々が試みた範囲内では、膜中の窒素濃度を上げれば上げるほど、界面への窒素の拡散濃度は上がってしまう。例えば、図7(b)のように窒素濃度が20%程度となるように窒素を添加すると、シリコン基板界面では、5%近くの窒素濃度になってしまうが、これは、トランジスタを正しく動作させるには、許容できない濃度となる。
ここで、窒素濃度は一般に次式で求められる。
窒素濃度(%)
={(単位体積当りの窒素元素の総原子数(個/cm3)/
(単位体積当りの膜中に含まれる全元素の総原子数(個/cm3)}×100
(式1)
しかし、実際に膜中に含まれる全元素の総原子数は測定が困難なので、一般的には、窒素濃度は次式で近似的に求めている。
窒素濃度(%)
={(単位体積当りの窒素元素の総原子数(個/cm3)/
(単位体積当りのSi単結晶の総原子数(個/cm3)}×100
(式2)
単位体積当りのSi単結晶の総原子数(個/cm3)、即ちSi単結晶の密度は、5×1022個/cm3なので、図7(b)のように窒素濃度のピークにおいては、単位体積当りの窒素元素の総原子数(個/cm3)、即ち窒素密度が1×1022個/cm3であり、上記の式2から窒素濃度を求めると、この場合の窒素濃度は20%として近似的に求めることができる。以下の窒素濃度の説明においては、この近似して求められた窒素濃度について言及する。
本発明の課題は、上述した従来技術の問題点を解消して、基板とHigh−k膜との界面での窒素濃度を低減することが可能な半導体装置の製造方法を提供することにある。
第1の発明は、基板上にHigh−k膜を形成する工程と、前記High−k膜上にシリコン窒化膜を形成する工程と、前記シリコン窒化膜を、プラズマ活性化された窒素含有ガスにより窒化処理して、前記High−k膜の表面側(シリコン窒化膜側)を窒化する工程とを含むことを特徴とする半導体装置の製造方法である。
なお、High−k膜への窒素の導入によって、HfO2の様な金属酸化膜では、Hf−ONという形で窒素が存在し、Hf−Nの存在は無いことが好ましい。また、HfxSi(1-x)2のようなシリケート(珪酸塩のことで、二酸化珪素と金属酸化物からなる化合物の総称。水素を含むこともある。)膜においては、Si−Nという形で窒素が存在し、Hf−Nのような金属窒化物は無いことが好ましい。
High−k膜上にシリコン窒化膜を低温形成し、それをプラズマ活性化された窒素で処理すると(プラズマ窒化)、シリコン窒化膜形成中に取り込まれたHigh−k膜の酸素により、酸化されたシリコン窒化膜の部分を再窒化することができる。これにより、シリコン窒化膜中の酸素濃度が上がることによる低誘電率化を抑制し、ゲート絶縁膜全体としての容量の低下を招くことを抑制することができる。さらに、プラズマ活性化された窒素が前記シリコン窒化膜中を拡散する間にエネルギーを失ない、シリコン窒化膜とHigh−k膜の界面付近に高濃度で窒素が導入されるとともに、High−k膜とシリコン基板界面には窒素の拡散が抑制され、前記シリコン窒化膜とHigh−k膜の界面からHigh−k膜と基板の界面にかけて、急勾配ないしは急峻な窒素濃度プロファイルが形成でき、High−k膜と基板との界面での窒素濃度を大幅に低減できる。High−k膜上の前記シリコン窒化膜及びHigh−k膜の前記シリコン窒化膜側に高濃度の窒素が導入されたことにより、ポリシリコン電極とHigh−k膜の界面を安定化させることができるとともに、ボロンの拡散を防止する効果もある。
基板としてはシリコンウェハが挙げられる。High−k膜は、金属酸化物及びシリケートから構成される。金属酸化物としてはZrO2、HfO2、Al23、TiO2、Ta23が挙げられる。シリケートとしては、ZrSiO4、HfSiO4が挙げられる。High−k膜を形成する方法としては、MOCVD、ALD(Atomic Layer Deposition)、数ÅのMOCVD成膜とリモートプラズマガスによる膜質改質処理の繰り返し成膜法が挙げられる。窒化膜としては、シリコン窒化膜(SiN、Si34、Sixy)が挙げられる。窒化膜を形成する方法としては、熱CVD法、ALD法が挙げられる。プラズマ処理を行うプラズマ源としては、リモートプラズマ源や変形マグネトロン型(MMT:Modified-Magnetron Type)プラズマ源が挙げられる。その内容は、特開2001−196354号公報に示されている。
プラズマ活性化された窒素含有ガスとしては、N2 *、NH3 *、NH2 *、NH*が挙げられる(*はプラズマを意味する)。
第2の発明は、第1の発明において、基板上へのHigh−k膜の形成と5Å以下のシリコン窒化膜の形成を複数回繰り返し、最後に窒素ガス或いは窒素を含んだ化合物ガスのプラズマを用いて窒化処理を施すことを特徴とする半導体装置の製造方法である。
High−k膜の形成とシリコン窒化膜又はシリコン酸窒化膜とを交互に繰り返し、最後にプラズマ窒化をすると、最下層を除く各High−k膜に窒素を導入して、この各High−k膜を高窒素濃度にすることができる。前記各High−k膜の窒素濃度を高めると、ボロンの突き抜けを防止する効果だけでなく、後工程の高温熱処理に伴うHigh−k膜の結晶化によるリーク電流の増加を防ぐことができ、有効である。
但し、この場合、最下層のHigh−k膜を高窒素濃度とすると、シリコン基板界面への窒素拡散が起こり、トランジスタチャネル部のキャリア移動度の低下が懸念されるため、最下層のHigh−k膜は厚めにしたり、或いは、最下層のHigh−k膜の下に極薄のSiO2膜を敷いたり等することが好ましい。
第3の発明は、第1、第2の発明において、基板上へのHigh−k膜形成の前にも、5Å以下のシリコン窒化膜を形成することを特徴とする半導体装置の製造方法である。
High−k膜の形成前にも、シリコン窒化膜を形成すると、High−k膜がシリコン窒化膜に挟まれたサンドイッチ構造になるので、High−k膜の形成と、シリコン窒化膜の形成の繰り返しが1回であっても、High−k膜全体の窒素濃度を高めることができる。High−k膜全体の窒素濃度を高める目的は、先に述べた通りである。但し、第3の発明では、シリコン基板界面への窒素拡散を防ぐため、最下層のシリコン窒化膜の下に極薄のSiO2膜を敷く必要がある。
第4の発明は、第1の発明において、High−k膜上にシリコン窒化膜を形成した後、或いは、第2の発明及び第3の発明において、High−k膜とシリコン窒化膜の積層膜を形成した後、窒素ガス或いは窒素を含んだ化合物ガスのプラズマを用いて窒化処理を行った後に、酸素ガス、或いは、酸素を含んだガスのプラズマを用いて酸化処理をすることを特徴とした半導体装置の製造方法である。
High−k膜のプラズマ窒化処理とは、例えば、HfO2のような金属酸化膜の場合は、HfO2膜中のHf原子を窒化することが目的ではなく、Hf−ON結合を作ること、或いは、Hf膜中に窒素原子を導入することである。また、HfxSi(1-x)2のようなシリケート膜の場合は、同じく、Hf原子を窒化することが目的ではなく、Si−N結合を作ることを目的としている。もし、プラズマ窒化処理によりHigh−k膜中の金属が窒化され導電体である金属窒化膜が形成された場合は、形成したトランジスタのリーク電流が高くなる可能性がある。これを防ぐために、プラズマ窒化後にプラズマ酸化を行うと、シリコン窒化膜と比べて比較的不安定な金属窒化膜は選択的に酸化され、不導体の金属酸化膜となるので、プラズマ窒化に伴うリーク電流の増加を防ぐことができる。
窒素ガス或いは窒素が含まれている化合物ガスとしては、N2、NH3、N2O、NO、NO2などが挙げられる。酸素ガス或いは酸素が含まれている化合物のガスとしては、O2、O3、O*、H2Oなどが挙げられる。
第5の発明は、第1の発明においてHigh−k膜にシリコン窒化膜を形成した後、或いは、第2の発明及び第3の発明においてHigh−k膜とシリコン窒化膜の積層膜を形成した後、窒化処理を行わずに、酸素ガス或いは酸素が含まれている化合物のガスのプラズマを用いて酸化処理を行い、その後に、窒素ガス或いは窒素が含まれている化合物ガスのプラズマを用いて窒化処理をすることを特徴とした半導体装置の製造方法である。
プラズマ酸化を先に行うのは、シリコン窒化膜、及びHigh−k膜中に不純物が多く含まれると思われる場合である。先に、プラズマ酸素により膜中のHやCを取り除いた方が、その後の窒化の効果が現れやすいからである。
第6の発明は、第1〜第5の発明においてシリコン窒化膜は、シリコン元素を含むガス(SiH2C12(DCS)、HSi[N(CH323(TrDMASi)、或いは、Si[N(CH324(TDMASi))と、窒素或いは、窒素が含まれている化合物ガス、又は、窒素或いは、窒素が含まれている化合物ガスのプラズマを交互に供給することにより成膜する、ALD法で成膜することを特徴とした半導体装置の製造方法である。
第7の発明は、第4〜第6の発明において、プラズマを用いた窒化及び酸化処理を、同一反応室を用いて連続で処理ができることを特徴とした半導体装置の製造方法である。
プラズマを用いた窒化及び酸化処理を、同一反応室を用いて連続で処理ができるので、基板表面の処理に多くの時間やエネルギーをかけたり、基板搬送中に再汚染することがない。
第8の発明は、第1〜第7の発明において、プラズマ処理をMMTプラズマ源を用いて行うことを特徴とした半導体装置の製造方法である。
基板に入射するエネルギーを調整できるMMTプラズマ源を用いてプラズマ処理を行うので、High−k膜中の窒素濃度プロファイルの制御性が良くなる。
第9の発明は、第1〜第8の発明において、シリコン窒化膜とHigh−k膜の形成を同一反応室を用いて連続で処理ができることを特徴とした半導体装置の製造方法である。
シリコン窒化膜とHigh−k膜の形成を、同一反応室を用いて連続で処理ができるので、基板表面の処理に多くの時間やエネルギーをかけたり、基板搬送中に再汚染することがない。
第10の発明は、第4〜第6の発明において、シリコン窒化膜とHigh−k膜の成膜とプラズマを用いた酸化及び窒化処理を、同一反応室を用いて連続で処理ができることを特徴とした半導体装置の製造方法である。
シリコン窒化膜とHigh−k膜の成膜とプラズマを用いた酸化及び窒化処理を、同一反応室を用いて連続で処理ができるので、基板表面の処理に多くの時間やエネルギーをかけたり、基板搬送中に再汚染することがない。
第11の発明は、基板上にHigh−k膜を形成する工程と、High−k膜を形成した後に、酸素を含むガス、活性な酸素を含むガス、或いは酸素を含むガス及び活性な酸素を含むガスを用いてシリコン酸化膜を形成する工程と、シリコン酸化膜を形成した後に、窒素ガス或いは窒素が含まれている化合物ガスのプラズマを用いて窒化処理をする工程とを含むことを特徴とした半導体装置の製造方法である。
High−k膜上にシリコン窒化膜を形成する場合、High−k膜は、還元雰囲気にさらされることになり、High−k膜中に酸素欠損が生じる可能性がある。しかし、High−k膜上にシリコン酸化膜を形成した後に、窒化するようにした場合、High−k膜表面は、還元雰囲気に直接さらされることがなくなり、上記の問題を避けることができる。
また、High−k膜を形成した後に、シリコン酸化膜を形成すると、シリコン窒化膜を形成するよりも、後で成膜するポリシリコン電極との界面、先に成膜したHigh−k膜との界面の未結合種の低減により、固定電荷の低減が期待できる。但し、シリコン窒化膜を形成する場合よりも、シリコン酸化膜を窒化する場合の方が窒素濃度が低いため、ゲート絶縁膜容量としては、少なくなるが、許容範囲内で実施すると良い。
シリコン酸化膜を形成する工程では、Si元素を含むガス、Si元素を含むガスと酸素を含むガス、活性な酸素を含むガス、或いは酸素を含むガス及び活性な酸素を含むガスを用いることもできる。シリコン元素を含むガスとしては、DCS、SiH4、TDMASi(Si[N(CH324)、TEOS(Si(OC254)などが挙げられる。酸素を含むガスとしては、O2、O3、H2Oなどが挙げられる。活性な酸素を含むガスとしてはO-(イオン)、O+(イオン)、O*(ラジカル)が挙げられる。
第12の発明は、第11の発明において、High−k膜にシリコン酸化膜を形成した後に、酸化ガス或いは酸素が含まれている化合物ガスのプラズマを用いて酸化処理を行った後、窒素ガス或いは窒素が含まれている化合物ガスのプラズマを用いて窒化処理をすることを特徴とした半導体デバイス製造方法である。
High−k膜上に極薄のシリコン酸化膜を形成し、さらにシリコン酸化膜を酸化処理し、さらに窒化処理することにより、窒化処理した後に酸化処理する場合と同じ効果が期待できる。
酸化ガス或いは酸素が含まれている化合物ガスとしては、O2、O3、H2Oが挙げられる。
第13の発明は、第11、12の発明において、シリコン酸化膜とHigh−k膜とを同一反応室を用いて連続で処理ができることを特徴とした半導体装置の製造方法である。
シリコン酸化膜とHigh−k膜とを同一反応室を用いて連続で処理ができるので、基板表面の処理に多くの時間やエネルギーをかけたり、基板搬送中に再汚染することがない。
第14の発明は、第11の発明において、シリコン酸化膜とHigh−k膜の成膜とプラズマを用いた窒化処理を、同一反応室を用いて連続で処理ができることを特徴とした半導体装置の製造方法である。
シリコン酸化膜とHigh−k膜の成膜とプラズマを用いた処理を、同一反応室を用いて連続で処理ができるので、基板表面の処理に多くの時間やエネルギーをかけたり、基板搬送中に再汚染することがない。
第15の発明は、第11〜第14の発明において、プラズマ処理はMMTプラズマ源を用いて行うことを特徴とした半導体装置の製造方法である。
基板に入射するエネルギーを調整できるMMTプラズマ源を用いてプラズマ処理を行うので、濃度プロファイルの制御性が良くなる。
本発明によれば、基板とHigh−k膜との界面での窒素濃度を低減することができ、半導体装置の特性を向上できる。
以下に本発明の実施の形態を説明する。
図3にHigh−k膜及びシリコン窒化膜を形成する処理室を示す。図4にはプラズマ窒化処理を施す処理室を示す。また、図5に基板を大気に触れさすことなく連続で処理するための枚葉クラスタシステムを示す。
図5に示すように、真空搬送室300の外周に、シリコン基板としてのウェハを処理する複数のチャンバを気密に配置する。複数のチャンバは、第1及び第2の基板冷却室311、312、リモートプラズマ源を有する処理室(以下、第1の処理室)313、MMTプラズマ源を有する処理室(以下、第2の処理室)314、第1及び第2のロードロック室315、316である。真空搬送室300に設けた真空搬送ロボット301はアームを有し、上述した複数のチャンバ311〜316の任意のチャンバに対してウェハを搬送又は搬出できるようになっている。また、ウェハカセット(又はフープ)341,342を搬入又は搬出する第1及び第2のカセットスタンド331、332が設けられる。カセットスタンド331、332とロードロック室315、316との間に、大気搬送ロボット(図示せず)を備えた大気搬送室320が設けられる。大気搬送ロボットはアームを有し、カセットスタンド331、332と、ロードロック室315、316との間でウェハの授受を行うようになっている。
大気搬送ロボットにより第1のカセットスタンド331のカセット341から第1のロードロック室315へウェハを搬入する。真空搬送室300内の真空搬送ロボット301により、第1のロードロック室315からウェハを受け取り、第1の処理室313、又は第2の処理室314に搬入してウェハの処理を行う。ウェハの処理が完了すると、真空搬送ロボット301によりウェハを受け取り、第2の処理室314又は第1の処理室313に搬入して連続でウェハの処理を行う。ウェハの処理が完了すると、真空搬送ロボット301によりウェハを受け取り、基板冷却室311又は312に搬入する。冷却後真空搬送ロボット301でウェハを基板冷却室311又は312から取り出し、第2のロードロック室316に移載する。大気搬送ロボットにより第2のロードロック室316からウェハを取り出し、第2のカセットスタンド332のカセット342に払い出す。
上述した操作を繰り返すことにより、第1のカセットスタンド331のカセット341から未処理基板を逐次取り出し、上記処理を行って、処理済みの基板として第2のカセットスタンド332のカセット342に収納していく。
図3に示す第1の処理室は、化学反応を利用してウェハの表面にHigh−k膜又はシリコン窒化膜を形成する枚葉の基板処理室(以下、CVD処理室という)である。
CVD処理室は、偏平な円筒状のチャンバ102と、ガス導入部136と、ガス排気管135と、基板搬入出口(図示せず)と、基板搬入出口を経由してウェハ200が搬出される際に、ウェハ200が位置する基板搬入出位置とウェハ200を処理する基板処理位置との間のチャンバ102内でウェハ200を移動するヒータユニット117と、基板搬入出位置に移動したヒータユニット117から突出するピン120とを備えている。ヒータユニット117は、内部にヒータを有して、ヒータユニット117上のウェハ200を加熱する。チャンバ102内の基板処理位置に、ヒータユニット117が基板処理位置に移動したとき、ヒータユニット117の下方に形成される空間105にガスが流れるのを規制して、ガスを排気管135に導くコンダクタンスプレート110が設けられている。
CVD処理室の基板搬入出口は、図5に示す枚葉クラスタシステムの真空搬送室300に接続される側に配置され、ここからウェハ200を真空搬送ロボット301のアームにより、チャンバ102内に搬送する。その際、ヒータユニット117が、下方の基板搬入出位置に移動すると、ヒータユニット117に設けられた挿通穴から支持ピン120が現れ、真空搬送ロボット301は支持ピン120上にウェハ200を載せる。搬送ロボット301がチャンバ102から退避した後、ヒータユニット117が上方の基板処理位置に移動し、ウェハ200をヒータユニット117上にすくい上げる。ウェハ200はヒータユニット117により成膜に適した温度まで加熱される。ウェハ温度が所定の温度にまで達した後、ガス導入部136からウェハ200上に処理のための原料が導入されてガス排気管135から排気される。
ガス導入部136は、図3に示すように、チャンバ102の上部に隣接配設された複数の導入口より構成される。図示例では、High−k膜原料ガス等を供給するHigh−k原料導入口137、プラズマ発生器130で発生したプラズマガス等を導入するプラズマ導入口138、Si原料ガス等を供給するSi原料導入口139の3つから構成される。プラズマ導入口138からは、例えば窒素プラズマが供給されるようになっている。High−k膜原料ガスの供給によりウェハ200にHigh−k膜が形成され、またSi原料ガスと窒素プラズマの供給によりウェハ200上にシリコン窒化膜が形成される。
図4に示す第2の処理室は、電界と磁界により生成した高密度プラズマを用いて基板表面に形成した薄膜に窒化処理又は酸化処理を施す枚葉の基板処理室(以下、MMT処理室という)である。
MMT処理室は、下側容器211と上側容器210とから構成されたチャンバ202と、シャワープレート240を有するガス導入部236と、ガス排気管235と、基板搬入出口(図示せず)と、基板搬入出口を経由してウェハ200が搬出される際にウェハ200が位置する基板搬入出位置とウェハ200を処理する基板処理位置との間のチャンバ202内でウェハ200を移動するサセプタ217と、基板処理位置に移動したサセプタ217から突出するピン(図示せず)とを備えている。サセプタ217は、コンデンサとコイルを直列接続したインピーダンス調整回路274を介して接地され、サセプタ217を介してウェハ200の電位を制御して、ウェハ200に入射するエネルギーを調整できるようになっている。また、サセプタ217は、内部にヒータを有して、サセプタ217上のウェハ200を加熱する。ガス導入部236は複数の反応ガス導入口を有する。これらは、例えばN2ガス導入口231、O2ガス導入口232等である。
チャンバ202の外周に、放電用の筒状電極215が設置され、高周波電源273からの高周波電力が整合器272を介して筒状電極215に印加されて、処理室201内にプラズマ224を生成するようになっている。
また、チャンバ202の外周に、磁界形成用の磁界形成手段216が設置されて、筒状電極215の内周面に沿って円筒軸方向に磁界を形成するようになっている。
MMT処理室の基板搬入出口は、図5に示すクラスタシステムの真空搬送室300に接続される側に配置され、ここからウェハ200を真空搬送ロボット301のアームにより、チャンバ202内に搬送する。その際、サセプタ217は、下方の基板搬入出位置に移動し、サセプタ217に設けられた挿通穴から支持ピンが現れ、真空搬送ロボットは支持ピン上にウェハ200を載せる。搬送ロボットがチャンバ202から退避した後、サセプタ217が上方の基板処理位置に移動し、ウェハ200をサセプタ217上にすくい上げる。ウェハ200はサセプタ217により成膜に適した温度まで加熱される。ウェハ温度が所定の温度にまで達した後、筒状電極215に高周波電力を印加して、ガス導入部236からウェハ200上にガスを導入すると、磁界形成手段216の磁界の影響を受けてマグネトロン放電が発生する。これによりウェハ200の上方の空間に電荷がトラップされて高密度プラズマが生成され、生成されるプラズマガスがウェハ200を処理する。例えば、ガスが窒素N2の場合には窒素プラズマがウェハ200を窒化処理し、ガスが酸素O2の場合には、O3(オゾン)、O-(イオン)、O+(イオン)、O*(ラジカル)がウェハを酸化処理する。このときチャンバ202内の排ガスはガス排気管235から排気される。なお、MMT処理室で生成された高密度プラズマをMMTプラズマという。
次に上述したCVD処理室及びMMT処理室を用いた半導体装置の製造方法の一工程を説明する。
ここでは、図3に示すCVD処理室を用いてウェハ200上にシリコン酸化膜を形成し、その上にHigh−k膜を、例えば20〜30Å成膜し、同じCVD処理室を用いて、このHigh−k膜上に、シリコン元素を含むガスと窒素が含まれている化合物ガスを用いて5Å程度のシリコン窒化膜を形成し、さらに図4に示すMMT処理室を用いて窒素ガス或いは窒素が含まれている化合物ガスのプラズマを用いてシリコン窒化膜を窒化処理して、High−k膜のシリコン窒化膜側を窒化する工程を説明する。なお、High−k膜上に、シリコン窒化膜に代えてシリコン酸窒化膜を形成してもよい。
ここで、High−k膜のシリコン窒化膜側とは、シリコン窒化膜との界面から5〜10Å(物理膜厚)くらいまでの深さをいう。
また、シリコン窒化膜を5Åとしたのは、次の理由による。
ターゲットとしている絶縁容量膜全体のシリコン酸化膜(SiO2)換算膜厚(EOTと称す)が15Å程度の場合を想定している。
即ち、通常シリコン基板上にはシリコン酸化膜(界面層)を形成し、その上にHigh−k膜を形成し、その上にシリコン窒化膜を形成しており、これらシリコン酸化膜(界面層)、High−k膜、シリコン窒化膜が絶縁容量膜全体であり、これらのEOTの合計が15Åである。
まず、シリコン酸化膜(界面層)は平均的には6Å形成され、これはシリコン酸化膜なので当然EOTの6Åと等価である。次に、シリコン窒化膜の比誘電率は、シリコン酸化膜の約1.7倍であることから、5Åのシリコン窒化膜のEOTとしては約3Åである。求め方は、
ε(SiO2)/EOT=ε(SiN)/d(SiN)
但し、ε(SiO2):シリコン酸化膜誘電率、
ε(SiN):シリコン窒化膜誘電率
(SiN):シリコン窒化膜の物理膜厚
の関係式より求めることができる。
すると、High−k膜のEOTは6Åとなる。
ここで、High−k膜の比誘電率はSiO2の約3.3倍のHfSiO2を使用したので、物理膜厚としては20Åとなる。求め方は、
ε(SiO2)/EOT=ε(High-k)/d(High-k)
但し、ε(SiO2):シリコン酸化膜誘電率、
ε(High-k):High−k膜誘電率
(High-k):High−k膜の物理膜厚
の関係式より求めることができる。
仮に、シリコン窒化膜の膜厚を5Åより厚くすると、High−k膜の物理膜厚が20Å以下となり、薄くなってしまうので、リーク電流が多くなってしまう。よって、High−k膜の物理膜厚を確保するという観点から、シリコン窒化膜を5Å以下とする必要があった。
まず、CVD処理室を用いてウェハ上にシリコン酸化膜、その上にHigh−k膜の成膜を形成する。High−k膜を形成するには、High−k原料として、一般には、Zr,Hf,Ti,Bi,La,Pr,Alなどの金属を含む有機金属液体原料(以下、MO原料)を気化させたもの、或いは、金属ハロゲン化物を昇華により気化させたものが用いられる。気化したHigh−k原料がHigh−k原料導入口137からウェハ200上へ導入される。
このときの成膜方法は、MOCVD法,ALD法,或いは、数ÅのMOCVD成膜とリモートプラズマガスによる膜質改質処理の繰り返し成膜法のいずれであっても良い。
例えば、MOCVD法の場合は、ウェハ温度500〜300℃(ヒータ温度は約600〜350℃)、炉内圧力10〜1000Pa、High−k原料0.001〜0.1g/minの流量で成膜している。
また、ALD法の場合には、CVD処理室を用いて、High−k原料と酸化剤とを交互に供給する。High−k原料は、MOCVDの場合と同じくMO原料、或いは金属ハロゲン化物が用いられ、High−k原料導入口137よりウェハ200上へ導入される。また、酸化剤は、図のプラズマ導入口138からプラズマ発生器130で生成した酸素リモートプラズマ等を導入しても良いし、或いは別に設けた導入口(図示せず)から水やオゾン(O3)等を導入しても良い。
MO原料を用いてALD法を実施する場合、そのときの条件は、ウェハ温度が100〜451℃(ヒータ温度は約150〜600℃)、炉内圧力が1〜100Paの環境下で、
(1)High−k原料ガスをHigh−k原料導入口137から0.01〜1.0秒間ウェハ200上に供給してウェハ表面に吸着させる。
(2)同じHigh−k原料導入口137から、Arガスを0.1〜1.0秒間ウェハ200上に供給して余剰のHigh−k原料ガスを排気管135を通じてパージする。
(3)O3をプラズマ導入口138から0.1〜1.0秒間ウェハ200上に供給してHigh−k原料と表面反応させ、High−k膜を形成する。
(4)同じプラズマ導入口138から、Arガスを0.1〜1.0秒間ウェハ上に供給して余剰のO3を排気管135を通じてパージする。
上述した4ステップからなる1サイクルを目標膜厚まで繰り返す方法で成膜する。
引続き、同じCVD処理室を用いてHigh−k膜上にシリコン窒化膜を形成する。シリコン窒化膜を形成するには、熱CVD法、或いは、ALD法が使われる。
熱CVD法を用いる場合は、ウェハ温度600〜800℃でSi原料導入口139よりSiH2Cl2(DCS)を流し、プラズマ導入口138からプラズマ処理したNH3(NH3プラズマという)を流し、ウェハ表面で反応させる。但し、熱CVD法では、膜厚の制御が難しいのと、高温還元雰囲気がHigh−k膜に与える影響が懸念されるので、ALD法が適している。なお、このHigh−k膜に与える影響とは、例えばHigh−k膜がHfO2の場合、高温に加熱されると、HfOとSiOとの層分離が起き、HfOは500℃以上で結晶化するので、結晶粒界を伝わったリーク電流が流れるようになることである。
DCSとNH3を用いてALD法を実施する場合、そのときの条件は、ウェハ温度が300〜600℃(ヒータ温度は約400〜700℃)、炉内圧力が1〜100Paの環境下で、
(1)DCSをSi原料導入口139から0.01〜1.0秒間ウェハ200上に供給してウェハ表面に吸着させる。
(2)同じSi原料導入口139からArガスを0.1〜1.0秒間ウェハ200上に供給して余剰のDCSを排気管135を通じてパージする。
(3)NH3プラズマをプラズマ導入口138から0.1〜5.0秒間ウェハ200上に供給してDCSと表面反応させ、シリコン窒化膜を形成する。
(4)同じプラズマ導入口138からArガスを0.1〜1.0秒間ウェハ上に供給して余剰のNH3プラズマを排気管135を通じてパージする。
上述した4ステップからなる1サイクルを目標膜厚まで繰り返す方法で成膜する。
ここで成膜されるシリコン窒化膜としては、SiN、Si34、Sixyが挙げられ、一般的には、高温でのCVD膜や高温で熱窒化したシリコン窒化膜の組成は、Si34となる。しかし、ALD法やMOCVD法等の低温プロセスでは、組成は不安定と考えられる。また、プラズマ窒化した窒化膜も、組成はSi34にはなっていないと考えられる。さらに、シリコン窒化膜が10Å以下の極薄膜の場合や、High−k膜とで積層構造になっている場合は、熱処理により上下層との間の相互拡散が起こり、組成はSi34から外れていると考えられる。従って、ここでは単にシリコン窒化膜と表記する。
次に、High−k膜上に成膜したシリコン窒化膜を、MMT装置を使って窒化処理する。この窒化処理は、窒素ガス或は窒素が含まれている化合物ガスのプラズマを用いて、シリコン窒化膜を窒化処理することにより行う。High−k膜上に直接窒化プラズマを照射すると、活性化した窒素がHigh−k膜中深く拡散し、シリコン基板界面まで到達し、トランジスタのチャネル部分に欠陥を作ってしまう恐れがあるが、High−k膜上に成膜したシリコン窒化膜に窒素プラズマを照射することにより、シリコン窒化膜中で拡散エネルギーを弱めてHigh−k膜中へ導入することができるので、シリコン基板界面まで窒素原子が拡散することを防ぐことができるという利点がある。また、シリコン窒化膜に窒素プラズマを照射する第2の理由は、低温プロセスで成膜したシリコン窒化膜には、不純物が含まれている可能性があり、これを排除するためである。
シリコン窒化膜を窒化処理する装置としては、CVD処理室、或いはMMT処理室が使われる。
CVD処理室を用いる場合は、High−k膜及びシリコン窒化膜を用いたのと同一の処理室を用いて連続で窒化処理ができる。但し、窒化処理の均一性という点からは、CVD処理室よりもMMT処理室が適している。
図4に示すMMT処理室を用いた場合では、ウェハ温度は室温〜700℃で、N2ガス導入口231からシャワープレート240の噴出孔241よりN2をシャワー状に導入する。このときの圧力は1〜200Paとする。同時に筒状電極215に高周波電源273から整合器272を介して高周波電力を印加する。生成された高密度窒素プラズマにより、サセプタ217上のウェハ200上に形成されているシリコン窒化膜が窒化処理される。
このようにして、ウェハ上にHigh−k膜を形成し、このHigh−k上にシリコン窒化膜を形成し、さらにこのシリコン窒化膜を窒化処理してHigh−k膜表面を窒化する。
上述した実施例では、MMT処理室では、シリコン窒化膜を単に窒化処理するだけの処理を行うように説明したが、好ましくはMMT処理室で、High−k膜の前処理と後処理との2回の処理を行うようにする。即ち、前処理として、シリコン基板400を酸化処理して界面SiO2膜411(図1参照)形成し、後処理としてHigh−k膜上に形成したシリコン窒化膜を窒化処理する。
ここで、界面SiO2膜は、例えば、RTP(Rapid Thermal Process)やMMTプラズマにより、或いは化学溶液処理による酸化(ケミカルオキサイド)によって、High−k膜の形成前に形成する。膜厚は6〜8Å程度である。
前処理、後処理を含む上述した方法で作製した半導体デバイス構造を図6に示す。
基板400の表面に、素子分離領域401で区画されたゲート領域410が形成される。そのゲート領域410の上に、シリコン酸化膜411、High−k膜(例えば、HfO2)412、シリコン窒化膜413、及びポリシリコン電極415が順次形成され、ゲート部420を構成している。ゲート部420の外周は、層間絶縁膜405で覆われている。また、ゲート領域410の両脇の基板400の表面には、イオン注入などによりn+型ソース領域402及びp+型ドレイン領域403が配置されている。また、ゲート部420及び層間絶縁膜405含む基板400の表面全域にわたって保護膜406が形成されている。
実施例1の製造方法の一工程をまとめて示した図2のように、シリコン酸化膜411は、MMT処理室による前処理で酸化する(ステップ1)。その上のHigh−k膜412はCVD処理室でMOCVD又はALD法、MOCVDと改質処理の繰り返し法等によって成膜する(ステップ2)。High−k膜412上のシリコン窒化膜413は、CVD処理室でALD又は熱CVD法によって成膜する(ステップ3)。このシリコン窒化膜413はMMT処理室による後処理で窒化する(ステップ4)。
実施例1によれば、図1(a)に示すように、シリコン基板400上の下地膜であるSiO2層(界面SiO2層)411上にHigh−k膜412を形成し、そのHigh−k膜412の表面に極薄のシリコン窒化膜413を成膜した段階では、シリコン窒化膜413内のみに窒素N2がとどまっており、High−k膜412中には拡散していない。しかし、図1(b)に示すように、MMT処理室により、そのシリコン窒化膜413を窒素プラズマPnで窒化処理すると、シリコン窒化膜413からの窒素の溢れ出した分でHigh−k膜412の表面を窒化するため、High−k膜としては、シリコン窒化膜413とHigh−k膜412との界面が最も窒素濃度が高くなり、High−k膜の深さ方向で窒素濃度が減り、High−k膜412とSiO2411との界面で最も窒素濃度が低くなるようなプロファイルを作るようになっている。窒素濃度のピークでは窒素密度が約1×1022個/cm3であり、窒素濃度としては約20%である。
特に、窒化処理において、シリコン窒化膜413に入射するエネルギーを調整できるMMT処理室を使うことにより、その窒素濃度プロファイルの制御性をより良くすることができる。従って、High−k膜412のシリコン窒化膜側の窒素濃度を上げても、シリコン酸化膜界面への窒素の拡散濃度は上がらず、シリコン酸化膜界面の窒素濃度を効果的に下げることができる。その結果、トランジスタを正しく動作させることができる。
また、上述したHigh−k膜とシリコン窒化膜の成膜処理を同一のCVD処理室で行っているので、その途中で大気にさらした場合に比べて、ウェハ表面の再汚染を最小限度に抑えることができ、従来のように基板表面の改質処理に多くの時間やエネルギーをかけたり、基板搬送中に再汚染することがなく、高品質な界面層の形成が可能である。また、同一のCVD処理室で行うと、枚葉クラスタシステムに設けるチャンバの数を削減できることから、装置のフットプリント(設置面積)を減少することができ、また装置コストを低減することもできる。また、各処理を同一のCVD処理室で行うので、当該CVD処理室における従来のウェハ加熱時間を利用して前処理を行える。
なお、デバイス製造上の要請があれば、High−k膜とシリコン窒化膜とを異なる2台のCVD処理室を用いて不連続で処理するようにしても良い。
また、実施例1では、High−k膜及びシリコン窒化膜の成膜処理と、プラズマを用いた窒化処理とを異なる処理室で行わせているが、High−k膜やシリコン窒化膜の成膜、及びプラズマを用いた窒化処理を同一の処理室で行わせることも可能である。一連の処理を同一の処理室で行わせるには、図4に示すMMT処理室を共通に用いて、その上方に設けたガス導入部236から原料ガスを導入することになる。この場合、MMT処理室の容積が、図3に示すHigh−k膜やシリコン窒化膜を形成するCVD処理室よりも大きく、ALD法の1サイクルに占めるパージステップを長くする必要があるので、生産性は良くない。しかし、大量生産向きではない半導体装置を製造する場合は、装置の導入コストを下げることができる。
また、実施例1では、High−k膜やシリコン窒化膜、或いはシリコン酸窒化処理を枚葉の処理室を用いて成膜処理している。半導体メモリなどの一工程の成膜処理を高スループットで行う場合は、複数枚一括処理が可能な縦型処理室を用いる方が有利である。しかし、In−Situで、つまり、大気に触れさせないで、処理を連続で行いたい場合は、上述した枚葉クラスタシステムが有利であると考えられる。
実施例1のウェハ上に形成されたシリコン酸化膜へのHigh−k膜の形成と、10Å以下のシリコン窒化膜の形成を複数回繰り返して、High−k膜とシリコン窒化膜との積層膜を多層構造とした点を除いて、実施例1と同じとした。
High−k膜412とシリコン窒化膜413の形成を複数回繰り返すと、図8(a)のような窒素濃度プロファイルとなるが、その後行うプラズマ窒化と熱処理で図8(b)のようになり、膜全体に窒素N2を入れて窒素濃度を上げることができる。
このように最下層のHigh−k膜を除くHigh−k膜中に高濃度の窒素が入ることにより、ゲート電極をp+型にするためにポリシリコン層に拡散するボロンの突き抜けを有効に防ぐことができる。
また、High−k膜412がHf原子やHfO2分子で構成されている場合、これらのHf原子やHfO2分子が凝集すると、結晶化によるグレインバウンダリを伝うリーク電流の原因となり、デバイス特性を悪化させてしまう。しかし、実施例2のようにHigh−k膜とシリコン窒化膜とを複数回繰り返して成膜することにより、High−k膜全体に窒素N2が入るようにすると、High−k膜412に熱処理が行われる場合、例えば、イオンプランテーション後の活性化アニールなどで1000℃以上の熱が加わる場合に、Hf原子、HfO2分子の凝集を有効に防ぐことができる。
実施例2のウェハ上に形成されたシリコン酸化膜へのHigh−k膜の形成の前にも10Å以下のシリコン窒化膜を形成した点を除いて、実施例2と同じとした。
本実施例では、シリコン窒化膜413、High−k膜412、シリコン窒化膜413の3ステップしか使わないような薄膜の場合においても、High−k膜が窒化膜に挟まれたサンドイッチ構造になるので、図9に示すような窒素プロファイルが期待できる。
実施例1、2、3の窒素ガス或いは窒素が含まれている化合物ガスのプラズマを用いて窒化処理を行った後に、酸素ガス或いは酸素が含まれている化合物のガスのプラズマを用いて酸化処理をする点を除いて、実施例1、2、3と同じとした。
このときのMMT処理室での窒化処理条件は圧力1〜200Pa、導入ガスN2、ウェハ温度は室温〜700℃である。また、酸化処理条件は圧力1〜200Pa、導入ガスO2、又はKrとO2の混合ガス、ウェハ温度は室温〜700℃である。
本実施例のように窒化処理、酸化処理の順で処理を行った場合、High−k膜等を構成している遷移金属の酸化膜は、窒化すると導電体になり、リーク電流の元になる。しかし、この導電体は比較的不安定なので、導電体を後から弱く酸化してやると、金属酸化膜に戻り、リーク電流の発生原因をなくすことができる。例えば、High−k膜がHfO2の場合、窒化処理によってHfNとなってしまうことがあるが、HfNになると結晶化して結晶粒界を伝わってリーク電流が起きるが、プラズマ酸化処理をすれば、HfO2に戻り、リーク電流が起きなくなる。
実施例1のHigh−k膜にシリコン窒化膜を形成した後、或いは、実施例2及び実施例3のHigh−k膜とシリコン窒化膜の積層膜を形成した後に、窒化処理を行うことなく、MMT処理室で酸素ガス或いは酸素が含まれている化合物のガスのプラズマを用いて酸化処理を行い、その後に、同一のMMT処理室で、窒素ガス或いは窒素が含まれている化合物ガスのプラズマを用いて窒化処理をする点を除いて、実施例1、2、3と同じとした。
このときのMMT処理室でのプラズマ酸化処理条件は圧力1〜200Pa、導入ガスO2、又はKrとO2の混合ガス、ウェハ温度は室温〜700℃である。また、窒化処理条件は圧力1〜200Pa、導入ガスN2、ウェハ温度は室温〜700℃である。
シリコン窒化膜を酸化処理すると、シリコン窒化膜中のSi−H、N−H結合を減らし、さらに深く拡散した酸素O2でHigh−k膜を酸化する働きがある。
この酸化処理は、酸素ガス或は酸素が含まれている化合物ガスのプラズマを用いて、シリコン窒化膜を酸化処理することにより行う。High−k膜上に直接酸素プラズマを照射すると、活性化した酸素がHigh−k膜及びシリコン酸化膜中を拡散して、シリコン基板界面まで到達してシリコン基板を酸化するので、シリコン酸化膜の膜厚を増やすことになり、EOTも増加させ、所望するEOTが得られない。High−k膜上に成膜したシリコン窒化膜に酸素プラズマを照射することにより、シリコン窒化膜中で拡散エネルギーを弱めてHigh−k膜中へ導入することができるので、シリコン基板界面まで酸素原子が拡散することを防ぐことができるという利点がある。
図3に示すCVD処理室を用いてウェハ上にシリコン酸化膜を形成し、その上にHigh−k膜を形成し、同じCVD処理室を用いて、このHigh−k膜上に、シリコン元素を含むガス、シリコン元素を含むガスと酸素を含むガス、酸素ガス、活性な酸素を含むガス、或いは酸素を含むガス及び活性な酸素を含むガスを用いて、シリコン酸化膜を形成し、さらに図4に示すMMT処理室を用いて窒素ガス或いは窒素が含まれている化合物ガスのプラズマを用いてシリコン酸化膜を窒化処理して、High−k膜表面を窒化する工程を説明する。
実施例1と同一の方法でウェハ上にHigh−k膜を形成する。その後、このHigh−k膜上にシリコン酸化膜を形成する。シリコン酸化膜を形成するには、ALD法、或いは、熱CVD法が使われる。
例えば、Si[N(CH324(以下、TDMASiと略す)とO3の交互供給によるALD成膜とか、Si(OC254とO2の同時供給によるCVD成膜がある。
TDMASiとO3又はリモートプラズマO2の交互供給によるALD成膜の場合、
(1)図3のSi原料導入口139より0.01秒〜10秒程度TDMASiを流す。このとき、処理室内は1〜100Pa程度の真空度に保つ。
(2)次に同じSi原料導入口139から0.01〜10秒程度N2、Ar、He、Ne、Krなどの不活性ガスを流す。
(3)次にプラズマ導入口138より、リモートプラズマO2或いはO3を、0.01〜10秒程度流す。
(4)次に同じプラズマ導入口138より、0.01〜10秒程度N2、Ar、He、Ne、Krなどの不活性ガスを流す。このとき、シリコン基板の温度は、150℃程度から500℃程度である。
上述した4ステップからなる1サイクルを目標膜厚まで繰り返す方法で成膜する。
この成膜で、温度が150℃〜300℃と低ければALD成膜になり、300℃以上の高温ではCVD成膜になる。
なお、シリコン元素を含むガスがSi(OC254(TEOS)の場合は、シリコン基板(Siウェハ)温度を600℃〜800℃程度の高温に保っておき、TEOSをSi原料導入口139から、O2をプラズマ導入口138から同時に導入することによって成膜する。
次に、窒素ガス或いは窒素が含まれている化合物ガスのプラズマを用いて、シリコン酸化膜を窒化処理する。シリコン酸化膜の窒化処理は、実施例1のシリコン窒化膜の窒化処理と同一である。
このようにして、ウェハ上にシリコン酸化膜を形成し、さらにその上にHigh−k膜を形成し、このHigh−k膜上に極薄のシリコン酸化膜を形成し、さらにシリコン酸化膜を窒素プラズマで窒化処理することにより、実施例1と同じ効果が期待できる。特に、シリコン酸化膜を用いた場合は、シリコン窒化膜を用いた場合よりも、後に成膜するポリシリコン電極との界面、High−k膜との界面の未結合手などにより固定電荷の低減が期待できる。
本実施例6の場合にも、実施例1の場合と同様に、High−k膜とシリコン酸化膜とを同一CVD処理室を用いて連続で処理ができる。さらに、High−k膜の成膜とシリコン酸化膜とプラズマを用いた窒化処理とを、同一のCVD処理室又はMMT処理室を用いて連続で処理ができる。
実施例6のHigh−k膜にシリコン酸化膜を形成した後に、窒化処理を行うことなく、酸化ガス或いは酸素が含まれている化合物ガスのプラズマを用いて酸化処理を行い、その後、窒素ガス或いは窒素が含まれている化合物ガスのプラズマを用いて窒化処理をする点を除いて、実施例6と同一とする。なお、酸化処理、窒化処理の内容は、実施例1と同一であり、これによっても実施例5と同様な効果を期待できる。
実施例1のシリコン窒化膜、又は実施例6のシリコン酸化膜を、シリコン酸窒化膜に代えた点を除いて、実施例1又は実施例6と同じとした。即ち、High−k膜を形成する工程と、High−k膜上に、シリコン酸窒化膜を形成する工程と、シリコン酸窒化膜をプラズマ窒化処理する。又は、High−k膜とシリコン酸窒化膜とを交互に複数回形成する工程と、この工程で形成した最後の膜上からプラズマ窒化処理するようにした。
本実施例8の場合にも、実施例1、実施例6の場合と同様に、High−k膜とシリコン酸窒化膜とを同一CVD処理室を用いて連続で処理ができる。さらに、High−k膜の成膜と、シリコン酸窒化膜と、プラズマを用いた窒化処理とを、同一のCVD処理室又はMMT処理室を用いて連続で処理ができる。
実施例1と実施例2では、シリコン基板400上にシリコン酸化膜411を形成し、その上にHigh−k膜412を形成しているが、この実施例1と実施例2において、シリコン基板400とシリコン酸化膜の界面において、窒素濃度が1%以下となるようにした。
なお、実施例1と実施例2におけるシリコン酸化膜411の役割は、High−k膜からシリコン基板400へ金属が拡散していかないようにするためのものであり、また、固定電荷も生じなくするためのものである。
また、この実施例1と実施例2の場合、シリコン酸化膜411を用いなくても実施可能であり、この場合には、シリコン基板400上に直接High−k膜412が形成される。この場合では、シリコン基板400とHigh−k膜412の界面において、窒素濃度が1%以下となるようにした。
但し、シリコン基板400上にシリコン酸化膜(界面)411は補助的な役割であり、High−k膜上にシリコン窒化膜、シリコン酸化膜、又はシリコン酸窒化膜を形成せずにプラズマ窒化することができる訳ではない。即ち、仮にシリコン基板400上にシリコン酸化膜411を形成し、その上にHigh−k膜を形成し、その上にシリコン窒化膜、シリコン酸化膜、又はシリコン酸窒化膜を形成せずに、プラズマ窒化を行ったとすると、窒素元素は前記シリコン酸化膜(界面)411を通過して、シリコン基板400にまで達してしまい、シリコン基板400とシリコン酸化膜(界面)411との界面での窒素濃度が上がってしまい、よってシリコン基板400上のシリコン酸化膜(界面)411はあくまでも補助的な役割である。
なお、実施例3の場合には、実施例1と2とは異なり、High−k膜412の形成前にシリコン窒化膜413を形成するので、シリコン基板400とHigh−k膜との間にはシリコン酸化膜を設けることが必須である。もし設けなければ、当然、シリコン基板400とシリコン窒化膜が接してしまい、界面の窒素濃度が高くなり、キャリア移動度が低下する等、所望のデバイス特性が得られない。
実施例6について、シリコン基板400上にシリコン酸化膜411を設け、その上にHigh−k膜412を形成しているが、実施例6においては、このシリコン酸化膜411を設けることは必須ではない。
実施の形態によるウェハ構造及び窒素濃度プロファイルの説明図であり、(a)は窒化前、(b)は窒化後の図である。 実施の形態による半導体装置の製造方法の工程図である。 本発明の半導体装置の製造方法を実施するための第1の処理室を説明する図であり、(a)は断面図、(b)は平面図である。 実施の形態による第2の処理室を説明する断面図である。 本発明の半導体装置の製造方法を実施するための枚葉クラスタシステムの平面図である。 実施の形態による製造方法により製作されたトランジスタの断面図である。 従来例によるウェハ構造及び窒素濃度プロファイルの説明図であり、(a)はダイレクトプラズマ窒化前、(b)は窒化後の図である。 実施の形態によるウェハ構造及び窒素濃度プロファイルの説明図であり、(a)は窒化前、(b)は窒化後の図である。 実施の形態によるウェハ構造及び窒素濃度プロファイルの窒化後の説明図である。
符号の説明
400 ウェハ(基板)
411 界面SiO2
412 High−k膜(高誘電膜、即ち金属酸化膜)
413 窒化膜
Pn 窒素プラズマ

Claims (4)

  1. 金属酸化膜またはシリケート膜を形成する工程と、
    該金属酸化膜またはシリケート膜上に、シリコン窒化膜、シリコン酸化膜、又はシリコン酸窒化膜のいずれかのシリコン膜を形成する工程と、
    前記シリコン膜をプラズマ窒化処理する工程と
    を含むことを特徴とする半導体装置の製造方法。
  2. 金属酸化膜またはシリケート膜と、シリコン窒化膜又はシリコン酸窒化膜とを交互に複数回形成する工程と、
    前記工程で形成した最後の膜上からプラズマ窒化処理する工程と
    を含むことを特徴とする半導体装置の製造方法。
  3. 前記金属酸化膜またはシリケート膜はシリコン基板上に直接形成されるか、又はシリコン酸化膜を介してシリコン基板上に設けられ、
    前記シリコン基板と前記金属酸化膜またはシリケート膜の界面、又は前記シリコン基板と前記シリコン酸化膜の界面の窒素濃度を1%以下としたことを特徴とする請求項1又は2の半導体装置の製造方法。
  4. 前記プラズマ窒化処理では、前記プラズマ窒化の前にプラズマ酸化処理を行うことを特徴とする請求項1又は2の半導体装置の製造方法。
JP2004254746A 2004-09-01 2004-09-01 半導体装置の製造方法 Active JP4564310B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004254746A JP4564310B2 (ja) 2004-09-01 2004-09-01 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004254746A JP4564310B2 (ja) 2004-09-01 2004-09-01 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2006073758A true JP2006073758A (ja) 2006-03-16
JP4564310B2 JP4564310B2 (ja) 2010-10-20

Family

ID=36154054

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004254746A Active JP4564310B2 (ja) 2004-09-01 2004-09-01 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4564310B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007281181A (ja) * 2006-04-06 2007-10-25 Elpida Memory Inc 半導体装置の製造方法
JP2007288069A (ja) * 2006-04-19 2007-11-01 Hitachi Kokusai Electric Inc 半導体装置の製造方法
JP2008078253A (ja) * 2006-09-20 2008-04-03 Sony Corp 半導体装置の製造方法
JPWO2007132884A1 (ja) * 2006-05-17 2009-09-24 株式会社日立国際電気 半導体装置の製造方法および基板処理装置
JP2012216631A (ja) * 2011-03-31 2012-11-08 Tokyo Electron Ltd プラズマ窒化処理方法
JP2013026479A (ja) * 2011-07-21 2013-02-04 Mitsui Eng & Shipbuild Co Ltd 原子層成長方法及び原子層成長装置
JP2013521653A (ja) * 2010-03-02 2013-06-10 アプライド マテリアルズ インコーポレイテッド 単一ステップによる選択的窒化の方法および装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003204061A (ja) * 2002-01-08 2003-07-18 Toshiba Corp 半導体装置及び半導体装置の製造方法
WO2004008544A1 (ja) * 2002-07-16 2004-01-22 Nec Corporation 半導体装置、その製造方法およびその製造装置
JP2004031760A (ja) * 2002-06-27 2004-01-29 Nec Corp 半導体装置およびその製造方法
WO2004066376A1 (ja) * 2003-01-17 2004-08-05 Fujitsu Limited 誘電体膜の形成方法
JP2005019891A (ja) * 2003-06-27 2005-01-20 Semiconductor Leading Edge Technologies Inc 半導体装置及びその製造方法
JP2005116727A (ja) * 2003-10-07 2005-04-28 Sony Corp 絶縁体薄膜の製造方法と絶縁体薄膜および半導体装置の製造方法と半導体装置
JP2006005370A (ja) * 2005-07-19 2006-01-05 Toshiba Corp 半導体装置の製造方法
JP2006032948A (ja) * 2004-07-10 2006-02-02 Samsung Electronics Co Ltd 複合誘電膜の形成方法、及びこれを用いる半導体装置の製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003204061A (ja) * 2002-01-08 2003-07-18 Toshiba Corp 半導体装置及び半導体装置の製造方法
JP2004031760A (ja) * 2002-06-27 2004-01-29 Nec Corp 半導体装置およびその製造方法
WO2004008544A1 (ja) * 2002-07-16 2004-01-22 Nec Corporation 半導体装置、その製造方法およびその製造装置
WO2004066376A1 (ja) * 2003-01-17 2004-08-05 Fujitsu Limited 誘電体膜の形成方法
JP2005019891A (ja) * 2003-06-27 2005-01-20 Semiconductor Leading Edge Technologies Inc 半導体装置及びその製造方法
JP2005116727A (ja) * 2003-10-07 2005-04-28 Sony Corp 絶縁体薄膜の製造方法と絶縁体薄膜および半導体装置の製造方法と半導体装置
JP2006032948A (ja) * 2004-07-10 2006-02-02 Samsung Electronics Co Ltd 複合誘電膜の形成方法、及びこれを用いる半導体装置の製造方法
JP2006005370A (ja) * 2005-07-19 2006-01-05 Toshiba Corp 半導体装置の製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007281181A (ja) * 2006-04-06 2007-10-25 Elpida Memory Inc 半導体装置の製造方法
US8105959B2 (en) 2006-04-06 2012-01-31 Elpida Memory, Inc. Method for manufacturing a semiconductor device having a nitrogen-containing gate insulating film
JP2007288069A (ja) * 2006-04-19 2007-11-01 Hitachi Kokusai Electric Inc 半導体装置の製造方法
JPWO2007132884A1 (ja) * 2006-05-17 2009-09-24 株式会社日立国際電気 半導体装置の製造方法および基板処理装置
JP2008078253A (ja) * 2006-09-20 2008-04-03 Sony Corp 半導体装置の製造方法
JP2013521653A (ja) * 2010-03-02 2013-06-10 アプライド マテリアルズ インコーポレイテッド 単一ステップによる選択的窒化の方法および装置
JP2012216631A (ja) * 2011-03-31 2012-11-08 Tokyo Electron Ltd プラズマ窒化処理方法
JP2013026479A (ja) * 2011-07-21 2013-02-04 Mitsui Eng & Shipbuild Co Ltd 原子層成長方法及び原子層成長装置

Also Published As

Publication number Publication date
JP4564310B2 (ja) 2010-10-20

Similar Documents

Publication Publication Date Title
US7867920B2 (en) Method for modifying high-k dielectric thin film and semiconductor device
US9012336B2 (en) Method for conformal treatment of dielectric films using inductively coupled plasma
TWI415193B (zh) 用以製造場效電晶體之閘極介電質的方法
US7217659B2 (en) Process for producing materials for electronic device
US9431237B2 (en) Post treatment methods for oxide layers on semiconductor devices
JP4863296B2 (ja) 半導体装置の製造方法
US8546271B2 (en) Method of improving oxide growth rate of selective oxidation processes
US7446052B2 (en) Method for forming insulation film
JP4429300B2 (ja) 電子デバイス材料の製造方法
US7888217B2 (en) Method for fabricating a gate dielectric of a field effect transistor
US7622402B2 (en) Method for forming underlying insulation film
KR20060054387A (ko) 증착 전 게르마늄 표면 처리 방법
KR101078498B1 (ko) 절연체 박막의 제조 방법
US20150140838A1 (en) Two Step Deposition of High-k Gate Dielectric Materials
JP2011029478A (ja) 誘電体膜、誘電体膜を用いた半導体装置の製造方法及び半導体製造装置
JP4748927B2 (ja) 半導体装置
JP4564310B2 (ja) 半導体装置の製造方法
WO2004107451A1 (ja) Mis型電界効果トランジスタを備える半導体装置及びその製造方法並びに金属酸化膜の形成方法
US7816281B2 (en) Method for manufacturing a semiconductor device
JP2001148381A (ja) 絶縁膜の形成方法及びその装置
JP4999265B2 (ja) ゲート絶縁膜の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070830

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100513

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100707

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100727

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100730

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130806

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4564310

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140806

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350