JP2002353214A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2002353214A JP2002353214A JP2001155518A JP2001155518A JP2002353214A JP 2002353214 A JP2002353214 A JP 2002353214A JP 2001155518 A JP2001155518 A JP 2001155518A JP 2001155518 A JP2001155518 A JP 2001155518A JP 2002353214 A JP2002353214 A JP 2002353214A
- Authority
- JP
- Japan
- Prior art keywords
- containing gas
- semiconductor device
- hydrogen
- manufacturing
- oxygen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【課題】段差や凹凸のある表面形状であっても、絶縁層
の表面(界面)を均一にかつ膜質よく酸化することがで
きるようにする。 【解決手段】水素含有ガス(例えば酸素ガス)と酸素含
有ガス(例えば酸素ガス)とを反応容器11内に導入し
て行なう内燃式ウエット酸化により、絶縁層の表面を酸
化する。この方法は、例えば、メモリセル内のキャパシ
タに用いられる容量膜の形成に適している。
の表面(界面)を均一にかつ膜質よく酸化することがで
きるようにする。 【解決手段】水素含有ガス(例えば酸素ガス)と酸素含
有ガス(例えば酸素ガス)とを反応容器11内に導入し
て行なう内燃式ウエット酸化により、絶縁層の表面を酸
化する。この方法は、例えば、メモリセル内のキャパシ
タに用いられる容量膜の形成に適している。
Description
【0001】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に、絶縁体からなる層の表面を酸化する
方法に関する。
方法に関し、特に、絶縁体からなる層の表面を酸化する
方法に関する。
【0002】
【従来の技術】半導体製造プロセスの微細化に伴って、
半導体装置内で使用される絶縁膜、誘電体膜としても、
より薄くて電気的特性に優れた膜が要求されるようにな
ってきている。例えば、DRAM(ダイナミック・ラン
ダム・アクセス・メモリ)のメモリセル内に設けられる
キャパシタについて言えば、半導体製造プロセスが微細
になるにつれてメモリセル1個あたりの面積を小さく
し、その分、メモリ装置1個あたりの記憶容量を増大さ
せているが、いわゆるソフトエラー等の問題もあって、
メモリセルの面積に比例してキャパシタの容量を小さく
するわけにはいかない。そこで、従来は単純な平面構成
であったキャパシタを、例えばトレンチメモリセルと称
せられるように立体的な構成にしたり、使用される誘電
体膜として酸化シリコンに比べて誘電率の高い例えば窒
化シリコン膜や酸化タンタル(Ta2O5)膜を用いた
り、誘電体膜を薄くするなどのことが試みられている。
半導体装置内で使用される絶縁膜、誘電体膜としても、
より薄くて電気的特性に優れた膜が要求されるようにな
ってきている。例えば、DRAM(ダイナミック・ラン
ダム・アクセス・メモリ)のメモリセル内に設けられる
キャパシタについて言えば、半導体製造プロセスが微細
になるにつれてメモリセル1個あたりの面積を小さく
し、その分、メモリ装置1個あたりの記憶容量を増大さ
せているが、いわゆるソフトエラー等の問題もあって、
メモリセルの面積に比例してキャパシタの容量を小さく
するわけにはいかない。そこで、従来は単純な平面構成
であったキャパシタを、例えばトレンチメモリセルと称
せられるように立体的な構成にしたり、使用される誘電
体膜として酸化シリコンに比べて誘電率の高い例えば窒
化シリコン膜や酸化タンタル(Ta2O5)膜を用いた
り、誘電体膜を薄くするなどのことが試みられている。
【0003】しかしながら、誘電体膜を薄くすると、絶
縁耐圧が低下したり、リーク電流等が増えついにはメモ
リセルのキャパシタとして機能しなくなったり、膜とし
ての信頼性に劣るなどの問題が生じる。特にこの現象
は、誘電体膜として酸化タンタルなどを用いた場合など
に顕著である。そこで、誘電体膜を異なる複数の層の積
層構造とすることにより、膜中のピンホールなどをつぶ
したり膜中の空孔の影響を減らしたりして電気的特性を
向上させることが試みられている。例えば、誘電体膜と
して窒化シリコン膜を用いる場合であれば、その表面を
酸化させて酸窒化シリコン層とする。また、誘電体膜と
して酸化タンタルを用いる場合であれば、ごく薄い窒化
シリコン膜を形成し、その上に酸化タンタル膜を形成
し、さらに酸化プロセスによって酸化タンタル膜との界
面近傍の窒化シリコン膜を酸化させて酸窒化シリコン層
としたものを実際の誘電体膜として使用している。結
局、メモリセル内のキャパシタを構成するための誘電体
膜については、窒化シリコン膜などの絶縁体の表面を酸
化することによって、複数種類の絶縁体(誘電体)が積
層した構成とし、これによって、リーク電流の低減、膜
自体の安定性・均一性の向上などを図っている。
縁耐圧が低下したり、リーク電流等が増えついにはメモ
リセルのキャパシタとして機能しなくなったり、膜とし
ての信頼性に劣るなどの問題が生じる。特にこの現象
は、誘電体膜として酸化タンタルなどを用いた場合など
に顕著である。そこで、誘電体膜を異なる複数の層の積
層構造とすることにより、膜中のピンホールなどをつぶ
したり膜中の空孔の影響を減らしたりして電気的特性を
向上させることが試みられている。例えば、誘電体膜と
して窒化シリコン膜を用いる場合であれば、その表面を
酸化させて酸窒化シリコン層とする。また、誘電体膜と
して酸化タンタルを用いる場合であれば、ごく薄い窒化
シリコン膜を形成し、その上に酸化タンタル膜を形成
し、さらに酸化プロセスによって酸化タンタル膜との界
面近傍の窒化シリコン膜を酸化させて酸窒化シリコン層
としたものを実際の誘電体膜として使用している。結
局、メモリセル内のキャパシタを構成するための誘電体
膜については、窒化シリコン膜などの絶縁体の表面を酸
化することによって、複数種類の絶縁体(誘電体)が積
層した構成とし、これによって、リーク電流の低減、膜
自体の安定性・均一性の向上などを図っている。
【0004】以上では、メモリセルのキャパシタ誘電体
膜において誘電体膜をより薄くしたときの問題点とそれ
に対する対策を述べたが、同様の問題点は、半導体装置
中において使用される、メモリセルのキャパシタ誘電体
膜以外の絶縁膜においても起こり得るものである。した
がって、窒化シリコン膜などの絶縁体の表面(界面)を
酸化することによって複数種類の絶縁体(誘電体)が積
層した構成とすることは、プロセスルールの微細化に伴
って、半導体製造プロセスにぜひとも組み込まなければ
ならないことであると考えられる。
膜において誘電体膜をより薄くしたときの問題点とそれ
に対する対策を述べたが、同様の問題点は、半導体装置
中において使用される、メモリセルのキャパシタ誘電体
膜以外の絶縁膜においても起こり得るものである。した
がって、窒化シリコン膜などの絶縁体の表面(界面)を
酸化することによって複数種類の絶縁体(誘電体)が積
層した構成とすることは、プロセスルールの微細化に伴
って、半導体製造プロセスにぜひとも組み込まなければ
ならないことであると考えられる。
【0005】
【発明が解決しようとする課題】絶縁体の表面(界面)
を酸化する従来の方法には、以下に述べるような問題点
がある。
を酸化する従来の方法には、以下に述べるような問題点
がある。
【0006】窒化シリコン膜の表面を酸化する場合に
は、従来、反応容器の外部で水素と酸素とを反応させて
水蒸気を生成し、この水蒸気を反応容器内に導入すると
ともに加熱するウエット式の酸化方法が用いられてい
た。しかしながらこの方法の場合、窒化シリコン膜は化
学的に酸化されにくい性質を有することもあって、75
0℃で40分程度とかなりの処理時間(酸化時間)を要
する。さらに、ウエット式の酸化方法によって生成した
酸窒化シリコン膜の膜質の均質性、膜厚の均一性の点で
も十分なものが得られない、という問題点がある。
は、従来、反応容器の外部で水素と酸素とを反応させて
水蒸気を生成し、この水蒸気を反応容器内に導入すると
ともに加熱するウエット式の酸化方法が用いられてい
た。しかしながらこの方法の場合、窒化シリコン膜は化
学的に酸化されにくい性質を有することもあって、75
0℃で40分程度とかなりの処理時間(酸化時間)を要
する。さらに、ウエット式の酸化方法によって生成した
酸窒化シリコン膜の膜質の均質性、膜厚の均一性の点で
も十分なものが得られない、という問題点がある。
【0007】窒化シリコン膜上に酸化タンタル膜を形成
した後、酸化プロセスによって酸化タンタル膜との界面
近傍の窒化シリコン膜を酸化させて酸窒化シリコン層と
する場合には、まず、600℃での急速プラズマ酸化
(RPO;rapid plasma oxidation)により、酸化タン
タル/窒化シリコン界面近傍の窒化シリコンを酸化し
(あわせて酸化タンタル膜の膜質の向上を図り)、酸素
ガスを反応容器内に直接導入する800℃での急速熱酸
化(RTO;rapid thermal oxidation)によって酸化
タンタル膜を結晶化させている。しかしながらこの方法
は、急速プラズマ酸化では酸素供給能力が不十分であっ
て、窒化シリコン膜を十分に酸化するには酸化力が弱
い、という問題点がある。また、酸化タンタルの結晶化
に際して、100%酸素を用いる急速熱酸化を適用した
としても、同様に酸素供給能力が不十分である、という
問題点がある。
した後、酸化プロセスによって酸化タンタル膜との界面
近傍の窒化シリコン膜を酸化させて酸窒化シリコン層と
する場合には、まず、600℃での急速プラズマ酸化
(RPO;rapid plasma oxidation)により、酸化タン
タル/窒化シリコン界面近傍の窒化シリコンを酸化し
(あわせて酸化タンタル膜の膜質の向上を図り)、酸素
ガスを反応容器内に直接導入する800℃での急速熱酸
化(RTO;rapid thermal oxidation)によって酸化
タンタル膜を結晶化させている。しかしながらこの方法
は、急速プラズマ酸化では酸素供給能力が不十分であっ
て、窒化シリコン膜を十分に酸化するには酸化力が弱
い、という問題点がある。また、酸化タンタルの結晶化
に際して、100%酸素を用いる急速熱酸化を適用した
としても、同様に酸素供給能力が不十分である、という
問題点がある。
【0008】これらの問題点を解決するためには、処理
温度を高くする、あるは処理時間を長くするなどの方策
が考えられる。しかしながら、処理温度を高くしたり、
処理時間を長くすることは、既に半導体基板上に形成さ
れている素子に対するダメージを与えたり、所望の位置
以外を酸化するおそれがある(例えば、シリコン半導体
層の誘電体層側界面が酸化され、キャパシタの実質的な
容量が減少する)ことなどから、好ましくない。具体的
には、高温であるいは長時間での熱処理を行なうことに
より、半導体装置の電気的特性などの各種のパラメータ
が影響を受け、さらには、半導体装置内で使用している
部材の意図しない結晶化や相変化が促進されることにな
る。また、酸化タンタル膜を使用している場合には、1
000℃といった高温にさらすことは、極めて好ましく
ない。
温度を高くする、あるは処理時間を長くするなどの方策
が考えられる。しかしながら、処理温度を高くしたり、
処理時間を長くすることは、既に半導体基板上に形成さ
れている素子に対するダメージを与えたり、所望の位置
以外を酸化するおそれがある(例えば、シリコン半導体
層の誘電体層側界面が酸化され、キャパシタの実質的な
容量が減少する)ことなどから、好ましくない。具体的
には、高温であるいは長時間での熱処理を行なうことに
より、半導体装置の電気的特性などの各種のパラメータ
が影響を受け、さらには、半導体装置内で使用している
部材の意図しない結晶化や相変化が促進されることにな
る。また、酸化タンタル膜を使用している場合には、1
000℃といった高温にさらすことは、極めて好ましく
ない。
【0009】さらにまた上述した酸化方法には、いずれ
も、段差や凹凸のある絶縁体の表面を均一に酸化するの
には適していない、という問題点もある。近年、メモリ
セルのキャパシタの単位面積、単位体積あたりの容量を
増加させるために、下部電極の形状をフィン型にした
り、HSG(半球状グレイン;hemisphere shaped grai
n)多結晶シリコン層を下部電極に用いたりするように
なっており、これに対応して、容量膜も凹凸の多い表面
上に形成されるようになってきている。したがって、容
量膜の耐圧や膜質を向上するために絶縁膜表面の酸化を
行なう場合には、アスペクト比の高い位置の容量膜、例
えばフィン状の下部電極の奥の位置やHSG型下部電極
でのグレインの付け根の位置の容量膜に対しても、均一
に酸化処理を行なえることが必要となる。
も、段差や凹凸のある絶縁体の表面を均一に酸化するの
には適していない、という問題点もある。近年、メモリ
セルのキャパシタの単位面積、単位体積あたりの容量を
増加させるために、下部電極の形状をフィン型にした
り、HSG(半球状グレイン;hemisphere shaped grai
n)多結晶シリコン層を下部電極に用いたりするように
なっており、これに対応して、容量膜も凹凸の多い表面
上に形成されるようになってきている。したがって、容
量膜の耐圧や膜質を向上するために絶縁膜表面の酸化を
行なう場合には、アスペクト比の高い位置の容量膜、例
えばフィン状の下部電極の奥の位置やHSG型下部電極
でのグレインの付け根の位置の容量膜に対しても、均一
に酸化処理を行なえることが必要となる。
【0010】本発明の目的は、段差や凹凸のある表面形
状であっても、絶縁層の表面(界面)を均一にかつ膜質
よく酸化することができる、半導体装置の製造方法を提
供することにある。
状であっても、絶縁層の表面(界面)を均一にかつ膜質
よく酸化することができる、半導体装置の製造方法を提
供することにある。
【0011】
【課題を解決するための手段】上述の本発明の目的を達
成するために本発明者は鋭意検討を加えた結果、反応容
器内に水素(H2)ガスなどの水素含有ガスと酸素ガス
(O2)などの酸素含有ガスとを導入し、反応容器内の
処理対象面の近傍で、これらのガスを反応させて水蒸気
を生成させつつ処理対象面を酸化する内燃式ウエット酸
化(ISSG;insitu steam generation)により、比
較的低温かつ短時間で、絶縁層の表面(界面)である処
理対象面に均質かつ良質な酸化膜を形成できることを見
出し、本発明を完成させた。
成するために本発明者は鋭意検討を加えた結果、反応容
器内に水素(H2)ガスなどの水素含有ガスと酸素ガス
(O2)などの酸素含有ガスとを導入し、反応容器内の
処理対象面の近傍で、これらのガスを反応させて水蒸気
を生成させつつ処理対象面を酸化する内燃式ウエット酸
化(ISSG;insitu steam generation)により、比
較的低温かつ短時間で、絶縁層の表面(界面)である処
理対象面に均質かつ良質な酸化膜を形成できることを見
出し、本発明を完成させた。
【0012】すなわち本発明の第1の半導体装置の製造
方法は、絶縁層を有する半導体装置の製造方法におい
て、水素含有ガスと酸素含有ガスとを反応容器内に導入
して行なう内燃式ウエット酸化(ISSG)により絶縁
層の表面を酸化する段階を含むことを特徴とする。
方法は、絶縁層を有する半導体装置の製造方法におい
て、水素含有ガスと酸素含有ガスとを反応容器内に導入
して行なう内燃式ウエット酸化(ISSG)により絶縁
層の表面を酸化する段階を含むことを特徴とする。
【0013】また本発明の第2の半導体装置の製造方法
は、絶縁層とこの絶縁層上に形成された金属酸化物層と
を有する半導体装置の製造方法において、水素含有ガス
と酸素含有ガスとを反応容器内に導入して行なう内燃式
ウエット酸化(ISSG)により金属酸化物層を介して
絶縁層の金属酸化物層側の界面を酸化する段階を含むこ
とを特徴とする。
は、絶縁層とこの絶縁層上に形成された金属酸化物層と
を有する半導体装置の製造方法において、水素含有ガス
と酸素含有ガスとを反応容器内に導入して行なう内燃式
ウエット酸化(ISSG)により金属酸化物層を介して
絶縁層の金属酸化物層側の界面を酸化する段階を含むこ
とを特徴とする。
【0014】従来、ISSGは、シリコン層表面を酸化
するために使用されており、その際の処理温度は100
0℃以上と高いものであった。窒化シリコン膜をはじめ
とする絶縁層の表面を酸化するためにISSGを用いる
ことは、これまで報告されていない。
するために使用されており、その際の処理温度は100
0℃以上と高いものであった。窒化シリコン膜をはじめ
とする絶縁層の表面を酸化するためにISSGを用いる
ことは、これまで報告されていない。
【0015】本発明者の実験によれば、窒化シリコン膜
は、当業者には周知であるように通常の条件ではシリコ
ン半導体層に比べはるかに酸化されにくいものである
が、ISSGを用いた場合、後述するように、シリコン
半導体層とオーダー的には同じ程度の酸化速度で窒化シ
リコン膜を酸化できることが分かった。これは、ISS
Gは極めて強い酸化力を有するためであると考えられ
る。しかも本発明者は、ISSGによれば、750℃〜
850℃の処理温度で、さらにはこれよりも低い温度
で、窒化シリコン膜を酸化できることを見出した。ここ
で述べたような処理温度は、ISSGに関して従来用い
られていた処理温度よりもかなり低温である。すなわ
ち、本発明者は、従来考えられていた処理温度よりも低
温であってもISSGが有効であることを見出したので
ある。 さらに、本発明者の実験によれば、ISSGを
用いることで、段差被覆性のよい酸化膜を形成でき、角
部なども確実に酸化でき、また、アスペクト比が大きい
孔部の奥でも確実に酸化できることがわかった。これ
は、ISSGの場合、たかだか数十Paから数kPaの
圧力での酸化のため、生成した活性種(酸素ラジカルな
ど)の平均自由行程が長くなり、孔部の奥深くまで活性
種が進入できるためであると考えられる。また、処理対
象面の結晶方位による依存性がないことも、ISSGの
特色と考えられる。
は、当業者には周知であるように通常の条件ではシリコ
ン半導体層に比べはるかに酸化されにくいものである
が、ISSGを用いた場合、後述するように、シリコン
半導体層とオーダー的には同じ程度の酸化速度で窒化シ
リコン膜を酸化できることが分かった。これは、ISS
Gは極めて強い酸化力を有するためであると考えられ
る。しかも本発明者は、ISSGによれば、750℃〜
850℃の処理温度で、さらにはこれよりも低い温度
で、窒化シリコン膜を酸化できることを見出した。ここ
で述べたような処理温度は、ISSGに関して従来用い
られていた処理温度よりもかなり低温である。すなわ
ち、本発明者は、従来考えられていた処理温度よりも低
温であってもISSGが有効であることを見出したので
ある。 さらに、本発明者の実験によれば、ISSGを
用いることで、段差被覆性のよい酸化膜を形成でき、角
部なども確実に酸化でき、また、アスペクト比が大きい
孔部の奥でも確実に酸化できることがわかった。これ
は、ISSGの場合、たかだか数十Paから数kPaの
圧力での酸化のため、生成した活性種(酸素ラジカルな
ど)の平均自由行程が長くなり、孔部の奥深くまで活性
種が進入できるためであると考えられる。また、処理対
象面の結晶方位による依存性がないことも、ISSGの
特色と考えられる。
【0016】本発明においては反応容器内に水素含有ガ
スと酸素含有ガスを導入するが、以下の説明において
は、水素含有ガス及び酸素含有ガスとをまとめて反応ガ
スと呼ぶこととする。もちろん本発明において、このよ
うな反応ガスのほかに、窒素やアルゴンなどのキャリア
ガスあるいは希釈ガスを反応容器内に導入してISSG
を行なわせてもよい。
スと酸素含有ガスを導入するが、以下の説明において
は、水素含有ガス及び酸素含有ガスとをまとめて反応ガ
スと呼ぶこととする。もちろん本発明において、このよ
うな反応ガスのほかに、窒素やアルゴンなどのキャリア
ガスあるいは希釈ガスを反応容器内に導入してISSG
を行なわせてもよい。
【0017】水素含有ガスとは、酸素含有ガスと反応し
て水蒸気を発生されるガスのことであり、好ましくは水
素(H2)ガスであるが、水素ガスに限定されるもので
はなく、アンモニア(NH3)や、メタン(CH4)など
の炭化水素を用いることもできるし、これらの混合物で
あってもよい。酸素含有ガスとは、水素含有ガスと反応
して水蒸気を発生させるガスのことであり、好ましくは
酸素(O2)ガスのことであるが、酸素ガスに限定され
るものではなく、一酸化二窒素(N2O)なども使用で
きる。
て水蒸気を発生されるガスのことであり、好ましくは水
素(H2)ガスであるが、水素ガスに限定されるもので
はなく、アンモニア(NH3)や、メタン(CH4)など
の炭化水素を用いることもできるし、これらの混合物で
あってもよい。酸素含有ガスとは、水素含有ガスと反応
して水蒸気を発生させるガスのことであり、好ましくは
酸素(O2)ガスのことであるが、酸素ガスに限定され
るものではなく、一酸化二窒素(N2O)なども使用で
きる。
【0018】本発明において、ISSGは、400℃以
上1100℃以下の温度範囲で実行することが好まし
く、600℃以上900℃以下の温度範囲で実行するこ
とがより好ましく、750℃以上850℃以下の温度範
囲で実行することがさらに好ましい。
上1100℃以下の温度範囲で実行することが好まし
く、600℃以上900℃以下の温度範囲で実行するこ
とがより好ましく、750℃以上850℃以下の温度範
囲で実行することがさらに好ましい。
【0019】本発明において、反応容器に供給されるガ
スにおける水素含有ガスと酸素含有ガスの分圧の合計に
対する水素含有ガスの分圧の比は、0.005以上0.
8以下とすることが好ましく、0.01以上0.5以下
であることがより好ましく、0.03以上0.35以下
とすることがさらに好ましい。
スにおける水素含有ガスと酸素含有ガスの分圧の合計に
対する水素含有ガスの分圧の比は、0.005以上0.
8以下とすることが好ましく、0.01以上0.5以下
であることがより好ましく、0.03以上0.35以下
とすることがさらに好ましい。
【0020】また本発明において、反応容器内での水素
含有ガスと酸素含有ガスの分圧の合計(すなわち反応ガ
スの分圧)を133Pa以上4kPa以下とすることが
好ましく、1.0kPa以上2.67kPa以下とする
ことがより好ましい。
含有ガスと酸素含有ガスの分圧の合計(すなわち反応ガ
スの分圧)を133Pa以上4kPa以下とすることが
好ましく、1.0kPa以上2.67kPa以下とする
ことがより好ましい。
【0021】本発明においては、酸化対象となる絶縁層
としては特に限定されるものではないが、この絶縁層
は、例えば、窒化シリコン層である。また、絶縁層の上
に形成されている金属酸化物層としては、特に限定され
るものではないが、例えば、酸化タンタル、チタン酸ス
トロンチウム、チタン酸ストロンチウムバリウム(BS
T;barium-strontium-titanate)、ジルコン酸チタン
酸鉛(PZT)、チタン酸スズからなる群から選ばれた
1種の層である。
としては特に限定されるものではないが、この絶縁層
は、例えば、窒化シリコン層である。また、絶縁層の上
に形成されている金属酸化物層としては、特に限定され
るものではないが、例えば、酸化タンタル、チタン酸ス
トロンチウム、チタン酸ストロンチウムバリウム(BS
T;barium-strontium-titanate)、ジルコン酸チタン
酸鉛(PZT)、チタン酸スズからなる群から選ばれた
1種の層である。
【0022】さらに本発明は、結晶化していない金属酸
化物層を結晶化して良質な絶縁膜を得るためにも使用す
ることができる。この場合、処理温度は対象となる金属
酸化物の結晶化温度以上とすることが好ましい。本発明
によれば、良質な絶縁膜となるには酸素が不足している
金属酸化物層に十分に酸素を供給することができるの
で、結晶化によって良質な絶縁膜とすることができる。
このような過程も本発明における酸化の範疇に含まれる
ものとする。
化物層を結晶化して良質な絶縁膜を得るためにも使用す
ることができる。この場合、処理温度は対象となる金属
酸化物の結晶化温度以上とすることが好ましい。本発明
によれば、良質な絶縁膜となるには酸素が不足している
金属酸化物層に十分に酸素を供給することができるの
で、結晶化によって良質な絶縁膜とすることができる。
このような過程も本発明における酸化の範疇に含まれる
ものとする。
【0023】
【発明の実施の形態】次に、本発明の好ましい実施の形
態について、図面を参照して説明する。
態について、図面を参照して説明する。
【0024】図1は、本発明の半導体装置の製造方法に
用いられる反応装置の構成の一例を示す図である。この
反応装置は、内燃式ウエット酸化(ISSG)により、
半導体基板12上に形成された絶縁層の表面、例えば窒
化シリコン膜の表面を酸化するのに適した構成のもので
ある。もちろん、半導体基板12は、半導体装置の製造
プロセスの途中にあるものであって、例えば、既にMO
S(金属−酸化物−半導体)トランジスタなどが形成さ
れているものである。
用いられる反応装置の構成の一例を示す図である。この
反応装置は、内燃式ウエット酸化(ISSG)により、
半導体基板12上に形成された絶縁層の表面、例えば窒
化シリコン膜の表面を酸化するのに適した構成のもので
ある。もちろん、半導体基板12は、半導体装置の製造
プロセスの途中にあるものであって、例えば、既にMO
S(金属−酸化物−半導体)トランジスタなどが形成さ
れているものである。
【0025】反応装置は、反応容器11を備えており、
反応容器11内には、半導体基板12を保持する治具1
3と、半導体基板12を加熱するために半導体基板12
に対向配置されるハロゲンランプ14と、ハロゲンラン
プ14で加熱された半導体基板12の温度、すなわちI
SSGでの処理温度を測定する温度計15とが設けられ
ている。温度計15は、熱電対であってもよいし、導光
用の光ファイバを備える光学式温度計であってもよい。
さらに反応容器11には、反応容器11内を排気する排
気ポンプ(真空ポンプ)16と、反応容器11内に水素
(H2)ガス及び酸素(O2)ガスを導入するガス導入管
17と、反応容器11内の圧力を測定する圧力計(真空
計)20とが取り付けられている。ガス導入管17に
は、水素ガスの流量を調整するバルブ18と、酸素ガス
の流量を調整するバルブ19とが設けられている。
反応容器11内には、半導体基板12を保持する治具1
3と、半導体基板12を加熱するために半導体基板12
に対向配置されるハロゲンランプ14と、ハロゲンラン
プ14で加熱された半導体基板12の温度、すなわちI
SSGでの処理温度を測定する温度計15とが設けられ
ている。温度計15は、熱電対であってもよいし、導光
用の光ファイバを備える光学式温度計であってもよい。
さらに反応容器11には、反応容器11内を排気する排
気ポンプ(真空ポンプ)16と、反応容器11内に水素
(H2)ガス及び酸素(O2)ガスを導入するガス導入管
17と、反応容器11内の圧力を測定する圧力計(真空
計)20とが取り付けられている。ガス導入管17に
は、水素ガスの流量を調整するバルブ18と、酸素ガス
の流量を調整するバルブ19とが設けられている。
【0026】次に、この反応装置を用い、半導体基板1
2上に形成されている絶縁層の表面を酸化するための手
順について、窒化シリコン膜の表面を酸化する場合を例
に挙げて説明する。
2上に形成されている絶縁層の表面を酸化するための手
順について、窒化シリコン膜の表面を酸化する場合を例
に挙げて説明する。
【0027】まず、反応容器11の図示しないトランス
ファゲートを介して、半導体基板12を反応容器11内
に搬入し、治具13に取り付ける。次に、排気ポンプ1
6により反応容器11内を所定圧力まで減圧し、ガス導
入管17を介して水素ガスと酸素ガスとを反応容器11
内に導入する。このとき、水素ガスの流量と酸素ガスの
流量との比が例えば1:19となり、反応容器11内で
の水素ガスと酸素ガスの分圧の和が例えば1.2kPa
程度となるように、排気ポンプ16での排気速度とバル
ブ18,19の開度とを調整する。
ファゲートを介して、半導体基板12を反応容器11内
に搬入し、治具13に取り付ける。次に、排気ポンプ1
6により反応容器11内を所定圧力まで減圧し、ガス導
入管17を介して水素ガスと酸素ガスとを反応容器11
内に導入する。このとき、水素ガスの流量と酸素ガスの
流量との比が例えば1:19となり、反応容器11内で
の水素ガスと酸素ガスの分圧の和が例えば1.2kPa
程度となるように、排気ポンプ16での排気速度とバル
ブ18,19の開度とを調整する。
【0028】この状態で、ハロゲンランプ14を駆動
し、半導体基板12を例えば800℃まで加熱する。す
ると、反応容器11内において、半導体基板12の近傍
のガスもこの温度まで加熱され、水素ガスと酸素ガスと
が反応し水(水蒸気)を生成する。この過程において、
酸素ラジカルなどの活性種が生じ、この活性種が半導体
基板12上の窒化シリコン膜の表面を酸化する。すなわ
ち内燃式ウエット酸化(ISSG)によって窒化シリコ
ン膜の表面が酸化されることになる。ここでは、ハロゲ
ンランプ14を用いて、離れた位置から輻射によって半
導体基板12を加熱しており、したがって、反応容器内
の気体は、半導体基板12の近傍を除いては、ほとんど
加熱されないこととなる。半導体基板12の近傍の気体
は半導体基板12からの伝導及び対流によって半導体基
板12とほぼ同温度に加熱され、そこに含まれる水素と
酸素が反応することとなる。したがって、ISSGの実
行温度(処理温度)は、半導体基板12の温度と実質的
に同じであると考えることができる。
し、半導体基板12を例えば800℃まで加熱する。す
ると、反応容器11内において、半導体基板12の近傍
のガスもこの温度まで加熱され、水素ガスと酸素ガスと
が反応し水(水蒸気)を生成する。この過程において、
酸素ラジカルなどの活性種が生じ、この活性種が半導体
基板12上の窒化シリコン膜の表面を酸化する。すなわ
ち内燃式ウエット酸化(ISSG)によって窒化シリコ
ン膜の表面が酸化されることになる。ここでは、ハロゲ
ンランプ14を用いて、離れた位置から輻射によって半
導体基板12を加熱しており、したがって、反応容器内
の気体は、半導体基板12の近傍を除いては、ほとんど
加熱されないこととなる。半導体基板12の近傍の気体
は半導体基板12からの伝導及び対流によって半導体基
板12とほぼ同温度に加熱され、そこに含まれる水素と
酸素が反応することとなる。したがって、ISSGの実
行温度(処理温度)は、半導体基板12の温度と実質的
に同じであると考えることができる。
【0029】所定の時間、ISSGによる酸化を行なっ
たら、ハロゲンランプ14を消灯して半導体基板12の
加熱を中止し、反応容器11内に窒素ガスなどのパージ
ガスを導入する。その後、不図示のトランスファゲート
を介して反応容器11内から半導体基板12を取り出せ
ばよい。
たら、ハロゲンランプ14を消灯して半導体基板12の
加熱を中止し、反応容器11内に窒素ガスなどのパージ
ガスを導入する。その後、不図示のトランスファゲート
を介して反応容器11内から半導体基板12を取り出せ
ばよい。
【0030】図2は、ISSGにより、シリコンの表面
を酸化する場合の、反応ガス(水素+酸素)の分圧と形
成された酸化膜の厚さとの関係を示すグラフである。水
素濃度が9原子%の場合には、反応ガスの分圧の上昇に
伴って酸化膜の膜厚が低下する傾向がある。水素濃度が
33原子%の場合には20Torr(2.67kPa)
以下の領域で、9原子%の場合に比べて膜厚が厚くな
り、特に、10Torr〜18Torr(1.33kP
a〜2.4kPa)の領域で著しく膜厚が厚くなる。こ
こで示したのは、シリコン表面の酸化の場合であるが、
10Torr〜18Torr(1.33kPa〜2.4
kPa)の領域で膜厚が厚くなるのは、ISSGの反応
過程において活性種が数多く生成してシリコン基板の表
面に到達しているためと考えられ、このことから、窒化
シリコン膜などの絶縁層の表面を酸化する場合であって
も、反応ガスの分圧はこの程度の範囲であることが特に
好ましいものであると考えられる。
を酸化する場合の、反応ガス(水素+酸素)の分圧と形
成された酸化膜の厚さとの関係を示すグラフである。水
素濃度が9原子%の場合には、反応ガスの分圧の上昇に
伴って酸化膜の膜厚が低下する傾向がある。水素濃度が
33原子%の場合には20Torr(2.67kPa)
以下の領域で、9原子%の場合に比べて膜厚が厚くな
り、特に、10Torr〜18Torr(1.33kP
a〜2.4kPa)の領域で著しく膜厚が厚くなる。こ
こで示したのは、シリコン表面の酸化の場合であるが、
10Torr〜18Torr(1.33kPa〜2.4
kPa)の領域で膜厚が厚くなるのは、ISSGの反応
過程において活性種が数多く生成してシリコン基板の表
面に到達しているためと考えられ、このことから、窒化
シリコン膜などの絶縁層の表面を酸化する場合であって
も、反応ガスの分圧はこの程度の範囲であることが特に
好ましいものであると考えられる。
【0031】以下、ISSGによる絶縁層の表面の酸化
について、詳しく説明する。図3は、ISSGによりシ
リコン表面に酸化膜を形成したときの酸化時間と酸化膜
の厚さとの関係を示している。ここでのISSGの条件
は、水素と酸素のみを反応容器内に導入するものとし、
全圧を1.33kPa,酸化温度を800℃とし、水素
の濃度が5原子%の場合と10原子%の場合について調
べた。
について、詳しく説明する。図3は、ISSGによりシ
リコン表面に酸化膜を形成したときの酸化時間と酸化膜
の厚さとの関係を示している。ここでのISSGの条件
は、水素と酸素のみを反応容器内に導入するものとし、
全圧を1.33kPa,酸化温度を800℃とし、水素
の濃度が5原子%の場合と10原子%の場合について調
べた。
【0032】図4は、窒化シリコン膜の表面を酸化した
ときの、酸化温度800℃における、ISSGと通常の
ウエット酸化とを酸化時間と酸化膜の膜厚との関係を比
較したグラフである。ISSGについては、水素と酸素
のみを反応容器内に導入するものとし、全圧を1.2k
Pa、水素の濃度を5原子%とした。ウエット酸化につ
いては、水蒸気の分圧を0.95気圧(95kPa)と
した。図4から分かるように、ISSGによれば、通常
のウエット酸化を用いた場合に比べ、厚い酸化膜を短時
間で窒化シリコン膜上に形成できる。
ときの、酸化温度800℃における、ISSGと通常の
ウエット酸化とを酸化時間と酸化膜の膜厚との関係を比
較したグラフである。ISSGについては、水素と酸素
のみを反応容器内に導入するものとし、全圧を1.2k
Pa、水素の濃度を5原子%とした。ウエット酸化につ
いては、水蒸気の分圧を0.95気圧(95kPa)と
した。図4から分かるように、ISSGによれば、通常
のウエット酸化を用いた場合に比べ、厚い酸化膜を短時
間で窒化シリコン膜上に形成できる。
【0033】ここで、同一の酸化条件でシリコン表面と
窒化シリコン膜の表面を酸化したときの、シリコン表面
上の酸化膜の厚さt1と窒化シリコン膜表面の酸化膜の
厚さt2との比(t1/t2)をm値(マスキング効果を
程度を表す値)とする。すると、図3及び図4に示すよ
うに、ISSGの場合、800℃においてm値は約9で
である。これに対し、従来のウエット酸化(水蒸気の分
圧が0.95気圧(95kPa))の場合のm値は20
から200の間にあることが知られている(T.Enomoto
et al., Jpn. J. Appl. Phys., 17(6), 1049-1058 (197
8))。図5は、ISSGと従来のウエット酸化でのm値
の違いを説明するグラフである。ウエット酸化について
は、形成された酸化膜の厚さによるm値の変化も示し
た。このようにISSGは、従来の方法に比べて窒化シ
リコン膜をより酸化しやすく、半導体装置中における絶
縁層の表面を酸化させるのに適した方法である。
窒化シリコン膜の表面を酸化したときの、シリコン表面
上の酸化膜の厚さt1と窒化シリコン膜表面の酸化膜の
厚さt2との比(t1/t2)をm値(マスキング効果を
程度を表す値)とする。すると、図3及び図4に示すよ
うに、ISSGの場合、800℃においてm値は約9で
である。これに対し、従来のウエット酸化(水蒸気の分
圧が0.95気圧(95kPa))の場合のm値は20
から200の間にあることが知られている(T.Enomoto
et al., Jpn. J. Appl. Phys., 17(6), 1049-1058 (197
8))。図5は、ISSGと従来のウエット酸化でのm値
の違いを説明するグラフである。ウエット酸化について
は、形成された酸化膜の厚さによるm値の変化も示し
た。このようにISSGは、従来の方法に比べて窒化シ
リコン膜をより酸化しやすく、半導体装置中における絶
縁層の表面を酸化させるのに適した方法である。
【0034】従来、半導体メモリ装置のメモリセル内の
キャパシタを形成する際、水蒸気を反応容器内に導入す
るウェット酸化法によって、例えば0.2〜0.3nm
の厚さの酸化膜を、窒化シリコン膜上に形成していた。
その際の酸化条件は、処理温度が750℃〜900℃で
あって、処理時間が25分〜1時間というものである。
これに対し、本発明の方法に基づき、水素濃度を例えば
5原子%とし、処理温度を800℃とするISSGによ
り窒化シリコン膜の表面を酸化するものとすれば、15
秒で約0.2nmの厚さの酸化膜が形成される。したが
って、従来の半導体メモリ装置におけるものと同程度の
厚さの酸化膜を窒化シリコン膜の表面に形成するのであ
れば、処理時間としては数秒で済むことになる。このよ
うに本発明によれば、処理時間を短縮できるので、プロ
セス全体を短縮することができるとともに、半導体基板
が高温に曝される時間が短くなるので、半導体基板に既
に形成されている素子や膜への悪影響を防ぐことができ
る。
キャパシタを形成する際、水蒸気を反応容器内に導入す
るウェット酸化法によって、例えば0.2〜0.3nm
の厚さの酸化膜を、窒化シリコン膜上に形成していた。
その際の酸化条件は、処理温度が750℃〜900℃で
あって、処理時間が25分〜1時間というものである。
これに対し、本発明の方法に基づき、水素濃度を例えば
5原子%とし、処理温度を800℃とするISSGによ
り窒化シリコン膜の表面を酸化するものとすれば、15
秒で約0.2nmの厚さの酸化膜が形成される。したが
って、従来の半導体メモリ装置におけるものと同程度の
厚さの酸化膜を窒化シリコン膜の表面に形成するのであ
れば、処理時間としては数秒で済むことになる。このよ
うに本発明によれば、処理時間を短縮できるので、プロ
セス全体を短縮することができるとともに、半導体基板
が高温に曝される時間が短くなるので、半導体基板に既
に形成されている素子や膜への悪影響を防ぐことができ
る。
【0035】以下、本発明の半導体装置の製造方法を実
デバイスの製造プロセスに応用した例を説明する。
デバイスの製造プロセスに応用した例を説明する。
【0036】図6は、実デバイスの製造において窒化シ
リコン膜の表面を酸化する例を示している。ここでは、
容量膜として窒化シリコン膜を用いてキャパシタを形成
する場合を例に挙げて説明する。
リコン膜の表面を酸化する例を示している。ここでは、
容量膜として窒化シリコン膜を用いてキャパシタを形成
する場合を例に挙げて説明する。
【0037】まず、(a)に示すように、シリコン基板
21上に層間絶縁膜22を形成し、層間絶縁膜22にコ
ンタクトホールを形成した後、このコンタクトホールを
介してシリコン基板21と接するように、層間絶縁膜2
2上に多結晶シリコンによって下部電極23を形成す
る。そして下部電極23を覆うように、容量膜となる窒
化シリコン膜24を形成する。
21上に層間絶縁膜22を形成し、層間絶縁膜22にコ
ンタクトホールを形成した後、このコンタクトホールを
介してシリコン基板21と接するように、層間絶縁膜2
2上に多結晶シリコンによって下部電極23を形成す
る。そして下部電極23を覆うように、容量膜となる窒
化シリコン膜24を形成する。
【0038】次に、上述したISSGを用いる方法によ
って、窒化シリコン膜24の表面を酸化し、酸化層(酸
窒化シリコン層)25を形成する。その後、多結晶シリ
コンからなる上部電極26を形成することによって、キ
ャパシタが完成する。
って、窒化シリコン膜24の表面を酸化し、酸化層(酸
窒化シリコン層)25を形成する。その後、多結晶シリ
コンからなる上部電極26を形成することによって、キ
ャパシタが完成する。
【0039】本発明による酸化方法によれば、良質な酸
化膜を段差被覆性よく形成することができるので、この
ようにして形成されたキャパシタは、リーク電流が極め
て小さく、かつ耐圧の高いものとなる。
化膜を段差被覆性よく形成することができるので、この
ようにして形成されたキャパシタは、リーク電流が極め
て小さく、かつ耐圧の高いものとなる。
【0040】図7は、実デバイスの製造において、酸化
タンタル膜で覆われた窒化シリコン膜の酸化タンタル膜
側の界面を酸化する例を示している。ここでは、いわゆ
るHSG構造の下部電極を備えるキャパシタの製造にお
いて、下部電極の最表面に位置する酸化タンタル膜を介
してその下の窒化シリコン膜の表面を酸化する場合を説
明する。
タンタル膜で覆われた窒化シリコン膜の酸化タンタル膜
側の界面を酸化する例を示している。ここでは、いわゆ
るHSG構造の下部電極を備えるキャパシタの製造にお
いて、下部電極の最表面に位置する酸化タンタル膜を介
してその下の窒化シリコン膜の表面を酸化する場合を説
明する。
【0041】(a)に示すように、シリコン基板21上
に層間絶縁膜(酸化膜)22が形成されており、層間絶
縁膜22にはコンタクトホールが設けられている。この
コンタクトホールを介してシリコン基板21に接続する
ように、多結晶シリコンからなる下部電極27が形成さ
れている。下部電極27は、その上半分が円筒状となっ
ており、その円筒面の内側に、多数の半球状の突起が形
成されている。その突起部分の構成を拡大して示したも
のが(b)である。多結晶シリコン層28の一部が突起
となっており、このような多結晶シリコン層28の表面
には薄く(例えば厚さ7nm)窒化シリコン膜29が設
けられ、さらにこの窒化シリコン膜29上に、窒化シリ
コン膜29よりも厚く酸化タンタル膜30が形成されて
いる。
に層間絶縁膜(酸化膜)22が形成されており、層間絶
縁膜22にはコンタクトホールが設けられている。この
コンタクトホールを介してシリコン基板21に接続する
ように、多結晶シリコンからなる下部電極27が形成さ
れている。下部電極27は、その上半分が円筒状となっ
ており、その円筒面の内側に、多数の半球状の突起が形
成されている。その突起部分の構成を拡大して示したも
のが(b)である。多結晶シリコン層28の一部が突起
となっており、このような多結晶シリコン層28の表面
には薄く(例えば厚さ7nm)窒化シリコン膜29が設
けられ、さらにこの窒化シリコン膜29上に、窒化シリ
コン膜29よりも厚く酸化タンタル膜30が形成されて
いる。
【0042】このようにHSG構造の下部電極を形成し
た後、次に、上述したISSGによって、窒化シリコン
膜29の酸化タンタル膜30側の界面を酸化する。その
場合、水素ガスと酸素ガスとが反応して生成した活性種
は、酸化タンタル膜30内を透過して、窒化シリコン膜
29の表面に到達し、窒化シリコン膜29の表面を酸化
することになる。その結果、(c)に示すように、窒化
シリコン膜29の酸化タンタル膜30側の界面に酸化層
31が形成される。
た後、次に、上述したISSGによって、窒化シリコン
膜29の酸化タンタル膜30側の界面を酸化する。その
場合、水素ガスと酸素ガスとが反応して生成した活性種
は、酸化タンタル膜30内を透過して、窒化シリコン膜
29の表面に到達し、窒化シリコン膜29の表面を酸化
することになる。その結果、(c)に示すように、窒化
シリコン膜29の酸化タンタル膜30側の界面に酸化層
31が形成される。
【0043】その後、下部電極27の円筒状の部分を充
填するように、多結晶シリコンからなる上部電極を形成
することにより、キャパシタが完成する。
填するように、多結晶シリコンからなる上部電極を形成
することにより、キャパシタが完成する。
【0044】ここでは、ISSGを用いていることによ
り、HSG構造における突起の根元部分などのように従
来の酸化方法ではほとんど酸化することができなかった
ような部位でも窒化シリコン膜の表面を酸化することが
できる。したがって、このようにして形成されたキャパ
シタは、リーク電流が極めて小さく、かつ耐圧の高いも
のとなる。
り、HSG構造における突起の根元部分などのように従
来の酸化方法ではほとんど酸化することができなかった
ような部位でも窒化シリコン膜の表面を酸化することが
できる。したがって、このようにして形成されたキャパ
シタは、リーク電流が極めて小さく、かつ耐圧の高いも
のとなる。
【0045】
【発明の効果】以上説明したように本発明は、内燃式ウ
エット酸化(ISSG)を用いることにより、段差や凹
凸のある表面形状であっても、低温でしかも短時間で、
絶縁層の表面(界面)を均一にかつ膜質よく酸化するこ
とができるようになり、既に半導体基板上に形成されて
いる素子に対するダメージを与えたり所望の場所以外を
酸化したりすることがない、という効果がある。
エット酸化(ISSG)を用いることにより、段差や凹
凸のある表面形状であっても、低温でしかも短時間で、
絶縁層の表面(界面)を均一にかつ膜質よく酸化するこ
とができるようになり、既に半導体基板上に形成されて
いる素子に対するダメージを与えたり所望の場所以外を
酸化したりすることがない、という効果がある。
【図1】本発明の半導体装置の製造方法に用いられる反
応容器の構成の一例を示す図である。
応容器の構成の一例を示す図である。
【図2】反応ガス(水素+酸素)の分圧とシリコン表面
に形成された酸化膜の厚さとの関係を示すグラフであ
る。
に形成された酸化膜の厚さとの関係を示すグラフであ
る。
【図3】ISSGによりシリコン表面に酸化膜を形成し
たときの処理時間と酸化膜の厚さとの関係を示すグラフ
である。
たときの処理時間と酸化膜の厚さとの関係を示すグラフ
である。
【図4】ISSGとウエット酸化のそれぞれの方法で窒
化シリコン膜の表面を酸化したときの酸化時間と酸化膜
の膜厚との関係を示すグラフである。
化シリコン膜の表面を酸化したときの酸化時間と酸化膜
の膜厚との関係を示すグラフである。
【図5】ISSGとウエット酸化でのm値の違いを説明
するグラフである。
するグラフである。
【図6】窒化シリコン膜の表面を酸化する例を示す模式
図である。
図である。
【図7】酸化タンタル膜で覆われた窒化シリコン膜の酸
化タンタル膜側の界面を酸化する例を示す模式図であ
る。
化タンタル膜側の界面を酸化する例を示す模式図であ
る。
11 反応装置 12 半導体基板 13 治具 14 ハロゲンランプ 15 温度計 16 排気ポンプ 17 ガス導入管 18,19 バルブ 20 圧力計 21 シリコン基板 22 層間絶縁膜 23,27 下部電極 24,29 窒化シリコン膜 25,31 酸化層 26 上部電極 28 多結晶シリコン層 30 酸化タンタル膜
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5F058 BA11 BC02 BD01 BD04 BD05 BD10 BD15 BF54 BF55 BF60 BF63 BJ02 5F083 AD21 AD31 AD60 AD62 GA06 GA27 JA04 JA06 PR12
Claims (11)
- 【請求項1】 絶縁層を有する半導体装置の製造方法に
おいて、 水素含有ガスと酸素含有ガスとを反応容器内に導入して
行なう内燃式ウエット酸化により前記絶縁層の表面を酸
化する段階を含むことを特徴とする、半導体装置の製造
方法。 - 【請求項2】 絶縁層と前記絶縁層上に形成された金属
酸化物層とを有する半導体装置の製造方法において、 水素含有ガスと酸素含有ガスとを反応容器内に導入して
行なう内燃式ウエット酸化により前記金属酸化物層を介
して前記絶縁層の前記金属酸化物層側の界面を酸化する
段階を含むことを特徴とする、半導体装置の製造方法。 - 【請求項3】 前記内燃式ウエット酸化を400℃以上
1100℃以下の温度範囲で実行する請求項1または2
に記載の半導体装置の製造方法。 - 【請求項4】 前記内燃式ウエット酸化を600℃以上
900℃以下の温度範囲で実行する請求項1または2に
記載の半導体装置の製造方法。 - 【請求項5】 前記反応容器に供給されるガスにおける
前記水素含有ガスと前記酸素含有ガスの分圧の合計に対
する前記水素含有ガスの分圧の比が、0.005以上
0.8以下である請求項1乃至4いずれか1項に記載の
半導体装置の製造方法。 - 【請求項6】 前記反応容器に供給されるガスにおける
前記水素含有ガス及び前記酸素含有ガスの分圧の合計に
対する前記水素含有ガスの分圧の比が、0.01以上
0.5以下である請求項1乃至4いずれか1項に記載の
半導体装置の製造方法。 - 【請求項7】 前記反応容器内での前記水素含有ガス及
び前記酸素含有ガスの分圧の合計を133Pa以上4k
Pa以下とする請求項5または6に記載の半導体装置の
製造方法。 - 【請求項8】 前記反応容器内での前記水素含有ガス及
び前記酸素含有ガスの分圧の合計を1.0kPa以上
2.67kPa以下とする請求項5または6に記載の半
導体装置の製造方法。 - 【請求項9】 前記絶縁層が窒化シリコン層である請求
項1乃至8いずれか1項に記載の半導体装置の製造方
法。 - 【請求項10】 前記金属酸化物層が、酸化タンタル、
チタン酸ストロンチウム、チタン酸ストロンチウムバリ
ウム、ジルコン酸チタン酸鉛、チタン酸スズからなる群
から選ばれた1種の層である請求項1乃至9いずれか1
項に記載の半導体装置の製造方法。 - 【請求項11】 前記水素含有ガスが水素ガスであり、
前記酸素含有ガスが酸素ガスである請求項1乃至10の
いずれか1項に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001155518A JP2002353214A (ja) | 2001-05-24 | 2001-05-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001155518A JP2002353214A (ja) | 2001-05-24 | 2001-05-24 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002353214A true JP2002353214A (ja) | 2002-12-06 |
Family
ID=18999689
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001155518A Pending JP2002353214A (ja) | 2001-05-24 | 2001-05-24 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2002353214A (ja) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004006322A1 (ja) * | 2002-07-05 | 2004-01-15 | Tokyo Electron Limited | 被処理体の酸化方法 |
JP2005005516A (ja) * | 2003-06-12 | 2005-01-06 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP2005159266A (ja) * | 2003-11-25 | 2005-06-16 | Macronix Internatl Co Ltd | Ono構造上に酸化物を形成するための方法 |
JP2007073657A (ja) * | 2005-09-06 | 2007-03-22 | Elpida Memory Inc | 膜厚分布制御方法及び半導体装置の製造方法 |
JP2007311695A (ja) * | 2006-05-22 | 2007-11-29 | Renesas Technology Corp | 半導体装置の製造方法 |
JP2010087167A (ja) * | 2008-09-30 | 2010-04-15 | Hitachi Kokusai Electric Inc | 半導体装置の製造方法 |
JP2011014688A (ja) * | 2009-07-01 | 2011-01-20 | Hitachi Kokusai Electric Inc | 半導体装置の製造方法 |
JP2011077534A (ja) * | 2005-03-08 | 2011-04-14 | Hitachi Kokusai Electric Inc | 半導体装置の製造方法、基板処理方法及び基板処理装置 |
CN109727843A (zh) * | 2017-10-31 | 2019-05-07 | 东京毅力科创株式会社 | 形成硅氧化膜的方法及装置 |
CN111033744A (zh) * | 2017-10-31 | 2020-04-17 | 松下知识产权经营株式会社 | 结构体及其制造方法 |
-
2001
- 2001-05-24 JP JP2001155518A patent/JP2002353214A/ja active Pending
Cited By (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004006322A1 (ja) * | 2002-07-05 | 2004-01-15 | Tokyo Electron Limited | 被処理体の酸化方法 |
US7304002B2 (en) | 2002-07-05 | 2007-12-04 | Tokyo Electron Limited | Method of oxidizing member to be treated |
KR101033399B1 (ko) | 2002-07-05 | 2011-05-09 | 도쿄엘렉트론가부시키가이샤 | 피처리체의 산화방법 |
JP2005005516A (ja) * | 2003-06-12 | 2005-01-06 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP2005159266A (ja) * | 2003-11-25 | 2005-06-16 | Macronix Internatl Co Ltd | Ono構造上に酸化物を形成するための方法 |
JP4598421B2 (ja) * | 2003-11-25 | 2010-12-15 | 旺宏電子股▲ふん▼有限公司 | Ono構造上に酸化物を形成するための方法 |
JP2011077534A (ja) * | 2005-03-08 | 2011-04-14 | Hitachi Kokusai Electric Inc | 半導体装置の製造方法、基板処理方法及び基板処理装置 |
JP2007073657A (ja) * | 2005-09-06 | 2007-03-22 | Elpida Memory Inc | 膜厚分布制御方法及び半導体装置の製造方法 |
JP4507108B2 (ja) * | 2005-09-06 | 2010-07-21 | エルピーダメモリ株式会社 | 膜厚分布制御方法及び半導体装置の製造方法 |
JP2007311695A (ja) * | 2006-05-22 | 2007-11-29 | Renesas Technology Corp | 半導体装置の製造方法 |
JP2010087167A (ja) * | 2008-09-30 | 2010-04-15 | Hitachi Kokusai Electric Inc | 半導体装置の製造方法 |
JP2011014688A (ja) * | 2009-07-01 | 2011-01-20 | Hitachi Kokusai Electric Inc | 半導体装置の製造方法 |
CN109727843A (zh) * | 2017-10-31 | 2019-05-07 | 东京毅力科创株式会社 | 形成硅氧化膜的方法及装置 |
KR20190049501A (ko) * | 2017-10-31 | 2019-05-09 | 도쿄엘렉트론가부시키가이샤 | 실리콘 산화막을 형성하는 방법 및 장치 |
JP2019083271A (ja) * | 2017-10-31 | 2019-05-30 | 東京エレクトロン株式会社 | シリコン酸化膜を形成する方法および装置 |
CN111033744A (zh) * | 2017-10-31 | 2020-04-17 | 松下知识产权经营株式会社 | 结构体及其制造方法 |
KR102415040B1 (ko) * | 2017-10-31 | 2022-07-01 | 도쿄엘렉트론가부시키가이샤 | 실리콘 산화막을 형성하는 방법 및 장치 |
CN111033744B (zh) * | 2017-10-31 | 2023-04-21 | 松下知识产权经营株式会社 | 结构体及其制造方法 |
CN109727843B (zh) * | 2017-10-31 | 2023-10-20 | 东京毅力科创株式会社 | 形成硅氧化膜的方法及装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4441099B2 (ja) | 半導体素子のキャパシターの製造方法 | |
JP4522916B2 (ja) | プラズマ窒化処理方法、制御プログラム、コンピュータ記憶媒体およびプラズマ処理装置 | |
JPH08167605A (ja) | シリコン窒化膜の製造方法 | |
KR100422565B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
KR19990014269A (ko) | 복합 금속 산화물로 만들어진 유전체층을 포함하는 메모리 커패시터를 갖는 반도체 장치의 제조 방법 | |
JP2002353214A (ja) | 半導体装置の製造方法 | |
US7297620B2 (en) | Method of forming an oxide layer including increasing the temperature during oxidation | |
US7064052B2 (en) | Method of processing a transistor gate dielectric film with stem | |
JP2011155312A (ja) | 半導体装置,半導体装置の製造方法及び半導体製造装置 | |
US7217669B2 (en) | Method of forming a metal oxide film | |
US6551896B2 (en) | Capacitor for analog circuit, and manufacturing method thereof | |
JP2001057414A (ja) | 半導体メモリ素子のキャパシタ及びその製造方法 | |
US6329237B1 (en) | Method of manufacturing a capacitor in a semiconductor device using a high dielectric tantalum oxide or barium strontium titanate material that is treated in an ozone plasma | |
JP4063570B2 (ja) | 半導体素子のキャパシタ形成方法 | |
JP3450463B2 (ja) | 半導体装置の製造方法 | |
JP2001053255A (ja) | 半導体メモリ素子のキャパシタの製造方法 | |
KR100513804B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
KR100533981B1 (ko) | 반도체 장치의 캐패시터 제조방법 | |
KR20040061278A (ko) | 반도체소자의 캐패시터 제조방법 | |
JP4106513B2 (ja) | 半導体素子のキャパシタ製造方法 | |
KR19980050122A (ko) | 반도체소자의 캐패시터 제조방법 | |
JP2007012788A (ja) | 半導体装置の製造方法 | |
JP2010135812A (ja) | 半導体装置の製造方法 | |
KR20030002906A (ko) | 반도체소자의 캐패시터 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050329 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20060816 |