KR20040061050A - 전자파 유출을 차단하는 다층기판 - Google Patents

전자파 유출을 차단하는 다층기판 Download PDF

Info

Publication number
KR20040061050A
KR20040061050A KR1020020086577A KR20020086577A KR20040061050A KR 20040061050 A KR20040061050 A KR 20040061050A KR 1020020086577 A KR1020020086577 A KR 1020020086577A KR 20020086577 A KR20020086577 A KR 20020086577A KR 20040061050 A KR20040061050 A KR 20040061050A
Authority
KR
South Korea
Prior art keywords
layer
signal
high frequency
frequency component
power supply
Prior art date
Application number
KR1020020086577A
Other languages
English (en)
Inventor
김규섭
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020020086577A priority Critical patent/KR20040061050A/ko
Publication of KR20040061050A publication Critical patent/KR20040061050A/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

본 발명에 따른 전자기파의 유출을 차단하는 다층기판은 고주파가 발생되는 반도체 칩이 놓이는 신호층과, 전원을 공급하기 위한 전원층과, 상기 신호층과 상기 전원층의 사이층으로 개재되어, 상기 전원층의 고주파 성분과 상기 전원층의 저주파 성분의 간섭을 막아, 전자기파의 외부 유출을 억제하는 그라운드 층이 포함되는 것을 특징으로 한다.
본 발명에 의해서 그라운드 층, 다시 말하면 접지층을 전원층의 상측에 두고, 그라운드 층의 상측으로 고주파 성분이 발생되는 신호층을 형성함으로써, 전원층의 영향으로 신호층의 고주파 성분이 외부로 방출되는 것을 억제할 수 있다.

Description

전자파 유출을 차단하는 다층기판{Multi-layer P.C.B. blocking electromagnetic emission}
본 발명은 전자파의 유출을 효과적으로 차단할 수 있도록 하는 다층 기판에 관한 것으로서, 상세히는 부품이 놓이는 신호층과, 전원층, 및 그라운드층의 적층 순서를 적절히 함으로써, 공기또는 와이어를 타고 외부로 누설되는 전자파를 차단할 수 있는 전자파 유출을 차단하는 다층 기판에 관한 것이다.
다층 기판은 패턴이 형성된 각각의 회로 기판이 적층 형성되어 고밀도로 사용이 가능한 기판이다. 이러한 다층 기판은 많은 전자제품의 회로구성에 사용된다. 그러나, 이러한 다층 기판은 다수의 기판이 집적되어 사용되기 때문에, 각 기판 간의 상호 영향에 의해서 일반적인 기판보다 전자파의 유출이 심하고, 이러한 전자파 유출을 기준치 이하로 낮추는 것 중요한 과제이다.
도 1은 종래 사층 기판의 단면도이다.
도 1을 참조하면, 종래 다층 기판은 최상층에 형성되고 다수의 고주파 부품이 안착되는 제 1 신호층(1)과, 그 하측에 외부전원이 인가되는 전원층(2)과, 전원층(2)의 하측에 형성되는 그라운드 층(3)과, 그라운드 층(3)의 하측에 형성되는 제 2 신호층(4)이 형성된다. 특히, 상기 제 1 신호층(1)에는 고주파의 클럭성분을 사용하는 반도체 칩이 장착되는 것이 일반적인데, 이는 제작 공정에 기인한 것으로서, 하측에 고주파 성분이 발생되는 반도체 칩을 형성하는 것이 곤란하기 때문이다.
도 2는 종래 6층 기판의 단면도이다.
도 2를 참조하면, 제 1 신호층(5), 전원층(8), 그라운드층(9), 제 2 신호층(10)이 포함되고, 나아가, 제 1 신호층(5) 및 전원층(8)의 사이에는 제 1 신호라인층(6)과, 제 2 신호라인층(7)이 더 형성된다. 상기 신호라인층(6)(7)은 일반적인 배선이 형성되는 층이다.
이외에도, 다층 기판의 형식으로는 8층 및 그 외의 다양한 다층기판이 가능할 수도 있다.
그러나, 이와 같은 다층 기판의 적층 구조에서는, 상하로 인접되는 층 간에서 발생되는 정전 유도 현상에 의해서 인접되는 층이 간섭되어 노이즈가 발생하게 되는데, 이는 고주파 성분의 반도체가 형성되는 제 1 신호층(1)(5)과, 저주파 성분의 전원층(2)(8) 사이에서 주로 발생된다. 이러한 현상은 전원층(2)(8)에서 형성되는 저주파 신호가 제 1 신호층(1)(5)에서 형성되는 고주파 신호와 합성되어 발생되는 것으로서, 교류의 신호에 직류전원이 바이어스 된 것으로 이해될 수 있다. 이하에서는 이러한 다층 간의 간섭을 설명한다.
도 3a는 종래 다층기판에서 제 1 신호층과 전원층 사이의 신호중첩을 설명하는 도면이다.
도 3a를 참조하면, 제 1 신호층(1)(5)과 전원층(2)(8)의 사이에는 소정의 커패시터(CS)가 형성된 것과 동일하게 되고, 도 3b는 제 1 신호층(1)(5)과 전원층(2)(8)간의 등가회로를 보이고 있다.
도 3b에 제시되는 등가 회로에 의해서 외부로 출력되는 전달함수는 수학식 1과 같다.
Vout=(RLV1-R1RLV2CSS-R1V2)/(RL-R1RLCSS-R1)
상기된 수학식 1을 참조하건데, R1RLV2CSS와 R1RLCSS의 성분이 출력성분에 포함되어 고주파 노이즈가 유기되어 출력된다. 그리고, 이러한 출력 신호는 전도방사(Conducted emission)에 의해서 전원선등을 타고 외부로 유출되고, 복사방사(radiated emission)에 의해서 공기 중으로 유출되어 전자기파의 유출 문제를 일으키게 된다.
이를 막기 위해서 전자제품에는 쉴드 케이스와, 가스켓등을 더 형성하여 전자파의 유출을 억제하여온 것이 일반적이다.
본 발명은 상기된 바와 같은 문제점을 해결하기 위하여 창출된 것으로서, 다층기판에서의 전자기파의 유출을 억제할 수 있도록 하는 전자기파 유출을 차단하는 다층기판을 제공하는 것을 목적으로 한다.
또한, 기본적인 회로의 구성을 동일하게 하고, 다층기판에 의해서 적층되는 각 층의 적층 순서를 달리하는, 간단한 구조적인 개선만으로 효과적으로 전자기파의 유출을 억제할 수 있는 전자기파의 유출을 차단하는 다층기판을 제공하는 것을 목적으로 한다.
도 1은 종래 4층 기판의 단면도.
도 2는 종래 6층 기판의 단면도.
도 3a는 종래 다층기판에서 제 1 신호층과 전원층 사이의 신호중첩을 설명하는 도면.
도 3b는 종래 다층기판에서 신호중첩을 설명하는 등가 회로도.
도 4는 본 발명의 사상을 설명하는 4층 기판의 단면도.
도 5는 본 발명의 사상을 설명하는 6층기판의 단면도이다.
도 6은 본 발명의 사상을 개념적으로 설명하는 등가 회로도.
<도면의 주요 부분에 대한 부호의 설명>
1, 5, 11, 15 : 제 1 신호층 2, 8, 13, 19 : 전원층
3, 9, 12, 18 : 그라운드 층 4, 10, 14, 20 : 제 2 신호층
6, 16 : 제 1 신호라인층 7, 17 : 제 2 신호라인층
상기된 바와 같은 목적을 달성하기 위한 본 발명에 따른 전자기파의 유출을 차단하는 다층 기판은 고주파가 발생되는 반도체 칩이 놓이는 신호층과, 전원을 공급하기 위한 전원층과, 상기 신호층과 상기 전원층의 사이층으로 개재되어, 상기 전원층의 고주파 성분과 상기 전원층의 저주파 성분의 간섭을 막아, 전자기파의 외부 유출을 억제하는 그라운드 층이 포함되는 것을 특징으로 한다.
상기된 바와 같은 구성에 의해서 다층 기판 상에서 고주파 성분과 저주파 성분의 상호 간섭을 억제함으로써, 전자기 파의 외부 누설을 억제할 수 있다. 특히, 텔레비전 또는 모니터에 대해서 요구되는 전자기파의 규격을 만족할 수 있도록 함으로써, 또 다른 전자기기에 대한 악영향이나, 인체에 미치는 악영향을 줄일 수 있는 효과가 있다.
전자기기에는 신체에 미치는 악영향을 줄일 수 있도록 하기 위한 인체에 대한 안전의 고려 조건과, 다른 전자기기에 영향을 미치지 않도록 하기 위한 일정한 전파 규격이 제시되는데, 이러한 조건을 상세히 제시하면 인체에 유해한 영향을 미치게 되는 복사방사(Radiated emission)는 30MHz~1GHz의 범위 내에서 측정되는 전자기파의 세기와, 다른 전자기기에 영향을 미치는 전도방사(Conducted Emission)로서 150KHz~300KHz의 범위 내에서 측정되는 전자기파의 세기로 분류된다.
특히, 인체의 유해도를 측정하기 위한 복사방사의 규격에 대해서는 그 정도가 강화되고 있는 실정이다.
이러한 전자기파 방사에 대한 규격을 제시하면, 아래의 표 1과 같다.
종류 발생원 주파수범위 제한치(3m)
300MHz이하의 채널 국부 발진기 30~300MHz300~1000MHz 기본파 57dBμV/m고조파 52dBμV/m고조파 56dBμV/m
기타 121.5MHz243MHz 40dBμV/m47dBμV/m
300MHz~1000MHz의 채널 국부발진기 300~1000MHz 기본파56dBμV/m고조파56dBμV/m
기타 121.5MHz243MHz 40dBμV/m47dBμV/m
상기된 바와 같은 전자기파 방사의 규격을 만족시키기 위하여 본 발명에서는 다음과 같은 구체적인 실시예를 제시한다. 다만, 본 발명의 형태가 제시되는 실시예에 제한되지는 않으며, 본 발명의 사상을 이해하는 당업자는 구성요소의 추가, 삭제등에 의해서 또 다른 실시예를 용이하게 제시할 수도 있다.
도 4는 본 발명의 사상을 설명하는 사층 기판의 단면도이다.
도 4를 참조하면, 고주파가 발생되는 다양한 반도체 칩이 놓이는 제 1 신호층(11)과, 상기 제 1 신호층(11)의 하측에 형성되는 그라운드층(12)과, 상기 그라운드층(12)의 하측에 형성되는 전원층(13)과, 상기 전원층(13)의 하측에 형성되는 제 2 신호층(14)이 포함된다.
상세히는, 상기 제 1 신호층(11)에는 다양한 종류의 고주파가 발생되는 반도체 칩이 놓이게 되어, 상기 반도체 칩에서 발생되는 전자기파가 다른 층의 기판에 영향을 미칠 수 있다. 그러나, 상기 그라운드층(12)은 접지층으로서 상기 제 1 신호층(11)에서 발생되는 고주파를 흡수하여 외부로 배출하게 된다.
또한, 상기 전원층(13)에서는 저주파 성분이 발생되는데, 이또한 상기 그라운드층(12)에 흡수되어 외부로 배출된다.
이러한 본 발명에 따른 다층기판에서는 고주파 성분이 많이 발생되는 제 1신호층(11)과, 저주파 성분이 발생되는 전원층(13)이 그라운드층(12)에 의해서 분리 이격되어 형성되는 것이 그 특징이 있다. 그러므로, 제 1 신호층(11)에서 발생되는 고주파 성분과, 전원층(13)에서 발생되는 저주파 성분이 상호 간섭되지 않기 때문에, 외부로 고주파의 노이즈가 유기되어 유출되지 않는다.
한편, 상기 제 2 신호층(14)에는 고주파를 발생시키는 반도체 칩이 장착되지 않기 때문에, 전원층(13)과 간섭되어 발생되는 강한 전자기파다 방출되는 염려가 없다.
다시 설명하면, 제 1 신호층(11)과, 전원층(13)에서 발생되는 고주파 및 저주파 신호는 각각이 그라운드 층(12)에 의해서 흡수되어 외부로 배출될 수 있을 뿐만 아니라, 전원층(13)의 영향에 의해서 제 1 신호층(11)의 고주파 클럭신호가 합성되지 않기 때문에 전자기파의 유출을 억제할 수 있는 것이다. 또한, 제 2 신호층(13)은 고주파 성분의 발생이 거의 없기 때문에, 전원층(13)과 간섭될 위험이 없다.
도 5는 본 발명의 사상을 설명하는 육층기판의 단면도이다.
도 5를 참조하면, 고주파 클럭신호가 발생되는 다양한 반도체 칩이 놓이는 제 1 신호층(15)과, 상기 제 1 신호층(15)의 하측에 형성되는 제 1 신호라인층(16) 및 제 2 신호라인층(17)과, 상기 제 2 신호라인층(17)의 하측에 형성되는 그라운드층(18)과, 상기 그라운드층(18)의 하측에 형성되는 전원층(19)과, 상기 전원층(19)의 하측에 형성되는 제 2 신호층(20)이 포함된다.
이러한 본 발명에 따른 다층기판에서는 고주파 성분이 많이 발생되는 제 1신호층(15)과, 저주파 성분이 발생되는 전원층(19)이 그라운드층(18)에 의해서 분리 이격되어 형성된다. 그러므로, 제 1 신호층(15)에서 발생되는 고주파 성분과, 전원층(19)에서 발생되는 저주파 성분이 상호 간섭되지 않기 때문에, 외부로 고주파의 노이즈가 유기되어 유출되지 않는다.
또한, 제 2 신호층(20)에서는 고주파 성분이 발생되는 반도체 칩이 놓이지 않는 것이 일반적이므로, 상기 전원층(13)과 간섭을 일으키는 일은 거의 없다.
이와 같이, 저주파 성분이 발생되는 전원층(13)(19)과, 고주파 성분이 발생되는 제 1 신호층(11)(15)이 그라운드 층(12)(18)에 의해서 상호간에 분리 이격되기 때문에, 상기된 저주파 성분과 고주파 성분이 간섭될 수 있는 위험이 없고, 이로 인해서, 외부로 전자기파가 유출되지 않게 된다.
도 6은 본 발명의 사상을 개념적으로 설명하는 도면이다.
도 6을 참조하면, 고주파 성분이 발생되는 반도체 칩이 놓이는 제 1 신호층(11)(15)이 상측에 형성되고, 그 하측으로는 그라운드 층(12)(18)과 전원층(13)(19)이 형성된다. 그러므로, 정전유도에 의해서 커패시터 성분이 발생되는 경우에도 상호 간에 간섭이 생기지 않고, 그라운드층(12)(18)을 통해서 외부로 배출된다.
결국, 저주파 성분과 고주파 성분 상호 간에 발생되는 간섭이 배제될 수 있고, 결국, 전자 제품에 대해서 일반적으로 요구되는 전자기파의 유출을 효과적으로 줄일 수 있다.
본 발명은 다층 기판에서 전자파의 유출을 억제하는 방안을 제시하는 것으로서, 그라운드 층, 다시 말하면 접지층을 전원층의 상측에 두고, 그라운드 층의 상측으로 고주파 성분이 발생되는 신호층을 형성함으로써, 전원층의 영향으로 신호층의 고주파 성분이 외부로 방출되는 것을 억제할 수 있다.
또한, 기판 자체에 구성에 의해서 전자기파의 유출을 억제할 수 있기 때문에, 쉴드 케이스 또는 가스켓이 필요치 않게 되어, 전자 기기의 구성에 따른 비용을 줄일 수 있는 효과가 있다.
특히, 별도로 추가되는 구성없이, 다층 기판의 적층 순서만을 달리 함으로써 전자기파의 유출을 억제할 수 있어, 보다 효과적인 장점이 있다.

Claims (3)

  1. 고주파가 발생되는 반도체 칩이 놓이는 신호층과,
    전원을 공급하기 위한 전원층과,
    상기 신호층과 상기 전원층의 사이층으로 개재되어, 상기 전원층의 고주파 성분과 상기 전원층의 저주파 성분의 간섭을 막아, 전자기파의 외부 유출을 억제하는 그라운드 층이 포함되는 것을 특징으로 하는 전자파 유출을 차단하는 다층기판.
  2. 제 1 항에 있어서,
    상기 신호층은 다층 기판의 최상측에 형성되는 것을 특징으로 하는 전자파 유출을 차단하는 다층기판.
  3. 제 1 항에 있어서,
    상기 전원층의 하측에는 고주파 성분이 발생되는 않는 반도체 칩이 놓이는 제 2 신호층이 더 형성되는 것을 특징으로 하는 전자파 유출을 차단하는 다층기판.
KR1020020086577A 2002-12-30 2002-12-30 전자파 유출을 차단하는 다층기판 KR20040061050A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020086577A KR20040061050A (ko) 2002-12-30 2002-12-30 전자파 유출을 차단하는 다층기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020086577A KR20040061050A (ko) 2002-12-30 2002-12-30 전자파 유출을 차단하는 다층기판

Publications (1)

Publication Number Publication Date
KR20040061050A true KR20040061050A (ko) 2004-07-07

Family

ID=37352638

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020086577A KR20040061050A (ko) 2002-12-30 2002-12-30 전자파 유출을 차단하는 다층기판

Country Status (1)

Country Link
KR (1) KR20040061050A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8159488B2 (en) 2008-08-22 2012-04-17 Samsung Electronics Co., Ltd. Voltage stabilizing circuit and display apparatus having the same
WO2017138745A1 (ko) * 2016-02-11 2017-08-17 주식회사 기가레인 연성회로기판

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8159488B2 (en) 2008-08-22 2012-04-17 Samsung Electronics Co., Ltd. Voltage stabilizing circuit and display apparatus having the same
WO2017138745A1 (ko) * 2016-02-11 2017-08-17 주식회사 기가레인 연성회로기판
KR20170094692A (ko) * 2016-02-11 2017-08-21 주식회사 기가레인 연성회로기판
CN108476587A (zh) * 2016-02-11 2018-08-31 吉佳蓝科技股份有限公司 柔性电路板
US10477690B2 (en) 2016-02-11 2019-11-12 Gigalane Co., Ltd. Flexible circuit board
CN108476587B (zh) * 2016-02-11 2020-10-16 吉佳蓝科技股份有限公司 柔性电路板

Similar Documents

Publication Publication Date Title
JP2948039B2 (ja) 回路基板
KR100494821B1 (ko) 인쇄배선기판장치
US6489574B1 (en) Printed-wiring board
KR20080086856A (ko) 인쇄회로기판, 그것의 설계 방법, 및 최종 제품의 메인보드
US7122881B2 (en) Wiring board and circuit module
JP6478001B2 (ja) 電子部品
WO2017006552A1 (ja) プリント基板
US7016198B2 (en) Printed circuit board having outer power planes
JP4049885B2 (ja) プリント配線基板
EP4181194A1 (en) Packaging body and preparation method therefor, terminal and electronic device
JPH0745962A (ja) 多層プリント板の電波対策パターン
KR20040061050A (ko) 전자파 유출을 차단하는 다층기판
JPH05191056A (ja) プリント配線基板
WO2017006553A1 (ja) プリント配線基板
JPH11220263A (ja) プリント配線板
US7528479B2 (en) Multilayer substrate for digital tuner and multilayer substrate
KR101021552B1 (ko) Ｅｍｉ 노이즈 저감 인쇄회로기판
KR20080064620A (ko) 인쇄회로기판
JPWO2008010445A1 (ja) 多層プリント回路基板
JPH07111387A (ja) 多層プリント回路基板
US11792913B2 (en) Mitigation of physical impact-induced mechanical stress damage to printed circuit boards
JP3610088B2 (ja) 多層プリント配線板
JP2004200477A (ja) 電子回路基板および電子回路装置
US6560125B1 (en) Shield for shielding radio components
JPH04261097A (ja) 多層プリント基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application