JP4049885B2 - プリント配線基板 - Google Patents

プリント配線基板 Download PDF

Info

Publication number
JP4049885B2
JP4049885B2 JP14793598A JP14793598A JP4049885B2 JP 4049885 B2 JP4049885 B2 JP 4049885B2 JP 14793598 A JP14793598 A JP 14793598A JP 14793598 A JP14793598 A JP 14793598A JP 4049885 B2 JP4049885 B2 JP 4049885B2
Authority
JP
Japan
Prior art keywords
conductor layer
ground conductor
signal
divided
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP14793598A
Other languages
English (en)
Other versions
JPH11340630A (ja
Inventor
尚人 岡
千春 宮崎
登志男 大竹
光彦 神田
勝己 富山
雄 内田
英紀 鶴瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP14793598A priority Critical patent/JP4049885B2/ja
Publication of JPH11340630A publication Critical patent/JPH11340630A/ja
Application granted granted Critical
Publication of JP4049885B2 publication Critical patent/JP4049885B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Combinations Of Printed Boards (AREA)

Description

【0001】
【発明の属する技術分野】
この発明は、線間クロストークおよび放射ノイズを低減できるプリント配線基板に関するものである。
【0002】
【従来の技術】
図12は、例えば特開平7−111387号公報に開示されたプリント配線基板を示す構成図である。図12において、100はプリント配線基板の電源層またはグランド層、101は前記電源層またはグランド層100の層面を対角線に沿って斜めに区切る開口部である。
このプリント配線基板では、電源層またはグランド層100の一方または両方に、層面を対角線に沿って斜めに区切る開口部101を設けている。
このようなプリント配線基板は、電源層とグランド層を積層した多層・プリント配線基板であり、電源層またはグランド層100の一方または両方に、層面を対角線に沿って斜めに区切る開口部101を設けることで、特定の周波数帯域での共振現象を抑制し、その周波数帯域での放射ノイズを低減する。
【0003】
【発明が解決しようとする課題】
従来のプリント配線基板は以上のように構成されているので、電源層またはグランド層100の一方または両方に、層面を対角線に沿って斜めに区切る開口部101を設けることで、特定の周波数帯域での共振現象を抑制し、その周波数帯域での放射ノイズを低減することができる一方、少なくとも第1のグランド導体層と第2のグランド導体層を持ち、信号線をこれらグランド導体層で挟み込む構造を採用したプリント配線基板では、放射ノイズをさらにいっそう抑制する必要がある課題がある。
【0004】
また、従来のプリント配線基板は、少なくとも電源層とグランド層とが積層された配線基板を対象としているため、グランド層だけを積層した配線板には適用することができない課題もある。
【0005】
さらに説明を補足すると、性質の異なる複数の回路では、一般にそれぞれの回路について専用のグランドを使用する。例えば、ディジタル回路とアナログ回路が混在するプリント配線基板では、それぞれの回路のために専用のグランド導体を設ける。このようなプリント配線基板での線間クロストークを抑制し、また、プリント配線基板に配置されたクロック信号線等を流れる高速信号がプリント配線基板の外部に電磁障害を与えることを防ぎ、さらにまた、特性インピーダンスを調整するために、このような高速信号が流れる信号線を第1のグランド導体層(例えばデジタル回路用)と第2のグランド導体層(例えば、アナログ回路用)で挟み込む構造を採用する場合がある。
【0006】
このようなプリント配線基板では、第1のグランド導体層と第2のグランド導体層が構成する平行平板による放射ノイズ、即ち、これらの間に配置された信号線が給電することで発生するモードによる放射を抑制しなければならない。このような場合には、仮にグランド導体層に穴を開けただけでは、放射ノイズの抑制効果は低い。またさらに、ディジタル回路等の高速信号を使用する回路のグランド導体層は、インピーダンスを低くする必要があり、これに穴を開けることはグランド導体層としての性能上の信頼性と放射ノイズ抑制の面で望ましいものではなく、当然、両方のグランド導体層に穴を開けることも、性能上の信頼性と放射ノイズ抑制の面で望ましくないという課題がある。
【0007】
この発明は上記のような課題を解決するためになされたもので、導体層の性能上の信頼性を損うことなく線間クロストークおよび放射ノイズを有効に低減できるプリント配線基板を得ることを目的とする。
【0008】
【課題を解決するための手段】
この発明に係るプリント配線基板は、導体層がグランド導体層であり、信号用導体層が高い周波数の信号が流れる信号配線を構成し、直流を含む低い周波数信号用や電源用などの信号配線が、第1のグランド導体層と第2のグランド導体層の外側に配置形成されているようにしたものである。
【0010】
この発明に係るプリント配線基板は、高い周波数の信号が流れる信号配線、および直流を含む低い周波数信号用や電源用などの信号配線が信号用導体層により形成されている構成を備えるようにしたものである。
【0012】
この発明に係るプリント配線基板は、高い周波数の信号が流れる信号配線、および直流を含む低い周波数信号用や電源用などの信号配線が形成されている領域のみに分割グランド導体層を形成するようにしたものである。
【0013】
この発明に係るプリント配線基板は、高い周波数の信号が流れる信号配線が形成されている領域を覆って、第1のグランド導体層または第2のグランド導体層により分割グランド導体層を構成するようにしたものである。
【0014】
この発明に係るプリント配線基板は、分割グランド導体層の辺部から所定の距離、内側に、高い周波数の信号が流れる信号配線を配置形成するようにしたものである。
【0015】
この発明に係るプリント配線基板は、分割されて複数の分割グランド導体層を構成する第1のグランド導体層または第2のグランド導体層の外側にある直流を含む低い周波数信号用や電源用などの信号配線と、前記第1のグランド導体層と前記第2のグランド導体層とで挟まれた高い周波数の信号が流れる信号配線とが、隣接する分割グランド導体層間の隙間に対し並行でない配置関係で形成されるようにしたものである。
【0016】
この発明に係るプリント配線基板は、各分割グランド導体層間を接続したパターンによりインダクタンス要素としての接続部を構成するようにしたものである。
【0017】
この発明に係るプリント配線基板は、部品実装面、または各分割グランド導体層を構成する第1のグランド導体層または第2のグランド導体層に、インダクタンス要素としての接続部であるパターンを形成するようにしたものである。
【0018】
この発明に係るプリント配線基板は、複数の分割導体層に分割され、前記各分割導体層間を接続したインダクタンス要素としての接続部を有した電源用導体層を備えるようにしたものである。
【0019】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。
実施の形態1.
図1は、この実施の形態1の積層構造のプリント配線基板の構成を示す断面図である。図2は、図1に示した積層構造のプリント配線基板の層構成を示す構造説明図である。図1および図2により示したプリント配線基板の構成は一例であって6層基板を示している。
図1において、1は第1のグランド導体層、2は第2のグランド導体層、3は第1のグランド導体層1と第2のグランド導体層2に挟まれて構成されている信号用導体層、4は外側の信号用導体層、5は第1のグランド導体層1の一方の面に隣接して配置された電源用導体層である。
【0020】
このように、第1のグランド導体層1と第2のグランド導体層2の内側に信号用導体層3を配置し、外側に信号用導体層4を配置している。また、電源用導体層5は第1のグランド導体層1の一方の面に隣接して配置している。信号用導体層4は部品実装面になることも、あるいは兼ねることもあり、各層間は誘電体層6で絶縁されている。
【0021】
なお、図2では誘電体層6を省略して示している。また、電源用導体層5は形成されていない場合もあり、電源用導体が図1の電源用導体層5の一部分として、または信号用導体層4等に配置されている場合もある。
このプリント配線基板では、高速信号が流れる高速信号線を第1のグランド導体層1と第2のグランド導体層2の内側にある信号用導体層3に配置している。
これにより第1のグランド導体層1と第2のグランド導体層2の外側、あるいは基板の外部に対して前記高速信号線の高周波成分を電磁遮蔽し、外側の信号用導体層4にある配線とのクロストークや外部への電磁干渉を抑制し、また、信号線の特性インピーダンスの調整も行なっている。
【0022】
前記高速信号は、プリント配線基板がディジタル回路の基板であるとクロック信号やデータ信号等の高周波成分を含む信号である。例えば、周期波信号であれば基本周波数を含む高調波周波数成分を含む。この電流が第1のグランド導体層1、第2のグランド導体層2を平行平板として励振し、放射ノイズを発生させる。特に共振周波数近傍では放射ノイズが高くなる。そこで、第2のグランド導体層2を分断し、分断して得られる各分割グランド導体層間を、直流および低周波に対しては低インピーダンス、高周波に対しては高インピーダンスを有する素子で接続し、共振周波数を変化させることで放射ノイズを抑制する。または、フェライトビーズを貫通した導体などで前記各分割グランド導体層間を接続することで、第2のグランド導体層2に対して高周波電流に損失を与えるような構成を採用し放射ノイズを抑制する。なお、この場合の第2のグランド導体層2は、前記ディジタル回路用のグランド用導体でないことが望ましい。
【0023】
また、例えばディジタル回路とアナログ回路が混在するプリント配線基板である場合、第1のグランド導体層1をディジタル回路用に、第2のグランド導体層2をアナログ回路用として用い、この第2のグランド導体層2を前記構成で分断する。このディジタル回路用とアナログ回路用の割り当てが入れ替われば、当然、第1のグランド導体層1に対してインダクタンス性素子を使用して分割する上述した構成を採用する。
【0024】
また、第1のグランド導体層1と第2のグランド導体層2の間に信号用導体層3を配置した積層構造のプリント配線基板であれば、6層より少ない、または多い層数の基板に対しても適用することが可能である。
【0025】
この結果、線間クロストーク等、外部への電磁干渉と放射ノイズを低減できるプリント配線基板が得られる。
【0026】
図3は、以上説明したプリント配線基板における分割したグランド導体層の構成の具体例を示す平面図であり、図3で示す分割されたグランド導体層は第2のグランド導体層2であり、第1のグランド導体層1または第2のグランド導体層2のいずれか一方が分割された構成であれば、線間クロストーク等を含め、外部への電磁干渉、放射ノイズの低減などの効果が期待できる。
【0027】
また、図3では、第2のグランド導体層2を分割したときの各分割グランド導体層20間をインダクタンス素子7(接続部)で接続した構成を示している。このインダクタンス素子7はフェライトビーズを貫通させた導体等の損失性のインダクタンス要素を含む。この実施の形態では、インダクタンス素子7は第2のグランド導体層2の層上ではなく、通常、部品実装面に配置される。このため、前記フェライトビーズを貫通させた導体等の損失性のインダクタンス要素などのインダクタンス素子7を接続するための接続部が、スルーホールなどにより前記各分割グランド導体層20と接続された状態で前記部品実装面に構成されている。
【0028】
図4は、第2のグランド導体層2を分割したときの分割グランド導体層20および第1のグランド導体層1と、前記分割グランド導体層20と前記第1のグランド導体層1間の信号用導体層3である信号配線の構成関係を示す部分断面図である。図4において、3aは高い周波数の信号が乗る信号配線、3bは直流を含む低い周波数信号用の電源用配線導体などの信号配線である。
この実施の形態1では、第1のグランド導体層1と分割グランド導体層20の間に信号配線3a,3bがレイアウトされる。なお、図4で示した信号配線3a,3bは紙面に垂直に形成されていることを示している。
また、図3では、第2のグランド導体層2を4分割しているが、2分割をはじめ他の分割数でも良い。これらは、以下の実施の形態の説明に対しても同様である。
【0029】
インダクタンス素子7は、高周波に対しインピーダンスが高いインダクタンス性素子により高周波成分を分離するか、あるいは高周波で高インピーダンスかつ損失性であるフェライトビーズ等の磁性体貫通形導体で高周波成分に対し損失を増やす。これにより、第1のグランド導体層1と第2のグランド導体層2が構成する平行平板について、信号配線3aにより給電されたモードによる共振周波数を変化させ、あるいは両グランド導体層1,2間に誘起される電磁界を減衰させることで放射ノイズを低減することができる。
【0030】
以上のように、この実施の形態1によれば、第1のグランド導体層1と第2のグランド導体層2とにより信号配線3a,3bなどの信号用導体層を挟む構成を有したプリント配線基板において、前記第1のグランド導体層1と前記第2のグランド導体層2のいずいれか一方、特にディジタル回路とアナログ回路が混在する場合には一般的に電流帰還回路として機能するアナログ回路用のグランド導体層を分割し、この結果得られた各分割グランド導体層間をインダクタンス素子7により接続し、前記第1のグランド導体層1と前記第2のグランド導体層2が構成する平行平板について、信号配線3aにより給電されたモードによる共振周波数を変化させ、あるいは両グランド導体層1,2間に誘起される電磁界を減衰させ、線間クロストーク等の外部への電磁干渉と放射ノイズを低減できるプリント配線基板が得られる効果がある。
また、第1グランド導体層1と第2グランド導体層2間に信号配線3a,3bを配置することで特性インピーダンスを調整できるプリント配線基板が得られる効果がある。
【0031】
実施の形態2.
図5は、この実施の形態2によるプリント配線基板の構成を示す部分断面図である。図5において図4と同一または相当の部分については同一の符号を付し説明を省略する。この実施の形態2では第1のグランド導体層1と、第2のグランド導体層2を分割して構成された分割グランド導体層20との間の、信号配線3a、3bを配置した領域にだけ分割グランド導体層20を設ける構成である。信号配線3a、3bが配置される位置は、分割グランド導体層20に対してその辺部から1パターン幅以上内側に配置する。これにより、分割グランド導体層20の面積を小さくすることができ、共振周波数を高い方に移動させ、共振周波数より低い周波数帯での放射効率を劣化させて、放射ノイズの抑制効果を高めることができる。また、第2のグランド導体層2の分割数を少なくでき、分割グランド導体層20間を接続するためのインダクタンス素子7の数を減らすことができる。図5では、直流を含む低い周波数信号用の電源用配線導体などの信号配線3bを片側に寄せているが、プリント配線基板の縦横方向を含めてその形状は制限しない。
【0032】
以上のように、この実施の形態2によれば、信号配線3a、3bを配置した領域にだけ分割グランド導体層20を設けることで、線間クロストーク等、外部への電磁干渉と放射ノイズを低減できるプリント配線基板が得られる効果がある。
また、第1のグランド導体層1と、分割グランド導体層20に分割された第2のグランド導体層2との間に信号配線3a,3bを配置することで特性インピーダンスを調整できるプリント配線基板が得られる効果がある。
【0033】
さらに、第2のグランド導体層2を複数の分割グランド導体層20に分割し、信号線3a、3bが配置される位置を、分割グランド導体層20に対して1パターン幅分以上内側に位置するように配置することで放射ノイズの抑制効果を高め、また、分割グランド導体層20間を接続するためのインダクタンス素子7の数を減らすことができるプリント配線基板が得られる効果がある。
【0034】
実施の形態3.
図6は、この実施の形態3によるプリント配線基板の構成を示す部分断面図である。図6において図5と同一または相当の部分については同一の符号を付し説明を省略する。
前記実施の形態2では、分割グランド導体層20と第1のグランド導体層1の間に配置する信号用導体層3は、高い周波数の信号が乗る信号配線3aの他に直流を含む低い周波数信号用の電源用配線導体などの信号配線3bを含むが、この実施の形態3では信号配線のうち前記信号配線3aを配置した領域にだけ分割グランド導体層20を設ける。
【0035】
また、信号配線3aは分割グランド導体層20に対して1パターン幅分以上内側に配置する。これにより、分割グランド導体層20の面積を小さくでき、共振周波数を高い方に移動させ、共振周波数より低い周波数帯での放射効率を劣化させて、放射ノイズの抑制効果を高めることができる。また、信号配線3bを配置した領域には分割グランド導体層20を設けず、信号配線3aを配置した領域にだけ分割グランド導体層20を設けるため、分割グランド導体層20の面積を小さくすることができ、さらに第2のグランド導体層2の分割数を少なくすることが可能になり、分割グランド導体層20を接続するためのインダクタンス素子7の数を減らすことができる。
【0036】
図6では、信号配線3bを片側に寄せているが、プリント配線基板の縦横方向を含めてその形状は制限せず、信号配線3aと信号配線3bを分けて配置する構成、低速信号用の信号配線3bがアナログ信号線やアナログ用電源線、第1のグランド導体層1、第2のグランド導体層2とは異なる種類のグランド線である場合であってもよく、信号配線3aと信号配線3bとの電磁結合を抑制することもできる。
【0037】
以上のように、この実施の形態3によれば、信号配線のうち高い周波数の信号が乗る信号配線3aを配置した領域にだけ分割グランド導体層20を設けることで、分割グランド導体層20の面積を小さくでき、線間クロストーク等、外部への電磁干渉と放射ノイズを低減できるプリント配線基板が得られる効果がある。また、グランド導体層1,2間に信号配線3a,3bを配置することで特性インピーダンスを調整できるプリント配線基板が得られる効果がある。
さらに、分割グランド導体層20間を接続するためのインダクタンス素子7の数を減らすことができるプリント配線基板が得られる効果がる。
さらに、高速信号線と低速信号線との電磁結合を抑制できるプリント配線基板が得られる効果がある。
【0038】
実施の形態4.
図7は、この実施の形態4によるプリント配線基板の構成を示す部分断面図である。図7において図5と同一または相当の部分については同一の符号を付し説明を省略する。この実施の形態7のプリント配線基板では、第1のグランド導体層1と分割グランド導体層20との間に配置される信号用導体層3は信号配線3aであり、信号配線3bは第1のグランド導体層1および第2のグランド導体層2の外側に配置する構成である。
【0039】
以上のように、この実施の形態4によれば、第1のグランド導体層1と分割グランド導体層20との間に信号配線3aが配置され、信号配線3bは第1のグランド導体層1および第2のグランド導体層2の外側に配置する構成であるため、信号配線3aと信号配線3bとの電磁結合を抑制する作用をより高められるプリント配線基板が得られる効果がある。
また、信号配線3aと信号配線3bとのアイソレーションが構造的に確保されているため、基板設計時に改めて考慮する必要がなく、基板設計の期間短縮と設計負荷の軽減を図れるプリント配線基板が得られる効果がある。
【0040】
実施の形態5.
図8は、この実施の形態5によるプリント配線基板の構成を示す部分断面図である。図8において図7と同一または相当の部分については同一の符号を付し説明を省略する。
この実施の形態5では、第1のグランド導体層1と分割グランド導体層20との間の信号用導体層3は信号配線3aだけであり、また信号配線3bは第1のグランド導体層1と第2のグランド導体層2の外側に配置した構成である。さらに、信号配線3aを配置した領域にのみ分割グランド導体層20を設けた構成である。
【0041】
以上のように、この実施の形態5によれば、第1のグランド導体層1と分割グランド導体層20との間に信号配線3aのみを配置し、また信号配線3bは第1のグランド導体層1と第2のグランド導体層2の外側に配置し、さらに信号配線3aを配置した領域にのみ分割グランド導体層20を設ける構成であるため、信号配線3aと信号配線3bとの電磁結合を抑制する性能を高められるプリント配線基板が得られる効果がある。
また、信号配線3aと信号配線3bとのアイソレーションが構造的に確保されているため基板設計時に改めて考慮する必要がない。さらに分割グランド導体層20の面積を小さくでき、放射ノイズの抑制効果を高めることができるプリント配線基板が得られる効果がある。
また、信号配線3bは第1のグランド導体層1と第2のグランド導体層2の外側に配置し、さらに信号配線3aを配置した領域にのみ分割グランド導体層20を設ける構成であることから、分割グランド導体層20は信号配線3aの領域と信号配線3bの領域に対応してそれぞれ分割する必要がなくなり、第2のグランド導体層2の分割数を少なくすることが可能になり、さらに分割グランド導体層20の面積を小さくすることができ、分割グランド導体層20間を接続するためのインダクタンス素子7の数も減らせるプリント配線基板が得られる効果がある。
【0042】
実施の形態6.
図9は、この実施の形態6によるプリント配線基板の構成を示す部分断面図である。この実施の形態6のプリント配線基板では、前記実施の形態1から前記実施の形態5に示したプリント配線基板において、第1のグランド導体層1と分割グランド導体層20とで挟まれた範囲の信号配線が、第2のグランド導体層2を分割している隙間21の部分で、当該隙間21と平行に重ならないように構成する。
前記隙間21と前記信号配線が平行な場合、当該信号配線を1パターン幅分以上、前記隙間21から離すように構成するか、または、前記信号配線と角度を持つ方向に前記隙間21を配置するように構成する。
【0043】
以上のように、この実施の形態6によれば、第1のグランド導体層1と分割グランド導体層20とで挟まれた範囲の、隙間21の部分における信号配線と、分割グランド導体層20の外側の信号配線や基板外部とのアイソレーションについての安全性を容易に確保できるプリント配線基板が得られる効果がある。
【0044】
実施の形態7.
図10は、この実施の形態7によるプリント配線基板の構成を示す部分断面図である。図11は、図10に示したプリント配線基板の構成を上面から透視したときの上面透視図であり、図9と同一または相当の部分については同一の符号を付し説明を省略する。
前記実施の形態1から前記実施の形態6で説明した各プリント配線基板において、第1のグランド導体層1と分割グランド導体層20とで挟まれた範囲の信号配線3aが、第2のグランド導体層2を挟んで上の層にある信号配線40と、隙間21の部分で平行に重なる位置関係にならないように構成する。信号配線40と信号配線3aが隙間21の部分で平行な位置関係にある場合、信号配線40と信号配線3aを1パターン幅分以上、互いに離すような構成にする。
【0045】
図11では、第2のグランド導体層2を挟んで上の層にある信号配線40と信号配線3aが、隙間21の部分で互にかつ当該隙間21とも平行に重なる位置関係にならないように、隙間21に対し交差(直交)する位置関係に配置される。
【0046】
以上のように、この実施の形態7によれば、隙間21の部分で信号配線3aと外側の信号配線40とのアイソレーションが劣化するのを防止できるプリント配線基板が得られる効果がある。
【0047】
実施の形態8.
前記実施の形態1から前記実施の形態7で説明した各プリント配線基板において、分割グランド導体層20間の接続に、インダクタンス素子7の代わりに部品実装面において導体で接続するか、または第2のグランド導体層2上においてパターンで接続する構成を採用してもよい。
【0048】
このような構成にしたときには、放射ノイズの抑制効果は劣化するが、この劣化が許容範囲である場合に、分割グランド導体層20間の接続にインダクタンス素子7などを用いる必要がなく、またインダクタンス素子7などの部品実装スペースが不要になり、製造コストを下げることができ、または部品実装面の使用効率が向上し、製造コストを下げられるプリント配線基板が得られる効果がある。
【0049】
実施の形態9.
前記実施の形態1から前記実施の形態8で説明したプリント配線基板において電源用導体層5を備える場合、この電源用導体層5を第2のグランド導体層2と同様に分割し、かつインダクタンス素子で接続する構成を採用してもよい。
【0050】
このように構成したときには、グランド導体層による放射ノイズだけでなく、前記電源用導体層5による放射ノイズも抑制できるプリント配線基板が得られる効果がある。
【0051】
【発明の効果】
以上のように、この発明によれば、複数の分割導体層にいずれか一方が平面方向で分割されている第1の導体層と第2の導体層と、前記第1の導体層と前記第2の導体層との間に層形成され、当該第1の導体層と第2の導体層とともに多層基板を構成する信号用導体層と、前記各分割導体層間を接続したインダクタンス要素としての接続部とを備えるように構成したので、前記各導体層の性能上の信頼性を損うことなく、前記信号用導体層により励振される導体層による線間クロストークおよび外部への放射ノイズを有効に低減できる効果がある。
また、導体層がグランド導体層であり、信号用導体層が高い周波数の信号が流れる信号配線を構成し、直流を含む低い周波数信号用や電源用などの信号配線が、第1のグランド導体層と第2のグランド導体層の外側に配置形成されているように構成したので、高い周波数の信号が流れる信号配線から、直流を含む低い周波数信号用や電源用などの信号配線への線間クロストークおよび放射ノイズを有効に低減できる効果がある。
【0053】
この発明によれば、高い周波数の信号が流れる信号配線、および直流を含む低い周波数信号用や電源用などの信号配線を信号用導体層に構成したので、各グランド導体層の性能上の信頼性を損うことなく、前記信号用導体層の高い周波数の信号が流れる信号配線により励振されるグランド導体層による線間クロストークおよび外部への放射ノイズを有効に低減できる効果がある。
【0055】
この発明によれば、高い周波数の信号が流れる信号配線、および直流を含む低い周波数信号用や電源用などの信号配線が形成されている領域のみに分割グランド導体層を形成するように構成したので、小さい面積の分割グランド導体層により各グランド導体層の性能上の信頼性を損うことなく、前記高い周波数の信号が流れる信号配線により励振されるグランド導体層による線間クロストークおよび外部への放射ノイズを有効に低減できる効果がある。
【0056】
この発明によれば、高い周波数の信号が流れる信号配線が形成されている領域を覆う構成の分割グランド導体層が、分割された第1のグランド導体層または第2のグランド導体層により形成されているので、より小さい面積の分割グランド導体層により、各グランド導体層の性能上の信頼性を損うことなく、前記高い周波数の信号が流れる信号配線により励振されるグランド導体層による線間クロストークおよび外部への放射ノイズを有効に低減できる効果がある。
【0057】
この発明によれば、高い周波数の信号が流れる信号配線を、分割グランド導体層の辺部から所定の距離、内側に配置形成する構成を備えるようにしたので、小さい面積の分割グランド導体層により、各グランド導体層の性能上の信頼性を損うことなく、前記高い周波数の信号が流れる信号配線により励振されるグランド導体層による線間クロストークおよび外部への放射ノイズをより有効に低減できる効果がある。
【0058】
この発明によれば、分割されて複数の分割グランド導体層を構成する第1のグランド導体層または第2のグランド導体層の外側にある直流を含む低い周波数信号用や電源用などの信号配線と、前記第1のグランド導体層と前記第2のグランド導体層とで挟まれた高い周波数の信号が流れる信号配線とを、隣接する分割グランド導体層間の隙間に対し並行でない位置関係で配置する構成を備えようにしたので、前記隙間による線間クロストークおよび外部への放射ノイズの影響を有効に低減できる効果がある。
【0059】
この発明によれば、各分割グランド導体層間を接続したパターンによりインダクタンス要素としての接続部を構成したので、インダクタンス素子などを用いた場合に比べて部品実装スペースが不要になり、製造コストを下げることができ、また部品実装面の使用効率が向上し、製造コストを削減して、各グランド導体層の性能上の信頼性を損うことなく、信号用導体層により励振されるグランド導体層による線間クロストークおよび放射ノイズを有効に低減できる効果がある。
【0060】
この発明によれば、部品実装面、または各分割グランド導体層を構成する第1のグランド導体層または第2のグランド導体層にインダクタンス要素としての接続部であるパターンを形成した構成を備えるようにしたので、部品実装スペースが不要になり、製造コストを下げることができ、また部品実装面の使用効率が向上し、製造コストを削減して、各グランド導体層の性能上の信頼性を損うことなく、信号用導体層により励振されるグランド導体層による線間クロストークおよび放射ノイズを有効に低減できる効果がある。
【0061】
この発明によれば、複数の分割導体層に分割され、前記各分割導体層間を接続したインダクタンス要素としての接続部を有した電源用導体層を備えように構成したので、グランド導体層による放射ノイズだけでなく、前記電源用導体層による放射ノイズも抑制できる効果がある。
【図面の簡単な説明】
【図1】 この発明の実施の形態1のプリント配線基板の構成を示す断面図である。
【図2】 この発明の実施の形態1のプリント配線基板の層構成を示す構造説明図である。
【図3】 この発明の実施の形態1のプリント配線基板における分割したグランド導体層の構成の具体例を示す平面図である。
【図4】 この発明の実施の形態1のプリント配線基板における分割グランド導体層および第1のグランド導体層と、信号配線の構成関係を示す部分断面図である。
【図5】 この発明の実施の形態2によるプリント配線基板の構成を示す部分断面図である。
【図6】 この発明の実施の形態3によるプリント配線基板の構成を示す部分断面図である。
【図7】 この発明の実施の形態4によるプリント配線基板の構成を示す部分断面図である。
【図8】 この発明の実施の形態5によるプリント配線基板の構成を示す部分断面図である。
【図9】 この発明の実施の形態6によるプリント配線基板の構成を示す部分断面図である。
【図10】 この発明の実施の形態7によるプリント配線基板の構成を示す部分断面図である。
【図11】 この発明の実施の形態7によるプリント配線基板の構成を上面から透視したときの上面透視図である。
【図12】 特開平7−111387号公報に開示された従来のプリント配線基板を示す構成図である。
【符号の説明】
1 第1のグランド導体層、2 第2のグランド導体層、3 信号用導体層、3a,3b,40 信号配線、5 電源用導体層、7 インダクタンス素子(接続部)、20 分割グランド導体層、21 隙間。

Claims (9)

  1. 複数の分割導体層にいずれか一方が平面方向で分割されている第1の導体層と第2の導体層と、
    前記第1の導体層と前記第2の導体層との間に層形成され、当該第1の導体層と第2の導体層とともに多層基板を構成する信号用導体層と、
    前記各分割導体層間を接続したインダクタンス要素としての接続部とを備えたプリント配線基板において、
    前記導体層は、グランド導体層であり、
    前記信号用導体層は、高い周波数の信号が流れる信号配線を構成し、
    直流を含む低い周波数信号用や電源用などの信号配線が、第1のグランド導体層と第2のグランド導体層の外側に配置形成されていることを特徴とするプリント配線基板。
  2. 信号用導体層は、
    高い周波数の信号が流れる信号配線、および直流を含む低い周波数信号用や電源用などの信号配線を構成していることを特徴とする請求項記載のプリント配線基板。
  3. 分割グランド導体層は、
    高い周波数の信号が流れる信号配線、および直流を含む低い周波数信号用や電源用などの信号配線が形成されている領域のみに形成されていることを特徴とする請求項記載のプリント配線基板。
  4. 分割グランド導体層は、
    高い周波数の信号が流れる信号配線が形成されている領域のみを覆う構成で、分割された第1のグランド導体層または第2のグランド導体層により形成されていることを特徴とする請求項1または請求項2記載のプリント配線基板。
  5. 高い周波数の信号が流れる信号配線は、
    分割グランド導体層の辺部から所定の距離、内側に配置形成されていることを特徴とする請求項記載のプリント配線基板。
  6. 分割されて複数の分割グランド導体層を構成する第1のグランド導体層または第2のグランド導体層の外側にある直流を含む低い周波数信号用や電源用などの信号配線と、前記第1のグランド導体層と前記第2のグランド導体層とで挟まれた高い周波数の信号が流れる信号配線とが、隣接する分割グランド導体層間の隙間に対し並行でない配置関係で形成されていることを特徴とする請求項記載のプリント配線基板。
  7. インダクタンス要素としての接続部は、
    各分割グランド導体層間を接続したパターンであることを特徴とする請求項1から請求項6のういちのいずれか1項記載のプリント配線基板。
  8. パターンは、
    部品実装面、または各分割グランド導体層を構成する第1のグランド導体層または第2のグランド導体層に形成されていることを特徴とする請求項記載のプリント配線基板。
  9. 複数の分割導体層に分割され、前記各分割導体層間を接続したインダクタンス要素としての接続部を有した電源用導体層を備えたことを特徴とする請求項1から請求項8のういちのいずれか1項記載のプリント配線基板。
JP14793598A 1998-05-28 1998-05-28 プリント配線基板 Expired - Fee Related JP4049885B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14793598A JP4049885B2 (ja) 1998-05-28 1998-05-28 プリント配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14793598A JP4049885B2 (ja) 1998-05-28 1998-05-28 プリント配線基板

Publications (2)

Publication Number Publication Date
JPH11340630A JPH11340630A (ja) 1999-12-10
JP4049885B2 true JP4049885B2 (ja) 2008-02-20

Family

ID=15441398

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14793598A Expired - Fee Related JP4049885B2 (ja) 1998-05-28 1998-05-28 プリント配線基板

Country Status (1)

Country Link
JP (1) JP4049885B2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100535390B1 (ko) * 2003-06-26 2005-12-08 현대자동차주식회사 다층 인쇄 회로 기판
JP4744111B2 (ja) * 2004-07-30 2011-08-10 株式会社平和 遊技機用回路基板、遊技機及び回胴式遊技機
WO2008084723A1 (ja) * 2006-12-28 2008-07-17 Hitachi Metals, Ltd. 高周波部品及び通信装置
JP5402737B2 (ja) * 2010-03-12 2014-01-29 株式会社リコー プリント配線基板
KR101109190B1 (ko) 2010-06-04 2012-01-30 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP5674363B2 (ja) * 2010-07-22 2015-02-25 レノボ・イノベーションズ・リミテッド(香港) ノイズ抑制構造を有する回路基板
JP6280861B2 (ja) * 2014-11-26 2018-02-14 矢崎総業株式会社 平面配索体モジュール
JP2015057865A (ja) * 2014-12-19 2015-03-26 レノボ・イノベーションズ・リミテッド(香港) ノイズ抑制構造を有する回路基板
JP6514529B2 (ja) * 2015-03-04 2019-05-15 株式会社三共 遊技機
KR102171945B1 (ko) 2016-08-10 2020-10-30 가부시키가이샤 무라타 세이사쿠쇼 전력 증폭 모듈, 프런트 엔드 회로, 및 통신 장치
JP7122902B2 (ja) * 2018-07-27 2022-08-22 日本電産サンキョー株式会社 非接触式通信モジュールおよびカードリーダ
JP7100559B2 (ja) * 2018-10-25 2022-07-13 株式会社ジャパンディスプレイ 表示装置
CN114095098B (zh) * 2022-01-18 2022-06-21 荣耀终端有限公司 一种电子设备及腔体噪声抑制方法

Also Published As

Publication number Publication date
JPH11340630A (ja) 1999-12-10

Similar Documents

Publication Publication Date Title
JP4049885B2 (ja) プリント配線基板
US6198362B1 (en) Printed circuit board with capacitors connected between ground layer and power layer patterns
JP5352019B1 (ja) 多層回路基板及び高周波回路モジュール
JP4736988B2 (ja) 多層プリント基板
TW200810651A (en) Low-noise multilayered PCB
JP5660123B2 (ja) 構造体、配線基板および配線基板の製造方法
US5835979A (en) Wiring pattern preventing EMI radiation
US20110222247A1 (en) Printed wiring board
US20040201971A1 (en) Printed circuit board having outer power planes
JP2001127387A (ja) プリント配線基板
JP4260243B2 (ja) 積層構造のプリント配線板
JP2012060056A (ja) 電子装置及び電子モジュール
JPH0745962A (ja) 多層プリント板の電波対策パターン
KR102040790B1 (ko) 무선통신용 연성회로기판
JP2009252919A (ja) プリント配線基板
JP4671333B2 (ja) 多層プリント回路基板と電子機器
JP4992394B2 (ja) プリント配線板
JPH11220263A (ja) プリント配線板
JP4086963B2 (ja) パワーモジュール
JP3895501B2 (ja) プリント配線板
JPH07111387A (ja) 多層プリント回路基板
JP5660124B2 (ja) 構造体および配線基板
JPH04261097A (ja) 多層プリント基板
JP2007158243A (ja) 多層プリント回路基板
JPH0864987A (ja) プリント基板のシールド装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050506

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070717

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070821

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071030

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071128

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101207

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111207

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111207

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121207

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121207

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131207

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees