KR20040059746A - 사이드 브레이즈 패키지 - Google Patents

사이드 브레이즈 패키지 Download PDF

Info

Publication number
KR20040059746A
KR20040059746A KR1020020086248A KR20020086248A KR20040059746A KR 20040059746 A KR20040059746 A KR 20040059746A KR 1020020086248 A KR1020020086248 A KR 1020020086248A KR 20020086248 A KR20020086248 A KR 20020086248A KR 20040059746 A KR20040059746 A KR 20040059746A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
package
groove
wiring
hole
Prior art date
Application number
KR1020020086248A
Other languages
English (en)
Other versions
KR100664796B1 (ko
Inventor
손영호
Original Assignee
동부전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부전자 주식회사 filed Critical 동부전자 주식회사
Priority to KR1020020086248A priority Critical patent/KR100664796B1/ko
Priority to US10/748,428 priority patent/US6903455B2/en
Publication of KR20040059746A publication Critical patent/KR20040059746A/ko
Application granted granted Critical
Publication of KR100664796B1 publication Critical patent/KR100664796B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06558—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having passive surfaces facing each other, i.e. in a back-to-back arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 사이드 브레이즈 패키지에 관한 것으로, 특히 본 발명의 패키지는 내부 홈이 구비된 패키지 본체의 외측벽에 외부 전원과 연결되는 리드와, 홈의 상부면에 솔더 범프에 의해 플립칩 본딩된 제 1반도체 칩과, 제 1반도체 칩 상부면에 접착되어 적층된 제 2반도체 칩과, 홈 내측벽 상부면과 하부면에 관통되는 쓰루홀과, 쓰루홀을 통해 반도체 칩의 솔더 범프를 통해 리드를 연결하는 제 1배선과, 쓰루홀을 통해 리드와 연결된 제 2배선과, 제 2반도체 칩의 패드와 제 2배선 사이를 연결하는 와이어로 구성된다. 그러므로 본 발명은 적어도 두 개 이상의 반도체 칩을 동일한 사이드 브레이즈 패키지에 적층해서 실장함으로써 반도체 패키지의 경박단소, 소형화를 구현할 수 있다.

Description

사이드 브레이즈 패키지{SIDE BRAZE PACKAGE}
본 발명은 반도체 패키지에 관한 것으로서, 특히 경박단소화, 소형화를 구현하기 위한 사이드 브레이즈 패키지에 관한 것이다.
집적회로가 들어 있는 칩을 다이(die)라고 하는데, 이것의 입출력 및 전원단자들을 외부와 전기적으로 연결하고 습기나 먼지 등의 주위 환경으로부터 보호할뿐만 아니라, 기계적인 충격에도 잘 견딜 수 있도록 하는 공정을 패키징이라 한다. 패키징 기술은 완성된 집적회로 패키지를 인쇄회로기판(Printed Circuit Board)에 장착시키는 조립 공정을 빠르고 정확하게 할 뿐만 아니라 전체적인 필요 면적과 공간을 최대한 줄일 수 있도록 연구, 개발되어 가고 있다. 패키지는 사용되는 재료와 PCB에 실장시키는 형태에 따라 구분할 수 있다.
한편, 반도체 패키지 종류중 패키지 측면이 납땜으로 된 사이드 브레이즈 패키지(side braze package)가 있는데, 패키지 내부 홈이 구비된 패키지 본체의 외측벽에 외부 전원과 연결되는 리드가 구비되고 홈의 상부면에는 반도체 칩이 접착제에 의하여 본딩되어 있으며 와이어는 칩의 본딩 패드와 패키지 본체의 접촉 배선에 연결되어 있다.
그런데, 이와 같은 종래 사이드 브레이즈 패키지는 하나의 칩만을 내장하도록 제조되어 있기 때문에 패키지의 집적용량을 증대하기 위해서는 동일한 패키지를 따로 실장하거나 또는 다른 반도체 패키지를 적층시켜야만 하였다.
본 발명의 목적은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 사이드 브레이즈 구조에서 적어도 두 개 이상의 반도체 칩을 동일 패키지에 적층해서 실장하여 반도체 패키지의 경박단소, 소형화를 구현할 수 있는 사이드 브레이즈 패키지를 제공하는데 있다.
상기 목적을 달성하기 위하여 본 발명의 패키지는 내부 홈이 구비된 패키지본체의 외측벽에 외부 전원과 연결되는 리드와, 홈의 상부면에 솔더 범프에 의해 플립칩 본딩된 제 1반도체 칩과, 제 1반도체 칩 상부면에 접착되어 적층된 제 2반도체 칩과, 홈 내측벽 상부면과 하부면에 관통되는 쓰루홀과, 쓰루홀을 통해 반도체 칩의 솔더 범프를 통해 리드를 연결하는 제 1배선과, 쓰루홀을 통해 리드와 연결된 제 2배선과, 제 2반도체 칩의 패드와 제 2배선 사이를 연결하는 와이어를 구비한다.
도 1은 본 발명의 일 실시예에 따른 사이드 브레이즈 패키지를 나타낸 수직 단면도,
도 2는 본 발명의 다른 실시예에 따른 사이드 브레이즈 패키지를 나타낸 수직 단면도.
＜도면의 주요부분에 대한 부호의 설명＞
10 : 패키지 본체 12 : 배선
14 : 쓰루홀 16 : 리드
18 : 제 2반도체 칩 20 : 접착제
22 : 제 1반도체 칩 24 : 솔더 범프
26 : 와이어 28 : 봉지물
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대해 설명하고자 한다.
도 1은 본 발명의 일 실시예에 따른 사이드 브레이즈 패키지를 나타낸 수직 단면도이다. 도 1을 참조하면, 본 실시예의 사이드 브레이즈 패키지는 두 개의 반도체 칩(22, 18)을 하나의 패키지로 제작한 것이다.
본 실시예의 사이드 브레이즈 패키지는 내부 홈은 전도성의 브레이즈(braze)로 이루어지며 이 패키지 본체(10)의 외측벽에 외부 전원과 연결되는 리드(16)가 형성되어 있다. 패키지 본체(10) 홈의 상부면에는 솔더 범프(24)에 의해 플립칩 본딩(flip-chip bonding)된 제 1반도체 칩(22)이 있으며 제 1반도체 칩(22) 상부면에는 접착제(20)를 통해 적층된 제 2반도체 칩(18)이 있다. 패키지 본체(10)의 홈 내측벽 상부면과 하부면에는 서로 관통되는 쓰루홀(through hole)(14)이 형성되어 있으며 이 쓰루홀(14)을 통해 반도체 칩(18, 22)의 솔더 범프(24)와 리드(16)가 연결된 제 1배선(12)이 형성되어 있으며 다른쪽 쓰루홀(14)을 통해서 리드(16)와 연결된 제 2배선(16)이 형성되어 있다.
그리고 제 2반도체 칩(18)의 패드와 제 2배선(16) 사이를 연결하는 와이어(26)가 형성되어 있다. 또한 본 발명의 패키지 내부 홈은 봉지물(encapsulant)(28)로 몰딩되어 있다. 한편, 본 발명의 패키지 본체(10)는 세라믹으로 이루어질 수 있다.
도 2는 본 발명의 다른 실시예에 따른 사이드 브레이즈 패키지를 나타낸 수직 단면도이다. 도 2를 참조하면, 본 발명의 다른 실시예에 따른 사이드 브레이즈 패키지는 세 개의 반도체 칩(108, 112, 116)을 하나의 패키지로 제작한 것이다.
본 발명의 다른 실시예에 따른 사이드 브레이즈 패키지는 내부 홈이 구비된 패키지 본체(100)의 외측벽에 외부 전원과 연결되는 리드(107)가 형성되어 있다. 패키지 본체(100) 홈의 상부면에는 솔더 범프(114)에 의해 플립칩 본딩된 제 1반도체 칩(112)이 있으며 제 1반도체 칩(112) 상부면에는 접착제(110)를 통해 접착되어 적층된 제 2반도체 칩(108)이 있다. 그리고 패키지 본체(100)의 내측벽 상부면과 하부면이 관통되는 제 1 및 제 2쓰루홀(104a, 104b)이 형성되어 있다. 또 제 1쓰루홀(104a)을 통해 제 1반도체 칩(112)의 솔더 범프(114)와 리드(107)가 연결되는 제 1배선(103)과, 제 2쓰루홀(104b)을 통해 리드(107)가 연결되는 제 2배선(106)이 형성되어 있다. 또한 제 2반도체 칩(108)의 패드와 제 2배선(106) 사이를 연결하는 와이어(118)가 형성되어 있다. 제 1반도체 칩(112)과 평행으로 배치되어 패키지 본체의 외측벽에 부착된 지지막(101)이 형성되어 있으며 이 지지막(101)에 제 1배선(103)과 연결되는 솔더 범프(114)를 통해 플립칩 본딩된 제 3반도체 칩(116)이추가 형성되어 있다. 이 제 3반도체 칩(116)은 패키지 홈 내측벽 상부면과 하부면에 관통되는 쓰루홀(104b)을 통해 제 1배선(103)과 연결되어 리드(107)에 접속된다.
이러한 본 발명의 다른 실시예에 따른 사이드 브레이즈 패키지는 내부 홈이 상부/하부 모두 뚫려 있어 내부 홈을 채우기 위해 봉지물(120)이 몰딩되어 있다.
한편, 본 발명에 따른 또 다른 실시예는 도 2의 패키지에 추가로 반도체 칩이 패키지되어 두 쌍의 칩(즉, 4개)을 패키지화할 수 있다. 즉, 제 3반도체 칩(116) 상부면에 접착되어 적층된 제 4반도체 칩과, 홈 내측벽 상부면과 하부면에 관통되어 제 3반도체 칩(116)의 배선을 연결시키는 쓰루홀과, 쓰루홀에 연결된 배선과 제 4반도체 칩의 패드를 연결하는 와이어를 추가하여 4개 칩이 패키징된 사이드 브레이즈 패키지를 제작할 수 있다.
이상 설명한 바와 같이, 본 발명은 사이드 브레이즈 구조에서 적어도 두 개 이상의 반도체 칩을 동일 패키지에 적층해서 실장하기때문에 반도체 패키지의 경박단소, 소형화를 구현할 수 있는 효과가 있다.
한편, 본 발명은 상술한 실시예에 국한되는 것이 아니라 후술되는 청구범위에 기재된 본 발명의 기술적 사상과 범주내에서 당업자에 의해 여러 가지 변형이 가능하다.

Claims (7)

  1. 내부 홈이 구비된 패키지 본체의 외측벽에 외부 전원과 연결되는 리드;
    상기 홈의 상부면에 솔더 범프에 의해 플립칩 본딩된 제 1반도체 칩;
    상기 제 1반도체 칩 상부면에 접착되어 적층된 제 2반도체 칩;
    상기 홈 내측벽 상부면과 하부면에 관통되는 쓰루홀;
    상기 쓰루홀을 통해 상기 반도체 칩의 솔더 범프를 통해 상기 리드를 연결하는 제 1배선과, 상기 쓰루홀을 통해 상기 리드와 연결된 제 2배선;
    상기 제 2반도체 칩의 패드와 제 2배선 사이를 연결하는 와이어를 구비하는 것을 특징으로 하는 사이드 브레이즈 패키지.
  2. 제 1항에 있어서, 상기 내부 홈은 봉지물로 몰딩하는 것을 특징으로 하는 사이드 브레이즈 패키지.
  3. 제 1항에 있어서, 상기 패키지 본체는 세라믹으로 이루어진 것을 특징으로 하는 사이드 브레이즈 패키지.
  4. 제 1항에 있어서, 상기 내부 홈은 상부면과 하부면이 모두 뚫린 것을 특징으로 하는 사이드 브레이즈 패키지.
  5. 제 1항 또는 제 4항에 있어서, 상기 내부 홈에 상기 반도체 칩과 평행으로 배치되어 상기 패키지 본체의 외측벽에 부착된 지지막을 더 포함하는 것을 특징으로 하는 특징으로 하는 사이드 브레이즈 패키지.
  6. 제 1항 또는 제 4항에 있어서, 상기 지지막에 상기 제 1배선과 연결되는 솔더 범프를 통해 플립칩 본딩된 제 3반도체 칩과, 상기 홈 내측벽 상부면과 하부면에 관통되어 상기 제 1배선과 제 3반도체 칩의 배선을 연결시키는 쓰루홀을 더 포함하는 것을 특징으로 하는 사이드 브레이즈 패키지.
  7. 제 6항에 있어서, 상기 제 3반도체 칩 상부면에 접착되어 적층된 제 4반도체 칩과, 상기 홈 내측벽 상부면과 하부면에 관통되어 상기 제 3반도체 칩의 배선을 연결시키는 쓰루홀과, 상기 쓰루홀에 연결된 배선과 상기 제 4반도체 칩의 패드를 연결하는 와이어를 더 포함하는 것을 특징으로 하는 사이드 브레이즈 패키지.
KR1020020086248A 2002-12-30 2002-12-30 사이드 브레이즈 패키지 KR100664796B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020020086248A KR100664796B1 (ko) 2002-12-30 2002-12-30 사이드 브레이즈 패키지
US10/748,428 US6903455B2 (en) 2002-12-30 2003-12-30 Side braze packages

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020086248A KR100664796B1 (ko) 2002-12-30 2002-12-30 사이드 브레이즈 패키지

Publications (2)

Publication Number Publication Date
KR20040059746A true KR20040059746A (ko) 2004-07-06
KR100664796B1 KR100664796B1 (ko) 2007-01-04

Family

ID=33157248

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020086248A KR100664796B1 (ko) 2002-12-30 2002-12-30 사이드 브레이즈 패키지

Country Status (2)

Country Link
US (1) US6903455B2 (ko)
KR (1) KR100664796B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100987783B1 (ko) * 2008-02-27 2010-10-18 박재순 반도체칩 패키지 및 그 제조 방법
CN111081648A (zh) * 2018-10-18 2020-04-28 爱思开海力士有限公司 包括支承上芯片层叠物的支承块的半导体封装件

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4808979B2 (ja) * 2005-03-18 2011-11-02 株式会社リコー マルチチップ型半導体装置及びその製造方法
WO2010056210A1 (en) * 2008-11-17 2010-05-20 Advanpack Solutions Private Limited Semiconductor substrate, package and device and manufacturing methods thereof
US9059050B2 (en) 2008-11-17 2015-06-16 Advanpack Solutions Pte. Ltd. Manufacturing methods of semiconductor substrate, package and device
US9875911B2 (en) * 2009-09-23 2018-01-23 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming interposer with opening to contain semiconductor die
US9337116B2 (en) * 2010-10-28 2016-05-10 Stats Chippac, Ltd. Semiconductor device and method of forming stepped interposer for stacking and electrically connecting semiconductor die
CN103219324A (zh) * 2012-01-18 2013-07-24 刘胜 堆叠式半导体芯片封装结构及工艺
CN104347556B (zh) * 2013-07-23 2017-10-10 中国振华集团永光电子有限公司 二极管封装结构
TW201526198A (zh) * 2013-12-18 2015-07-01 Innovative Turnkey Solution Corp 具有堆疊元件的封裝模組
US11031341B2 (en) * 2017-03-29 2021-06-08 Intel Corporation Side mounted interconnect bridges
US11765838B2 (en) 2021-08-20 2023-09-19 Apple Inc. Right angle sidewall and button interconnects for molded SiPs

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06275740A (ja) * 1993-03-23 1994-09-30 Nippon Cement Co Ltd マルチチップモジュールのｉｃ実装構造
KR960025458U (ko) * 1994-12-31 1996-07-22 세라믹 사이드브레이즈드 패키지
US6294839B1 (en) 1999-08-30 2001-09-25 Micron Technology, Inc. Apparatus and methods of packaging and testing die
KR20010028435A (ko) * 1999-09-21 2001-04-06 김영환 칩 적층형 패키지
KR100345164B1 (ko) * 2000-08-05 2002-07-24 주식회사 칩팩코리아 스택 패키지

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100987783B1 (ko) * 2008-02-27 2010-10-18 박재순 반도체칩 패키지 및 그 제조 방법
CN111081648A (zh) * 2018-10-18 2020-04-28 爱思开海力士有限公司 包括支承上芯片层叠物的支承块的半导体封装件
CN111081648B (zh) * 2018-10-18 2023-08-22 爱思开海力士有限公司 包括支承上芯片层叠物的支承块的半导体封装件

Also Published As

Publication number Publication date
US20040207058A1 (en) 2004-10-21
KR100664796B1 (ko) 2007-01-04
US6903455B2 (en) 2005-06-07

Similar Documents

Publication Publication Date Title
US6093969A (en) Face-to-face (FTF) stacked assembly of substrate-on-bare-chip (SOBC) modules
KR101070913B1 (ko) 반도체 칩 적층 패키지
KR20030000529A (ko) 복수의 중앙 패드형 반도체 칩이 적층된 패키지 소자 및그 제조 방법
US6294838B1 (en) Multi-chip stacked package
KR100664796B1 (ko) 사이드 브레이즈 패키지
KR20010049663A (ko) 반도체장치
KR20120126365A (ko) 유닛 패키지 및 이를 갖는 스택 패키지
KR20080067891A (ko) 멀티 칩 패키지
KR100444168B1 (ko) 반도체패키지
KR100650769B1 (ko) 적층형 패키지
JP3850712B2 (ja) 積層型半導体装置
KR100650049B1 (ko) 멀티 칩 패키지를 이용하는 적층 패키지
KR100400827B1 (ko) 반도체패키지
KR20040059741A (ko) 반도체용 멀티 칩 모듈의 패키징 방법
KR100331067B1 (ko) Bga반도체패키지
KR100374517B1 (ko) 전력증폭기 모듈의 구조 및 그 실장방법
KR20020015215A (ko) 반도체패키지
KR100623317B1 (ko) 반도체패키지
KR20030012192A (ko) 다이 적층형 윈도우 칩 스케일 패키지
KR100542673B1 (ko) 반도체패키지
KR100708050B1 (ko) 반도체패키지
KR100369387B1 (ko) 반도체패키지 및 그 제조방법
KR20050071825A (ko) 내부에 복수의 패키지가 적층되는 반도체 소자 패키지
KR20020013287A (ko) 반도체패키지
KR100381838B1 (ko) 반도체패키지

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111121

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20121126

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee