KR100987783B1 - 반도체칩 패키지 및 그 제조 방법 - Google Patents

반도체칩 패키지 및 그 제조 방법 Download PDF

Info

Publication number
KR100987783B1
KR100987783B1 KR1020080017977A KR20080017977A KR100987783B1 KR 100987783 B1 KR100987783 B1 KR 100987783B1 KR 1020080017977 A KR1020080017977 A KR 1020080017977A KR 20080017977 A KR20080017977 A KR 20080017977A KR 100987783 B1 KR100987783 B1 KR 100987783B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
conductive layer
circuit board
electrode
insulating film
Prior art date
Application number
KR1020080017977A
Other languages
English (en)
Other versions
KR20090092632A (ko
Inventor
박재순
Original Assignee
박재순
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박재순 filed Critical 박재순
Priority to KR1020080017977A priority Critical patent/KR100987783B1/ko
Publication of KR20090092632A publication Critical patent/KR20090092632A/ko
Application granted granted Critical
Publication of KR100987783B1 publication Critical patent/KR100987783B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)

Abstract

본 발명은 반도체칩 패키지 및 그 제조 방법에 관한 것으로서, 본 발명에 따른 반도체칩 패키지는 수납홈을 갖는 절연막과 상기 절연막 상에 형성되며 서로 분리된 제1 도전막 및 제2 도전막을 포함하는 회로 기판과, 상기 회로 기판의 수납홈 내에 배치되는 반도체칩과, 상기 반도체칩과 상기 제1 도전막을 연결하는 제1 전극과, 상기 반도체칩과 상기 제2 도전막을 연결하는 제2 전극을 포함한다.

Description

반도체칩 패키지 및 그 제조 방법{SEMICONDUCTOR PACKAGE AND METHOD OF MANUFACTURING FOR THE SAME}
본 발명은 반도체칩 패키지 및 그 제조 방법에 관한 것으로, 보다 상세하게는, 박형화 및 간소화된 반도체칩 패키지 및 그 제조 방법에 관한 것이다.
반도체칩 패키지(semiconductor package)는 여러 분야에서 다양한 용도로 사용되고 있다. 반도체칩 패키지는 반도체칩이 각종 전자 기기에 사용되기 용이하도록 형성된 패키지를 말한다. 일반적으로 반도체칩 패키지는 각종 전자 기기에 포함되어 구동을 제어하는 역할 등을 수행한다.
그러나 종래의 반도체칩 패키지는 반도체칩이 회로 기판 위에 바로 본딩(bonding)되며, 반도체칩의 전극과 회로 기판의 배선이 와이어 등과 같은 연결 수단을 사용하여 전기적으로 연결되었다.
따라서 반도체칩 패키지를 얇은 두께로 형성하는데 그 한계가 있었다. 또한, 와이어 등을 통해 반도체칩의 전극과 회로 기판을 전기적으로 연결하므로, 제조 공정이 상대적으로 번거로운 문제점이 있었다.
또한, 반도체칩 패키지는, 용도에 따라, 트랜지스터, 다이오드, 드라이브 IC, 발광 다이오드(light emitting diode)를 포함한 다양한 반도체칩들을 포함할 수 있다. 이와 같이, 반도체칩으로 발광 다이오드가 사용될 경우, 종래의 반도체칩 패키지는 발생시키는 빛의 휘도를 필요에 따라 조절하기 어려운 문제점이 부가적으로 있었다.
본 발명은 전술한 배경기술의 문제점을 해결하기 위한 것으로서, 박형화 및 간소화된 반도체칩 패키지를 제공하고자 한다.
또한, 상기한 반도체칩 패키지를 간단하게 제조할 수 있는 제조 방법을 제공하고자 한다.
본 발명에 따른 반도체칩 패키지(semiconductor chip package)는 수납홈을 갖는 절연막과 상기 절연막 상에 형성되며 서로 분리된 제1 도전막 및 제2 도전막을 포함하는 회로 기판과, 상기 회로 기판의 수납홈 내에 배치되는 반도체칩과, 상기 반도체칩과 상기 제1 도전막을 연결하는 제1 전극과, 상기 반도체칩과 상기 제2 도전막을 연결하는 제2 전극을 포함한다.
상기 절연막은 관통 형성된 수납공을 갖는 상부 절연막과, 상기 상부 절연막과 접착되어 상기 수납공의 일면을 막는 하부 절연막을 포함하며, 상기 하부 절연막에 의해 일면이 막힌 상기 수납공은 상기 수납홈이 될 수 있다.
상기 제1 도전막은 상기 상부 절연막과 상기 하부 절연막이 서로 대향하는 면의 반대면에 각각 형성된 제1 상부 도전막과 제1 하부 도전막을 포함하고, 상기 제2 도전막은 상기 상부 절연막과 상기 하부 절연막이 서로 대향하는 면의 반대면에 각각 형성된 제2 상부 도전막과 제2 하부 도전막을 포함하며, 상기 상부 절연막 및 상기 하부 절연막의 가장자리에 배치되어 상기 제1 상부 도전막과 상기 제1 하부 도전막을 서로 연결하는 제1 연결 부재와 상기 제2 상부 도전막과 상기 제2 하부 도전막을 서로 연결하는 제2 연결 부재를 더 포함할 수 있다.
상기 회로 기판 상에 형성되어 상기 반도체칩을 커버하는 커버 부재를 더 포함할 수 있다.
상기 수납홈과 상기 반도체칩 사이에 배치되어 상기 수납홈과 상기 반도체칩 사이의 공간을 채우는 접착제를 더 포함할 수 있다.
상기한 반도체칩 패키지에서, 상기 반도체칩은 발광 다이오드(light emitting diode, LED)일 수 있다.
상기 반도체칩은 전극 패드를 포함하며, 상기 제1 전극 및 상기 제2 전극은 각각 일부가 상기 반도체칩의 전극 패드와 중첩되고, 상기 반도체칩의 전극 패드와 중첩되는 상기 제1 전극 및 상기 제2 전극의 면적에 따라 상기 반도체칩에서 발생되는 빛의 휘도가 조절될 수 있다.
또한, 본 발명에 따른 반도체칩 패키지 제조 방법은 하부 절연막과 상기 하부 절연막 상에 형성된 하부 도전층을 포함하는 하부 회로 기판을 마련하는 단계와, 상부 절연막과 상기 상부 절연막 상에 형성된 상부 도전층을 포함하는 상부 회로 기판을 마련하는 단계와, 상기 상부 회로 기판에 관통 형성된 수납공을 형성하 는 단계와, 상기 상부 절연막과 상기 하부 절연막이 서로 대향하도록 상기 상부 회로 기판과 상기 하부 회로 기판을 서로 부착시켜 수납홈을 갖는 회로 기판을 형성하는 단계와, 상기 상부 도전층을 패터닝하여 제1 상부 도전막과 제2 상부 도전막을 형성하는 단계와, 상기 수납홈에 반도체칩을 배치하는 단계와, 상기 반도체칩과 제1 상부 도전막을 연결하는 제1 전극과, 상기 반도체칩과 제2 상부 도전막을 연결하는 제2 전극을 형성하는 단계를 포함한다.
상기 수납홈에 상기 반도체칩을 배치하기 전에 접착제를 배치하는 단계를 더 포함하며, 상기 접착제는 상기 수납홈과 상기 반도체칩 사이의 공간을 채울 수 있다.
상기 하부 도전층은 상기 상부 도전층과 함께 패터닝되어 제1 하부 도전막과 제2 하부 도전막이 형성될 수 있다.
상기 상부 도전층과 상기 하부 도전층을 각각 서로 연결하는 제1 연결 부재 및 제2 연결 부재를 형성하는 단계를 더 포함하고, 상기 제1 연결 부재를 통해 상기 제1 상부 도전막과 상기 제1 하부 도전막이 전기적으로 서로 연결되며, 상기 제2 연결 부재를 통해 상기 제2 상부 도전막과 상기 제2 하부 도전막이 전기적으로 서로 연결될 수 있다.
상기 제1 연결 부재 및 상기 제2 연결 부재는 상기 상부 회로 기판과 상기 하부 회로 기판을 함께 관통하는 연결공을 형성하고, 상기 연결공에 도전 물질을 채워 형성될 수 있다.
상기 회로 기판 상에 상기 반도체칩을 커버하는 커버 부재를 형성하는 단계 를 더 포함할 수 있다.
상기한 반도체칩 패키지 제조 방법에서, 상기 반도체칩은 발광 다이오드(light emitting diode, LED)일 수 있다.
상기 반도체칩은 전극 패드를 포함하고, 상기 제1 전극 및 상기 제2 전극은 각각 일부가 상기 반도체칩의 전극 패드와 중첩되며, 상기 반도체칩의 전극 패드와 중첩되는 상기 제1 전극 및 상기 제2 전극의 면적에 따라 상기 반도체칩에서 발생되는 빛의 휘도가 조절될 수 있다.
본 발명에 따르면, 반도체칩 패키지는 더욱 박형화 및 간소화될 수 있다.
또한, 상기한 반도체칩 패키지를 간단하고 생산적으로 제조할 수 있다.
또한, 필요에 따라, 용이하게 성능을 조절하여 반도체칩 패키지를 제조할 수 있다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
또한, 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
또한, 여러 실시예에 있어서, 동일한 구성을 가지는 구성요소에 대해서는 동일한 부호를 사용하여 대표적으로 제1 실시예에서 설명하고, 그 외의 실시예에서는 제1 실시예와 다른 구성에 대해서만 설명하기로 한다.
도 1 및 도 2를 참조하여 본 발명의 실시예에 따른 반도체칩 패키지(10)를 설명한다. 도 1은 본 발명의 제1 실시예에 따른 반도체칩 패키지(10)의 사시도이다. 도 2는 도 1의 Ⅱ-Ⅱ선에 따른 반도체칩 패키지(10)의 단면을 나타낸다.
도 1 및 도 2에 도시한 바와 같이, 반도체칩 패키지(10)는 회로 기판(100), 반도체칩(300), 제1 전극(410) 및 제2 전극(420)을 포함한다.
회로 기판(100)은 상부 회로 기판(110)과 하부 회로 기판(120)을 포함한다. 상부 회로 기판(110)은 상부 절연막(111)과 상부 절연막(111) 상에 형성된 제1 상부 도전막(211) 및 제2 상부 도전막(212)을 포함한다. 여기서, 상부 절연막(111)은 관통 형성된 수납공을 갖는다. 하부 회로 기판(120)은 하부 절연막(121)과 하부 절연막(121) 상에 형성된 제1 하부 도전막(221) 및 제2 하부 도전막(222)을 포함한다. 상부 회로 기판(110)과 하부 회로 기판(120)은 상부 절연막(111) 및 하부 절연 막(121)이 서로 대향하도록 서로 접착되어 회로 기판(100)을 형성한다. 상부 절연막(111) 및 하부 절연막(121)은 폴리이미드(polyimide) 및 FR4 등과 같이 일반적으로 인쇄 회로 기판(PCB)의 소재로 널리 사용되는 공지된 다양한 물질로 만들어질 수 있다.
또한, 상부 회로 기판(110)과 하부 회로 기판(120)이 서로 접착됨으로써, 상부 절연막(111)의 수납공은 하부 절연막(121)에 의해 일면이 막히게 된다. 이에, 상부 절연막(111)의 수납공은 회로 기판(100)의 수납홈(115)이 된다.
최종적으로, 회로 기판(100)은 일면에 형성된 수납홈(115)과, 양면에 형성된 도전 패턴을 갖는다. 여기서, 도전 패턴은 제1 상부 도전막(211), 제2 상부 도전막(212), 제1 하부 도전막(221), 및 제2 하부 도전막(222)을 말한다.
그러나 본 발명이 반드시 이에 한정되는 것은 아니다. 따라서 반도체칩 패키지(10)가 사용되는 용도에 따라 회로 기판(100)은, 일면에만 형성된 도전 패턴을 가질 수도 있다. 즉, 제1 하부 도전막(221) 및 제2 하부 도전막(222)은 생략될 수도 있다.
한편, 도 1 및 도 2에서는, 상부 회로 기판(110)과 하부 회로 기판(120)을 서로 접착시키기 위해 별도의 점착층 또는 접착 부재(150)가 사용된 것으로 나타내었으나, 본 발명이 이에 한정되는 것은 아니다. 따라서, 상부 회로 기판(110)과 하부 회로 기판(120)은 공지된 다양한 방법으로 서로 접착될 수 있다. 예를 들어, 열 또는 레이저를 이용한 접착 방법이 사용될 수도 있다.
또한, 도 1 및 도 2에서는, 회로 기판(100)이 상부 회로 기판(110) 및 하부 회로 기판(120)을 포함하는 이중층으로 형성된 것으로 나타내었으나, 본 발명이 이에 한정되는 것은 아니다. 따라서 회로 기판(100)은 단일층으로 형성될 수 있으며, 수납홈(115)은 단일층으로 형성된 회로 기판(100)에 공지된 여러 수단을 통해 형성될 수 있다.
또한, 반도체칩 패키지(10)는 제1 상부 도전막(211)과 제1 하부 도전막(221)을 서로 연결하는 제1 연결 부재(251), 제2 상부 도전막(212)과 제2 하부 도전막(222)을 서로 연결하는 제2 연결 부재(252)를 더 포함한다. 제1 연결 부재(251) 및 제2 연결 부재(252)는 상부 절연막(111) 및 하부 절연막(121)의 가장자리에 배치된다.
반도체칩(300)은 회로 기판(100)의 수납홈(115) 내에 배치된다. 그리고 제1 전극(410)은 반도체칩(300)과 제1 상부 도전막(211)을 서로 연결하고, 제2 전극(420)은 반도체칩(300)과 제2 상부 도전막(212)을 서로 연결한다.
또한, 반도체칩 패키지(10)는 수납홈(115)과 반도체칩(300) 사이에 배치되어 수납홈(115)과 반도체칩(300) 사이의 공간을 채우는 접착제(350)를 더 포함할 수 있다. 접착제(350)는 수납홈(115)에 수납된 반도체칩(300)을 고정하고, 제1 전극(410)과 제2 전극(420)이 반도체칩(300)과 제1 상부 도전막(211) 및 제2 상부 도전막(212)을 각각 서로 안정적으로 연결할 수 있도록 돕는 역할을 한다.
또한, 제1 전극(410) 및 제2 전극(420)은 각각 일부가 반도체칩(300)과 중첩된다.
또한, 반도체칩(300)은 발광 다이오드(light emitting diode, LED)일 수 있 다. 반도체칩(300)으로 발광 다이오드가 사용될 경우, 반도체칩 패키지(10)는 각종 전자 기기에 광원으로 사용될 수 있다. 그러나 본 발명이 반드시 이에 한정되는 것은 아니며, 반도체칩 패키지(10)가 사용되는 용도에 따라 발광 다이오드 이외에 트랜지스터, 다이오드 및 드라이브 IC 등 다양한 종류의 반도체칩(300)이 사용될 수 있다.
또한, 도 2에 도시한 바와 같이, 반도체칩(300)은 전극 패드들(411, 412)을 포함한다. 전극 패드들(411, 412)은 반도체칩(300)과 제1 전극(410) 및 제2 전극(420)을 접속 시킨다. 이러한 전극 패드들(411, 421)은 생략될 수도 있다.
또한, 반도체칩(300)으로 발광 다이오드가 사용될 경우, 반도체칩(300)의 전극 패드들(411, 421)과 각각 중첩되는 제1 전극(410) 및 제2 전극(420)의 면적을 조절하여 반도체칩 패키지(10)가 발생시키는 빛의 휘도를 조절할 수 있다. 즉, 제1 전극(410) 및 제2 전극(420)이 반도체칩(300)을 가리는 부분을 조절하여, 고휘도의 빛을 발생시키는 반도체칩 패키지(10)를 형성할 수도 있고, 대면적 저휘도의 빛을 발생시키는 반도체칩 패키지(10)를 형성할 수도 있다.
이와 같은 구성에 의하여, 반도체칩 패키지(10)는 더욱 박형화 및 간소화될 수 있다. 따라서 다양한 전자 기기에 더욱 효과적으로 사용될 수 있다.
또한, 반도체칩(300)으로 발광 다이오드가 사용될 경우, 반도체칩 패키지(10)가 발생하는 빛의 휘도를 필요에 따라 조절하여 생산하기가 용이하다. 구체적으로, 대면적 저휘도의 빛을 발생하는 반도체칩 패키지(10)를 용이하게 만들 수 있다.
또한, 본 발명에 따른 또 다른 실시예로, 도 3 및 도 4에 도시한 바와 같이, 반도체칩 패키지(11, 12)는 회로 기판(100) 상에 형성되어 반도체칩(300)을 커버하는 커버 부재(501, 502)를 더 포함할 수 있다.
도 3에 도시된 커버 부재(501)는 격벽부(510)와, 격벽부(510) 안쪽에 채워진 보호층(520)을 포함한다. 반도체칩(300)이 발광 다이오드인 경우, 보호층(520)은 빛의 투과율이 높은 소재로 만들어지는 것이 바람직하다. 이때, 색을 갖는 소재를 포함하여 보호층(520)을 형성하면, 발광 다이오드에서 발생된 빛에 색을 부여할 수 있다.
도 4에 도시된 커버 부재(502)는 수지(resin) 계열의 소재로 만들어질 수 있다. 반도체칩(300)이 발광 다이오드인 경우, 커버 부재(502)는 투명한 수지 계열의 소재로 만들어진다. 일예로, 에폭시(epoxy) 수지를 들 수 있다.
또한, 도 4에 도시된 커버 부재(502)는 윗면에 프리즘(prism)과 같은 형상을 가질 수 있다. 이에, 반도체칩(300)이 발광 다이오드인 경우, 발광 다이오드에서 발생된 빛의 이용 효율을 더욱 향상시킬 수 있다. 커버 부재(502)의 윗면이 갖는 형상은 용도에 따라 다양하게 변경하여 실시할 수 있다.
이와 같은 구성에 의하여, 반도체칩 패키지(11, 12)는 박형화 및 간소화됨과 동시에 내구성이 향상되고 용도에 따라 더욱 적절하게 사용될 수 있다.
이하, 도 5a 내지 도 9를 참조하여, 본 발명의 실시예에 따른 도 1의 반도체칩 패키지(10)의 제조 방법을 설명한다. 반도체칩 패키지(10)는 낱개로 제조될 수 있다. 그러나 생산성을 높이기 위해, 한 번에 여러 개를 묶음으로 제조하고, 이를 절단하여 낱개로 사용하는 것이 보편적이다. 이하에서는, 여러 개를 한 번에 제조한 후, 이를 절단하여 반도체칩 패키지(10)를 제조하는 방법을 중심으로 설명한다.
먼저, 도 5a 및 도 5b에 도시한 바와 같이, 하부 절연막(121)과 하부 절연막(121) 상에 형성된 하부 도전층(220)을 포함한 하부 회로 기판(120)과, 상부 절연막(111)과 상부 절연막(111) 상에 형성된 상부 도전층(210)을 포함한 상부 회로 기판(110)을 마련한다. 그리고 상부 회로 기판(110)을 관통하는 수납공을 형성한 후, 상부 회로 기판(110)과 하부 회로 기판(120)을 서로 접착하여 회로 기판(100)을 형성한다. 이때, 상부 회로 기판(110)과 하부 회로 기판(120)은 상부 절연막(111)과 하부 절연막(121)이 서로 대향하도록 서로 접착된다. 여기서, 상부 회로 기판(110)과 하부 회로 기판(120)은 공지된 다양한 방법을 통해 접착할 수 있다.
이때, 상부 회로 기판(110)과 하부 회로 기판(120)을 접착함으로써, 상부 회로 기판(110)의 수납공은 일면이 막히게 된다. 이와 같이, 일면이 막힌 수납공은 회로 기판(100)의 수납홈(115)이 된다.
다음, 도 6a 및 도 6b에 도시한 바와 같이, 상부 회로 기판(110)과 하부 회로 기판(120)을 함께 관통하는 연결공(180)을 형성한다. 그리고 연결공(180)에 도전 물질을 채워 상부 도전층(210)과 하부 도전층(220)을 서로 연결하는 제1 연결 부재(251)와 제2 연결 부재(252)를 각각 형성한다.
다음, 도 7a 및 도 7b에 도시한 바와 같이, 상부 도전층(210)과 하부 도전층(220)을 각각 패터닝(patterning)하여 제1 상부 도전막(211), 제2 상부 도전막(212), 제1 하부 도전막(221), 및 제2 하부 도전막(222)을 형성한다. 여기서, 상 부 도전층(210) 및 하부 도전층(220)은 사진 식각 공정 등을 통해 패터닝될 수 있다. 사진 식각 공정은 공지된 다양한 방법이 있으며, 당해 기술 분야의 전문가가 용이하게 실시할 수 있으므로 자세한 설명은 생략한다.
또한, 제1 상부 도전막(211)과 제1 하부 도전막(221)은 제1 연결 부재(251)를 통해 서로 연결되며, 제2 상부 도전막(212)과 제2 상부 도전막(222)은 제2 연결 부재(252)를 통해 서로 연결된다.
다음, 도 8에 도시한 바와 같이, 회로 기판(100)의 수납홈(115)에 내에 반도체칩(300)을 배치한다. 이때, 수납홈(115)에 수납된 반도체칩(300)을 고정하기 위해 수납홈(115)에 접착제(350)를 먼저 배치한다.
접착제(350)는 수납홈(115)과 반도체칩(300) 사이의 공간을 채움으로써, 후술할 제1 전극(410) 및 제2 전극(420) 형성 단계에서 제1 전극(410) 및 제2 전극(420)에 단선이 발생하는 것을 방지할 수 있다. 즉, 접착제(350)가 수납홈(115)과 반도체칩(300) 사이의 공간 채우지 않아 빈공간이 존재할 경우, 이로 인해 제1 전극(410) 및 제2 전극(420)에 단선과 같은 불량이 발생할 수 있다.
접착제(350)는 일예로 에폭시 수지 등이 사용될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 다양한 종류의 접착제(350)가 사용될 수 있다.
다음, 도 9에 도시한 바와 같이, 제1 전극(410) 및 제2 전극(420)을 형성하여 반도체칩(300)과 제1 상부 도전막(211) 및 제2 상부 도전막(212)을 각각 연결한다.
그리고 제1 전극(410) 및 제2 전극(420)도 먼저 도전층을 도포하고, 사진 식 각 공정 등을 통해 도전층을 패터닝하는 방법으로 형성할 수 있다.
다음, 도 9에 도시한 절취선을 따라 회로 기판(100)을 절단하여 낱개로 분리된 반도체칩 패키지(10)를 형성할 수 있다.
다음, 앞서 도 3 및 도 4에 도시한 바와 같이, 회로 기판(100) 상에 반도체칩(300)을 커버하는 커버 부재(501, 502)를 형성할 수 있다.
이와 같은 제조 방법에 의하여, 반도체칩 패키지(10)를 간단하고 생산적으로 제조할 수 있다.
또한, 반도체칩(300)으로 발광 다이오드가 사용될 경우, 반도체칩 패키지(10)가 발생하는 빛의 휘도를 필요에 따라 용이하게 조절하여 제조할 수 있다. 구체적으로, 대면적 저휘도의 빛을 발생하는 반도체칩 패키지(10)를 용이하게 제조할 수 있다.
본 발명을 앞서 기재한 바에 따라 여러 실시예들을 통해 설명하였지만, 다음에 기재하는 특허청구범위의 개념과 범위를 벗어나지 않는 한, 다양한 수정 및 변형이 가능하다는 것을 본 발명이 속하는 기술 분야에 종사하는 자들은 쉽게 이해할 것이다.
도 1은 본 발명의 실시예에 따른 반도체칩 패키지의 사시도이다.
도 2는 도 1의 Ⅱ-Ⅱ선에 따른 반도체칩 패키지의 단면도이다.
도 3은 본 발명의 다른 실시예에 따른 반도체칩 패키지의 단면도이다.
도 4는 본 발명의 또 다른 실시예에 따른 반도체칩 패키지의 단면도이다.
도 5a 내지 도 9는 도 1의 반도체칩 패키지의 제조 방법을 순차적으로 나타낸 단면도들이다.

Claims (15)

  1. 수납홈을 갖는 절연막과 상기 절연막 상에 형성되며 서로 분리된 제1 도전막 및 제2 도전막을 포함하는 회로 기판과,
    상기 회로 기판의 수납홈 내에 배치되는 반도체칩과,
    상기 반도체칩과 상기 제1 도전막을 연결하는 판형상의 제1 전극과,
    상기 반도체칩과 상기 제2 도전막을 연결하는 판형상의 제2 전극을 포함하는 것을 특징으로 하는 반도체칩 패키지(semiconductor chip package).
  2. 제1항에서,
    상기 절연막은 관통 형성된 수납공을 갖는 상부 절연막과, 상기 상부 절연막과 접착되어 상기 수납공의 일면을 막는 하부 절연막을 포함하며,
    상기 하부 절연막에 의해 일면이 막힌 상기 수납공은 상기 수납홈이 되는 것을 특징으로 하는 반도체칩 패키지.
  3. 제2항에서,
    상기 제1 도전막은 상기 상부 절연막과 상기 하부 절연막이 서로 대향하는 면의 반대면에 각각 형성된 제1 상부 도전막과 제1 하부 도전막을 포함하고,
    상기 제2 도전막은 상기 상부 절연막과 상기 하부 절연막이 서로 대향하는 면의 반대면에 각각 형성된 제2 상부 도전막과 제2 하부 도전막을 포함하며,
    상기 상부 절연막 및 상기 하부 절연막의 가장자리에 배치되어 상기 제1 상부 도전막과 상기 제1 하부 도전막을 서로 연결하는 제1 연결 부재와 상기 제2 상부 도전막과 상기 제2 하부 도전막을 서로 연결하는 제2 연결 부재를 더 포함하는 것을 특징으로 하는 반도체칩 패키지.
  4. 제1항에서,
    상기 회로 기판 상에 형성되어 상기 반도체칩을 커버하는 커버 부재를 더 포함하는 것을 특징으로 하는 반도체칩 패키지.
  5. 제1항에서,
    상기 수납홈과 상기 반도체칩 사이에 배치되어 상기 수납홈과 상기 반도체칩 사이의 공간을 채우는 접착제를 더 포함하는 것을 특징으로 하는 반도체칩 패키지.
  6. 제1항 내지 제5항 중 어느 한 항에서,
    상기 반도체칩은 발광 다이오드(light emitting diode, LED)인 것을 특징으로 하는 반도체칩 패키지.
  7. 제6항에서,
    상기 반도체칩은 전극 패드를 포함하며,
    상기 제1 전극 및 상기 제2 전극은 각각 일부가 상기 반도체칩의 전극 패드 와 중첩되고,
    상기 반도체칩의 전극 패드와 중첩되는 상기 제1 전극 및 상기 제2 전극의 면적에 따라 상기 반도체칩에서 발생되는 빛의 휘도가 조절되는 것을 특징으로 하는 반도체칩 패키지.
  8. 하부 절연막과 상기 하부 절연막 상에 형성된 하부 도전층을 포함하는 하부 회로 기판을 마련하는 단계와,
    상부 절연막과 상기 상부 절연막 상에 형성된 상부 도전층을 포함하는 상부 회로 기판을 마련하는 단계와,
    상기 상부 회로 기판에 관통 형성된 수납공을 형성하는 단계와,
    상기 상부 절연막과 상기 하부 절연막이 서로 대향하도록 상기 상부 회로 기판과 상기 하부 회로 기판을 서로 부착시켜 수납홈을 갖는 회로 기판을 형성하는 단계와,
    상기 상부 도전층을 패터닝하여 제1 상부 도전막과 제2 상부 도전막을 형성하는 단계와,
    상기 수납홈에 반도체칩을 배치하는 단계와,
    상기 반도체칩과 제1 상부 도전막을 연결하는 제1 전극과, 상기 반도체칩과 제2 상부 도전막을 연결하는 제2 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체칩 패키지 제조 방법.
  9. 제8항에서,
    상기 수납홈에 상기 반도체칩을 배치하기 전에 접착제를 배치하는 단계를 더 포함하며,
    상기 접착제는 상기 수납홈과 상기 반도체칩 사이의 공간을 채우는 것을 특징으로 하는 반도체칩 패키지 제조 방법.
  10. 제8항에서,
    상기 하부 도전층은 상기 상부 도전층과 함께 패터닝되어 제1 하부 도전막과 제2 하부 도전막이 형성되는 것을 특징으로 하는 반도체칩 패키지 제조 방법.
  11. 제10항에서,
    상기 상부 도전층과 상기 하부 도전층을 각각 서로 연결하는 제1 연결 부재 및 제2 연결 부재를 형성하는 단계를 더 포함하고,
    상기 제1 연결 부재를 통해 상기 제1 상부 도전막과 상기 제1 하부 도전막이 전기적으로 서로 연결되며,
    상기 제2 연결 부재를 통해 상기 제2 상부 도전막과 상기 제2 하부 도전막이 전기적으로 서로 연결되는 것을 특징으로 하는 반도체칩 패키지 제조 방법.
  12. 제11항에서,
    상기 제1 연결 부재 및 상기 제2 연결 부재는 상기 상부 회로 기판과 상기 하부 회로 기판을 함께 관통하는 연결공을 형성하고, 상기 연결공에 도전 물질을 채워 형성되는 것을 특징으로 하는 반도체칩 패키지 제조 방법.
  13. 제8항에서,
    상기 회로 기판 상에 상기 반도체칩을 커버하는 커버 부재를 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체칩 제조 방법.
  14. 제8항 내지 제13항 중 어느 한 항에서,
    상기 반도체칩은 발광 다이오드(light emitting diode, LED)인 것을 특징으로 하는 반도체칩 패키지 제조 방법.
  15. 제14항에서,
    상기 반도체칩은 전극 패드를 포함하며,
    상기 제1 전극 및 상기 제2 전극은 각각 일부가 상기 반도체칩의 전극 패드와 중첩되고,
    상기 반도체칩의 전극 패드와 중첩되는 상기 제1 전극 및 상기 제2 전극의 면적에 따라 상기 반도체칩에서 발생되는 빛의 휘도가 조절되는 것을 특징으로 하는 반도체칩 패키지 제조 방법.
KR1020080017977A 2008-02-27 2008-02-27 반도체칩 패키지 및 그 제조 방법 KR100987783B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080017977A KR100987783B1 (ko) 2008-02-27 2008-02-27 반도체칩 패키지 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080017977A KR100987783B1 (ko) 2008-02-27 2008-02-27 반도체칩 패키지 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20090092632A KR20090092632A (ko) 2009-09-01
KR100987783B1 true KR100987783B1 (ko) 2010-10-18

Family

ID=41301174

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080017977A KR100987783B1 (ko) 2008-02-27 2008-02-27 반도체칩 패키지 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100987783B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990069447A (ko) * 1998-02-09 1999-09-06 구본준 반도체 패키지와 그 제조방법
KR20010028845A (ko) * 1999-09-27 2001-04-06 김영환 적층형 마이크로 비지에이 패키지 및 제조방법
KR20010068781A (ko) * 2000-01-10 2001-07-23 윤종용 반도체 칩 패키지
KR20040059746A (ko) * 2002-12-30 2004-07-06 동부전자 주식회사 사이드 브레이즈 패키지

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990069447A (ko) * 1998-02-09 1999-09-06 구본준 반도체 패키지와 그 제조방법
KR20010028845A (ko) * 1999-09-27 2001-04-06 김영환 적층형 마이크로 비지에이 패키지 및 제조방법
KR20010068781A (ko) * 2000-01-10 2001-07-23 윤종용 반도체 칩 패키지
KR20040059746A (ko) * 2002-12-30 2004-07-06 동부전자 주식회사 사이드 브레이즈 패키지

Also Published As

Publication number Publication date
KR20090092632A (ko) 2009-09-01

Similar Documents

Publication Publication Date Title
CN109962082A (zh) 电子封装单元与其制造方法及电子装置
KR101518457B1 (ko) 발광 다이오드 실장용 연성인쇄회로기판
CN101340777A (zh) 柔性印刷电路板和使用其的液晶显示装置及其制造方法
JP2011003853A (ja) 発光装置の製造方法、発光装置および発光装置搭載用基板
JPS63249345A (ja) フレキシブル搭載基板
US20120294042A1 (en) Led module, backlight unit including the led module, and method for manufacturing the led module
US10575411B2 (en) Method of providing conductive structures in a multi-foil system and multifoil system comprising same
KR101636516B1 (ko) 렌즈 일체형 발광다이오드 모듈의 제조방법
JP3604108B2 (ja) チップ型光半導体の製造方法
JP4593201B2 (ja) チップ部品型発光装置及びそのための配線基板
KR100987783B1 (ko) 반도체칩 패키지 및 그 제조 방법
JP2002170998A (ja) 半導体発光装置およびその製造方法
US20140335635A1 (en) Electronic assemblies including a subassembly film and methods of producing the same
JP2005332983A (ja) 光半導体パッケージ及びその製造方法
JP2019523560A (ja) 発光デバイス及びその製造方法
KR101237794B1 (ko) 발광소자 패키지 및 이를 구비하는 백라이트 유닛
TWI719721B (zh) 拼接顯示器及其製造方法
US20090115926A1 (en) Display and method of making
US8373260B1 (en) Chip package
JP2013110288A (ja) サイドビュー型発光装置及びその製造方法
JP2006073842A (ja) 配線基板
JP2006523920A5 (ko)
KR102126536B1 (ko) 선광원 및 이의 제조 방법
US11798876B2 (en) Chip on film package and display device including the same
CN214313201U (zh) 具有内埋芯片的多像素封装结构及应用其的电子装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140408

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee