KR100369387B1 - 반도체패키지 및 그 제조방법 - Google Patents

Abstract

이 발명은 반도체패키지 및 그 제조 방법에 관한 것으로, 서로 다른 두 개의 반도체칩을 동시에 수용함으로써 고밀도화 및 고성능화를 구현할 수 있도록, 상면 둘레 근방에 다수의 입출력패드가 구비된 제1반도체칩과; 상기 제1반도체칩의 상면에 위치되어 있으며, 상면에 다수의 입출력패드가 구비된 제2반도체칩과; 상기 제1반도체칩과 제2반도체칩 사이에 접착된 동시에 그 외주연으로 연장되어 있고, 상기 제2반도체칩의 외주연으로는 일정 크기의 슬롯이 다수 형성되어 있으며, 상기 슬롯의 외주연에는 상기 제1,2반도체칩의 입출력패드와 접속될 수 있도록 다수의 본드핑거가 형성되어 있으며, 상기 본드핑거에 연결되어서는 다수의 볼랜드가 형성된 써킷테이프와; 상기 제1,2반도체칩의 입출력패드와 본드핑거를 접속하는 도전성와이어와; 상기 제1반도체칩, 제2반도체칩 및 써킷테이프의 윈도우 상면을 봉지하는 봉지재와; 상기 써킷테이프의 볼랜드에 융착된 다수의 도전성볼을 포함하여 이루어진 것을 특징으로 함.

Description

반도체패키지 및 그 제조 방법{semiconductor package and its manufacturing method}

본 발명은 반도체패키지 및 그 제조 방법에 관한 것으로, 더욱 상세하게 설명하면 서로 다른 두 개의 반도체칩을 동시에 수용함으로써 고밀도화 및 고성능화를 구현할 수 있는 반도체패키지 및 그 제조 방법에 관한 것이다.

최근의 전자기기 예를 들면, 휴대폰, 셀룰러 폰, 노트북 등의 마더보드에는 많은 수의 반도체칩들이 패키징되어 최소시간내에 그것들이 다기능을 수행할 수 있도록 설계되는 동시에, 상기 반도체칩을 패키징한 반도체패키지 및 상기 반도체패키지들이 실장되는 전자기기도 소형화되어 가는 추세에 있다.

이러한 반도체패키지는 통상 인쇄회로기판, 써킷필름 또는 써킷테이프(이하, '써킷테이프'로 총칭함) 상에 하나의 반도체칩이 탑재된 채, 와이어 본딩, 몰딩, 도전성볼 융착 공정 등이 수행된 후 마더보드에 실장된다.

그러나 상기한 종래의 반도체패키지는 써킷테이프상에 오직 하나의 반도체칩 만이 탑재됨으로써 반도체패키지의 고밀도화 및 고성능화에는 어느 정도의 한계가 있다. 더구나, 최근의 전자기기는 더욱 고기능화, 고용량화 또한 박형화되어 가고 있는 추세에서 상기와 같이 단 하나의 반도체칩을 탑재한 반도체패키지 구조로서는이를 뒷받침해줄 수 없는 문제점이 있다.

따라서 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로, 서로 다른 두 개의 반도체칩을 동시에 수용함으로써 고밀도화 및 고성능화를 구현할 수 있는 반도체패키지 및 그 제조 방법을 제공하는데 있다.

도1a 및 도1b는 본 발명의 제1실시예에 의한 반도체패키지를 도시한 단면도이다.

도2a 및 도2b는 본 발명의 제2실시예에 의한 반도체패키지를 도시한 단면도이다.

도3a 및 도3b는 본 발명의 제1실시예 및 제2실시예에 의한 반도체패키지가 적층된 상태를 도시한 단면도이다.

도4a 내지 도4e는 본 발명에 의한 반도체패키지의 제조 방법을 도시한 설명도이다.

도5는 도4c의 평면도이다.

- 도면중 주요 부호에 대한 설명 -

101, 102; 본 발명의 제1실시예 및 제2실시예에 의한 반도체패키지

2; 제1반도체칩 4; 제2반도체칩

2a, 4a; 입출력패드 10; 써킷테이프

11; 윈도우 12; 슬롯

13; 리드 14; 본드핑거

15; 볼랜드 16; 테이프

20; 스티프너 30; 도전성와이어

40; 봉지재 50; 도전성볼

상기한 목적을 달성하기 위해 본 발명에 의한 반도체패키지는 상면 둘레 근방에 다수의 입출력패드가 구비된 제1반도체칩과; 상기 제1반도체칩의 상면에 위치되어 있으며, 상면에 다수의 입출력패드가 구비된 제2반도체칩과; 상기 제1반도체칩과 제2반도체칩 사이에 접착된 동시에 그 외주연으로 연장되어 있고, 상기 제2반도체칩의 외주연으로는 일정 크기의 슬롯이 다수 형성되어 있으며, 상기 슬롯의 외주연에는 상기 제1,2반도체칩의 입출력패드와 접속될 수 있도록 다수의 본드핑거가 형성되어 있으며, 상기 본드핑거에 연결되어서는 다수의 볼랜드가 형성된 써킷테이프와; 상기 제1,2반도체칩의 입출력패드와 본드핑거를 접속하는 도전성와이어와; 상기 제1반도체칩, 제2반도체칩 및 써킷테이프의 윈도우 상면을 봉지하는 봉지재와; 상기 써킷테이프의 볼랜드에 융착된 다수의 도전성볼을 포함하여 이루어진 것을 특징으로 한다.

여기서, 상기 제1반도체칩과 제2반도체칩 사이의 써킷테이프에는 상기 제2반도체칩의 넓이만큼 윈도우가 형성될 수 있다.

상기 슬롯은 내측으로 리드가 연장되어 있고, 상기 리드는 제1반도체칩의 입출력패드와 직접 접속될 수 있다.

상기 도전성볼은 써킷테이프의 상면 또는 하면에 융착될 수 있다.

상기 도전성볼이 융착된 면의 반대면인 써킷테이프에는 스티프너가 접착됨이 바람직하다.

상기 제1반도체칩은 그 측면에도 봉지재가 봉지될 수 있다.

상기 볼랜드는 써킷테이프의 상면 및 하면으로 오픈될 수 있다.

상기 반도체패키지는 적어도 2개 이상 적층되어 있되, 첫 번째 반도체패키지의 도전성볼이 두 번째 반도체패키지의 써킷테이프에 형성된 볼랜드에 융착됨이 바람직하다.

또한 상기한 목적을 달성하기 위해 본 발명에 의한 반도체패키지의 제조 방법은 중앙에 윈도우가 형성되어 있고, 상기 윈도우의 외주연에는 다수의 리드가 형성되고, 상기 리드의 외주연에는 다수의 본드핑거가 형성되며, 상기 리드 및 본드핑거에 연결되어서는 다수의 볼랜드가 형성된 써킷테이프를 제공하는 단계와; 상기 써킷테이프의 저면에 제1반도체칩을 접착하고, 상기 제1반도체칩의 입출력패드와 써킷테이프의 리드를 전기적으로 접속하는 단계와; 상기 제1반도체칩의 상면인 써킷테이프의 윈도우 중앙에 제2반도체칩을 접착하는 단계와; 상기 제2반도체칩의 입출력패드와 써킷테이프의 본드핑거를 도전성와이어로 상호 접속하는 단계와; 상기 제1반도체칩, 제2반도체칩 및 써킷테이프의 윈도우 상면을 봉지재로 봉지하는 단계와; 상기 써킷테이프의 볼랜드에 다수의 도전성볼을 융착하는 단계를 포함하여 이루어진 것을 특징으로 한다.

여기서, 상기 제1반도체칩의 입출력패드와 써킷테이프의 리드는 갱본딩 기술에 의해 상호 접속됨이 바람직하다.

상기와 같이 하여 본 발명에 의한 반도체패키지 및 그 제조 방법에 의하면, 중앙에 윈도우가 형성되고, 다수의 볼랜드에 각각 연결된 리드 및 본드핑거를 구비한 써킷테이프에 2개의 반도체칩을 적층하여 위치시키고, 상기 2개의 반도체칩과 상기 리드 및 본드핑거를 각각 전기적으로 접속함으로써 고밀도화되고, 고성능화된 반도체패키지를 구현할 수 있게 된다.

더불어 어느 한 반도체칩의 입출력패드는 모두 갱본딩 기술에 의해 상기 리드와 전기적으로 접속하고, 또한 다른 반도체칩의 입출력패드는 본드핑거에 와이어 본딩 기술을 이용하여 전기적으로 접속함으로써 써킷테이프와 다수의 반도체칩 각각을 전기적으로 접속하는 방법이 용이해지는 장점이 있다.

또한, 써킷테이프의 일면에 스티프너 등을 더 접착함으로써 써킷테이프의 강성을 보강할 수 있게 된다.

더불어, 상기 반도체칩을 적어도 2개 이상 적층하여 사용할 수 있음으로써 보다 고밀도화되고, 고성능화된 반도체패키지를 얻을 수 있게 된다.

이하 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.

도1a 및 도1b는 본 발명의 제1실시예에 의한 반도체패키지(101)를 도시한 단면도이다.

먼저 상면 둘레 근방에 다수의 입출력패드(2a)가 형성된 제1반도체칩(2)이 위치되어있고, 상기 제1반도체칩(2)의 상면에는 접착제 또는 양면접착테이프등에 의해 제2반도체칩(4)이 접착되어 있다. 상기 제2반도체칩(4)의 상면에는 마찬가지로 다수의 입출력패드(4a)가 형성되어 있다.

상기 제1반도체칩(2)의 상면에서 그 외주연까지는 일정 크기의 써킷테이프(10)가 부착되어 있다. 상기 써킷테이프(10)는 상기 제2반도체칩(4)과 간섭되지 않토록 중앙에 일정크기의 윈도우(11)가 형성되어 있으며, 이 윈도우(11)는 상기 제1반도체칩(2)의 크기보다는 작게 제2반도체칩(4)의 크기보다는 크게 형성되어 있다. 상기 써킷테이프(10)의 윈도우(11) 외주연에는 적어도 2개 이상의 슬롯(12)이 형성되어 있으며, 상기 슬롯(12) 내측에는 상기 제1반도체칩(2)과 접속 가능한 리드(13)가 상,하면을 향하여 오픈되어 있다. 상기 리드(13)와 제1반도체칩(2)의 입출력패드(2a)는 통상적인 갱본딩 기술에 의해 상호 접속되어 있다.

여기서 상기 갱본딩 기술 대신 와이어 본딩 기술을 이용하여 상호 접속할 수도 있으며, 상기 갱본딩 기술로만 한정하는 것은 아니다.

또한, 상기 제1반도체칩(2)과 제2반도체칩(4) 사이의 써킷테이프(10)에는 윈도우(11)가 형성되어 있지만, 상기 윈도우를 형성하지 않고 직접 상기 써킷테이프(10)의 상,하면에 제1반도체칩(2) 및 제2반도체칩(4)을 접착시킬 수도 있다. 이때 상기 써킷테이프(10)에는 슬롯(12)을 반드시 형성하여야 한다.

한편, 상기 리드(13)와는 별도로 그 외주연에는 본드핑거(14)가 형성되어 있으며, 이 본드핑거(14)는 상부로 오픈되어 상기 제2반도체칩(4)과 접속 가능하게 되어 있다. 즉, 상기 본드핑거(14)는 제2반도체칩(4)의 입출력패드(4a)와 도전성와이어(30)에 의해 상호 접속되어있다.

더불어, 상기 리드(13) 및 본드핑거(14)에 각각 연결되어서는 다수의 볼랜드(15)가 형성되어 있으며, 이 볼랜드(15) 역시 상면으로 오픈되어 있다. 상기 상면으로 오픈된 볼랜드(15)에는 솔더볼과 같은 다수의 도전성볼(50)이 융착되어 마더보드에 실장 가능한 형태로 되어 있다.

여기서, 상기 볼랜드(15)는 써킷테이프의 상,하면 모두를 향하여 오픈될 수도 있다.

상기 써킷테이프(10)에 형성된 볼랜드(15), 본드핑거(14) 및 리드(13) 등은 모두 폴리머 계열의 가요성 테이프(16) 표면에 형성되어 있으며, 상기한 바와같이 볼랜드(15), 본드핑거(14) 및 리드(13)는 모두 상기 테이프(16)의 일면 또는 양면을 통해 외부로 오픈된 구조이다.

여기서, 상기 반도체칩과 전기적으로 접속되는 것을 비록 써킷테이프(10)에 한정하여 설명하였지만, 여기에만 한정되지 않으며 써킷필름이나 인쇄회로기판 등이 가능할 것이다.

계속해서, 상기 제1반도체칩(2)의 상면, 제2반도체칩(4), 써킷테이프(10)의 윈도우(11) 상면 및 그 외주연은 에폭시몰딩컴파운드 또는 액상 봉지재와 같은 봉지재(40)로 봉지되어 외부 환경으로부터 보호될 수 있도록 되어 있다.

더불어, 상기 제1반도체칩(2)의 측면인 써킷테이프(10)의 하면에는 상기 써킷테이프(10)의 강성을 보강하기 위해 폴리머 또는 금속재질의 스티프너(20)가 부착되어 있다. 여기서 상기 스티프너는 써킷테이프의 강성이 매우 취약한 경우에만 사용하며 반드시 부착되어야 하는 것은 아니다.

또한, 도1b에 도시된 바와 같이 상기 제1반도체칩(2)의 측면까지도 봉지재(40)로 봉지될 수 있으며, 이러한 경우에는 상기 제1반도체칩(2)과 봉지재(40)와의 결합력이 더욱 증가하게 된다. 여기서 상기 제1반도체칩의 측면까지 봉지재로 봉지하는 구조는 당업자의 선택적 사항이며, 반듯이 강제되는 구조는 아니다.

도2a 및 도2b는 본 발명의 제2실시예에 의한 반도체패키지(102)를 도시한 단면도이며, 이는 본 발명의 제1실시예와 유사하므로 그 차이점만을 설명하면 다음과 같다.

먼저, 써킷테이프(10)에 형성된 볼랜드(15)가 하부 방향을 향하여 오픈됨으로써 그곳에 융착된 도전성볼(50) 역시 써킷테이프(10)의 하면에 형성되어 있다. 즉, 제1실시예에서는 상기 볼랜드(15)가 써킷테이프(10)의 상면을 향해 오픈되고 따라서 도전성볼(50)이 써킷테이프(10)의 상면에 형성된 것과 다르다.

또한, 스티프너(20)가 제1실시예와 다르게 써킷테이프(10)의 상면에 부착되어 그 써킷테이프(10)의 강성을 상면에서 보강할 수 있도록 되어 있다.

계속해서, 도3a 및 도3b는 본 발명의 제1실시예 및 제2실시예에 의한 반도체패키지가 적층된 상태를 도시한 단면도이다.

도시된 바와 같이 다수의 반도체패키지가 적층될 수 있으며, 이때 적층수단은 각 반도체패키지에 형성된 도전성볼(50)이 된다.

즉, 첫 번째 반도체패키지(1)의 도전성볼(50)은 두 번째 반도체패키지(2)의 써킷테이프(10)에 형성된 볼랜드(15)에 융착됨으로써 결국 다수의 반도체패키지가 적층되는 것이다. 이때 첫 번째 또는 두 번째 반도체패키지(1,2)의 써킷테이프(10)에 형성된 볼랜드(15)는 상,하면으로 오픈되어야만 한다.

도4a 내지 도4e는 본 발명에 의한 반도체패키지(101)의 제조 방법을 도시한 설명도이다.

먼저 도4a에 도시된 바와 같이, 중앙에 윈도우(11)가 형성되고 상기 윈도우(11) 외주연에는 다시 일정 크기의 슬롯(12)이 형성되고, 상기 슬롯(12)내에는 리드(13)가 상,하부를 향해 오픈되며, 상기 슬롯(12)의 외주연에는 다수의 본드핑거(14)가 상부로 오픈되며, 상기 리드(13) 및 본드핑거(14)에 연결되어서는 상면(또는 하면)으로 오픈되어 볼랜드(15)가 형성된 써킷테이프(10)를 구비한다.

이때, 상기 제1반도체칩(2)의 외주연인 써킷테이프(10)의 하면에는 그 써킷테이프(10)의 강성을 보강하기 위해 스티프너(20)를 더 부착할 수 있다.

또한, 상기 써킷테이프(10)의 윈도우(11) 하면에는 그 윈도우(11)보다 크게 형성된 제1반도체칩(2)을 위치시키고 상기 제1반도체칩(2)의 입출력패드(2a)와 슬롯(12) 내측의 리드(13)는 갱본딩 기술을 이용하여 상호 전기적으로 접속시킨다.

이어서, 도4b에 도시된 바와 같이 상기 써킷테이프(10)의 윈도우(11) 내측인 제1반도체칩(2)의 상면에 제2반도체칩(4)을 접착제나 또는 양면 접착테이프 등을이용하여 접착시킨다.

이때, 상기 제2반도체칩(4)은 양면접착테이프를 웨이퍼 하면에 미리 접착시킨 후 소잉 공정을 통해 직접 제공됨이 바람직하나 이를 한정하는 것은 아니다.

이어서, 도4c 및 도5에 도시된 바와 같이 써킷테이프(10)의 본드핑거(14)와 제2반도체칩(4)의 입출력패드(4a)를 골드와이어나 알루미늄와이어와 같은 도전성와이어(30)를 이용하여 상호 접속한다.

이어서, 도4d에 도시된 바와 같이, 상기 제1반도체칩(2)의 상면, 제2반도체칩(4) 및 써킷테이프(10)의 윈도우(11) 상면 및 그 외주연 부근을 에폭시몰딩컴파운드 또는 액상봉지재와 같은 봉지재(40)를 이용하여 봉지한다.

이어서, 도4e에 도시된 바와 같이 써킷테이프(10)의 볼랜드(15)에 다수의 솔더볼과 같은 도전성볼(50)을 융착하여 마더보드에 실장 가능한 형태로 가공한다.

이상에서와 같이 본 발명은 비록 상기의 실시예에 한하여 설명하였지만 여기에만 한정되지 않으며, 본 발명의 범주 및 사상을 벗어나지 않는 범위내에서 여러가지로 변형된 실시예도 가능할 것이다.

상기와 같이 하여 본 발명에 의한 반도체패키지 및 그 제조 방법에 의하면, 중앙에 윈도우가 형성되고, 다수의 볼랜드에 각각 연결된 리드 및 본드핑거를 구비한 써킷테이프에 2개의 반도체칩을 적층하여 위치시키고, 상기 2개의 반도체칩과 상기 리드 및 본드핑거를 각각 전기적으로 접속함으로써 고밀도화되고, 고성능화된 반도체패키지를 구현할 수 있는 효과가 있다.

더불어 어느 한 반도체칩의 입출력패드는 모두 갱본딩 기술에 의해 상기 리드와 전기적으로 접속하고, 또한 다른 반도체칩의 입출력패드는 본드핑거에 와이어 본딩 기술을 이용하여 전기적으로 접속함으로써 써킷테이프와 다수의 반도체칩 각각을 전기적으로 접속하는 방법이 용이해지는 효과가 있다.

또한, 써킷테이프의 일면에 스티프너 등을 더 접착함으로써 써킷테이프의 강성을 보강할 수 있는 효과가 있다.

더불어, 상기 반도체칩을 적어도 2개 이상 적층하여 사용할 수 있음으로써 보다 고밀도화되고, 고성능화된 반도체패키지를 얻을 수 있는 효과가 있다.

Claims (10)

1. 상면 둘레 근방에 다수의 입출력패드가 구비된 제1반도체칩과;

   상기 제1반도체칩의 상면에 위치되어 있으며, 상면에 다수의 입출력패드가 구비된 제2반도체칩과;

   상기 제1반도체칩과 제2반도체칩 사이에 접착된 동시에 그 외주연으로 연장되어 있고, 상기 제2반도체칩의 외주연으로는 일정 크기의 슬롯이 다수 형성되어 있으며, 상기 슬롯의 외주연에는 상기 제1,2반도체칩의 입출력패드와 접속될 수 있도록 다수의 본드핑거가 형성되어 있으며, 상기 본드핑거에 연결되어서는 다수의 볼랜드가 형성된 써킷테이프와;

   상기 제1,2반도체칩의 입출력패드와 본드핑거를 접속하는 도전성와이어와;

   상기 제1반도체칩, 제2반도체칩 및 써킷테이프의 윈도우 상면을 봉지하는 봉지재와;

   상기 써킷테이프의 볼랜드에 융착된 다수의 도전성볼을 포함하여 이루어진 반도체패키지.
2. 제1항에 있어서, 상기 제1반도체칩과 제2반도체칩 사이의 써킷테이프에는 상기 제2반도체칩의 넓이만큼 윈도우가 형성된 것을 특징으로 하는 반도체패키지.
3. 제1항에 있어서, 상기 슬롯은 내측으로 리드가 연장되어 있고, 상기 리드는제1반도체칩의 입출력패드와 직접 접속되어 있는 것을 특징으로 하는 반도체패키지.
4. 제1항에 있어서, 상기 도전성볼은 써킷테이프의 상면 또는 하면에 융착된 것을 특징으로 하는 반도체패키지.
5. 제2항에 있어서, 상기 도전성볼이 융착된 면의 반대면인 써킷테이프에는 스티프너가 접착된 것을 특징으로 하는 반도체패키지.
6. 제1항 내지 제5항중 어느 한 항에 있어서, 상기 제1반도체칩은 그 측면에도 봉지재가 봉지된 것을 특징으로 하는 반도체패키지.
7. 제1항에 있어서, 상기 볼랜드는 써킷테이프의 상면 및 하면으로 오픈된 것을 특징으로 하는 반도체패키지.
8. 제7항에 있어서, 상기 반도체패키지는 적어도 2개 이상 적층되어 있되, 첫 번째 반도체패키지의 도전성볼이 두 번째 반도체패키지의 써킷테이프에 형성된 볼랜드에 융착된 것을 특징으로 하는 반도체패키지.
9. 중앙에 윈도우가 형성되어 있고, 상기 윈도우의 외주연에는 다수의 리드가형성되고, 상기 리드의 외주연에는 다수의 본드핑거가 형성되며, 상기 리드 및 본드핑거에 연결되어서는 다수의 볼랜드가 형성된 써킷테이프를 제공하는 단계와;

   상기 써킷테이프의 저면에 제1반도체칩을 접착하고, 상기 제1반도체칩의 입출력패드와 써킷테이프의 리드를 전기적으로 접속하는 단계와;

   상기 제1반도체칩의 상면인 써킷테이프의 윈도우 중앙에 제2반도체칩을 접착하는 단계와;

   상기 제2반도체칩의 입출력패드와 써킷테이프의 본드핑거를 도전성와이어로 상호 접속하는 단계와;

   상기 제1반도체칩, 제2반도체칩 및 써킷테이프의 윈도우 상면을 봉지재로 봉지하는 단계와;

   상기 써킷테이프의 볼랜드에 다수의 도전성볼을 융착하는 단계를 포함하여 이루어진 반도체패키지의 제조 방법.
10. 제9항에 있어서, 상기 제1반도체칩의 입출력패드와 써킷테이프의 리드는 갱본딩 기술에 의해 상호 접속된 것을 특징으로 하는 반도체패키지의 제조 방법.