KR20040016184A - 제어신호발생회로와 구동회로가 일체화된 액정표시장치 - Google Patents

제어신호발생회로와 구동회로가 일체화된 액정표시장치 Download PDF

Info

Publication number
KR20040016184A
KR20040016184A KR1020020048440A KR20020048440A KR20040016184A KR 20040016184 A KR20040016184 A KR 20040016184A KR 1020020048440 A KR1020020048440 A KR 1020020048440A KR 20020048440 A KR20020048440 A KR 20020048440A KR 20040016184 A KR20040016184 A KR 20040016184A
Authority
KR
South Korea
Prior art keywords
gate
data
source
circuit
liquid crystal
Prior art date
Application number
KR1020020048440A
Other languages
English (en)
Other versions
KR100555302B1 (ko
Inventor
손민호
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020020048440A priority Critical patent/KR100555302B1/ko
Publication of KR20040016184A publication Critical patent/KR20040016184A/ko
Application granted granted Critical
Publication of KR100555302B1 publication Critical patent/KR100555302B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 회로구성을 간소화하도록 한 제어신호발생회로와 구동회로가 일체화된 액정표시장치에 관한 것이다.
이 액정표시장치는 다수의 데이터라인과 다수의 게이트라인이 교차하는 액정패널과, 데이터라인에 데이터를 공급하기 위한 데이터 구동회로 및 데이터 구동회로의 제어신호를 발생하기 위한 소스데이터/타이밍 발생회로가 내장된 스마트소스구동칩을 구비한다.

Description

제어신호발생회로와 구동회로가 일체화된 액정표시장치{LIQUID CRYSTAL DISPLAY DEVICE UNIFIED CONTROL SIGNAL GENERATER AND DRIVING CIRCUIT}
본 발명은 액정표시장치에 관한 것으로, 특히 회로구성을 간소화하도록 한제어신호발생회로와 구동회로가 일체화된 액정표시장치에 관한 것이다.
액정표시장치는 비디오신호에 따라 액정셀들의 광투과율을 조절하여 화상을 표시하게 된다. 액정셀마다 스위칭소자가 형성된 액티브 매트릭스(Active Matrix) 타입의 액정표시소자는 동영상을 표시하기에 적합하다. 액티브 매트릭스 타입의 액정표시장치에 사용되는 스위칭소자로는 주로 박막트랜지스터(Thin Film Transistor; 이하 "TFT"라 함)가 이용되고 있다.
도 1을 참조하면, 종래의 액정표시장치는 시스템 본체 또는 비디오카드로부터 데이터와 동기신호를 입력받는 수신회로(6)와, 데이터라인(DL1 내지 DLm)과 게이트라인(GL1 내지 GLn)이 교차되며 그 교차부에 액정셀(Clc)을 구동하기 위한 TFT가 형성된 액정패널(5)과, 액정패널(5)의 데이터라인들(DL1 내지 DLm)에 데이터를 공급하기 위한 데이터 구동부(2)와, 액정패널(5)의 게이트라인들(GL1 내지 GLn)에 스캐닝펄스를 공급하기 위한 게이트 구동부(3)와, 데이터 구동부(2)에 감마기준전압(GMA)을 공급하기 위한 감마기준전압 발생부(4)와, 데이터 구동부(2) 및 게이트 구동부(3)를 제어하기 위한 타이밍 콘트롤러(1)와, 수신회로(6)와 타이밍 콘트롤러(1) 사이에 접속됨과 아울러 타이밍 콘트롤러(1)와 데이터 구동부(2) 사이에 접속되는 전자파방해 필터(이하, "EMI 필터"라 한다)(7a,7b)를 구비한다.
액정패널(5)은 두 장의 유리기판 사이에 주입된 액정에 인가되는 전계에 따라 광투과율을 조절함으로써 화상을 표시하게 된다. 이 액정패널(5)의 하부 유리기판 상에는 데이터라인들(DL1 내지 DLm)과 게이트라인들(GL1 내지 GLn)이 직교된다. 데이터라인들(DL1 내지 DLm)과 게이트라인들(GL1 내지 GLn)의 교차부에는 TFT가 형성된다. TFT는 스캐닝펄스에 응답하여 데이터라인들(DL1 내지 DLm) 상의 데이터를 액정셀(Clc)에 공급하게 된다. TFT의 게이트전극은 게이트라인(GL1 내지 GLm)에 접속되며, TFT의 소스전극은 데이터라인(DL1 내지 DLm)에 접속된다. 그리고 TFT의 드레인전극은 액정셀(Clc)의 화소전극에 접속된다.
수신회로(6)는 가요성인쇄회로(Flexible Printed Circuit : 이하, "FPC"라 한다)나 케이블 등을 경유하여 도시하지 않은 시스템본체의 메인보드나 비디오카드의 데이터송신단에 접속된다. 이 수신회로는 시스템본체의 메인보드나 비디오 카드의 데이터송신회로와 함께 동작하여 LVDS(Low Voltage Differential Signaling) 방식, TMDS(Transition Minimized Differential Signaling) 방식, RSDS 방식 등을 이용하여 시스템본체나 비디오카드로부터 수신되는 신호전압을 낮추고 주파수를 높임으로써 신호배선 수를 줄이게 된다.
EMI 필터(7a,7b)는 로패스필터(Low pass filter)를 포함하여 수신회로(6)와 타이밍 콘트롤러(1) 사이의 신호배선들 사이에 발생하는 고주파 노이즈 성분과 타이밍 콘트롤러(1)와 데이터 구동부(2) 사이의 신호배선들 사이에 발생하는 고주파 노이즈 성분을 차단하게 된다.
타이밍 콘트롤러(1)에는 수신회로(6)와 EMI 필터(7)를 경유하여 1 채널 또는 2 채널의 데이터(RGB)와 함께 수직/수평동기신호(H,V), 유효데이터제어신호(Data Enable : DE), 클럭신호 등이 입력된다. 이 타이밍 콘트롤러(1)는 1 채널 또는 2 채널의 디지털 비디오 데이터(RGB)를 클럭신호에 따라 샘플링하여 데이터 구동부(2)에 공급하게 된다. 또한, 타이밍 콘트롤러(1)는 게이트 제어신호 발생회로와, 데이터 제어신회로를 포함하여 게이트 타이밍 제어신호(GDC)와 데이터 타이밍 제어신호(DDC)를 발생한다. 데이터 타이밍 제어신호(DDC)는 소스쉬프트클럭(SSC), 소스스타트펄스(SSP), 극성제어신호(POL) 및 소스출력인에이블신호(SOE) 등을 포함한다. 이 데이터 구동 제어신호(DDC)는 데이터 구동부(2)에 공급된다. 게이트구동 제어신호(GDC)는 게이트스타트펄스(GSP), 게이트쉬프트클럭(GSC) 및 게이트출력인에이블(GOE) 등을 포함한다. 이 게이트 구동 제어신호(GDC)는 게이트 구동부(3)에 공급된다.
게이트 구동부(3)는 타이밍 콘트롤러(1)로부터 공급되는 게이트구동 제어신호(GDC)에 응답하여 스캔펄스 즉, 게이트 하이전압을 발생하고, 그 스캔펄스를 액정패널(5)의 게이트라인들(GL1 내지 GLn)에 순차적으로 공급하게 된다. 이 게이트 구동부(3)는 스캔펄스를 순차적으로 발생하는 쉬프트 레지스터와, 스캔펄스의 전압의 스윙폭을 액정셀(Clc)의 구동에 적합하게 쉬프트 시키기 위한 레벨 쉬프터를 포함한다.
감마기준전압 발생부(4)는 각각 소정 개수의 정극성 및 부극성의 감마기준전압(GMA)을 데이터 구동부(2)에 공급한다. 이 감마기준전압 발생부(4)는 도시하지 않은 기준전원용 외부전원으로부터의 기준전압을 분압저항으로 분압하여 정극성과 부극성 각각에서 전압레벨이 다른 다수의 감마기준전압을 발생하게 된다.
데이터 구동부(2)는 타이밍 콘트롤러(1)로부터 공급되는 데이터 타이밍 제어신호(DDC)에 응답하여 데이터를 데이터라인들(DL1 내지 DLm)에 공급하게 된다. 이 데이터 구동부(2)는 타이밍 콘트롤러(1)로부터의 1 채널 또는 2 채널의데이터(RGB)를 샘플링한 후에, 그 데이터를 래치한 다음, 래치된 데이터를 디코드하여 데이터값에 대응하는 감마전압을 선택하게 된다.
도 2는 테이프 캐리어 패키지(Tape Carrier Package : 이하, "TCP"라 한다) 방식으로 구동회로가 액정패널 상에 접속된 종래의 액정표시장치를 나타낸다.
도 2를 참조하면, 종래의 데이터 구동부(2)는 다수의 TCP(21) 상에 각각 실장된 다수의 소스구동칩(S1 내지 Sn)(2a)을 포함하며, 종래의 게이트 구동부(3)는 다수의 TCP(22) 상에 각각 실장된 다수의 게이트구동칩(G1 내지 Gn)(3a)을 포함한다.
소스 TCP(21)는 타이밍 콘트롤러(1), 수신회로(6), EMI 필터(7), 전원부(26) 및 감마기준전압 발생부(4) 등의 회로가 실장된 소스 인쇄회로보드(Printed Circuit Board : 이하, "PCB"라 한다)(23)의 출력측 배선 패드와 액정패널(5)의 데이터 배선 패드 사이에 접속된다. 전원부(26)는 공통전원전압(Vcc,Vdd), 화소전극과 대향한 공통전극에 공급되는 공통전압(Vcom) 등의 전압을 발생한다. 소스 TCP(21)의 입력패드와 소스 PCB(23)의 출력패드는 ACF(Anisotopic Conductive Film)에 의해 접착되며, 소스 TCP(21)의 출력패드와 액정패널(5)의 데이터 배선 패드는 ACF에 의해 접착된다.
게이트 TCP(22)는 게이트 PCB(24)의 출력측 배선 패드와 액정패널(5)의 게이트 배선 패드 사이에 접속된다. 게이트 TCP(22)의 입력패드와 게이트 PCB(24)의 출력패드는 ACF에 의해 접착되며, 게이트 TCP(22)의 출력패드와 액정패널(5)의 게이트 배선 패드는 ACF에 의해 접착된다.
소스 PCB(23)와 게이트 PCB(24) 사이에는 타이밍 콘트롤러(1)에 의해 발생된 게이트 타이밍 제어신호(GDC)를 게이트 PCB(24)에 공급하기 위한 FPC(25)가 설치된다.
한편, 타이밍 콘트롤러(1)는 액정표시장치 제조업체에 의해 칩 형태로 개발되며, 소스구동칩(2a)과 게이트구동칩(3a)은 반도체전문 제조업체에 의해 다양한 종류로 개발되고 있다. 따라서, 액정표시장치 제조업체는 여러 종류의 구동칩(2a,3a)과 타이밍 콘트롤러 칩(1) 사이의 호환성을 보장하기 위해 타이밍 콘트롤러 칩(1)에 많은 수의 선택단자들을 구성해야 하는 어려움이 있다.
또한, 액정표시장치 제조업체는 데이터를 2 채널로 전송할 경우에 대응하여 타이밍 콘트롤러 칩(1)의 데이터 채널 핀수를 증가시켜야 한다. 따라서, 타이밍 콘트롤러(1)가 집적된 패키지 칩의 핀수가 많아지게 되므로 그 크기가 커지게 된다.
소스 PCB(23)는 타이밍 콘트롤러 칩(1)의 주변에 타이밍 콘트롤러 칩(1)을 보호하거나 타이밍 콘트롤러 칩(1)의 타이밍 특성을 조절하기 위한 많은 저항들과 그외 다른 소자들을 포함하며, 신호배선들 사이에서 발생하는 EMI를 차단하기 위한 EMI 필터(7)나 수신회로(6)를 포함하므로 회로 층 수가 많아지게 되고 크기가 커질 수 밖에 없다. 나아가, 액정패널(5)이 고해상도로 될수록 타이밍 콘트롤러 칩(1)과 소스구동칩(2a) 사이에 신호배선이 증가하고 EMI가 증가하기 때문에 고해상도의 액정패널(5)에서 EMI가 더 커지게 되며 PCB의 층수가 더 많아지게 된다.
따라서, 본 발명의 목적은 회로구성을 간소화하도록 한 제어신호발생회로와 구동회로가 일체화된 액정표시장치를 제공하는데 있다.
도 1은 종래의 액정표시장치를 나타내는 블록도이다.
도 2는 테이프 케리어 패키지 방식으로 구동회로가 실장된 종래의 액정표시장치를 나타내는 도면이다.
도 3은 본 발명의 제1 실시예에 따른 액정표시장치를 나타내는 블록도이다.
도 4는 도 3에 도시된 스마트소스구동칩을 상세히 나타내는 블록도이다.
도 5는 도 3에 도시된 스마트게이트구동칩을 상세히 나타내는 블록도이다.
도 6은 본 발명의 제2 실시예에 따른 액정표시장치를 나타내는 블록도이다.
도 7은 도 6에 도시된 스마트소스구동칩을 상세히 나타내는 블록도이다.
도 8은 본 발명의 제3 실시예에 따른 액정표시장치를 나타내는 블록도이다.
도 9는 도 6에 도시된 스마트소스구동칩과 스마트게이트구동칩을 상세히 나타내는 블록도이다.
도 10은 테이프 케리어 패키지 방식으로 구동회로가 실장된 본 발명의 실시예에 따른 액정표시장치를 나타내는 도면이다.
도 11은 칩온글라스 방식으로 구동회로가 실장된 본 발명의 다른 실시예에따른 액정표시장치를 나타내는 도면이다.
< 도면의 주요 부분에 대한 부호의 설명 >
1 : 타이밍 콘트롤러 2 : 데이터 구동부
2a,71a : 소스구동칩 3 : 게이트 구동부
3a,72a : 게이트구동칩 4,103 : 감마기준전압 발생부
5 : 액정패널 6,37,67,79 : 수신회로
7a,7b : EMI 필터 21,31,61,71,81 : 소스 TCP
22,32,62,72,82 : 게이트 TCP 23,101 : 소스 PCB
24 : 게이트 PCB 25,105 : FPC
26,102 : 전원부 31a,61a,77a : 스마트소스구동칩
32a,62a,78a : 스마트게이트구동칩 33,35,63,74,75 : 제어신호배선
34,36,64,65,76 : 데이터배선 41,69,83 : 소스/데이터타이밍발생회로
42,68,84 : 소스구동회로 51,66,85 : 게이트타이밍발생회로
52 : 게이트구동회로 73,86 : 제어신호/데이터배선
상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 액정표시장치는 다수의 데이터라인과 다수의 게이트라인이 교차하는 액정패널과, 데이터라인에 데이터를 공급하기 위한 데이터 구동회로 및 데이터 구동회로의 제어신호를 발생하기 위한 소스데이터/타이밍 발생회로가 내장된 스마트소스구동칩을 구비한다.
본 발명의 실시예에 따른 액정표시장치는 게이트라인에 스캔펄스를 공급하기 위한 게이트 구동회로 및 게이트 구동회로의 제어신호를 발생하기 위한 게이트 타이밍 발생회로가 내장된 스마트게이트구동칩을 더 구비한다.
본 발명의 실시예에 따른 액정표시장치는 소스데이터/타이밍 발생회로가 제거되고 데이터 구동회로만이 내장된 소스구동칩을 더 구비한다.
본 발명의 실시예에 따른 액정표시장치는 게이트라인에 스캔펄스를 공급하기 위한 게이트 구동회로가 내장된 게이트구동칩을 더 구비한다.
본 발명의 실시예에 따른 액정표시장치에 있어서, 스마트소스구동칩, 소스구동칩, 스마트게이트구동칩, 게이트구동칩은 테이프캐리어패키지 방식 및 칩온글라스 방식 중 어느 하나에 의해 상기 액정패널 상에 실장되는 것을 특징으로 한다.
본 발명의 실시예에 따른 액정표시장치에 있어서, 스마트소스구동칩은 게이트 구동회로를 제어하기 위한 게이트 제어신호를 발생하기 위한 게이트 타이밍 발생회로를 더 구비한다.
본 발명의 다른 실시예에 따른 액정표시장치는 다수의 데이터라인과 다수의 게이트라인이 교차하는 액정패널과, 게이트라인에 스캔펄스를 공급하기 위한 게이트 구동회로 및 게이트 구동회로의 제어신호를 발생하기 위한 게이트 타이밍 발생회로가 내장된 스마트게이트구동칩을 구비한다.
상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부한 도면들을 참조한 본 발명의 바람직한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 도 3 내지 도 10을 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.
도 3을 참조하면, 본 발명의 실시예에 따른 액정표시장치는 시스템 본체 또는 비디오카드로부터 데이터와 동기신호를 입력받는 수신회로(37)와, 데이터라인과 게이트라인이 교차되며 그 교차부에 액정셀을 구동하기 위한 TFT가 형성된 액정패널(40)과, 소스데이터/타이밍발생회로가 내장되며 액정패널(40)의 데이터라인들에 데이터를 공급하기 위한 스마트소스구동칩(31a)과, 게이트타이밍발생회로가 내장되며 액정패널(40)의 게이트라인들에 접속된 스마트게이트구동칩(32a)을 구비한다.
액정패널(40)은 두 장의 유리기판 사이에 주입된 액정에 인가되는 전계에 따라 광투과율을 조절함으로써 화상을 표시하게 된다. 이 액정패널(40)의 하부 유리기판 상에는 다수의 데이터라인들과 다수의 게이트라인들이 직교된다. 데이터라인들과 게이트라인들의 교차부에는 TFT가 형성된다. TFT는 스캐닝펄스에 응답하여데이터라인들 상의 데이터를 액정셀에 공급하게 된다. TFT의 게이트전극은 게이트라인에 접속되며, TFT의 소스전극은 데이터라인에 접속된다. 그리고 TFT의 드레인전극은 액정셀의 화소전극에 접속된다.
수신회로(37)는 FPC나 케이블 등을 경유하여 도시하지 않은 시스템본체의 메인보드나 비디오카드의 데이터송신단에 접속된다. 이 수신회로(37)는 시스템본체의 메인보드나 비디오 카드의 데이터송신회로와 함께 동작하여 LVDS 방식, TMDS 방식, RSDS 방식 등을 이용하여 시스템본체나 비디오카드로부터 수신되는 신호전압을 낮추고 주파수를 높임으로써 신호배선 수를 줄이게 된다. 이 수신회로(37)의 제어신호출력단에 접속된 제1 제어신호배선(35)은 소스 TCP(31)와 게이트 TCP(32)에 병렬로 접속된 제2 제어신호배선(33)에 접속된다. 또한, 수신회로(37)의 데이터출력단에 접속된 제1 데이터배선(36)은 소스 TCP들(31)에 병렬로 접속된 제2 데이터배선(34)에 접속된다.
스마트소스구동칩들(31a)은 소스 TCP(31) 상에 실장된다. 이 스마트소스구동칩들(31a) 각각은 도 4와 같이 소스/데이터타이밍발생회로(41)와 소스구동회로(42)를 포함한다. 소스/데이터타이밍발생회로(41)는 수신회로(37)와 제어신호배선(33,35)을 경유하여 입력되는 수식/수평 동기신호, 유효데이터제어신호(DE) 및 클럭신호를 이용하여 소스쉬프트클럭(SSC), 소스스타트펄스(SSP), 극성제어신호(POL) 및 소스출력인에이블신호(SOE) 등을 포함한 데이터 타이밍 제어신호(DDC)를 발생하고, 그 데이터 타이밍 제어신호(DDC)를 소스구동회로(42)에 공급한다. 또한, 소스/데이터타이밍발생회로(41)는 수신회로(37)와데이터배선(34,36)을 경유하여 입력되는 데이터(RGB)를 1 채널 또는 2 채널로 샘플링하여 소스구동회로(42)에 공급한다. 소스구동회로(42)는 소스/데이터타이밍발생회로(41)로부터 입력되는 데이터(RGB)를 래치하고, 래치된 데이터를 디코드하여 데이터값에 대응하는 감마전압을 선택하게 된다. 소스구동회로(42)에 의해 선택된 감마전압은 멀티플렉서와 버퍼를 경유하여 액정패널(40)의 데이터라인에 공급된다. 이러한 스마트소스구동칩(31a) 각각은 k 개의 데이터라인들(DL1 내지 DLk)에 감마전압으로 데이터를 공급하게 된다. 이를 위하여, 소스구동회로(42) 각각은 소스/데이터타이밍발생회로(41)와 데이터라인들(DL1 내지 DLk) 사이에 종속적으로 접속된 쉬프트 레지스터, 래치, 디코더, 멀티플렉서 및 버퍼 등으로 구성된다.
스마트게이트구동칩들(32a)은 게이트 TCP(32) 상에 실장된다. 이 스마트게이트구동칩들(32a) 각각은 도 5와 같이 게이트 타이밍 발생회로(51)와 게이트구동회로(52)를 포함한다. 게이트타이밍발생회로(51)는 수신회로(37)와 제어신호배선(33,35)을 경유하여 입력되는 수식/수평 동기신호, 유효데이터제어신호(DE) 및 클럭신호를 이용하여 게이트스타트펄스(GSP), 게이트쉬프트클럭(GSC) 및 게이트출력인에이블(GOE) 등을 포함한 게이트 타이밍 제어신호(GDC)를 발생하고, 그 게이트 타이밍 제어신호(GDC)를 게이트구동회로(52)에 공급한다. 게이트구동회로(52)는 게이트타이밍발생회로(51)로부터의 게이트타이밍제어신호(GDC)에 응답하여 스캔펄스를 발생하고, 그 스캔펄스를 각각 i 개의 게이트라인들(GL1 내지 GLi)에 순차적으로 공급하게 된다. 게이트 구동회로(52) 각각은 스캔펄스를 순차적으로 발생하는 쉬프트 레지스터와, 스캔펄스의 전압의 스윙폭을 액정셀의 구동에 적합하게 쉬프트 시키기 위한 레벨 쉬프터를 포함한다.
도 6 및 도 7은 본 발명의 제2 실시예에 따른 액정표시장치를 나타낸다.
도 6 및 도 7을 참조하면, 본 발명의 제2 실시예에 따른 액정표시장치는 시스템 본체 또는 비디오카드로부터 데이터와 동기신호를 입력받는 수신회로(67)와, 데이터라인과 게이트라인이 교차되며 그 교차부에 액정셀을 구동하기 위한 TFT가 형성된 액정패널(40)과, 게이트타이밍발생회로(66) 및 소스/데이터타이밍발생회로(69)가 내장되며 액정패널(40)에 데이터를 공급하기 위한 스마트소스구동칩(61a)과, 스마트소스구동칩(61a)으로부터의 게이트타이밍제어신호(GDC)에 응답하여 액정패널(40)의 게이트라인들에 스캔펄스를 공급하기 위한 게이트구동칩(62a)을 구비한다.
액정패널(40)은 두 장의 유리기판 사이에 주입된 액정에 인가되는 전계에 따라 광투과율을 조절함으로써 화상을 표시하게 된다. 이 액정패널(40)의 하부 유리기판 상에는 다수의 데이터라인들과 다수의 게이트라인들이 직교된다. 데이터라인들과 게이트라인들의 교차부에는 TFT가 형성된다. TFT는 스캐닝펄스에 응답하여 데이터라인들 상의 데이터를 액정셀에 공급하게 된다. TFT의 게이트전극은 게이트라인에 접속되며, TFT의 소스전극은 데이터라인에 접속된다. 그리고 TFT의 드레인전극은 액정셀의 화소전극에 접속된다.
수신회로(67)는 FPC나 케이블 등을 경유하여 도시하지 않은 시스템본체의 메인보드나 비디오카드의 데이터송신단에 접속된다. 이 수신회로(67)는 시스템본체의 메인보드나 비디오 카드의 데이터송신회로와 함께 동작하여 LVDS 방식, TMDS 방식, RSDS 방식 등을 이용하여 시스템본체나 비디오카드로부터 수신되는 신호전압을 낮추고 주파수를 높임으로써 신호배선 수를 줄이게 된다. 이 수신회로(67)의 제어신호출력단에 접속된 제1 제어신호배선(35)은 소스 TCP들(61)에 병렬로 접속된 제2 제어신호배선(63)에 접속된다. 또한, 수신회로(67)의 데이터출력단에 접속된 제1 데이터배선(36)은 소스 TCP들(61)에 병렬로 접속된 제2 데이터배선(64)에 접속된다.
스마트소스구동칩들(61a)은 소스 TCP(61) 상에 실장된다. 이 스마트소스구동칩들(61a) 각각은 도 7과 같이 게이트타이밍발생회로(66), 소스/데이터타이밍발생회로(69) 및 소스구동회로(68)를 포함한다. 게이트타이밍발생회로(66)는 수신회로(67)와 제어신호배선(35,63)을 경유하여 입력되는 수식/수평 동기신호, 유효데이터제어신호(DE) 및 클럭신호를 이용하여 게이트스타트펄스(GSP), 게이트쉬프트클럭(GSC) 및 게이트출력인에이블(GOE) 등을 포함한 게이트 타이밍 제어신호(GDC)를 발생한다. 이 게이트타이밍발생회로(66)에 의해 발생된 게이트 타이밍 제어신호(GDC)는 다수의 소스 TCP(61) 중 어느 하나에 접속된 예를 들면, 도 6과 같이 첫 번째 소스 TCP(61)에 접속된 제3 제어신호배선(65)을 경유하여 게이트 TCP(62)에 공급된다. 소스/데이터타이밍발생회로(69)는 수신회로(67)와 제어신호배선(35,63)을 경유하여 입력되는 수식/수평 동기신호, 유효데이터제어신호(DE) 및 클럭신호를 이용하여 소스쉬프트클럭(SSC), 소스스타트펄스(SSP), 극성제어신호(POL) 및 소스출력인에이블신호(SOE) 등을 포함한 데이터 타이밍 제어신호(DDC)를 발생하고, 그 데이터 타이밍 제어신호(DDC)를 소스구동회로(68)에 공급한다. 또한, 소스/데이터타이밍발생회로(69)는 수신회로(67)와 데이터배선(36,64)를 경유하여 입력되는 데이터(RGB)를 1 채널 또는 2 채널로 샘플링하여 소스구동회로(42)에 공급한다. 소스구동회로(68) 각각은 소스/데이터타이밍발생회로(69)와 데이터라인들(DL1 내지 DLk) 사이에 종속적으로 접속된 쉬프트 레지스터, 래치, 디코더, 멀티플렉서 및 버퍼 등으로 구성된다. 소스구동회로(68)는 소스/데이터타이밍발생회로(69)로부터 입력되는 데이터(RGB)를 래치하고, 래치된 데이터를 디코드하여 데이터값에 대응하는 감마전압을 선택하게 된다. 소스구동회로(68)에 의해 선택된 감마전압은 멀티플렉서와 버퍼를 경유하여 액정패널(40)의 데이터라인에 공급된다. 이러한 스마트소스구동칩(61a) 각각은 k 개의 데이터라인들(DL1 내지 DLk)에 감마전압으로 데이터를 공급하게 된다.
게이트구동칩들(62a)은 게이트 TCP(62) 상에 실장된다. 이 게이트구동칩들(62a) 각각은 도 2에 도시된 종래의 게이트구동칩(3a)와 실질적으로 동일한 구성 및 기능을 가진다. 이 게이트구동칩들(62a) 각각은 첫 번째 소스 TCP(61)와 제3 제어신호배선(65)을 경유하여 입력되는 게이트 타이밍 제어신호(GDC)에 응답하여 스캔펄스를 발생하고, 그 스캔펄스를 각각 i 개의 게이트라인들에 순차적으로 공급하게 된다. 이 게이트 구동칩들(62a) 각각은 스캔펄스를 순차적으로 발생하는 쉬프트 레지스터와, 스캔펄스의 전압의 스윙폭을 액정셀의 구동에 적합하게 쉬프트 시키기 위한 레벨 쉬프터를 포함한다.
도 8 및 도 9는 본 발명의 제3 실시예에 따른 액정표시장치를 나타낸다.
도 8을 참조하면, 본 발명의 제3 실시예에 따른 액정표시장치는 시스템 본체또는 비디오카드로부터 데이터와 동기신호를 입력받는 수신회로(79)와, 데이터라인과 게이트라인이 교차되며 그 교차부에 액정셀을 구동하기 위한 TFT가 형성된 액정패널(40)과, 소스/데이터타이밍발생회로(83)가 내장된 스마트소스구동칩(77a)과, 소스/데이터타이밍발생회로가 내장되지 않은 다수의 소스구동칩(71a)과, 게이트타이밍발생회로(85)가 내장된 제1 게이트구동칩(78a)와, 게이트타이밍발생회로가 내장된 스마트게이트구동칩(78a)과, 게이트타이밍발생회로가 내장되지 않은 다수의 게이트구동동칩(72a)을 구비한다.
액정패널(40)은 두 장의 유리기판 사이에 주입된 액정에 인가되는 전계에 따라 광투과율을 조절함으로써 화상을 표시하게 된다. 이 액정패널(40)의 하부 유리기판 상에는 다수의 데이터라인들과 다수의 게이트라인들이 직교된다. 데이터라인들과 게이트라인들의 교차부에는 TFT가 형성된다. TFT는 스캐닝펄스에 응답하여 데이터라인들 상의 데이터를 액정셀에 공급하게 된다. TFT의 게이트전극은 게이트라인에 접속되며, TFT의 소스전극은 데이터라인에 접속된다. 그리고 TFT의 드레인전극은 액정셀의 화소전극에 접속된다.
수신회로(79)는 FPC나 케이블 등을 경유하여 도시하지 않은 시스템본체의 메인보드나 비디오카드의 데이터송신단에 접속된다. 이 수신회로(79)는 시스템본체의 메인보드나 비디오 카드의 데이터송신회로와 함께 동작하여 LVDS 방식, TMDS 방식, RSDS 방식 등을 이용하여 시스템본체나 비디오카드로부터 수신되는 신호전압을 낮추고 주파수를 높임으로써 신호배선 수를 줄이게 된다. 이 수신회로(79)의 제어신호출력단에 접속된 제어신호배선(75)은 스마트소스구동칩(77a)이 실장된 제1 소스 TCP(81)와 스마트게이트구동칩(78a)이 실장된 제1 게이트 TCP(82)에 병렬로 접속된다. 또한, 수신회로(79)의 데이터출력단에 접속된 데이터배선(76)은 스마트소스구동칩(77a)이 실장된 제1 소스 TCP(81)에 직렬로 접속된다.
스마트소스구동칩(77a)은 제1 소스 TCP(81) 상에 실장된다. 이 스마트소스구동칩(61a)은 도 9와 같이 소스/데이터타이밍발생회로(83) 및 소스구동회로(84)를 포함한다. 소스/데이터타이밍발생회로(83)는 수신회로(79)와 제어신호배선(75)을 경유하여 입력되는 수식/수평 동기신호, 유효데이터제어신호(DE) 및 클럭신호를 이용하여 소스쉬프트클럭(SSC), 소스스타트펄스(SSP), 극성제어신호(POL) 및 소스출력인에이블신호(SOE) 등을 포함한 데이터 타이밍 제어신호(DDC)를 발생하고, 그 데이터 타이밍 제어신호(DDC)를 소스구동회로(84)에 공급한다. 또한, 소스/데이터타이밍발생회로(83)는 수신회로(79)와 데이터배선(76)을 경유하여 입력되는 데이터(RGB)를 1 채널 또는 2 채널로 샘플링하여 소스구동회로(84)에 공급한다. 또한, 소스/데이터타이밍발생회로(83)는 다수의 소스구동칩(71a)에 병렬접속된 제어신호/데이터배선(73)을 경유하여 데이터(RGB)를 다수의 소스구동칩(71a)에 공급하게 된다. 소스구동회로(84)는 소스/데이터타이밍발생회로(83)와 데이터라인들(DL1 내지 DLk) 사이에 종속적으로 접속된 쉬프트 레지스터, 래치, 디코더, 멀티플렉서 및 버퍼 등으로 구성된다. 소스구동회로(84)는 소스/데이터타이밍발생회로(83)로부터 입력되는 데이터(R,G,B)를 래치하고, 래치된 데이터를 디코드하여 데이터값에 대응하는 감마전압을 선택하게 된다. 소스구동회로(84)에 의해 선택된 감마전압은 멀티플렉서와 버퍼를 경유하여 액정패널(40)의 데이터라인에 공급된다. 이러한 스마트소스구동칩(77a)은 첫 번째 내지 k 번째 데이터라인까지의 k 개의 데이터라인들(DL1 내지 DLk)에 감마전압으로 데이터를 공급하게 된다.
다수의 소스구동칩(71a) 각각은 제어신호/데이터배선(73)과 액정패널(40)의 데이터라인 사이에 종속적으로 접속된 쉬프트 레지스터, 래치, 디코더, 멀티플렉서 및 버퍼 등으로 구성되어 소스/데이터타이밍발생회로가 내장되지 않은 도 2에 도시된 소스구동칩(71a)과 실질적으로 동일한 구성 및 기능을 가진다. 이 소스구동칩들(71a) 각각은 스마트소스구동칩(77a)으로부터의 제어신호(DDC)에 응답하여 스마트소스구동칩(77a)으로부터 입력되는 데이터를 액정패널(40)의 데이터라인들에 공급하게 된다.
스마트게이트구동칩(78a)은 제어신호배선(75)이 접속된 첫 번째 게이트 TCP(82) 상에 실징되고 도 9와 같이 게이트타이밍발생회로(85)와 게이트구동회로(86)를 포함한다. 게이트타이밍발생회로(85)는 수신회로(79)와 제어신호배선(75)을 경유하여 입력되는 수식/수평 동기신호, 유효데이터제어신호(DE) 및 클럭신호를 이용하여 게이트스타트펄스(GSP), 게이트쉬프트클럭(GSC) 및 게이트출력인에이블(GOE) 등을 포함한 게이트 타이밍 제어신호(GDC)를 발생한다. 또한, 게이트 타이밍 제어신호(GDC)는 다수의 게이트구동칩(72a)에 병렬 접속된 제어신호배선(74)을 경유하여 게이트타이밍발생회로(85)가 내장되지 않은 게이트구동칩(72a)이 실장된 다수의 게이트 TCP(72)에 공급된다. 스마트게이트구동칩(78a)의 게이트구동회로(86)는 쉬프트 레지스터와 레벨 쉬프터 등으로 구성되어 게이트타이밍발생회로(85)로부터의 게이트타이밍제어신호(GDC)에 응답하여 스캔펄스를 발생하고, 그 스캔펄스를 각각 i 개의 게이트라인들에 순차적으로 공급하게 된다.
게이트구동칩들(72a)은 게이트 TCP(72) 상에 실장되며, 쉬프트 레지스터와 레벨 쉬프터 등으로 구성되어 도 2에 도시된 종래의 게이트구동칩(3a)과 실질적으로 동일한 구성 및 기능을 가진다. 이 게이트구동칩들(72a) 각각은 첫 번째 게이트 TCP(82)의 스마트게이트구동칩(78a)으로부터의 게이트 타이밍 제어신호(GDC)에 응답하여 스캔펄스를 발생하고, 그 스캔펄스를 각각 i 개의 게이트라인들에 순차적으로 공급하게 된다.
도 10 내지 도 12는 TCP 방식으로 구동회로가 액정패널 상에 접속된 본 발명의 실시예들에 따른 액정표시장치를 나타낸다.
도 10을 참조하면, 본 발명의 실시예들에 따른 스마트소스구동칩(31a,61a,77a)과 소스구동칩(71a)은 소스 TCP(31,61,71,81) 상에 실장되며, 본 발명의 실시예들에 따른 스마트게이트구동칩(32a,78a)과 게이트구동칩(62a,72a)은 게이트 TCP(32,62,72,82) 상에 실장된다.
소스 TCP(31,61,71,81)는 수신회로(37,67,79), 전원부(102) 및 감마기준전압 발생부(103) 등의 회로가 실장된 소스 PCB(101)의 출력측 배선 패드와 액정패널(40)의 데이터 배선 패드 사이에 접속된다. 전원부(102)는 공통전원전압(Vcc,Vdd), 화소전극과 대향한 공통전극에 공급되는 공통전압(Vcom) 등의 전압을 발생한다. 소스 TCP(31,61,71,81)의 입력패드와 소스 PCB(101)의 출력패드는 ACF에 의해 접착되며, 소스 TCP(31,61,71,81)의 출력패드와 액정패널(40)의 데이터 배선 패드는 ACF에 의해 접착된다.
게이트 TCP(32,62,72,82)는 소스 PCB(101)의 일단에 접속된 FPC(105)와 액정패널(40)의 게이트 배선 패드 사이에 접속된다. 게이트 TCP(32,62,72,82)의 입력패드와 FPC의 출력패드는 접착제 또는 ACF에 의해 접착되며, 게이트 TCP(32,62,72,82)의 출력패드와 액정패널(40)의 게이트 배선 패드는 ACF에 의해 접착된다.
도 11을 참조하면, 본 발명의 실시예들에 따른 스마트소스구동칩(31a,61a,77a)과 소스구동칩(71a)은 소스 TCP(31,61,71,81) 상에 실장되며, 본 발명의 실시예들에 따른 스마트게이트구동칩(32a,78a)과 게이트구동칩(62a,72a)은 칩온글라스(Chip on glass : 이하, "COG"라 한다) 방식으로 액정패널의 하부유리기판 상에 직접 실장된다.
소스 TCP(31,61,71,81)는 수신회로(37,67,79), 전원부(102) 및 감마기준전압 발생부(103) 등의 회로가 실장된 소스 PCB(101)의 출력측 배선 패드와 액정패널(40)의 데이터 배선 패드 사이에 접속된다. 전원부(102)는 공통전원전압(Vcc,Vdd), 화소전극과 대향한 공통전극에 공급되는 공통전압(Vcom) 등의 전압을 발생한다. 소스 TCP(31,61,71,81)의 입력패드와 소스 PCB(101)의 출력패드는 ACF에 의해 접착되며, 소스 TCP(31,61,71,81)의 출력패드와 액정패널(40)의 데이터 배선 패드는 ACF에 의해 접착된다.
액정패널(40)의 기판 상에 직접 실장된 스마트게이트구동칩(32a,78a)과 게이트구동칩(62a,72a)은 액정패널(40)의 기판 상에 라인온글라스(Line on glass : 이하, "LOG"라 한다) 방식으로 직접 실장된 신호배선(111)을 경유하여 수신회로(37,67,79)나 스마트소스구동칩(31a,61a,77a)에 접속된다.
도 10 및 도 11에서 알 수 있는 바, 본 발명에 따른 액정표시장치는 게이트구동회로와, 게이트 타이밍 발생회로를 하나의 칩에 내장하고, 그 칩을 COG 형태로 그리고 칩들 사이의 배선을 LOG 형태로 기판 상에 직접 실장하면, 게이트 PCB의 회로층 수를 줄일 수 있음은 물론, 게이트 PCB를 제거할 수도 있다.
한편, 도 11에 있어서 수신회로(37,67,79), 스마트소스구동칩(31a,61a,77a), 소스구동칩(71a) 및 전원부(102)가 액정패널(40)의 기판 상에 COG 형태로 직접 실장되고, 그들 사이의 신호배선이 LOG 형태로 액정패널(40)의 기판 상에 LOG 형태로 직접 실장되면 소스 PCB가 제거될 수 있다.
상술한 바와 같이, 본 발명에 따른 액정표시장치는 기존의 타이밍 제어회로에 포함된 소스데이터/타이밍발생회로를 소스구동칩에 내장하고 기존의 타이밍 제어회로에 포함된 게이트타이밍발생회로를 게이트구동칩에 내장하게 된다. 그 결과, 본 발명에 따른 액정표시장치는 타이밍 콘트롤러 칩을 제거할 수 있음은 물론, 타이밍 콘트롤러칩과 소스구동칩 사이의 EMI를 최소화할 수 있고 별도의 EMI 보호회로가 불필요하게 되므로 회로구성이 간소화된다. 나아가, 본 발명에 따른 액정표시장치는 타이밍 콘트롤러 주변의 저항 등의 주변부품과 주변회로를 제거할 수 있게 되므로 소스 PCB와 게이트 PCB의 회로층 수를 줄일 수 있을뿐 아니라, PCB 자체를 제거할 수도 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (7)

  1. 다수의 데이터라인과 다수의 게이트라인이 교차하는 액정패널과,
    상기 데이터라인에 데이터를 공급하기 위한 데이터 구동회로 및 상기 데이터 구동회로의 제어신호를 발생하기 위한 소스데이터/타이밍 발생회로가 내장된 스마트소스구동칩을 구비하는 것을 특징으로 하는 액정표시장치.
  2. 제 1 항에 있어서,
    상기 게이트라인에 스캔펄스를 공급하기 위한 게이트 구동회로 및 상기 게이트 구동회로의 제어신호를 발생하기 위한 게이트 타이밍 발생회로가 내장된 스마트게이트구동칩을 더 구비하는 것을 특징으로 하는 액정표시장치.
  3. 제 1 항에 있어서,
    상기 소스데이터/타이밍 발생회로가 제거되고 상기 데이터 구동회로만이 내장된 소스구동칩을 더 구비하는 것을 특징으로 하는 액정표시장치.
  4. 제 1 항에 있어서,
    상기 게이트라인에 스캔펄스를 공급하기 위한 게이트 구동회로가 내장된 게이트구동칩을 더 구비하는 것을 특징으로 하는 액정표시장치.
  5. 제 1 항 내지 제4 항 중 어느 한 항에 있어서,
    상기 스마트소스구동칩, 상기 소스구동칩, 상기 스마트게이트구동칩, 상기 게이트구동칩은 테이프캐리어패키지 방식 및 칩온글라스 방식 중 어느 하나에 의해 상기 액정패널 상에 실장되는 것을 특징으로 하는 액정표시장치.
  6. 제 4 항에 있어서,
    상기 스마트소스구동칩은 상기 게이트 구동회로를 제어하기 위한 게이트 제어신호를 발생하기 위한 게이트 타이밍 발생회로를 더 구비하는 것을 특징으로 하는 액정표시장치.
  7. 다수의 데이터라인과 다수의 게이트라인이 교차하는 액정패널과,
    상기 게이트라인에 스캔펄스를 공급하기 위한 게이트 구동회로 및 상기 게이트 구동회로의 제어신호를 발생하기 위한 게이트 타이밍 발생회로가 내장된 스마트게이트구동칩을 구비하는 것을 특징으로 하는 액정표시장치.
KR1020020048440A 2002-08-16 2002-08-16 제어신호발생회로와 구동회로가 일체화된 액정표시장치 KR100555302B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020048440A KR100555302B1 (ko) 2002-08-16 2002-08-16 제어신호발생회로와 구동회로가 일체화된 액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020048440A KR100555302B1 (ko) 2002-08-16 2002-08-16 제어신호발생회로와 구동회로가 일체화된 액정표시장치

Publications (2)

Publication Number Publication Date
KR20040016184A true KR20040016184A (ko) 2004-02-21
KR100555302B1 KR100555302B1 (ko) 2006-03-03

Family

ID=37322239

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020048440A KR100555302B1 (ko) 2002-08-16 2002-08-16 제어신호발생회로와 구동회로가 일체화된 액정표시장치

Country Status (1)

Country Link
KR (1) KR100555302B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110017280A (ko) * 2009-08-13 2011-02-21 엘지디스플레이 주식회사 액정표시장치
KR101237702B1 (ko) * 2010-11-19 2013-02-27 주식회사 실리콘웍스 평판표시장치의 무신호 처리회로
KR101314864B1 (ko) * 2010-05-04 2013-10-10 (주)엠씨테크놀로지 구동 장치 및 이를 포함하는 표시 장치
KR101314863B1 (ko) * 2010-05-04 2013-10-22 (주)엠씨테크놀로지 표시 장치 및 그 구동 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102262229B1 (ko) 2014-01-23 2021-06-09 삼성디스플레이 주식회사 표시 패널 및 이를 구비하는 표시 장치

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0997037A (ja) * 1995-10-02 1997-04-08 Matsushita Electric Ind Co Ltd 液晶パネル駆動方法および液晶パネル駆動装置
JPH10161592A (ja) * 1996-11-21 1998-06-19 Lg Electron Inc 液晶表示装置の駆動装置
JP3490353B2 (ja) * 1998-12-16 2004-01-26 シャープ株式会社 表示用駆動装置およびその製造方法ならびにそれを用いた液晶モジュール
KR100759981B1 (ko) * 2001-09-28 2007-09-18 삼성전자주식회사 데이터 드라이버 아이씨와 이를 구비하는 액정 표시 장치

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110017280A (ko) * 2009-08-13 2011-02-21 엘지디스플레이 주식회사 액정표시장치
KR101314864B1 (ko) * 2010-05-04 2013-10-10 (주)엠씨테크놀로지 구동 장치 및 이를 포함하는 표시 장치
KR101314863B1 (ko) * 2010-05-04 2013-10-22 (주)엠씨테크놀로지 표시 장치 및 그 구동 방법
KR101237702B1 (ko) * 2010-11-19 2013-02-27 주식회사 실리콘웍스 평판표시장치의 무신호 처리회로
US9035925B2 (en) 2010-11-19 2015-05-19 Silicon Works Co., Ltd. Circuit for controlling non-signal of flat panel display device

Also Published As

Publication number Publication date
KR100555302B1 (ko) 2006-03-03

Similar Documents

Publication Publication Date Title
KR100874639B1 (ko) 액정표시장치
KR100864926B1 (ko) 액정표시장치
US20030043100A1 (en) Liquid crystal display and driving method thereof
KR101351381B1 (ko) 액정표시장치와 그 구동방법
JP2008116964A (ja) 液晶表示装置及びその駆動方法
US8760378B2 (en) Liquid crystal display for reducing distortion of common voltage
KR20090103190A (ko) 표시장치
KR20170062573A (ko) 표시 장치
US7362291B2 (en) Liquid crystal display device
US8085231B2 (en) Display device
KR101244773B1 (ko) 표시장치
KR100555302B1 (ko) 제어신호발생회로와 구동회로가 일체화된 액정표시장치
KR100864976B1 (ko) 액정표시장치
KR100870499B1 (ko) 액정표시장치와 그 구동방법
KR20070068030A (ko) 액정표시장치
KR102118928B1 (ko) 액정표시장치
KR101043678B1 (ko) 액정표시장치
KR100949494B1 (ko) 라인 온 글래스형 액정 표시 장치
KR101140166B1 (ko) 구동 드라이버와 이를 포함하는 액정표시장치
KR100619161B1 (ko) 액정표시장치의 구동회로
KR20080067515A (ko) 액정표시장치용 구동 회로 및 이를 구비한 액정표시장치
KR100590743B1 (ko) 액정표시장치
KR20070116373A (ko) 액정 표시 장치
KR100899628B1 (ko) 게이트 고전압 배선 및 게이트 저전압 배선을 구비한액정표시패널
KR100912697B1 (ko) 액정 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150127

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160128

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170116

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190114

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20200116

Year of fee payment: 15