KR20020079436A - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR20020079436A
KR20020079436A KR1020020018161A KR20020018161A KR20020079436A KR 20020079436 A KR20020079436 A KR 20020079436A KR 1020020018161 A KR1020020018161 A KR 1020020018161A KR 20020018161 A KR20020018161 A KR 20020018161A KR 20020079436 A KR20020079436 A KR 20020079436A
Authority
KR
South Korea
Prior art keywords
substrate
hollow pipe
semiconductor device
tape wire
tape
Prior art date
Application number
KR1020020018161A
Other languages
English (en)
Inventor
키무라나오토
Original Assignee
닛폰 덴키(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛폰 덴키(주) filed Critical 닛폰 덴키(주)
Publication of KR20020079436A publication Critical patent/KR20020079436A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)
  • Mounting Of Printed Circuit Boards And The Like (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Casings For Electric Apparatus (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명은 반도체 장치를 제공하며, 이 반도체 장치는, 테이프 와이어 기판(tape wiring substrate); 이 테이프 와이어 기판의 한 주표면 상에 장착되는 반도체 소자; 이 반도체 소자를 포함하는 상기 테이프 와이어 기판의 상기 주표면의 미리 정해진 위치와 전기적으로 접속되면서, 상기 테이프 와이어 기판의 다른 표면상에 제공되는 솔더 볼 또는 범프 전극(solder ball or bump electrode); 및 중공 파이프형 기판(hollow pipe-shaped substrate)을 포함하며, 상기 주표면이 상기 중공 파이프형 기판을 향해 배열되고 상기 테이프 와이어 기판이 상기 중공 파이프형 기판 주위에 감는다.

Description

반도체 장치{Semiconductor device}
발명의 배경
발명의 분야
본 발명은 반도체 집적 회로 레이아웃 방법에 관한 것이며, 특히, 높은 집적 밀도로 냉각 효율을 개선 할 수 있고 전기 저항을 감소시킬 수 있을 뿐만 아니라 조립 효율을 증가시킬 수 있는 반도체 장치에 관한 것이다.
종래 기술의 설명
통상적으로, 높은 집적 밀도로 냉각 효율을 개선할 수 있는 다양한 반도체 장치들이 제안되어 왔다. 예를 들어, 일본 특허 공보 58-114500호에는 도 6에 도시된 바와 같은 반도체 장치가 개시되어 있다. 도 6에서, 각각의 단위 기판들(41)상에는, 리드(43 ; lead)에 접속되는 반도체 장치(42)가 장착된다. 단위 기판들은 매트릭스형(벌집형)으로 배열되고, 단위기판들 사이의 리드들은 컨넥터들을(도시 않음)통하여 서로 접속된다. 이렇게 조립된 단위 기판들 사이의 공간(44 ; space)에서, 냉매는 반도체 장치(42)를 냉각하기 위해 흘러간다.
더욱이, 일본 특허 공보 6-342991 호에는 도 7에 도시된 바와 같은 반도체 장치가 개시되어 있다. 도 7에서, 6각형 끝면을 갖는 연장된 주몸체 기판들(51)은 다발로 되고, 반도체 장치들(52)은 외부로 노출된 표면상에 장착된다. 주몸체 기판들(51)의 6각형 표면상에서, 리드(53)는 반도체 장치(52)에 접속되도록 형성된다. 더욱이, 인접기판들의 리드들(53)은 서로 접촉하여 접속된다. 그리고, 냉매는 반도체 장치(52)를 냉각하기 위하여 연장된 주몸체 기판(51)의 중공 중심(54)을 통하여 흘러간다.
도 6에 도시된 종래의 기술에서, 냉매가 내부로 흘러가서 반도체 장치는 냉각될 수 있다. 그러나, 리드들은 반도체 장치들 사이의 접속을 위해 사용되며, 이것은 전기 저항을 증가시킨다. 더욱이, 많은 단위 기판들은 냉매를 흘리기 위한 공간을 형성하도록 조립되고, 컨넥터들은 단위 기판들 사이의 접속을 위해 사용된다. 그러므로, 많은 조립 단계들이 요구된다. 더욱이, 각 반도체 장치가 개별로 장착되기 때문에, 조립 단계들의 수가 더 증가된다.
반면에, 도 7에 도시된 바와 같은 종래 기술에서, 안으로 흐르는 냉매는 반도체 장치를 냉각할 수 있다. 그러나, 도 6에서와 같은 방식으로, 리드들이 반도체 장치들 사이의 접속을 위해 사용되기 때문에, 전기 저항이 증가한다. 더욱이, 각 반도체 장치가 개별로 장착되기 때문에, 조립 단계들의 수가 증가한다. 더욱이, 반도체 장치들이 다발로된 주몸체 기판들의 외부로 노출된 표면상에만 장착되며, 따라서, 높은 집적 밀도를 구현하는 것이 불가능하다.
그러므로, 본 발명의 목적은, 반도체 장치를 충분히 냉각하고, 전기 저항을 줄이고, 높은 집적 밀도를 실현하고, 조립 단계들의 수를 줄일 수 있는 반도체 장치를 제공하는 것이다.
도 1은 본 발명의 제 1 실시예에 따른 반도체 장치를 도시한다.
도 2는 본 발명의 제 2 실시예에 따른 반도체 장치를 도시한다.
도 3은 본 발명의 실시예에 따른 반도체 장치 제조 방법의 제조 단계를 도시한다.
도 4는 도 3의 단계후의 단계를 도시한다.
도 5는 도 4의 단계후의 단계를 도시한다.
도 6은 종래 기술에 따른 반도체 장치를 도시한다.
도 7은 종래 기술에 따른 다른 반도체 장치를 도시한다.
*도면의 주요부분에 대한 부호의 설명*
12 : 테이프 와이어 기판16 : 와이어형 반도체 소자
21 : 반도체 칩22 : 범프 전극
발명의 요약
본 발명은, 반도체 장치로서, 테이프 와이어 기판(tape wiring substrate); 상기 테이프 와이어 기판의 한 주표면 상에 장착되는 반도체 소자; 상기 반도체 소자를 포함하는 상기 테이프 와이어 기판의 상기 주표면의 미리 정해진 위치와 전기적으로 접속되면서, 상기 테이프 와이어 기판의 다른 표면상에 제공되는 솔더 볼 또는 범프 전극(solder ball or bump electrode); 및 중공 파이프형 기판(hollow pipe-shaped substrate)을 포함하며, 상기 주표면이 상기 중공 파이프형 기판을 향해 배열되고 상기 테이프 와이어 기판이 상기 중공 파이프형 기판 주위에 감기는 반도체 장치를 제공한다.
본 발명의 상기 및 다른 목적들, 특성들, 그리고 장점들은, 첨부된 도면들과 관련된 본 발명의 다음의 상세한 설명을 참조하여 더욱 명확해질 것이다.
본 발명의 상세한 설명
이제, 첨부된 도면들을 참조하여 본 발명의 실시예들에 관하여 상세히 설명한다.
도 1은 단면 끝면(cross sectional end surface)을 포함하는 본 발명의 제 1 실시예에 따른 반도체 장치의 사시도이다. 테이프 와이어 기판(12 ; tape wiring substrate)은 6각형 외형을 갖는 중공 파이프형 기판(11) 주위에 감긴다.
테이프 와이어되는 기판(굵은 선으로 도시됨)의 내부에는 플립-칩형 반도체 소자(15 ; flip-chip type semiconductor element)와 와이어형 반도체 소자(16)가장착된다. 이들 소자들은 중공 파이프형 기판(11)의 6개의 외벽들에 눌리는 이들의 상부 표면들을 가지며, 이들 사이에는 접착 수지(17)가 몰딩(mold)된다. 이 테이프 와이어 기판(12)은 폴리이미드 필름(polyimide film)과 같은 유연한 필름으로부터 만들어지는 테이프이다.
플립-칩형 반도체 소자(15)는 반도체 칩(21) 및 솔더 볼(solder ball) 또는 범프 전극(22 ; bump electrode) 및 밀봉 수지(25)로 구성된다. 반도체 칩(21)은 중공 파이프형 기판(11)의 외벽과 직접 접촉될 밀봉 수지(25)로부터 노출된 상부 표면을 갖는다.
와이어형 반도체 소자(16)는 반도체 칩(23), 본딩 와이어(24 ; bonding wire), 및 패키지를 구성하는 밀봉 수지(26)로 구성된다. 패키지를 구성하는 밀봉 수지(26)는 중공 파이프형 기판(11)의 외벽과 직접 접촉하는 상부 표면을 갖는다.
반면에, 감긴 테이프 와이어 기판(12)의 외부에는, 솔더 볼 또는 범프 전극(13)이 제공된다. 이 솔더 볼 또는 범프 전극(13)은, 반도체 소자들(15 및 16)을 포함하는 테이프 와이어 기판(12) 내에 미리 정해진 위치와 전기적으로 접속된다.
반도체 소자들(15, 16), 중공 파이프형 기판(11), 및 테이프 와이어 기판(12) 사이의 공간들은, 패키지를 구성하는 수지(25, 26)와 다른 접착 수지(17)로 채워져서, 이 구성요소들을 단일 블록(unitary block)으로 만든다.
더욱이, 테이프 와이어 기판(12)의 넓이보다 더 긴 중공 파이프형 기판(11)은, 냉각 가스 및 냉각 액체들이 흘러서 반도체 소자를 냉각하는 냉매 경로(14)로서의 중공 중심을 갖는다.
도 2는 본 발명의 제 2 실시예에 따른 반도체 장치의 정면도이다. 도 1과 같은 요소들은 같은 참조 기호들로 표시되므로, 이들의 설명들이 생략됨을 인지해야 한다. 더욱이, 복잡한 표시를 방지하기 위해, 도 2에서 반도체 소자들(15, 16)은 도시되지 않는다.
도 2에서, 도 1에 도시된 복수의 구조들은 하나 하나씩 위로 쌓이고, 중공 파이프형 기판(11) 주위에 감긴 테이프 와이어 기판(굵은 선으로 도시됨)의 솔더 볼 또는 범프 전극(13)은 인접 중공 파이프형 기판(11) 상에 감긴 테이프 와이어 기판(12)의 솔더 볼 또는 범프 전극(13)에 접속되고, 도면 내의 최하부의 솔더 볼 또는 범프 전극(13)은 와이어 기판(18) 상에 형성되는 와이어 패턴의 미리 정해진 위치(도시되지 않음)에 접속되어, 전기 저항을 감소시킨다.
다음으로, 도 3 내지 도 5를 참조하여, 본 발명의 실시예들의 제조 방법에 관하여 설명한다.
먼저, 도 3에 도시된 바와 같이, 와이어 패턴이 폴리이미드 필름과 같은 유연한 테이프의 주표면 상에 형성되어, 반도체 소자들(15, 16)이 그 위에 장착되는 하나의 주표면(도면의 상부 표면)을 갖는 테이프 와이어 기판(12)을 구성한다. 반도체 소자들이 플립-칩형 반도체(15)일 때, 솔더 볼 또는 범프 전극(22)이 테이프 와이어 기판(12)의 와이어 패턴의 미리 정해진 위치에 접속된다. 반도체 소자가 와이어형 반도체 소자(16)일 때, 본딩 와이어(24)는 반도체 칩(23)의 전극 패드를 테이프 와이어 기판(12)의 와이어 패턴의 미리 정해진 위치에 접속하기 위해 사용된다.
다음으로, 도 4에 도시된 바와 같이, 반도체 소자가 플립-칩형 반도체 소자(15)일 때, 밀봉 수지(25)가 반도체 칩(21)의 상부 표면을 노출하도록 몰딩된다. 더욱이, 반도체 소자가 와이어형 반도체 소자(16)일 때, 밀봉 수지(26)가 몰딩을 수행하기 위해 사용되어 전체 표면이 덮이게된다.
그후, 솔더 볼 또는 범프 전극(13)은 테이프 와이어 기판(12)의 다른 표면(도면의 하부 표면) 상에 형성된다. 이 솔더 볼 또는 범프 전극(13)은 반도체 소자들(15, 16)을 포함하는 테이프 와이어 기판(12)의 상부 표면과 전기적으로 접속된다.
다음으로, 도 5에 도시된 바와 같이, 테이프 와이어 기판(12)은 앞서 언급한 주표면을 내부로 하면서 중공 파이프형 기판(11) 상에 감긴다. 도 5에서, 테이프 와이어 기판(12)이 도 1 및 2에서와 같이 굵은 선으로 도시됨을 주지하자.
반도체 소자들(15, 16)과 중공 파이프형 기판(11) 및 테이프 와이어 기판(12) 사이의 공간들은 패키지를 구성하는 수지(25, 26)와 다른 접착 수지(17)로 채워져서, 단일 블록을 얻는다.
본 발명에 따라, 접속이 중공 파이프형 기판 상의 솔더 볼 또는 범프 전극을 사용하여 만들어지므로, 이 접속이 아주 짧아지고, 따라서, 전기 저항을 감소시킨다. 특히, 다른 중공 파이프형 기판들 상에 솔더 볼들 또는 범프 전극들을 접속하여, 테이프 와이어 기판으로 감긴 복수의 중공 파이프형 기판들이 단일 블록으로 만들어지는 것을 가능하게 하고, 따라서, 다른 중공 파이프형 기판들 상의 반도체소자들 사이의 전기 저항을 감소하는 것이 가능하다.
더욱이, 테이프 와이어 기판은, 이 기판의 주표면들 중 하나를 중공 파이프형 기판과 마주하고 중공 파이프형 기판 주위를 감아 반도체 기판들을 중공 파이프형 기판 상에 장착한다. 이것은 일 효율을 상당히 개선시킨다.
또한, 반도체 소자가 중공 파이프형 기판의 모든 외주(outer periphery) 상으로 배열될 수 있기 때문에, 반도체 장치는 그 장착 밀도를 증가시킬 수 있다.
이상, 본 발명은 특정 실시예들을 참조하여 설명되었지만, 이 설명은 제한적인 의미로 해석되는걸 의미하지 않는다. 본 발명의 상세한 설명을 참조할 때 당업자에게는 상기한 실시예들의 다양한 변경들이 명확해 질 수 있을 것이다. 그러므로, 다음의 청구항들은 본 발명의 진정한 범위내에 속하는 어떠한 변경예들 또는 실시예들도 포함하도록 의도된 것이다.
본 발명의 반도체 장치의 효과는, 높은 집적 밀도로 냉각 효율을 개선할 수 있고 전기 저항을 감소할 수 있을 뿐만 아니라 조립 효율을 증가시킬 수 있다.

Claims (7)

  1. 반도체 장치로서,
    테이프 와이어 기판(tape wiring substrate);
    상기 테이프 와이어 기판의 한 주표면 상에 장착되는 반도체 소자;
    상기 반도체 소자를 포함하는 상기 테이프 와이어 기판의 상기 주표면의 미리 정해진 위치와 전기적으로 접속되면서, 상기 테이프 와이어 기판의 다른 표면상에 제공되는 솔더 볼 또는 범프 전극(solder ball or bump electrode); 및
    중공 파이프형 기판(hollow pipe-shaped substrate)을 포함하는 반도체 장치에 있어서,
    상기 주표면이 상기 중공 파이프형 기판을 향해 배열되고 상기 테이프 와이어 기판이 상기 중공 파이프형 기판 주위에 감기는, 반도체 장치.
  2. 제 1 항에 있어서,
    상기 중공 파이프형 기판은 다각형 외형 또는 원형 외형을 갖는, 반도체 장치.
  3. 제 1 항에 있어서,
    상기 중공 파이프형 기판은 6각형 외형을 갖는, 반도체 장치.
  4. 제 1 항에 있어서,
    각각이 상기 테이프 와이어 기판으로 감긴 복수의 상기 중공 파이프형 기판이 제공되고, 제 1 중공 파이프형 기판 주위에 감긴 테이프 와이어 기판의 솔더 볼 또는 범프 전극이, 상기 제 1 중공 파이프형 기판에 인접하는 제 2 중공 파이프형 기판 상에 감기는 테이프 와이어 기판의 솔더 볼 또는 범프 전극에 인접(abutment)하여 접속되는, 반도체 장치.
  5. 제 1 항에 있어서,
    상기 반도체 소자들과 상기 중공 파이프형 기판들과 상기 테이프 와이어 기판들 사이의 공간들이 수지로 채워지는, 반도체 장치.
  6. 제 1 항에 있어서,
    냉매가 상기 중공 파이프형 기판의 중공 중심을 통해 흐르는, 반도체 장치.
  7. 제 1 항에 있어서,
    상기 솔더 볼 또는 범프 전극은 상기 와이어 기판의 와이어에 접속되어 장착되는, 반도체 장치.
KR1020020018161A 2001-04-03 2002-04-03 반도체 장치 KR20020079436A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001104923A JP4401037B2 (ja) 2001-04-03 2001-04-03 半導体装置及びその製造方法
JPJP-P-2001-00104923 2001-04-03

Publications (1)

Publication Number Publication Date
KR20020079436A true KR20020079436A (ko) 2002-10-19

Family

ID=18957709

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020018161A KR20020079436A (ko) 2001-04-03 2002-04-03 반도체 장치

Country Status (5)

Country Link
US (1) US6605869B2 (ko)
JP (1) JP4401037B2 (ko)
KR (1) KR20020079436A (ko)
CN (1) CN1379617A (ko)
TW (1) TW516361B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100694834B1 (ko) * 2005-06-01 2007-03-14 주식회사 영신알에프 다각 입체형 알에프 엠프 모듈

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6787884B2 (en) * 2002-05-30 2004-09-07 Matsushita Electric Industrial Co., Ltd. Circuit component, circuit component package, circuit component built-in module, circuit component package production and circuit component built-in module production
TW576549U (en) * 2003-04-04 2004-02-11 Advanced Semiconductor Eng Multi-chip package combining wire-bonding and flip-chip configuration
US7612443B1 (en) * 2003-09-04 2009-11-03 University Of Notre Dame Du Lac Inter-chip communication
KR100655218B1 (ko) * 2005-07-01 2006-12-08 삼성전자주식회사 다각기둥 형상의 접지 블록을 갖는 3차원 반도체 모듈
DE102009024370B4 (de) * 2009-06-09 2014-04-30 Semikron Elektronik Gmbh & Co. Kg Stromrichteranordnung mit Kühleinrichtung und Herstellungsverfahren hierzu
CN102121829B (zh) 2010-08-09 2013-06-12 汪滔 一种微型惯性测量***
JP2013030712A (ja) * 2011-07-29 2013-02-07 Toshiba Corp 半導体モジュールおよび半導体モジュールの製造方法
US9620473B1 (en) 2013-01-18 2017-04-11 University Of Notre Dame Du Lac Quilt packaging system with interdigitated interconnecting nodules for inter-chip alignment
EP3060882A4 (en) 2014-04-25 2017-01-25 SZ DJI Technology Co., Ltd. Inertial sensing device
US9646953B2 (en) * 2014-11-12 2017-05-09 Intel Corporation Integrated circuit packaging techniques and configurations for small form-factor or wearable devices
JP6825594B2 (ja) * 2018-03-09 2021-02-03 オムロン株式会社 電子装置およびその製造方法
DE102019212638B4 (de) * 2019-08-23 2023-12-14 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Fertigung und Aufbringung eines leistungselektronischen Moduls auf einen Kühlkörper und damit erhaltene Anordnung

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58114500A (ja) 1981-12-28 1983-07-07 富士通株式会社 高密度実装基板
US5270485A (en) 1991-01-28 1993-12-14 Sarcos Group High density, three-dimensional, intercoupled circuit structure
US5646446A (en) * 1995-12-22 1997-07-08 Fairchild Space And Defense Corporation Three-dimensional flexible assembly of integrated circuits
TW408497B (en) * 1997-11-25 2000-10-11 Matsushita Electric Works Ltd LED illuminating apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100694834B1 (ko) * 2005-06-01 2007-03-14 주식회사 영신알에프 다각 입체형 알에프 엠프 모듈

Also Published As

Publication number Publication date
US20020140084A1 (en) 2002-10-03
JP4401037B2 (ja) 2010-01-20
CN1379617A (zh) 2002-11-13
TW516361B (en) 2003-01-01
JP2002299545A (ja) 2002-10-11
US6605869B2 (en) 2003-08-12

Similar Documents

Publication Publication Date Title
US6566164B1 (en) Exposed copper strap in a semiconductor package
KR100426825B1 (ko) 반도체 장치
US6951982B2 (en) Packaged microelectronic component assemblies
US6593662B1 (en) Stacked-die package structure
TWI430417B (zh) 半導體晶片封裝
US5444304A (en) Semiconductor device having a radiating part
JPH0661406A (ja) 半導体装置及び半導体装置の製造方法及びテ−プキャリア
US5939781A (en) Thermally enhanced integrated circuit packaging system
US6930380B2 (en) Semiconductor device
KR20020079436A (ko) 반도체 장치
US20070257377A1 (en) Package structure
KR19990013634A (ko) 반도체 패키지 본드 포스트의 배치 및 설계 방법
US20110278706A1 (en) Power Electronic Device Package
US6483184B2 (en) Semiconductor apparatus substrate, semiconductor apparatus, and method of manufacturing thereof and electronic apparatus
US20120306064A1 (en) Chip package
US5309017A (en) Assembly lead frame with common lead arrangement for semiconductor devices
US20070072340A1 (en) Electronic Device with Inductor and Integrated Componentry
JP2001156251A (ja) 半導体装置
CN117293101A (zh) 一种功率模组及其制作方法、功率设备
KR100649869B1 (ko) 반도체 패키지
US7310224B2 (en) Electronic apparatus with thermal module
KR101356591B1 (ko) 변형된 패들을 구비한 쿼드 플랫 노 리드（ｑｆｎ）집적 회로（ｉｃ）패키지 및 패키지 설계 방법
KR100220249B1 (ko) 열방출 능력이 향상된 박막 볼 그리드 어레이 패키지
JP2004119684A (ja) 半導体装置
JPH05136312A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E601 Decision to refuse application