KR20020004172A - 정보의 비교-기록 기능을 구비하는 반도체 메모리 장치 및이의 정보 처리방법 - Google Patents

정보의 비교-기록 기능을 구비하는 반도체 메모리 장치 및이의 정보 처리방법 Download PDF

Info

Publication number
KR20020004172A
KR20020004172A KR1020000037769A KR20000037769A KR20020004172A KR 20020004172 A KR20020004172 A KR 20020004172A KR 1020000037769 A KR1020000037769 A KR 1020000037769A KR 20000037769 A KR20000037769 A KR 20000037769A KR 20020004172 A KR20020004172 A KR 20020004172A
Authority
KR
South Korea
Prior art keywords
information
internal information
memory controller
external information
internal
Prior art date
Application number
KR1020000037769A
Other languages
English (en)
Other versions
KR100355233B1 (ko
Inventor
이동우
구자일
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1020000037769A priority Critical patent/KR100355233B1/ko
Priority to JP2001199420A priority patent/JP4974127B2/ja
Priority to US09/898,699 priority patent/US20020089509A1/en
Priority to DE10134495A priority patent/DE10134495B4/de
Publication of KR20020004172A publication Critical patent/KR20020004172A/ko
Application granted granted Critical
Publication of KR100355233B1 publication Critical patent/KR100355233B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T15/00—3D [Three Dimensional] image rendering
    • G06T15/10—Geometric effects
    • G06T15/40—Hidden part removal
    • G06T15/405—Hidden part removal using Z-buffer
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Computer Graphics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Dram (AREA)
  • Image Generation (AREA)
  • Memory System (AREA)

Abstract

컴퓨터 시스템에서 메모리 메모리 버스의 성능을 향상시키기 위해 공간좌표 값을 변경기입하는데 필요한 메모리 버스 사용시간을 감소시켜 메모리성능을 향상시키는 메모리장치 및 메모리장치의 정보 처리방법이 제공된다. 상기 메모리장치는 메모리 셀 어레이와 메모리 컨트롤러로부터 입력되는 새로운 물체의 외부 정보와 상기 메모리 셀 어레이에 저장되어 있으며 새로운 물체의 좌표와 동일한 좌표에 해당하는 기존물체의 내부정보를 비교하고, 그 비교결과에 따라 상기 내부 정보를 상기 외부 정보로 변경하여 기록하는 정보변경회로를 구비한다. 상기 비교회로는 상기 외부정보가 상기 내부정보보다 낮으면 상기 내부정보를 변경하기 위해 상기 외부정보를 상기 메모리 셀 어레이로 출력하고 상기 내부정보가 변경되었음을 나타내는 신호를 메모리 컨트롤러로 출력한다. 도는 상기 비교회로는 상기 외부정보가 상기 내부정보보다 높으면 상기 내부정보를 변경하기 위해 상기 외부정보를 상기 메모리 셀 어레이로 출력하고 상기 내부정보가 변경되었음을 나타내는 신호를 메모리 컨트롤러로 출력한다.

Description

정보의 비교-기록 기능을 구비하는 반도체 메모리 장치 및 이의 정보 처리방법{Semiconductor memory device with method for depth compare write}
본 발명은 반도체 메모리 장치에 관한 것으로서, 특히 Z-버퍼링(Z-buffering)을 할 수 있는 기능을 구비하는 반도체 메모리 장치(semiconductor memory device)및 이를 이용한 정보의 비교 기록하는 방법에 관한 것이다.
일반적으로 2차원 그래픽(Two dimension graphic)에서 화면에 표현하고자 하는 물체가 화면상의 좌표(X, Y) 및 칼라로 표현된다. 그리고 기존 물체 대신에 새로운 물체(object)를 화면에 갱신하고자 할 경우에 새로운 물체를 구성하는 각 화소(pixel)의 좌표(X, Y)에 해당하는 메모리의 대응 위치에 칼라 값을 기록한 후 화면에 그 값을 뿌려주면 된다.
그러나, 3차원 그래픽(Three dimension graphic)에서 Z-버퍼링, 또는 알파 블랜딩(α-blending), 또는 텍스춰 매핑(Texture mapping) 등의 3차원 기능이 요구되며, 이로 인하여 넓은 밴드 폭(wide band width)을 갖는 메모리장치가 요구 된다. 특히 Z-버퍼링에서는 3차원 게임 등과 같은 3차원 그래픽 어플리케이션 (graphic application)을 수행하기 위해서 2차원 그래픽에서의 X축, Y축에 대한 정보이외에 Z축에 대한 정보가 있어야 한다. 이 Z축의 정보가 화면상의 물체의 정보를 결정하며 사용자가 깊이를 느낀다. 이런 일련의 작용이 Z 버퍼링이다.
따라서 새로운 물체를 화면에 갱신 할 경우에는, 기존의 물체를 구성하는 각 화소들의 공간좌표 값(Z 값 또는 정보(depth data)라 한다.)과 새로운 물체를 구성하는 각 화소들의 공간좌표 값을 비교(compare)하여, 갱신하고자 하는 새로운 물체의 화소들의 공간좌표 값이 낮을 때에 기존의 물체의 공간 좌표 값이 새로운 물체의 공간좌표 값으로 갱신된다.
결국, 메모리 컨트롤러(memory controller)는 기존의 물체를 구성하는 각 화소들의 공간 좌표 값을 메모리 장치로부터 읽어내어(read), 새로운 물체를 구성하는 각 화소들의 공간 좌표 값과 비교(compare)한 후, 공간좌표 값의 변경(modify)이 있으면, 새로운 물체의 공간좌표 값을 메모리 장치에 기입(write)한다. 이러한 동작이 읽기-변경-기입(Read Modify Write; 이하 RMW라 한다)이다.
도 1은 종래 메모리 장치의 읽기 변경 기입(RMW)을 설명하기 위한 타이밍 다이어그램이다.
도 1을 참조하면, 메모리 컨트롤러로부터 활성화 명령(activate; ACT)이 입력된 후, 클락 싸이클 3의 상승 에지(rising edge)에서 메모리 읽기 명령(Read command; RD)이 입력되면, 상기 읽기 명령(RD)에 의하여 선택된 상기 메모리 셀에 저장되어 있던 내부 정보는 데이터 입출력 핀들(DQ)를 통해 메모리 컨트롤러로 읽혀진다(Dout).
메모리 컨트롤러는 a 구간동안 기존 물체의 공간좌표 값(Dout)과 입력된 새로운 물체의 공간 좌표 값을 비교한다. 상기 비교 결과, 입력된 새로운 물체의 공간좌표 값(이하 '외부정보'라 한다,)이 기존 물체의 공간좌표 값(이하 '내부 정보'라 한다.)보다 낮으면, 상기 외부정보를 상기 메모리장치의 메모리 셀 어레이에 기입하기 위하여 준비를 한다. 기입명령(WR)이 있으면 데이터 입출력 핀에 스텐바이 (stand-by) 상태로 있던 상기 외부정보(Din)는 기입 명령(WR)에 의하여 상기 메모리 장치의 선택된 메모리 셀 어레이에 기입된다.
한번의 공간좌표 값을 읽기-변경-기입(RMW)하기 위해서는 10클럭 싸이클 즉, 활성화 명령(ACT)이 입력 된 후 프리차지(Pre)명령이 입력 될 때까지 최소한 10클럭 싸이클이 필요하다. 10클럭 싸이클이 필요한 이유는 공간좌표 값, 즉 깊이 정보(depth data)를 비교하는 로직이 메모리 컨트롤러에 포함되어 있고, 메모리 컨트롤러가 깊이 비교기능(depth compare function)을 수행하기 때문이다.
이 때문에 메모리 버스의 성능이 저하되고 한번의 공간좌표 값을 읽기 변경 기입(RMW)하기 위한 시간이 지연되어 그래픽 성능이 저하되는 문제점이 있다.
따라서 본 발명이 이루고자하는 기술적 과제는, 메모리 버스의 성능을 향상시키고 공간좌표 값을 변경 기입하기 위한 시간을 감소시켜 그래픽성능을 향상시키는 메모리 장치를 제공하는 것이다.
본 발명이 이루고자하는 다른 기술적 과제는, 메모리 버스의 성능을 향상시키고 공간좌표 값을 변경 기입하기 위한 시간을 감소시켜 그래픽성능을 향상시키는 메모리 장치의 정보 처리방법을 제공하는 것이다.
본 발명의 상세한 설명에서 사용되는 도면을 보다 충분히 이해하기 위하여, 각 도면의 간단한 설명이 제공된다.
도 1. 종래 메모리장치의 읽기 변경 기록(RMW)을 설명하기 위한 타이밍 다이어그램을 나타낸다.
도 2는 본 발명의 일 실시 예를 나타내는 정보의 비교 기능을 구비하는 메모리장치를 포함하는 메모리 시스템이다.
도 3은 도2의 메모리장치의 구체적인 회로를 나타내는 도면이다.
도 4는 본 발명의 일 실시 예를 나타내는 비교 기록기능을 수행하는 타이밍 다이어그램을 나타낸다.
도 5는 본 발명의 일 실시예를 나타내는 메모리 컨트롤러에 의해 제어되는 메모리 장치가 물체의 정보를 비교 기록하는 방법을 나타내는 흐름도이다.
상기 기술적 과제를 달성하기 위하여, 메모리 컨트롤러에 의해 제어되는 메모리장치는 메모리 셀 어레이와 상기 메모리 컨트롤러로부터 입력되는 새로운 물체의 외부정보와 상기 메모리 셀 어레이에 저장되어 있으며 상기 새로운 물체의 좌표와 동일한 좌표에 해당하는 기존물체의 내부정보를 비교하고, 그 비교결과에 따라 상기 내부정보를 상기 외부정보로 변경하여 기록하는 정보변경회로를 구비하는 것을 특징으로 하는 본 발명에 따른 메모리장치가 제공된다.
상기 정보 변경회로는, 상기 정보가 변경되었음을 나타내는 신호를 상기 메모리 컨트롤러로 출력한다. 또한 상기 정보 변경회로는 레지스터 및 비교회로를 구비한다. 상기 레지스터는 새로운 물체의 외부정보를 저장하며 상기 비교회로는 상기 레지스터에 저장된 새로운 물체의 좌표와 동일한 좌표에 해당하는 상기 기존물체의 내부 정보와 상기 레지스터에 저장된 외부 정보를 비교한다.
바람직하게는 상기 비교회로는 상기 외부 정보가 상기 내부 정보보다 낮으면 상기 내부 정보를 변경하기 위해 상기 외부 정보를 상기 메모리 셀 어레이로 출력하고, 상기 정보가 변경되었음을 나타내는 신호를 상기 메모리 컨트롤러로 출력한다.
바람직한 다른 실시예에 따르면 상기 비교회로는 상기 외부 정보가 상기 내부 정보보다 높으면 상기 내부 정보를 변경하기 위해 상기 외부 정보를 상기 메모리 셀 어레이로 출력하고, 상기 정보가 변경되었음을 나타내는 신호를 상기 메모리 컨트롤러로 출력한다.
상기 메모리 장치는 제어회로 및 상기 제어회로를 제어하기 위한 제 1제어핀을 더 구비한다. 상기 제 1제어핀은 메모리 컨트롤러로부터 제 1제어신호를 수신하며, 상기 제어회로는 상기 제 1제어신호가 액티브 상태(active)일 경우 상기 외부 정보를 상기 레지스터로 전송하고, 상기 제 1제어신호가 넌액티브(nonactive) 상태일 때는 상기 외부 정보를 상기 메모리 셀 어레이로 전송한다.
또한, 상기 메모리 장치는 비교회로를 제어하기 위한 제 2제어핀을 더 구비한다. 상기 제 2제어핀은 상기 메모리 컨트롤러로부터 제 2제어신호를 수신한다. 상기 비교회로는 상기 제 2제어신호가 넌액티브 상태일 때는 상기 내부 정보와 상기 저장된 외부 정보를 X비트씩 비교하고, 상기 제 2제어신호가 액티브 상태일 때는 상기 내부 정보와 상기 저장된 외부정보를 NX비트씩 비교하는 것을 특징으로 한다.
상기 비교회로가 X비트씩 비교하는 경우에, 상기 비교회로는 상기 내부 정보의 낮은 X비트가 변경되었음을 나타내는 신호를 상기 제 1제어핀을 통해 상기 메모리 컨트롤러로 출력하고, 상기 내부 정보의 높은 X비트가 변경되었음을 나타내는 신호를 상기 제 2제어핀을 통해 상기 메모리 컨트롤러로 출력한다.
상기 비교회로가 NX비트씩 비교하는 경우에, 상기 비교회로는 상기 정보의 NX비트가 변경되었음을 나타내는 신호를 상기 제 1제어핀을 통해 상기 메모리 컨트롤러로 출력한다.
본 발명이 이루고자하는 또 다른 기술적 과제는 메모리 컨트롤러에 의해 제어되는 메모리 장치가 물체의 정보를 처리하는 방법이다.
상기 방법은 (a) 상기 메모리 컨트롤러로부터 새로운 물체의 외부 정보를 입력받아 저장하는 단계, (b) 상기 메모리 장치 내에 저장되어 있으며 상기 새로운 물체의 좌표와 동일한 좌표에 해당하는 기존 물체의 내부정보와 상기 저장된 외부정보를 비교하는 단계, (c) 상기 비교 결과에 따라 상기 내부정보를 대체하여 상기 외부정보를 저장하며, 상기 내부정보가 변경되었음을 나타내는 신호를 상기 메모리 컨트롤러로 출력한다.
본 발명에 의한 일실시예에 따르면, 상기 (b)단계의 비교결과 상기 외부정보가 상기 내부정보보다 낮은 경우에, 상기 (c) 단계는 상기 내부정보를 대체하여 상기 외부정보를 저장하며 상기 내부정보가 변경되었음을 나타내는 신호를 상기 메모리 컨트롤러로 출력하는 단계를 구비한다.
본 발명에 의한 다른 일실시예에 따르면 상기 (b)단계의 비교결과 상기 외부정보가 상기 내부정보보다 높은 경우에 상기 (c) 단계는 상기 내부정보를 대체하여 상기 외부정보를 저장하며 상기 내부정보가 변경되었음을 나타내는 신호를 상기 메모리 컨트롤러로 출력하는 단계를 구비한다.
상기 정보 처리방법은 상기 (a)단계에 상기 메모리 컨트롤러로부터 제 1제어핀을 통해 제 1제어신호를 수신하는 단계를 더 구비하고, 상기 (a)단계는, 상기 제 1제어신호가 액티브 상태 일 때는 상기 외부 정보를 입력받아 저장하는 단계, 및 상기 제 1제어신호가 넌액티브 상태일 때는 상기 외부 정보를 상기 메모리 장치 내의 메모리 셀 어레이에 기입하는 단계를 더 구비한다.
상기 정보 처리방법은 상기 (a) 단계에 상기 메모리 컨트롤러로부터 제 2제어핀을 통해 제 2제어신호를 수신하는 단계를 더 구비하고, 상기 (b)단계는 상기 제 2제어신호가 넌액티브 상태 일 때는 상기 내부 정보와 상기 저장된 외부 정보를 X비트씩 비교하는 단계, 및 상기 제 2제어신호가 액티브 상태 일 때는 상기 내부 정보와 상기 저장된 외부 정보를 NX비트씩 비교하는 단계를 더 구비한다.
상기 (b)단계의 X비트씩 비교되는 경우, 상기 (c)단계는 상기 정보의 낮은 X비트가 변경되었음을 나타내는 신호를 상기 제 1제어핀을 통해 상기 메모리 컨트롤러로 출력하는 단계, 및 상기 정보의 높은 X비트가 변경되었음을 나타내는 신호를 상기 제 2제어핀을 통해 상기 메모리 컨트롤러로 출력하는 단계를 더 구비한다.
또는 상기 (b)단계의 X비트씩 비교되는 경우, 상기 (c)단계는 상기 정보의 높은 X비트가 변경되었음을 나타내는 신호를 상기 제 1제어핀을 통해 상기 메모리 컨트롤러로 출력하는 단계, 및 상기 정보의 낮은 X비트가 변경되었음을 나타내는 신호를 상기 제 2제어핀을 통해 상기 메모리 컨트롤러로 출력하는 단계를 더 구비한다.
상기 (b)단계의 NX비트씩 비교되는 경우, 상기 (c)단계는 상기 정보의 NX비트가 변경되었음을 나타내는 신호를 상기 제 1제어핀을 통해 상기 메모리 컨트롤러로 출력하는 단계를 더 구비한다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시 예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 대하여, 동일한 참조부호는 동일한 부재임을 나타낸다.
도 2는 본 발명에 따른 메모리 장치(22)를 포함하는 메모리 시스템이다. 상기 메모리 시스템은 메모리 컨트롤러(21) 모니터(미 도시) 및 상기 메모리 컨트롤러에 의하여 제어되는 메모리장치(22)를 포함한다. 도 2를 참조하면, 도 2는 상기 메모리 컨트롤러(21)와 상기 메모리장치(22)간의 명령신호(command signal)와 제어핀(DC0, DC1) 및 데이터 입출력 핀(DQ)을 통한 신호의 흐름을 나타낸다.
도 2의 상기 메모리 컨트롤러(21)는 상기 메모리 장치(22)의 특정메모리 셀을 선택하는 어드레스(address)와 명령신호(command)를 발생한다. 상기 메모리 컨트롤러(21)는 제어핀 들(DC0, DC1)을 통해 제 1제어신호(액티브 또는 넌액티브) 및 제 2제어신호(액티브 또는 넌액티브)를 발생하며 데이터 입출력 핀(DQ)을 통하여 외부 정보를 메모리 장치(22)에 기입할 준비를 한다.
상기 메모리 장치(22)는 상기 메모리 컨트롤러(21)에 의하여 제어되며, 상기 모니터는 상기 메모리 장치(22)로부터 변경된 정보를 가지는 물체를 표시하며, 상기 메모리 컨트롤러(21)는 상기 모니터 및 상기 메모리 장치(22)의 각종 제어 작업을 담당하는 인터페이스를 제공한다.
상기 메모리 컨트롤러(21)는 상기 메모리장치(22)로부터 제 1제어신호를 수신하는 제 1제어핀(DC0) 및 상기 메모리장치(22)로부터 제 2제어신호를 수신하는 제 2제어핀(DC1)을 구비한다.
상기 컨트롤러(21)는 상기 제 1제어핀(DC0) 및 제 2제어핀(DC1)의 상태가 모두 액티브이면 상기 내부정보가 상기 외부정보로 변경되었다고 판단하고, 상기 제 1제어핀(DC0) 및 제 2제어핀(DC1)의 상태가 모두 넌액티브이면 상기 내부 정보가 유지되는 것으로 판단한다.
도 3은 도 2에 도시된 본 발명에 따른 메모리 장치(22)의 구체적인 회로를 나타내는 도면이다.
도 3을 참조하면, 본 발명에 따른 메모리 장치(22)는 정보 변경회로(30), 제어회로(31), 메모리 셀 어레이(34), 제어핀(DC0, DC1) 및 데이터 입출력 핀(DQ)을 구비한다. 특히 정보 변경회로(30)는 레지스터(32) 및 비교회로(33)를 더 구비한다.
제어회로(31)는 상기 데이터 입출력 핀(DQ)을 통해 새로운 물체의 외부 정보(depth data)를 수신하며 상기 제 1제어핀(DC0)을 통하여 입력되는 제1 제어신호에 응답하여 상기 외부 정보(WTDC 또는 NWT)를 출력한다.
상기 제 1제어신호가 넌액티브의 경우는 정상적인 기입(normal write)을 위해 메모리 셀 어레이(34)로 상기 외부정보(NWT)를 출력하고, 상기 제 1제어신호가 액티브의 경우는 정보비교기입(depth compare write)을 위하여 상기 외부 정보 (WTDC)를 레지스터(32)로 출력한다.
상기 레지스터(32)는 상기 제어회로(31)의 출력신호(WTDC), 즉 상기 외부 정보를 저장한다.
상기 비교회로(33)는 상기 제 2제어신호에 응답하여 상기 레지스터의 출력(RS) 와 상기 메모리 셀 어레이(34)에 저장되어 있으며 상기 입력되는 새로운 물체의 좌표와 동일한 좌표에 해당하는 기존물체의 내부 정보(Fcomp)를 비교한다.
상기 비교회로(33)는 상기 레지스터의 출력 즉, 상기 외부 정보(RS)가 상기 내부정보(Fcomp)보다 낮으면 상기 내부정보(Fcomp)를 변경하기 위해 상기 외부 정보(RS)를 상기 메모리 셀 어레이(34)로 출력한다.
또 다른 실시예에 의하면, 상기 비교회로(33)는 상기 레지스터의 출력 즉, 상기 외부정보(RS)가 상기 내부정보(Fcomp)보다 높으면 상기 내부정보(Fcomp)를 변경하기 위해 상기 외부 정보(RS)를 상기 메모리 셀 어레이(34)로 출력한다.
상기 비교회로(33)는 비교결과 상기 내부정보(Fcomp)가 변경되었을 경우 논리 '하이'인 신호(HIT1 또는 HIT2)를 제어핀 들(DC0, DC1)을 통하여 상기 메모리 컨트롤러(21)로 출력한다.
그러나 상기 내부 정보(Fcomp)가 변경되지 않았을 경우, 즉 상기 외부정보가 상기 내부 정보보다 높은 경우( 또는 다른 실시예의 경우로 상기 외부정보가 상기 내부 정보보다 낮은 경우)는 논리 '로우'('MISS1', 또는 'MISS2' 라 한다) 신호를 제어핀 들(DC0, DC1)을 통하여 메모리 컨트롤러(21)로 출력한다.
도 4는 도 3에 도시 된 본 발명에 따른 메모리장치(22)의 비교 기록기능 수행시의 타이밍 다이어그램을 나타낸다.
이하에서는 도 3 및 도 4를 참조하여 메모리 장치(22)의 정보 비교 기입동작이 더욱 상세히 설명된다.
도 3 및 4를 참조하면, 메모리 컨트롤러(21)에 의하여 발생된 기입명령신호 (WR)와 제 1 및 제2 제어신호 및 상기 외부 정보(Dw)는 메모리 장치(22)의 각각의 핀들(command, DC0, DC1 및 DQ)로 입력된다.
상기 제어회로(31)의 동작을 설명한다. 상기 기입명령 신호(WR)가 액티브에서 상기 제 1제어핀(DC0)으로 입력되는 제 1제어신호가 액티브이면, 상기 제어회로 (31)는 정보 비교기록(depth compare write)을 수행하기 위하여 상기 입력된 외부정보를 상기 레지스터(32)로 출력한다. 즉 상기 입력된 외부정보와 제어회로(31)의 출력신호(WTDC)는 동일하다.
그러나, 상기 제 1제어신호가 넌액티브이면 상기 제어회로(31)는 상기 외부 정보를 상기 메모리 셀 어레이(34)에 기입하기 위하여 출력한다(NWT).
또한, 상기 제 1제어신호가 액티브 상태이고 상기 제 2 제어핀(DC1)으로 입력되는 제 2제어신호가 넌액티브 상태일 경우에는, 상기 비교회로(33)는 상기 메모리 셀 어레이(34)내의 상기 내부 정보(Fcomp)와 상기 레지스터(32)의 출력, 즉 상기 외부 정보(RS)을 X비트(여기서 X는 임의의 정수이다. 예컨데 16비트)씩 비교하고, 상기 제 2제어신호가 액티브 상태일 경우에는, 상기 메모리 셀 어레이 내(34)의 상기 내부 정보(Fcomp)와 상기 레지스터의 출력(RS)을 NX비트(여기서 N 및 X는 임의의 정수이다. 예컨데 N=2 이고 X=16의 경우는 32비트가 된다.)씩 비교한다.
상기 비교회로(33)가 X비트씩 비교하는 경우, 상기 비교결과 상기 외부 정보(RS)가 상기 내부 정보(Fcomp)보다 낮으면(본 발명에 따른 다른 실시예의 경우에는 상기 비교결과 상기 외부 정보(RS)가 상기 내부 정보(Fcomp)보다 높으면) 상기 비교회로(33)는 상기 내부 정보(Fcomp)의 낮은(lower) X비트가 변경되었음을 나타내는 논리 '하이(high)' 신호(HIT1)를 정보 비교기록 명령수행 후 3클락 또는 4클락 사이클(clock cycle) 후 상기 제 1제어핀(DC0)을 통해 상기 메모리 컨트롤러 (21)로 출력하고, 상기 내부 정보(Fcomp)의 높은(upper) X비트가 변경되었음을 나타내는 논리 '하이'신호(HIT2)를 정보 비교기록 명령수행 후 3클락 또는 4클락 사이클(clock cycle) 후 상기 제 2제어핀(DC1)을 통해 상기 메모리 컨트롤러 (21)로 출력한다.
상기 비교회로(33)가 NX비트씩 비교하는 경우, 상기 비교결과 상기 외부 정보(RS)가 상기 내부 정보(Fcomp)보다 낮으면(본 발명에 따른 다른 실시예의 경우에는 상기 비교결과 상기 외부 정보(RS)가 상기 내부 정보(Fcomp)보다 높으면) 상기비교회로(33)는 상기 내부 정보(Fcomp)의 NX비트가 변경되었음을 나타내는 논리 '하이'신호(HIT1)를 정보 비교기록 명령수행 후 3클락 또는 4클락 사이클(clock cycle) 후 상기 제 1제어핀(DC0)을 통해 상기 메모리 컨트롤러(21)로 출력한다.
그러나 X비트 또는 NX비트의 비교결과 상기 내부 정보(Fcomp)가 상기 외부 정보(RS)보다 낮으면(본 발명에 따른 다른 실시예의 경우에는 상기 비교결과 상기 외부 정보(RS)가 상기 내부 정보(Fcomp)보다 높으면) 상기 비교회로(33)는 상기 내부 정보(Fcomp)를 유지한다는 논리 '로우(low)'(MISS1, MISS2)를 정보 비교기록 명령수행 후 3클락 또는 4클락 사이클(clock cycle) 후 각각 상기 제어핀 들(DC0, DC1)을 통하여 상기 메모리 컨트롤러(21)로 출력한다.
따라서 본 발명의 일실시예는 상기 외부 정보(RS)가 상기 내부 정보(Fcomp)보다 낮으면 상기 내부정보(Fcomp)가 상기 외부정보(RS)로 대체된다.
본 발명의 다른 실시예에는 상기 외부 정보(RS)가 상기 내부 정보(Fcomp)보다 높으면 상기 내부정보(Fcomp)가 상기 외부정보(RS)로 대체된다.
도 5는 메모리 컨트롤러(21)에 의해 제어되는 메모리 메모리 장치(22)가 물체의 정보를 처리하는 방법을 나타내는 흐름도(flow chart)이다.
도 3 및 도 5를 참조하면, 503단계에서 상기 메모리장치(22)는 상기 메모리 컨트롤러(21)로부터 데이터 입출력 핀(DQ)를 통하여 입력되는 상기 외부정보를 입력받는다. 505단계에서 상기 메모리 장치(22)는 제 1제어 핀(DC0)을 통해 상기 메모리 컨트롤러(21)로부터 입력되는 제 1제어신호(액티브 또는 넌액티브)를 수신하여, 상기 제 1제어신호의 상태를 판단한다.
이때 상기 제 1제어신호가 액티브 상태 일 경우에는, 상기 제어회로(31) 상기 입출력 데이터 핀(DQ)를 통하여 입력된 외부정보(WTDC)를 상기 레지스터(32)로 출력한다. 521 단계에서 상기 제 1제어신호가 넌액티브 상태일 경우에는 상기 입력된 외부정보를 상기 메모리 장치(22)내의 메모리 셀 어레이(34)로 기입하기 위하여 출력한다.
507단계에서 상기 메모리 장치(22)는 상기 제 2제어핀(DC1)을 통해 상기 메모리 컨트롤러(21)로부터 입력되는 제 2제어신호(액티브 또는 넌액티브)를 수신하여, 상기 제 2제어신호의 상태를 판단한다.
상기 제 2제어신호가 액티브 상태인 경우에는 상기 비교회로(33)에서 상기 내부정보(Fcomp)와 상기 레지스터(32)에 저장된 외부정보(RS)를 NX비트씩 비교한다 (509단계).
509 단계에서 상기 NX비트씩 비교되는 경우, 상기 외부 정보(RS)가 상기 내부정보(Fcomp)보다 낮으면(본 발명에 따른 다른 실시예의 경우에는 상기 비교결과 상기 외부정보(RS)가 상기 내부정보(Fcomp)보다 높으면) 상기 내부 정보(Fcomp)의 NX비트는 상기 외부정보(RS)로 변경되며, 상기 내부정보(Fcomp)가 상기 외부정보 (RS)로 변경되었음을 나타내는 논리 '하이'신호(HIT1)를 상기 제 1제어핀(DC0)을 통해 상기 메모리 컨트롤러(21)로 출력한다(519단계).
또한, 상기 제 2제어 신호가 넌액티브 상태의 경우에는, 상기 내부정보 (Fcomp)와 상기 외부정보(RS)를 X비트씩 비교한다(511단계). 511 단계에서 상기 X비트씩 비교되는 경우, 상기 내부 정보(Fcomp)의 낮은(lower) X비트가 상기 외부정보(RS)로 변경되었음을 나타내는 논리 '하이'신호(HIT1)를 상기 제 1제어핀(DC0)을 통해 상기 메모리 컨트롤러(21)로 출력하고, 상기 내부정보(Fcomp)의 높은 (upper) X비트가 상기 외부정보(RS)로 변경되었음을 나타내는 논리 '하이'신호 (HIT2)를 상기 제 2제어핀(DC1)을 통해 상기 메모리 컨트롤러(21)로 출력한다(519단계). 여기서 HIT신호는 논리 '로우'도 가능하다.
그러나 상기 외부 정보(RS)가 상기 내부 정보(Fcomp)보다 높은 경우에는( 본 발명의 다른 실시예의 경우 상기 외부정보(RS)가 상기 내부정보(Fcomp)보다 낮은경우) 상기 내부정보(Fcomp)가 유지된다는 신호인 논리 '로우'(MISS1 또는 MISS2)를 제 1제어핀(DC0) 및 제 2제어핀(DC1)을 통하여 상기 메모리 컨트롤러(21)로 출력한다. 여기서 MISS신호는 논리 '하이'도 가능하다.
상술한 바와 같이 종래의 기술은 한 번의 정보(depth data)를 비교(compare) 및 기입(write)하기 위해 최소한 10클락 사이클(clock cycle)이 소요되었으나, 본 발명은 한번의 정보를 비교 및 기입하기 위해 최소 6클락 사이클 또는 7클락 사이클만으로 가능하다. 따라서 본 발명은 종래 기술에 비하여 30%이상의 성능 향상이 있다.
본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따른 메모리 메모리는 깊이 정보를 비교 기입 기능(write with depth compare function)을 메모리 장치가 부담하여 정보를 비교 기입하는 시간을 감소시켜 메모리 성능을 향상시키는 장점이 있다.

Claims (15)

  1. 메모리 컨트롤러에 의해 제어되는 메모리장치에 있어서,
    메모리셀 어레이;
    상기 메모리 컨트롤러로부터 입력되는 새로운 물체의 외부정보와 상기 메모리셀 어레이에 저장되어 있으며 상기 새로운 물체의 좌표와 동일한 좌표에 해당하는 기존물체의 내부정보를 비교하고, 그 비교결과에 따라 상기 내부정보를 상기 외부정보로 변경하여 기록하는 정보변경회로를 구비하는 것을 특징으로 하는 메모리장치.
  2. 제 1항에 있어서, 상기 정보변경회로는,
    상기 내부정보가 변경되었음을 나타내는 신호를 상기 메모리 컨트롤러로 출력하는 것을 특징으로 하는 메모리장치.
  3. 제 1항에 있어서, 상기 정보변경회로는,
    상기 입력되는 새로운 물체의 외부정보를 저장하는 레지스터; 및
    상기 레지스터에 저장된 새로운 물체의 좌표와 동일한 좌표에 해당하는 상기 기존물체의 내부정보와 상기 레지스터에 저장된 외부정보를 비교하는 비교회로를 구비하고,
    상기 비교회로는 상기 외부정보가 상기 내부정보보다 낮으면 상기 내부정보를 변경하기 위해 상기 외부정보를 상기 메모리 셀 어레이로 출력하고,
    상기 내부정보가 변경되었음을 나타내는 신호를 상기 메모리 컨트롤러로 출력하는 것을 특징으로 하는 메모리장치.
  4. 제 1항에 있어서, 상기 정보변경회로는,
    상기 입력되는 새로운 물체의 외부정보를 저장하는 레지스터; 및
    상기 레지스터에 저장된 새로운 물체의 좌표와 동일한 좌표에 해당하는 상기 기존물체의 내부정보와 상기 레지스터에 저장된 외부정보를 비교하는 비교회로를 구비하고,
    상기 비교회로는 상기 외부정보가 상기 내부정보보다 높으면 상기 내부정보를 변경하기 위해 상기 외부정보를 상기 메모리 셀 어레이로 출력하고,
    상기 내부정보가 변경되었음을 나타내는 신호를 상기 메모리 컨트롤러로 출력하는 것을 특징으로 하는 메모리장치.
  5. 제 3항 또는 제 4항에 있어서, 상기 메모리 장치는,
    상기 메모리 컨트롤러로부터 제 1제어신호를 수신하는 제 1제어핀; 및
    상기 제 1제어신호가 액티브 상태일 때는 상기 외부정보를 상기 레지스터로 전송하고,
    상기 제 1제어신호가 넌액티브 상태일 때는 상기 외부정보를 상기 메모리 셀 어레이로 전송하는 제어회로를 더 구비하는 것을 특징으로 하는 메모리장치.
  6. 제 5항에 있어서, 상기 메모리 장치는,
    상기 메모리 컨트롤러로부터 제 2제어신호를 수신하는 제 2제어핀을 더 구비하고,
    상기 비교회로는,
    상기 제 2제어신호가 넌액티브 상태일 때는 상기 내부정보와 상기 저장된 외부정보를 X비트씩 비교하고,
    상기 제 2제어신호가 액티브 상태일 때는 상기 내부정보와 상기 저장된 외부 정보를 NX비트씩 비교하는 것을 특징으로 하는 메모리장치.
  7. 제 6항에 있어서, 상기 비교회로가 X비트씩 비교하는 경우에,
    상기 비교회로는
    상기 내부정보의 낮은 X비트가 변경되었음을 나타내는 신호를 상기 제 1제어핀을 통해 상기 메모리 컨트롤러로 출력하고,
    상기 내부정보의 높은 X비트가 변경되었음을 나타내는 신호를 상기 제 2제어핀을 통해 상기 메모리 컨트롤러로 출력하는 것을 특징으로 하는 메모리장치.
    모리장치.
  8. 제 6항에 있어서, 상기 비교회로가 NX비트씩 비교하는 경우에,
    상기 비교회로는,
    상기 내부정보의 NX비트가 변경되었음을 나타내는 신호를 상기 제 1제어핀을 통해 상기 메모리 컨트롤러로 출력하는 것을 특징으로 하는 메모리장치.
  9. 메모리 컨트롤러에 의해 제어되는 메모리장치가 물체의 정보를 처리하는 방법에 있어서,
    (a) 상기 메모리 컨트롤러로부터 새로운 물체의 외부정보를 입력받아 저장하는 단계;
    (b) 상기 메모리 장치 내에 저장되어 있으며, 상기 새로운 물체의 좌표와 동일한 좌표에 해당하는 기존 물체의 내부정보와 상기 저장된 외부정보를 비교하는 단계;
    (c) 상기 비교결과에 따라 상기 내부정보를 대체하여 상기 외부정보를 저장하며, 상기 내부정보가 변경되었음을 나타내는 신호를 상기 메모리 컨트롤러로 출력하는 단계를 구비하는 정보처리방법.
  10. 제 9항에 있어서, 상기 (b)단계의 비교결과 상기 외부정보가 상기 내부정보보다 낮은 경우에는,
    상기 (c) 단계는,
    상기 내부정보를 대체하여 상기 외부정보를 저장하며 상기 내부정보가 변경되었음을 나타내는 신호를 상기 메모리 컨트롤러로 출력하는 단계를 구비하는 정보처리방법.
  11. 제 9항에 있어서, 상기 (b)단계의 비교결과 상기 외부정보가 상기 내부정보보다 높은 경우에는,
    상기 (c) 단계는,
    상기 내부정보를 대체하여 상기 외부정보를 저장하며 상기 내부정보가 변경되었음을 나타내는 신호를 상기 메모리 컨트롤러로 출력하는 단계를 구비하는 정보처리방법
  12. 제 9항에 있어서, 상기 정보처리방법은,
    상기 (a)단계에 상기 메모리 컨트롤러로부터 제 1제어핀을 통해 제 1제어신호를 수신하는 단계를 더 구비하고,
    상기 (a)단계는,
    상기 제 1제어신호가 액티브 상태 일 때는 상기 외부정보를 입력받아 저장하는 단계; 및
    상기 제 1제어신호가 넌액티브 상태일 때는 상기 외부정보를 상기 메모리장치 내의 메모리 셀 어레이에 기입하는 단계를 구비하는 것을 특징으로 하는 정보처리방법.
  13. 제 9항에 있어서, 상기 정보처리방법은,
    상기 (a) 단계에 상기 메모리 컨트롤러로부터 제 2제어핀을 통해 제 2제어신호를 수신하는 단계를 더 구비하고,
    상기 (b)단계는,
    상기 제 2제어신호가 넌액티브 상태 일 때는 상기 내부정보와 상기 저장된 외부정보를 X비트씩 비교하는 단계; 및
    상기 제 2제어신호가 액티브 상태 일 때는 상기 내부정보와 상기 저장된 외부정보를 NX비트씩 비교하는 단계를 구비하는 것을 특징으로 하는 정보처리방법.
  14. 제 13항에 있어서, 상기 (b)단계에서 X비트씩 비교되는 경우에는,
    상기 (c)단계는,
    상기 내부정보의 낮은 X비트가 변경되었음을 나타내는 신호를 상기 제 1제어핀을 통해 상기 메모리 컨트롤러로 출력하는 단계; 및
    상기 내부정보의 높은 X비트가 변경되었음을 나타내는 신호를 상기 제 2제어핀을 통해 상기 메모리 컨트롤러로 출력하는 단계를 구비하는 것을 특징으로 하는 정보 처리방법.
  15. 제 13항에 있어서, 상기 (b) 단계에서 NX비트씩 비교되는 경우에는,
    상기 (c) 단계는,
    상기 내부정보의 NX비트가 변경되었음을 나타내는 신호를 상기 제 1제어핀을 통해 상기 메모리 컨트롤러로 출력하는 단계를 구비하는 것을 특징으로 하는 정보처리방법.
KR1020000037769A 2000-07-03 2000-07-03 정보의 비교-기록 기능을 구비하는 반도체 메모리 장치 및이의 정보 처리방법 KR100355233B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020000037769A KR100355233B1 (ko) 2000-07-03 2000-07-03 정보의 비교-기록 기능을 구비하는 반도체 메모리 장치 및이의 정보 처리방법
JP2001199420A JP4974127B2 (ja) 2000-07-03 2001-06-29 半導体メモリ装置及び情報処理方法
US09/898,699 US20020089509A1 (en) 2000-07-03 2001-07-02 Memory device having depth compare-write function and method for depth compare-write used by the memory device
DE10134495A DE10134495B4 (de) 2000-07-03 2001-07-02 Speicherbauelement und Verarbeitungsverfahren für Objekt-Tiefendaten

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000037769A KR100355233B1 (ko) 2000-07-03 2000-07-03 정보의 비교-기록 기능을 구비하는 반도체 메모리 장치 및이의 정보 처리방법

Publications (2)

Publication Number Publication Date
KR20020004172A true KR20020004172A (ko) 2002-01-16
KR100355233B1 KR100355233B1 (ko) 2002-10-11

Family

ID=19675943

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000037769A KR100355233B1 (ko) 2000-07-03 2000-07-03 정보의 비교-기록 기능을 구비하는 반도체 메모리 장치 및이의 정보 처리방법

Country Status (4)

Country Link
US (1) US20020089509A1 (ko)
JP (1) JP4974127B2 (ko)
KR (1) KR100355233B1 (ko)
DE (1) DE10134495B4 (ko)

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4970499A (en) * 1988-07-21 1990-11-13 Raster Technologies, Inc. Apparatus and method for performing depth buffering in a three dimensional display
US5301263A (en) * 1990-09-18 1994-04-05 Hewlett-Packard Company High memory bandwidth system for updating z-buffer values
US5268995A (en) * 1990-11-21 1993-12-07 Motorola, Inc. Method for executing graphics Z-compare and pixel merge instructions in a data processor
JP2899838B2 (ja) * 1990-12-27 1999-06-02 富士通株式会社 記憶装置
JPH0528771A (ja) * 1991-07-23 1993-02-05 Nec Corp メモリ素子
JPH0757453A (ja) * 1993-08-10 1995-03-03 Mitsubishi Electric Corp メモリカードおよびこれを含むメモリカードシステム並びにメモリカードのデータ書き換え方法
JP3759176B2 (ja) * 1993-08-13 2006-03-22 新日本製鐵株式会社 不揮発性半導体記憶装置
JP3626514B2 (ja) * 1994-01-21 2005-03-09 株式会社ルネサステクノロジ 画像処理回路
JPH07319436A (ja) * 1994-03-31 1995-12-08 Mitsubishi Electric Corp 半導体集積回路装置およびそれを用いた画像データ処理システム
US5544306A (en) * 1994-05-03 1996-08-06 Sun Microsystems, Inc. Flexible dram access in a frame buffer memory and system
KR100243179B1 (ko) * 1994-06-30 2000-02-01 윤종용 그래픽 시스템의 신호처리방법 및 장치
US5727192A (en) * 1995-03-24 1998-03-10 3Dlabs Inc. Ltd. Serial rendering system with auto-synchronization on frame blanking
JPH08329276A (ja) * 1995-06-01 1996-12-13 Ricoh Co Ltd ３次元グラフィックス処理装置
JP2591514B2 (ja) * 1995-06-16 1997-03-19 株式会社日立製作所 １チップメモリデバイス
US5812138A (en) * 1995-12-19 1998-09-22 Cirrus Logic, Inc. Method and apparatus for dynamic object indentification after Z-collision
KR970051114A (ko) * 1995-12-26 1997-07-29 김광호 그래픽 콘트롤러의 라이트 hit를 이용한 라이트 fifo

Also Published As

Publication number Publication date
US20020089509A1 (en) 2002-07-11
DE10134495A1 (de) 2002-01-17
JP4974127B2 (ja) 2012-07-11
KR100355233B1 (ko) 2002-10-11
JP2002108692A (ja) 2002-04-12
DE10134495B4 (de) 2009-01-22

Similar Documents

Publication Publication Date Title
US5148524A (en) Dynamic video RAM incorporating on chip vector/image mode line modification
JPS6072020A (ja) デュアルポ−トメモリ回路
KR100455882B1 (ko) 데이터를동시에입력및출력하는2포트반도체기억장치
US5005117A (en) Three-dimensional computer graphics apparatus with two-port memory for storing depth information
JP2593060B2 (ja) ダイナミックランダムアクセスメモリ、ダイナミックランダムアクセスメモリのアクセス方法及びシステム
JPS61500813A (ja) 逐次スキャンに応用するための改良された半導体メモリ素子
US6310813B1 (en) Methods and apparatus for bypassing refreshing of selected portions of DRAM devices
KR100355233B1 (ko) 정보의 비교-기록 기능을 구비하는 반도체 메모리 장치 및이의 정보 처리방법
JP3021810B2 (ja) マルチポートメモリ
US6745302B1 (en) Method and circuit for enabling a clock-synchronized read-modify-write operation on a memory array
KR100653834B1 (ko) 디스플레이 드라이버 ｉｃ의 그래픽 램 제어장치 및 방법
JPH103782A (ja) 半導体記憶装置
US5566131A (en) Memory circuit for display apparatus
KR950009076B1 (ko) 듀얼포트 메모리와 그 제어방법
KR19990007860A (ko) 논리 연산을 이용하여 메모리에 저장된 데이터를수정하기 위한 회로, 시스템 및 방법
KR19980074783A (ko) 데이터 전송이 고속화된 그래픽 메모리
JPS6121540A (ja) メモリ装置
KR0152347B1 (ko) 비디오램의 데이타 액세스 방법
JPS63292494A (ja) 半導体メモリ
USRE35680E (en) Dynamic video RAM incorporating on chip vector/image mode line modification
JPH03134698A (ja) デイスプレイ・システム
JP3397964B2 (ja) メモリ装置
JPH04105298A (ja) 半導体メモリ集積回路
JPH06215560A (ja) ビデオ表示用メモリ集積回路
JPH07198825A (ja) 探知信号補間装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080904

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee