KR200187486Y1 - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR200187486Y1
KR200187486Y1 KR2019980005946U KR19980005946U KR200187486Y1 KR 200187486 Y1 KR200187486 Y1 KR 200187486Y1 KR 2019980005946 U KR2019980005946 U KR 2019980005946U KR 19980005946 U KR19980005946 U KR 19980005946U KR 200187486 Y1 KR200187486 Y1 KR 200187486Y1
Authority
KR
South Korea
Prior art keywords
lead
chip
package
semiconductor chip
semiconductor
Prior art date
Application number
KR2019980005946U
Other languages
English (en)
Other versions
KR19990039617U (ko
Inventor
이현일
안희영
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR2019980005946U priority Critical patent/KR200187486Y1/ko
Publication of KR19990039617U publication Critical patent/KR19990039617U/ko
Application granted granted Critical
Publication of KR200187486Y1 publication Critical patent/KR200187486Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 고안은 반도체 패키지에 관한 것으로, 본 고안은 리드 프레임의 패들 상면에 접착제에 의해 고정된 상태로 부착되는 반도체 칩과, 상기 반도체 칩의 상면에 요입되어 형성되는 복수개의 칩패드와, 상기 칩패드와의 사이에 각각 열과 압력을 가하면 전도성 물질 끼리 연결이 되어 전기가 통하도록 이방성 전도 테이프에 의해 본딩되는 인너 리드와, 상기 반도체 칩과 패들 및 인너 리드의 일정 부분을 감싸도록 형성된 몰딩부의 외측에 각각의 인너 리드에 연장되어 일체로 돌출 형성되는 아웃 리드를 포함하여 구성된 것을 그 특징으로 한다.
따라서, 본 고안에 의하면, 반도체 패키지를 제조할 때 와이어 본딩 공정을 진행하지 않고 이방성 전도 테이프를 사용하여 리드 프레임의 인너 리드와 반도체 칩의 칩패드를 직접 본딩시키므로써 종래의 패키지에서 금속 와이어의 높이만큼 패키지의 두께를 줄일수 있어서 패키지를 초박형으로 콤팩트화 할수 있으며, 종래의 플라스틱 패키지보다 더 하이 핀화가 가능하게 된다.

Description

반도체 패키지
본 고안은 반도체 패키지에 관한 것으로서, 더욱 상세하게는 반도체 패키지의 골격을 이루는 리드 프레임의 인너 리드와 반도체 칩의 칩패드를 와이어 본딩 공정을 진행하지 않고 용이하게 연결시킬수 있도록 한 것이다.
도 1은 종래의 반도체 패키지를 나타낸 종단면도로서, 이에 도시된 바와 같이, 종래의 반도체 패키지는 리드 프레임(1)의 패들(2) 상면에 에폭시로 된 접착제(3)에 의해 반도체 칩(4)이 고정된 상태로 부착되고, 상기 반도체 칩(4)의 상면에 형성된 칩패드(5a)와 인너 리드(6)의 사이에는 각각 반도체 칩(4)의 내부 단자와 리드 프레임(1)의 외부 단자를 전기적으로 연결하기 위한 금속 와이어(11)가 연결되며, 상기 반도체 칩(4), 패들(2), 금속 와이어(11) 및 인너 리드(6)의 일정 부분을 감싸도록 몰딩부(8)가 형성되고, 상기 몰딩부(8)의 외측에는 각각의 인너 리드(6)에 연장되어 아웃 리드(9)가 일체로 돌출된 상태로 형성되어 구성된다.
상기와 같이 구성된 종래 반도체 패키지의 제조 순서를 설명하면 다음과 같다.
먼저, 별도의 공정인 스템핑 또는 에칭 방법으로 리드 프레임(1)을 제작하는 리드 프레임 제조 공정을 수행한 후, 상기와 같이 제조된 리드 프레임(1)의 패들(2) 상면에 에폭시로 된 접착제(3)를 이용하여 반도체 칩(4)을 고정된 상태로 부착시키는 다이 본딩 공정을 수행한다.
그 다음, 상기 반도체 칩(4)의 상면에 형성된 칩패드(5a)와 인너 리드(6)를 각각 금속 와이어(11)로 연결하는 와이어 본딩 공정을 수행한 후, 상기 반도체 칩(4), 패들(2), 금속 와이어(11) 및 인너 리드(6)의 일정 부분을 감싸도록 몰딩부(8)를 형성하는 몰딩 공정을 수행한 다음, 후공정인 트리밍/포밍 공정을 수행하여 반도체 패키지를 완성하게 된다.
그러나, 이와 같은 종래의 반도체 패키지는 반드시 와이어 본딩 공정을 해야 하므로 인해 금속 와이어(11)의 높이로 인한 패키지의 두께가 커짐에 따른 틴(thin) 패키지로 제작하는데 한계가 따르고, 리드 프레임(1)의 인너 리드(6)와 반도체 칩(4)의 칩패드(5a) 사이를 각각 금속 와이어(11)로 연결시키므로 인해 최종 아웃 리드(9) 까지의 전기적인 통로가 길어지게 됨에 따라 반도체 칩(4)의 전기적인 특성, 특히 구동 스피드가 떨어지게 되는 등의 많은 문제점이 있었다.
따라서, 본 고안은 상기한 제반 문제점을 해결하기 위한 것으로서, 반도체 패키지의 골격을 이루는 리드 프레임의 인너 리드와 반도체 칩의 칩패드를 와이어 본딩 공정을 진행하지 않고 용이하게 연결시킬수 있도록 하여 두께 및 볼륨을 콤팩트화시킬수 있을 뿐만 아니라, 하이 핀화 할수 있는 반도체 패키지를 제공하는데 그 목적이 있다.
도 1은 종래의 반도체 패키지를 나타낸 종단면도
도 2는 본 고안을 나타낸 종단면도
도 3은 도 2의 반도체 칩에 형성된 칩패드를 나타낸 사시도
도 4는 도 2의 반도체 칩에 형성된 칩패드와 인너 리드를 이방성 전도 테이프로 본딩하기 전,후의 상태를 나타낸 종단면도
도 5는 본 고안의 다른 실시예를 나타낸 종단면도
* 도면의 주요부분에 대한 부호의 설명 *
1; 리드 프레임 2; 패들
3; 접착제 4; 반도체 칩
5; 칩패드 6; 인너 리드
7; 이방성 전도 테이프 8; 몰딩부
9; 아웃 리드 10; 솔더 볼
상기한 목적을 달성하기 위한 본 고안의 형태에 따르면, 리드 프레임의 패들 상면에 접착제에 의해 고정된 상태로 부착되는 반도체 칩과, 상기 반도체 칩의 상면에 요입되어 형성되는 복수개의 칩패드와, 상기 칩패드와의 사이에 각각 열과 압력을 가하면 전도성 물질 끼리 연결이 되어 전기가 통하도록 이방성 전도 테이프에 의해 본딩되는 인너 리드와, 상기 반도체 칩과 패들 및 인너 리드의 일정 부분을 감싸도록 형성된 몰딩부의 외측에 각각의 인너 리드에 연장되어 일체로 돌출 형성되는 아웃 리드를 포함하여 구성된 것을 특징으로 하는 반도체 패키지가 제공되므로써 달성된다.
여기서, 상기 인너 리드 피치는 리드 프레임의 두께를 얇게하여 에칭을 세밀하게 진행할수 있도록 반도체 칩의 칩패드와 동일하게 형성되고, 상기 리드 프레임의 패들 저면은 열방출이 용이하도록 패키지의 밖으로 노출된 것을 그 특징으로 한다.
한편, 상기한 목적을 달성하기 위한 본 고안의 다른 형태에 따르면, 리드 프레임의 패들 상면에 접착제에 의해 고정된 상태로 부착되는 반도체 칩과, 상기 반도체 칩의 상면에 요입되어 형성되는 복수개의 칩패드와, 상기 칩패드와의 사이에 각각 열과 압력을 가하면 전도성 물질 끼리 연결이 되어 전기가 통하도록 이방성 전도 테이프에 의해 본딩되며 몰딩후 상부면이 노출되는 인너 리드와, 상기 인너 리드의 상부면에 부착되는 솔더 볼을 포함하여 구성된 것을 특징으로 하는 반도체 패키지가 제공되므로써 달성된다.
상기 인너 리드에는 아웃 리드가 형성되지 않은 것을 그 특징으로 한다.
따라서, 본 고안에 의하면, 반도체 패키지를 제조할 때 와이어 본딩 공정을 진행하지 않고 이방성 전도 테이프를 사용하여 리드 프레임의 인너 리드와 반도체 칩의 칩패드를 직접 본딩시키므로써 종래의 패키지에서 금속 와이어의 높이만큼 패키지의 두께를 줄일수 있어서 패키지를 초박형으로 콤팩트화 할수 있으며, 종래의 플라스틱 패키지보다 더 하이 핀화가 가능하게 된다.
이하, 상기한 목적을 달성하기 위한 본 고안의 바람직한 실시예를 첨부 도면에 의거하여 상세히 설명하면 다음과 같다.
도 2는 본 고안을 나타낸 종단면도이고, 도 3은 도 2의 반도체 칩에 형성된 칩패드를 나타낸 사시도이며, 도 4는 도 2의 반도체 칩에 형성된 칩패드와 인너 리드를 이방성 전도 테이프로 본딩하기 전,후의 상태를 나타낸 종단면도로서, 종래의 기술과 동일한 부분에 대해서는 동일 부호를 부여하여 본 고안을 설명한다.
본 고안의 반도체 패키지는 리드 프레임(1)의 패들(2) 상면에 에폭시로 된 접착제(3)에 의해 반도체 칩(4)이 고정된 상태로 부착되고, 상기 반도체 칩(4)의 상면에는 요입되어 복수개의 칩패드(5)가 형성되며, 칩패드(5)와 인너 리드(6)의 사이는 각각 열과 압력을 가하면 전도성 물질 끼리 연결이 되어 전기가 통하도록 이방성 전도 테이프(7)에 의해 본딩된다.
또한, 상기 반도체 칩(4), 패들(2) 및 인너 리드(6)의 일정 부분을 감싸도록 몰딩부(8)가 형성되고, 상기 몰딩부(8)의 외측에는 각각의 인너 리드(6)에 연장되어 아웃 리드(9)가 일체로 돌출된 상태로 형성된다.
그리고, 상기 리드 프레임(1)의 인너 리드(6) 피치는 리드 프레임(1)의 두께를 얇게하여 에칭을 세밀하게 진행할수 있도록 반도체 칩(4)의 칩패드(5)와 동일하게 형성되며, 상기 리드 프레임(1)의 패들(2) 저면은 열방출이 용이하도록 패키지의 밖으로 노출되도록 구성된다.
상기와 같이 구성된 본 고안은 도 2 내지 도 4에 나타낸 바와 같이, 반도체 패키지를 제조할 때에는 먼저, 별도의 공정인 스템핑 또는 에칭 방법으로 리드 프레임(1)을 제작하는 리드 프레임 제조 공정을 수행한 후, 상기와 같이 제조된 리드 프레임(1)의 패들(2) 상면에 에폭시로 된 접착제(3)를 이용하여 반도체 칩(4)을 고정된 상태로 부착시키는 다이 본딩 공정을 종래와 동일한 방법으로 수행한다.
그 다음, 상기 반도체 칩(4)의 상면에 요입되어 형성된 복수개의 칩패드(5)에 이방성 전도 테이프(7)를 부착시킨 후, 이방성 전도 테이프(7) 상에 인너 리드(6)를 얼라인하여 부착시킨 상태에서 열과 압력을 가하여 본딩시킴에 따라 전도성 물질 끼리 연결이 되어 상기 반도체 칩(4)의 내부 단자와 리드 프레임(1)의 외부 단자가 전기적으로 통하도록 연결시킨 다음, 상기 반도체 칩(4), 패들(2) 및 인너 리드(6)의 일정 부분을 감싸도록 몰딩부(8)를 형성하는 몰딩 공정을 수행한 후, 후공정인 트리밍/포밍 공정을 수행하여 반도체 패키지를 완성하게 된다.
이때, 상기 리드 프레임(1)의 인너 리드(6) 피치는 반도체 칩(4)의 칩패드(5)와 동일하게 형성되므로 리드 프레임(1)의 두께가 얇게됨에 따라 에칭을 세밀하게 진행할수 있으며, 상기 리드 프레임(1)의 패들(2) 저면이 패키지의 밖으로 노출되도록 위치되므로 전력 소모량이 큰 제품에 패키지가 실장된 상태에서 열방출을 효율적으로 수행할수 있게 된다.
한편, 본 고안의 다른 실시예로서 도 5에 나타낸 바와 같이, 반도체 패키지의 제작시 리드 프레임(1)의 인너 리드(6)에 연장되어 일체로 형성된 아웃 리드(9) 부분을 없애고, 상기한 바와 같이 반도체 칩(4)의 칩패드(5)와 인너 리드(6)의 사이를 각각 이방성 전도 테이프(7)에 의해 본딩시킨 후, 몰딩시 상기 인너 리드(6)의 상부면을 노출시키고, 최종적으로 인너 리드(6)의 상부면에 솔더 볼(10)을 부착시킨 다음, 후공정인 트리밍/포밍 공정을 수행하여 반도체 패키지를 제작할수 있게 된다.
이상에서와 같이, 본 고안은 다음과 같은 효과를 갖게 된다.
첫째, 반도체 패키지를 제조할 때 와이어 본딩 공정을 진행하지 않고 이방성 전도 테이프를 사용하여 리드 프레임의 인너 리드와 반도체 칩의 칩패드를 직접 본딩시키므로써 종래의 패키지에서 금속 와이어의 높이만큼 패키지의 두께를 줄일수 있어서 패키지를 초박형으로 콤팩트화 할수 있으며, 종래의 플라스틱 패키지보다 더 하이 핀화가 가능하게 된다.
둘째, 와이어 본딩 공정없이 인너 리드와 칩패드를 연결시키므로써 반도체 칩의 전기적인 특성, 특히 구동 스피드를 증가시킬수 있으며, 초박형 패키지로서 인쇄 회로기판 상의 실장 밀도를 높일수 있게 된다.
셋째, 리드 프레임의 인너 리드 피치가 반도체 칩의 칩패드와 동일하게 형성되므로 리드 프레임의 두께가 얇게됨에 따라 에칭성을 향상시켜 세밀하게 진행할수 있게 된다.
넷째, 전력 소모량이 큰 제품에 패키지가 실장된 상태에서도 리드 프레임의 패들 저면이 패키지의 밖으로 노출되어 있으므로 열방출을 효율적으로 수행할수 있게 되는 등의 많은 장점이 구비된 매우 유용한 고안이다.
이상에서는 본 고안의 바람직한 실시예를 도시하고 또한 설명하였으나, 본 고안은 상기한 실시예에 한정되지 않고, 이하 청구범위에서 청구하는 본 고안의 요지를 벗어남이 없이 당해 고안이 속하는 기술 분야에서 통상의 지식을 가진자라면 누구든지 다양한 변경 실시가 가능할 것이다.

Claims (5)

  1. 리드 프레임의 패들 상면에 접착제에 의해 고정된 상태로 부착되는 반도체 칩과, 상기 반도체 칩의 상면에 요입되어 형성되는 복수개의 칩패드와, 상기 칩패드와의 사이에 각각 열과 압력을 가하면 전도성 물질 끼리 연결이 되어 전기가 통하도록 이방성 전도 테이프에 의해 본딩되는 인너 리드와, 상기 반도체 칩과 패들 및 인너 리드의 일정 부분을 감싸도록 형성된 몰딩부의 외측에 각각의 인너 리드에 연장되어 일체로 돌출 형성되는 아웃 리드를 포함하여 구성된 것을 특징으로 하는 반도체 패키지.
  2. 제 1 항에 있어서, 상기 인너 리드 피치가 리드 프레임의 두께를 얇게하여 에칭을 세밀하게 진행할수 있도록 반도체 칩의 칩패드와 동일하게 형성된 것을 특징으로 하는 반도체 패키지.
  3. 제 1 항에 있어서, 상기 리드 프레임의 패들 저면이 열방출이 용이하도록 패키지의 밖으로 노출된 것을 특징으로 하는 반도체 패키지.
  4. 리드 프레임의 패들 상면에 접착제에 의해 고정된 상태로 부착되는 반도체 칩과, 상기 반도체 칩의 상면에 요입되어 형성되는 복수개의 칩패드와, 상기 칩패드와의 사이에 각각 열과 압력을 가하면 전도성 물질 끼리 연결이 되어 전기가 통하도록 이방성 전도 테이프에 의해 본딩되며 몰딩후 상부면이 노출되는 인너 리드와, 상기 인너 리드의 상부면에 부착되는 솔더 볼을 포함하여 구성된 것을 특징으로 하는 반도체 패키지.
  5. 제 4 항에 있어서, 상기 인너 리드에는 아웃 리드가 형성되지 않은 것을 특징으로 하는 반도체 패키지.
KR2019980005946U 1998-04-15 1998-04-15 반도체 패키지 KR200187486Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019980005946U KR200187486Y1 (ko) 1998-04-15 1998-04-15 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019980005946U KR200187486Y1 (ko) 1998-04-15 1998-04-15 반도체 패키지

Publications (2)

Publication Number Publication Date
KR19990039617U KR19990039617U (ko) 1999-11-15
KR200187486Y1 true KR200187486Y1 (ko) 2000-07-15

Family

ID=19533714

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019980005946U KR200187486Y1 (ko) 1998-04-15 1998-04-15 반도체 패키지

Country Status (1)

Country Link
KR (1) KR200187486Y1 (ko)

Also Published As

Publication number Publication date
KR19990039617U (ko) 1999-11-15

Similar Documents

Publication Publication Date Title
US5444301A (en) Semiconductor package and method for manufacturing the same
JP3793628B2 (ja) 樹脂封止型半導体装置
KR100369907B1 (ko) 반도체 패키지와 그 반도체 패키지의 기판 실장 구조 및적층 구조
KR20030085993A (ko) 센터 패드 칩 적층 볼 그리드 어레이 패키지 및 그 제조방법
US8592962B2 (en) Semiconductor device packages with protective layer and related methods
CN114883287A (zh) 半导体封装结构及封装方法
KR19990068199A (ko) 프레임 형상의 몰드부를 갖는 반도체 장치용 패키지 및 그 제조 방법
KR20040108582A (ko) 반도체 장치 및 그 제조 방법
KR200187486Y1 (ko) 반도체 패키지
KR100319400B1 (ko) 반도체패키지및그제조방법
KR100520443B1 (ko) 칩스케일패키지및그제조방법
KR100221918B1 (ko) 칩 스케일 패키지
KR960003854B1 (ko) 반도체 장치 제조방법
JP4207671B2 (ja) 半導体パッケージの製造方法
KR100243375B1 (ko) 비지에이 반도체 패키지와 그 제조방법
KR19990051002A (ko) 적층형 패키지 및 그 제조방법
KR100321149B1 (ko) 칩사이즈 패키지
KR200159861Y1 (ko) 반도체 패키지
KR100459820B1 (ko) 칩스케일패키지및그제조방법
KR100369501B1 (ko) 반도체패키지
KR100557976B1 (ko) 랜드 그리드 어레이 패키지 및 그 제조방법
KR100246368B1 (ko) 반도체 패키지 및 그 제조방법
KR200313831Y1 (ko) 바텀리드패키지
KR100324932B1 (ko) 칩 사이즈 패키지
KR100253708B1 (ko) 반도체 패키지 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20110325

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee