KR100319400B1 - 반도체패키지및그제조방법 - Google Patents

반도체패키지및그제조방법 Download PDF

Info

Publication number
KR100319400B1
KR100319400B1 KR1019980061610A KR19980061610A KR100319400B1 KR 100319400 B1 KR100319400 B1 KR 100319400B1 KR 1019980061610 A KR1019980061610 A KR 1019980061610A KR 19980061610 A KR19980061610 A KR 19980061610A KR 100319400 B1 KR100319400 B1 KR 100319400B1
Authority
KR
South Korea
Prior art keywords
lead frame
semiconductor chip
circuit pattern
manufacturing
conductive
Prior art date
Application number
KR1019980061610A
Other languages
English (en)
Other versions
KR20000045084A (ko
Inventor
정태복
Original Assignee
마이클 디. 오브라이언
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이클 디. 오브라이언, 앰코 테크놀로지 코리아 주식회사 filed Critical 마이클 디. 오브라이언
Priority to KR1019980061610A priority Critical patent/KR100319400B1/ko
Publication of KR20000045084A publication Critical patent/KR20000045084A/ko
Application granted granted Critical
Publication of KR100319400B1 publication Critical patent/KR100319400B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 반도체패키지 및 그 제조방법에 관한 것이다.
종래 칩사이즈 형태의 반도체패키지는 리드프레임(A)을 차별적으로 식각(하프에칭)처리하여 리드(4)보다 두꺼운 볼랜드(3)를 형성하는 제조방법을 채용해 왔기 때문에 그 과정이 복잡하고 고도의 기술 및 고비용이 요구되며, 한편 볼랜드(3)의 크기가 매우 작기 때문에 몰드컴파운드(6)에 의한 성형과정에서 볼랜드(3)가 플러시(금형에서 새어 나온 몰드컴파운드, 도시생략)에 의해서 덮여질 경우 볼랜드(3)에 도전성볼(5)을 붙이기 위해서 볼랜드(3)에 덮여진 플러시를 제거하는 별도의 과정을 거쳐야 하는 제조공정상의 문제점이 야기되어 왔었다.
이에, 본 발명에서는 리드프레임(A)에 저가의 비전도성 커버코트(Cover Coat; PI계 감광필림 등)를 부착하는 방법을 통해 솔더볼을 손쉽게 붙일 수 있는 방법을 제안하게 된 것으로, 칩싸이즈형 반도체패키지를 형성함에 있어서, 식각(하프에칭)처리에 의한 볼랜드의 형성방법이 아닌 패턴이 형성된 동일 두께의 리드프레임에 비전도성 커버코트를 부착하여 솔더볼을 부착할 수 있도록 함으로써 제조공정의 단순화를 통하여 양산 가능하고 제조단가를 절감할 수 있는 반도체패키지 및 그 제조방법을 제공하게 되는 것이다.

Description

반도체패키지 및 그 제조 방법
본 발명은 반도체패키지 및 그 제조방법에 대한 것으로, 더욱 상세하게는 리드프레임을 이용한 칩싸이즈형 반도체패키지 및 그 제조방법에 관한 것이다.
일반적으로, 반도체패키지는 그 내부에 반도체칩을 비롯한 고밀도의 회로를 내장함으로써 외부환경(외력, 먼지, 습기, 전기적, 열적 부하 등)으로부터 회로를 보호하고 반도체칩의 성능을 극대화하기 위하여 금속재질의 리드프레임이나 회로패턴이 실장된 플라스틱 스트립자재를 이용해 입출력단자를 형성하고 봉지수단(몰드컴파운드에 의한 성형화 또는 코팅화)으로 성형한 얇은 형태의 구조(표면실장형)를 하게 된다.
한편, 최근 전자기기의 고성능화와 더불어 휴대용화가 진행됨에 따라 이러한 전자기기에 사용되는 반도체패키지 또한 고집적화, 초경량화, 소형화, 박형화되는 경향으로 이미 패키지의 양측(또는 사방)으로 리드를 형성한 반도체패키지 구조에서 패키지의 하면에 도전성볼을 형성한 BGA(Ball Grid Array) 반도체패키지의 출현을 보게 되었다.
그러나, 이러한 BGA반도체패키지는 회로기판이 고가이고 반도체칩의 크기에 비해 기판의 크기가 훨씬 큰 구조로 이루어지기 때문에 반도체패키지를 칩싸이즈로 초소형화하는데에는 여전히 한계가 있다.
한편, 이러한 칩사이즈 형태의 초소형 반도체패키지의 출현을 가능케 해 준 것이 본 출원인이 개발한 리드 엔드 그리드 어레이형(Lead End Grid Array Type) 리드프레임을 이용한 반도체패키지이다.
즉, 도1의 예시와 같이 길이가 길고 짧게 교호적으로 정열(어레이)되고 끝단부에는 볼랜드(3)를 형성한 다수개의 리드(4)를 사각형태로 정열(어레이)시킴과 동시에 그 중앙부에 반도체칩탑재판(2)을 구비한 리드프레임(A)에 반도체칩(1)을 부착함으로써 반도체칩탑재판(2)의 외주연에 리드(4) 및 볼랜드(3)가 위치하도록 하여 반도체패키지를 거이 칩싸이즈 형태로 제조할 수 있게 되어 있다.
한편, 도1과 같이 리드(4)의 끝단부 두께를 일부 두껍게 하여 도전성볼(5)을 붙일 수 있는 볼랜드(3)를 형성함에 있어서는 상기 리드(4)의 두께보다 볼랜드(3)의 두께가 두껍도록 리드프레임(A)의 하면을 식각(감광필림을 붙이고 빛을 조사함)처리하되 조사량과 시간을 정밀 조절하는 일련의 과정을 거쳐 리드(4)와 두께차가 나는 볼랜드(3)를 형성하게 된다. 도1에 있어서 부호 1은 반도체칩, 6은 몰드컴파운드(봉지재), 7은 와이어, 8은 접착제를 나타낸다.
그러나, 종래와 같이 리드프레임을 차별적으로 식각(하프에칭)처리하여 리드 보다 두꺼운 볼랜드를 형성하는 경우는 그 과정이 복잡하고 고도의 기술 및 고비용이 요구되는 단점이 있다.
또한, 최근에는 반도체집의 집적도가 증가함에 따라 동일한 면적에서 보다 많은 리드 및 도전성볼의 개수가 필요한 추세인데, 종래에는 상기 리드 및 도전성 볼이 칩탑재판의 외주연에만 형성될 수 있음으로써 도전성볼 개수의 증가에 한계가 있다.
더불어, 종래 리드프레임의 하면에 형성되는 볼랜드는 그 크기가 매우 작기 때문에 몰드컴파운드에 의한 성형 공정에서 볼랜드가 플래시(금형에서 새어 나온 몰드컴파운드, 도시생략)에 의해서 덮여질 경우 그것을 제거하기 위한 공정이 별도로 추가되는 문제가 있다.
이에, 본. 발명의 첫번째 목적은 칩싸이즈형 반도체패키지를 형성함에 있어서, 식각(하프에칭)처리에 의한 볼랜드의 형성방법이 아닌 패턴이 형성된 동일 두께의 리드프레임에 비도전성 커버코트를 부착하여 도전성볼을 직접 부착할 수 있는 반도체패키지 및 그 제조 방법을 제공하는데 있다.
본 발명의 두번째 목적을 반도체칩의 하면 및 그 하면 외주연 전체에 풀어레이형(Full Array Type)으로 도전성볼을 형성할 수 있도록 함으로써, 외부 도전성볼의 개수를 극대화할 수 있는 반도체패키지 및 그 제조 방법을 제공하는데 있다.
본 발명의 세 번째 목적은 리드프레임 하면 전체에 커버커트를 부착한 후 봉지 공정을 수행함으로써, 볼랜드 영역에 플래시가 발생하지 않도록 함으로써, 추가 적인 플래시 제거 공정이 필요없는 반도체패키지의 제조 방법을 제공하는데 있다.
도 1은 종래 칩사이즈형 반도체패키지의 구성도
도 2a 및 도 2b는 본 발명의 실시예를 보여 주는 칩사이즈형 반도체패키지의 구성도
도 3은 본 발명의 리드프레임 구성도
도 4는 본 발명의 제조과정을 나타낸 블록도
(도면의 주요부분에 대한 부호의 설명)
10 : 리드프레임 12 : 본딩부
14 : 볼랜드부 16 : 회로패턴부
18 : 사이드레일
20 : 접착수단 30 : 반도체칩
40 : 와이어 50 : 봉지재
60 : 커버코트 62 : 관통부
70 : 도전성볼
상기와 같은 목적을 달성하기 위한 본 발명의 칩싸이즈형 반도체패키지 및 그 제조방법은 다음과 같은 특징을 제공한다.
첫째, 반도체칩과; 상기 반도체칩의 하면에 접착수단으로 다수의 회로패턴부가 접착되어 있고, 상기 회로패턴부는 상기 반도체칩 하면의 내주연 및 외주연으로 연장되어 있으며, 상기 반도체칩의 외주연으로 연장된 회로패턴부 상면에는 다수의 본딩부가 형성되고 있으며, 상기 회로패턴부 하면 전체에는 풀어레이형(Full Array Type)으로 볼랜드부가 형성된 대략 판상의 리드프레임과; 상기 반도체칩과 상기 리드프레임의 본딩부를 상호 전기적으로 접속하는 도전성와이어와; 상기 반도체칩 및 도전성와이어와, 상기 반도체칩 외주연의 리드프레임 상면을 봉지하는 봉지재와; 상기 리드프레임의 하면 전체에 부착되어 있되, 상기 리드프레임의 각 볼랜드부와 대응되는 위치에는 관통부가 형성된 절연성의 커버코트와; 상기 커버코트의 관통부를 통해 노출된 볼랜드부에 형성된 도전성볼을 포함하여 이루어진 반도체패키지를 제공한다.
둘째, 다수의 회로패턴부가 형성되고, 상기 회로패턴부의 상면에는 다수의 본딩부가 형성되고, 상기 회로패턴부 하면 전체에는 풀어레이형(Full Array Type)으로 볼랜드부가 형성된 대략 판상의 리드프레임을 제공하는 단계와; 상기 리드프레임의 하면에 절연성 커버코트를 부착하는 단계와; 상기 리드프레임의 상면에 접착수단을 개재한 후 반도체칩을 부착하는 단계와; 상기 반도체칩과 리드프레임의 본딩부를 도전성와이어로 접속하는 단계와; 상기 반도체칩과 도전성와이어 및 리드 프레임의 상면을 봉지재로 봉지하는 단계와; 상기 리드프레임의 하면에 부착되어 있는 커버코트 중 리드프레임의 볼랜드부 하면과 대응되는 부분에 관통부를 형성하는 단계와; 상기 관통부를 통해 노출된 리드프레임의 볼랜드부에 도전성볼이 부착되는 단계를 포함하여 이루어진 반도체패키지 제조방법을 제공한다.
여기서, 상기 관통부 형성 단계는 레이저빔, 화학적 에칭 또는 빛의 조사중 어느 하나에 의해 이루어질 수 있다.
따라서, 본 발명에 의한 반도체패키지 및 그 제조 방법에 의하면, 식각(하프 에칭)처리에 의한 볼랜드의 형성방법이 아닌 패턴이 형성된 동일 두께의 리드프레임에 비도전성 커버코트를 부착하여 도전성볼을 직접 부착할 수 있도록 함으로써, 제조 공정이 단순화되고 또한 비용도 절감된다.
또한, 반도체칩의 하면 및 그 하면 외주연 전체에 풀어레이형(Full Array Type)으로 도전성볼을 형성할 수 있도록 함으로써, 외부 도전성볼의 개수를 극대화 할 수 있게 되어 최근의 고집적화된 반도체집을 용이하게 수용할 수 있다.
더불어, 리드프레임 하면 전체에 커버커트를 부착한 후 봉지 공정을 수행함으로써, 볼랜드 영역에 플래시가 발생하지 않도록 함으로써, 추가적인 플래시 제거 공정이 필요없게 된다.
(실시예)
이하, 본 발명을 첨부된 예시도면을 통해 보다 구체적으로 설명하면 다음과 같다.
도2a 및 도2b는 본 발명의 실시예를 보여 주는 칩싸이즈형 반도체패키지의 구성도를 나타낸 것이고, 도3은 본 발명에 적용되는 리드프레임(10)의 평면 구성도이다.
도시된 바와 같이 반도체칩(30)이 구비되어 있고, 상기 반도체칩(30)의 하면에는 리드프레임(10)이 접착수단(20)으로 접착되어 있다. 상기 리드프레임(10)은 다수의 회로패턴부(16)가 형성되어 있고, 상기 회로패턴부(16)는 상기 반도체칩(30) 하면의 내주연 및 외주연으로 연장되어 있다.
또한, 상기 반도체칩(30)의 외주연으로 연장된 회로패턴부(16) 상면에는 다수의 본딩부(12)가 형성되고 있고, 상기 회로패턴부(16) 하면 전체에는풀어레이형(Full Array Type)으로 볼랜드부(14)가 형성되어 있다.
여기서, 상기 리드프레임(10)은 전체적으로 얇은 판 모양으로 형성되어 있다.
계속해서, 상기 반도체칩(30)과 상기 리드프레임(10)의 본딩부(12)는 도전성 와이어에 의해 상호 연결되어 있음으로써, 두소자간에 전기적 도통이 가능하게 되어 있다.
상기 반도체칩(30) 및 도전성와이어(40)와, 상기 반도체칩(30) 외주연의 리드프레임(10) 상면은 봉지재(40)로 봉지되어 외부 환경으로부터 보호가능하게 되어 있다.
더불어, 상기 리드프레임(10)의 하면 전체에는 절연성 커버코트(60)가 부착되어 있되, 상기 리드프레임(10)의 각 볼랜드부(14)와 대응되는 위치에는 관통부(62)가 형성되어 있다. 여기서, 상기 볼랜드부(14)는 종래와 다르게 하프에칭되어 있지 않으며, 나머지 리드프레임 구성 요소와 동일한 평면을 갖는다.
마지막으로, 상기 커버코트(60)의 관통부(62)를 통해 노출된 볼랜드부(14)에는 도전성볼(70)이 융착되어 차후 마더보드에 실장 가능한 형태로 되어 있다.
더불어, 상기 볼랜드부(14) 또는 도전성볼(70)은 반도체칩(30)의 하면중 그 내주연 및 외주연에 형성되거나(도2a 참조) 또는 반도체칩(30)의 하면 전체와 그 외주연 전체에 풀어레이형으로 형성될 수 있다(도2b 참조). 바람직하기로는 도2b 및 도 3에 도시된 바와 같이 반도체칩(30)의 하면 전체와 그 외주연 전체에 풀어레이형으로 형성됨이 효과적이다.
여기서 본 발명의 제조과정을 보다 상세히 설명한다.
<리드프레임형성단계>
먼저 동(Cu)재질의 금속판을 스템핑, 에칭 등의 방법에 의해 가공하여 본딩부(12)와 볼랜드부(14)와 회로패턴부(16)및 사이드레일(18)이 구비된 리드프레임(10)을 형성한다. 여기서 상기 볼랜드부(14)는 풀어레이형으로 형성한다.
<커버코트부착단계>
상기 리드프레임(10)의 저면에 비전도성의 커버코트(60; PI계 수지)를 부착한다.
<반도체칩부착단계>
상기 리드프레임(10)의 상면에 접착수단(20)을 개재하여 통상의 방법으로 반도체칩(1)을 부착한다. 상기 접착수단(20)에는 반도체칩(30)과의 열팽창계수가 유사한 에폭시접착제 등을 사용한다.
<와이어본딩단계>
리드프레임(10)에 부착된 반도체칩(30)과 리드프레임(10)의 본딩부(12)를 도전성와이어(40)로 본딩 연결한다.
<봉지단계>
외부환경으로부터 회로를 보호하기 위해 리드프레임(10)에 부착된 반도체칩(30)과 와이어(40) 및 리드프레임(10)의 상면을 봉지재(50)로 봉지한다.
<관통부형성단계>
리드프레임(10)의 저면에 부착되어 있는 커버코트(60) 중 리드프레임(10)의 볼랜드부(14) 저면에 대응 위치되는 부분에 관통부(62)를 형성한다.
한편, 동 관통부형성단계는 리드프레임(10)과 커버코트(60)를 부착시키는 단계 다음에 수행할 수도 있고, 리드프레임(10)에 반도체칩(30)을 부착하기 전에 실시할 수도 있는 바, 이는 설계상의 문제라 할 것이다.
상기 관통부(62)를 형성하는 방법으로는 레이저빔을 이용하거나 화학적 에칭을 이용하거나 또는 감광필림을 사용한 빛의 조사방법을 이용할 수가 있다.
<도전성볼부착단계>
커버코트(60)에 형성된 관통부(62)를 통해 노출되는 리드프레임(10)의 볼랜드부(14)에 도전성볼(70)을 부착한다.
<사이드레일절단단계>
봉지재(50) 외관에 위치해 있는 리드프레임(10)의 사이드레일(18)을 절단한다.
상기와 같이 하여 본 발명에 의한 반도체패키지 및 그 제조 방법에 의하면, 식각(하프에칭)처리에 의한 볼랜드의 형성방법이 아닌 패턴이 형성된 동일 두께의 리드프레임에 비도전성 커버코트를 부착하여 도전성볼을 직접 부착할 수 있도록 함으로써, 제조 공정이 단순화되고 또한 비용도 절감되는 효과가 있다.
또한, 반도체칩의 하면 및 그 하면 외주연 전체에 풀어레이형(Full Array Type)으로 도전성볼을 형성할 수 있도록 함으로써, 외부 도전성볼의 개수를 극대화할 수 있게 되어 최근의 고집적화된 반도체칩을 용이하게 수용할 수 있는 효과가 있다.
더불어, 리드프레임 하면 전체에 커버커트를 부착한 후 봉지 공정을 수행함으로써, 볼랜드 영역에 플래시가 발생하지 않도록 함으로써, 추가적인 플래시 제거공정이 필요없는 효과가 있다.
이상에서 설명한 것을 본 발명에 의한 반도체패키지의 구조 및 그 제조방법을 설명하기 위한 하나의 실시예에 불과한 것이며, 본 발명은 상기한 실시예에 한정하지 않고 이하의 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진자라면 누구든지 다양하 변경 실시가 가능할 것이다.

Claims (3)

  1. 반도체칩(30)과;
    상기 반도체칩(30)의 하면에 접착수단(20)으로 다수의 회로패턴부(16)가 접착되어 있고, 상기 회로패턴부(16)는 상기 반도체칩(30) 하면의 내주연 및 외주연으로 연장되어 있으며, 상기 반도체칩(30)의 외주연으로 연장된 회로패턴부(16) 상면에는 다수의 본딩부(12)가 형성되고 있으며, 상기 회로패턴부(16) 하면 전체에는 풀어레이형(Full Array Type)으로 볼랜드부(14)가 형성된 대략 판상의 리드프레임(10)과;
    상기 반도체칩(30)과 상기 리드프레임(10)의 본딩부(12)를 상호 전기적으로 접속하는 도전성와이어(40)와;
    상기 반도체칩(30) 및 도전성와이어(40)와, 상기 반도체칩(30) 외주연의 리드프레임(10) 상면을 봉지하는 봉지재(40)와;
    상기 리드프레임(10)의 하면 전체에 부착되어 있되, 상기 리드프레임(10)의 각 볼랜드부(14)와 대응되는 위치에는 관통부(62)가 형성된 절연성의 커버코트(60)와;
    상기 커버코트(60)의 관통부(62)를 통해 노출된 볼랜드부(14)에 형성된 도전성볼(70)을 포함하여 이루어진 반도체패키지.
  2. 다수의 회로패턴부(16)가 형성되고, 상기 회로패턴부(16)의 상면에는 다수의본딩부(12)가 형성되고, 상기 회로패턴부(16) 하면 전체에는 풀어레이형(Full Array Type)으로 볼랜드부(14)가 형성된 대략 판상의 리드프레임(10)을 제공하는 단계와;
    상기 리드프레임(10)의 하면에 절연성 커버코트(60)를 부착하는 단계와;
    상기 리드프레임(10)의 상면에 접착수단(20)을 개재한 후 반도체칩(30)을 부착하는 단계와;
    상기 반도체칩(30)과 리드프레임(10)의 본딩부(12)를 도전성와이어(40)로 접속하는 단계와;
    상기 반도체칩(30)과 도전성와이어(40) 및 리드프레임(10)의 상면을 봉지재(50)로 봉지하는 단계와;
    상기 리드프레임(10)의 하면에 부착되어 있는 커버코트(60) 중 리드프레임(10)의 볼랜드부(14) 하면과 대응되는 부분에 관통부(62)를 형성하는 단계와;
    상기 관통부(62)를 통해 노출된 리드프레임(10)의 볼랜드부(14)에 도전성볼(70)이 부착되는 단계를 포함하여 이루어진 반도체패키지 제조방법.
  3. 제2항에 있어서, 상기 관통부(62) 형성 단계는 레이저빔, 화학적 에칭 또는 빛의 조사중 어느 하나에 의해 이루어짐을 특징으로 하는 반도체패키지 제조 방법.
KR1019980061610A 1998-12-30 1998-12-30 반도체패키지및그제조방법 KR100319400B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980061610A KR100319400B1 (ko) 1998-12-30 1998-12-30 반도체패키지및그제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980061610A KR100319400B1 (ko) 1998-12-30 1998-12-30 반도체패키지및그제조방법

Publications (2)

Publication Number Publication Date
KR20000045084A KR20000045084A (ko) 2000-07-15
KR100319400B1 true KR100319400B1 (ko) 2002-05-13

Family

ID=19568339

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980061610A KR100319400B1 (ko) 1998-12-30 1998-12-30 반도체패키지및그제조방법

Country Status (1)

Country Link
KR (1) KR100319400B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101006907B1 (ko) 2008-02-20 2011-01-13 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조 방법
KR20170017319A (ko) 2015-08-06 2017-02-15 주식회사 레오퍼니쳐 가구용 문판 조립체

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100583496B1 (ko) * 2000-08-14 2006-05-24 앰코 테크놀로지 코리아 주식회사 반도체패키지용 회로기판

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0936275A (ja) * 1995-07-21 1997-02-07 Toshiba Corp 表面実装型半導体装置の製造方法
JPH0997868A (ja) * 1995-09-28 1997-04-08 Dainippon Printing Co Ltd リードフレーム部材及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0936275A (ja) * 1995-07-21 1997-02-07 Toshiba Corp 表面実装型半導体装置の製造方法
JPH0997868A (ja) * 1995-09-28 1997-04-08 Dainippon Printing Co Ltd リードフレーム部材及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101006907B1 (ko) 2008-02-20 2011-01-13 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조 방법
KR20170017319A (ko) 2015-08-06 2017-02-15 주식회사 레오퍼니쳐 가구용 문판 조립체

Also Published As

Publication number Publication date
KR20000045084A (ko) 2000-07-15

Similar Documents

Publication Publication Date Title
US9130064B2 (en) Method for fabricating leadframe-based semiconductor package with connecting pads top and bottom surfaces of carrier
US9117815B2 (en) Method of fabricating a packaged semiconductor
US11842948B2 (en) SMDs integration on QFN by 3D stacked solution
KR20020012901A (ko) 이식성 도전패턴을 포함하는 반도체 패키지 및 그 제조방법
US6876087B2 (en) Chip scale package with heat dissipating part
KR100282290B1 (ko) 칩규모패키지및그제조방법
KR100319400B1 (ko) 반도체패키지및그제조방법
KR100871379B1 (ko) 반도체 패키지의 제조방법
KR100520443B1 (ko) 칩스케일패키지및그제조방법
JPH10154768A (ja) 半導体装置及びその製造方法
KR102233649B1 (ko) 적층형 반도체 패키지 및 적층형 반도체 패키지의 제조방법
KR100704311B1 (ko) 내부리드 노출형 반도체 칩 패키지와 그 제조 방법
US6291260B1 (en) Crack-preventive substrate and process for fabricating solder mask
KR100247641B1 (ko) 적층형 볼 그리드 어레이 패키지 및 그의 제조방법
KR100251860B1 (ko) Csp (칩 스케일 패키지)의 구조 및 제조방법
KR200159861Y1 (ko) 반도체 패키지
KR100233860B1 (ko) 반도체 패키지 및 그 제조방법
KR100419950B1 (ko) 가용성회로기판을이용한볼그리드어레이반도체패키지의제조방법
KR200313831Y1 (ko) 바텀리드패키지
JPH07326690A (ja) 半導体装置用パッケージおよび半導体装置
KR20000027519A (ko) 멀티 칩 패키지
KR20000000575A (ko) 파인 피치 비지에이 패키지와 그 제조 방법
US20030037947A1 (en) Chip scale package with a small surface mounting area
KR20020067100A (ko) 내부리드 노출형 반도체 칩 패키지와 그 제조 방법
JP2008171962A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121212

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20131213

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20141212

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20161208

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20171207

Year of fee payment: 17

FPAY Annual fee payment

Payment date: 20181213

Year of fee payment: 18

EXPY Expiration of term