KR200313831Y1 - 바텀리드패키지 - Google Patents

바텀리드패키지 Download PDF

Info

Publication number
KR200313831Y1
KR200313831Y1 KR2019980011775U KR19980011775U KR200313831Y1 KR 200313831 Y1 KR200313831 Y1 KR 200313831Y1 KR 2019980011775 U KR2019980011775 U KR 2019980011775U KR 19980011775 U KR19980011775 U KR 19980011775U KR 200313831 Y1 KR200313831 Y1 KR 200313831Y1
Authority
KR
South Korea
Prior art keywords
lead
package
semiconductor chip
package body
solder
Prior art date
Application number
KR2019980011775U
Other languages
English (en)
Other versions
KR20000001968U (ko
Inventor
백형길
박창준
홍성학
김재면
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR2019980011775U priority Critical patent/KR200313831Y1/ko
Publication of KR20000001968U publication Critical patent/KR20000001968U/ko
Application granted granted Critical
Publication of KR200313831Y1 publication Critical patent/KR200313831Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 고안은 솔더 조인트 크랙을 방지할 수 있는 바텀 리드 패키지를 개시한다. 개시된 본 발명의 바텀 리드 패키지는 수 개의 본딩패드들이 구비된 반도체 칩; 상기 본딩패드들이 구비된 반도체 칩 면에 부착되는 인너 리드와, 상기 인너 리드의 외측으로 연장되는 아웃 리드로 이루어진 리드; 상기 반도체 칩의 본딩 패드와 리드의 인너 리드간을 전기적으로 연결하는 금속 와이어; 상기 반도체 칩 및 이에 와이어 본딩된 리드를 포함한 공간적 영역을 봉지하는 패키지 몸체; 및 상기 아웃 리드에 부착되어 회로 패턴이 구비된 기판으로의 실장 수단 역할을 하는 솔더를 포함하는 바텀 리드 패키지로서, 상기 패키지 몸체는 양측 가장자리 하단부가 아웃 리드를 노출시키는 요철 모양이고, 상기 아웃 리드의 끝단 부분을 노출시키는 요부는 솔더에 의해 매립되어 있는 것을 특징으로 한다.

Description

바텀 리드 패키지
본 고안은 반도체 패키지에 관한 것으로, 보다 상세하게는, 솔더 조인트 크랙을 방지할 수 있는 바텀 리드 패키지에 관한 것이다.
일반적으로, 공지된 반도체 소자의 제조 공정을 통해 얻어진 반도체 칩들은 칩 절단, 칩 부착, 와이어 본딩, 몰딩 및 트림/포밍 등 일련의 어셈블리(Assembly)공정을 거쳐 패키지화된다.
이러한 반도체 패키지는 통상 에폭시 수지로된 패키지 몸체 내에 반도체 칩이 내장되고, 패키지 몸체의 외측으로는 전기적 신호 전달 경로를 이루는 리드 프레임의 아웃리드가 돌출된 형상을 이룬다.
그러나, 최근 각종 전기, 전자 제품의 크기가 소형화되는 추세에 따라 한정된 크기의 기판에 보다 많은 수의 칩을 실장함으로써 소형이면서도 고용량을 달성하고자 하는 많은 연구가 전개되고 있으며, 이에 따라, 기판 상에 실장되는 반도체 패키지의 크기 및 두께가 점차 감소되고 있는 실정이다.
도 1은 패키지의 크기 및 두께를 감소시킨 칩 스케일 패키지의 하나인 바텀 리드 패키지(Bottom Lead Package)를 도시한 도면으로서, 이러한 바텀 리드 패키지는 외부 회로와의 신호 전달 경로를 이루는 리드(2)의 아웃 리드(2b) 부분이 통상의 패키지와는 달리 패키지 몸체(1)의 외측으로 돌출되지 않고, 대신에 패키지 몸체(1)의 하면으로 노출된 형태이다.
즉, 도시된 바와 같이, 패키지 몸체(1)의 하면에는 신호 전달 경로를 이루는 리드(2)의 아웃 리드(2b)의 하면이 상기 패키지 몸체(1)와 동일 평면으로 노출되어 있고, 리드(2)의 인너 리드(2a)와 접착제(4)에 의해 반도체 칩(3)에 부착되어 있으며, 반도체 칩(3)과 인너 리드(2a)는 금속 와이어(5)로 연결되어 전기적인 신호 전달 체계를 이루고 있다.
또한, 상기한 구조를 갖는 바텀 리드 패키지가 회로 패턴이 구비된 기판(10)에 실장되도록 하기 위하여 패키지 몸체(1)로부터 노출되어져 있는 아웃 리드(2b)의 하면에는 도전 물질, 즉, 솔더(Solder, 6)이 부착되어 있다.
그러나, 상기와 같이 솔더를 이용한 실장시에는 솔더의 높이가 매우 중요한 파라미터로서 작용하게 되는데, 상기와 같은 바텀 리드 패키지에서는 솔더의 높이가 낮은 것에 기인하여 솔더 조인트 크랙(Solder Joint Crack)과 같은 결함이 발생되어 기판과의 전기적 신호 입출력이 원할하게 이루어지지 못하는 문제점이 있다.
따라서, 본 고안은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로, 솔더 조인트 크랙과 같은 결함이 발생되는 것을 방지할 수 있는 바텀 리드 패키지를 제공하는데, 그 목적이 있다.
도 1은 종래 기술에 따른 바텀 리드 패키지를 도시한 도면.
도 2는 본 고안의 실시예에 따른 바텀 리드 패키지를 도시한 도면.
도 3은 본 고안의 실시예에 따른 패키지 몸체의 일부분을 도시한 도면.
도 4는 본 고안의 다른 실시예에 따른 바텀 리드 패키지를 도시한 도면.
(도면의 주요 부분에 대한 부호의 설명)
11 : 반도체 칩 12 : 리드
12a : 인너 리드 12b : 아웃 리드
13 : 금속 와이어 14 : 패키지 몸체
15 : 솔더
상기와 같은 목적을 달성하기 위하여 본 고안은, 수 개의 본딩패드들이 구비된 반도체 칩; 상기 본딩패드들이 구비된 반도체 칩 면에 부착되는 인너 리드와, 상기 인너 리드의 외측으로 연장되는 아웃 리드로 이루어진 리드; 상기 반도체 칩의 본딩 패드와 리드의 인너 리드간을 전기적으로 연결하는 금속 와이어; 상기 반도체 칩 및 이에 와이어 본딩된 리드를 포함한 공간적 영역을 봉지하는 패키지 몸체; 및 상기 아웃 리드에 부착되어 회로 패턴이 구비된 기판으로의 실장 수단 역할을 하는 솔더를 포함하는 바텀 리드 패키지로서, 상기 패키지 몸체는 양측 가장자리 하단부가 아웃 리드를 노출시키는 오목 형상이고, 상기 아웃 리드의 끝단 부분을 노출시키는 오목부는 솔더에 의해 매립되어 있는 것을 특징으로 한다.
본 고안에 따르면, 패키지 몸체의 제작시 패키지 몸체의 하면이 아웃 리드의하면 보다 더 낮게 형성되도록 하고, 아울러 아웃 리드의 하면에 부착되는 솔더는 패키지 몸체에 매립된 형태가 되도록 하여 상기 솔더의 높이를 증가시킴으로써, 솔더 조인트 크랙과 같은 결함을 방지하여 솔더 조인트의 신뢰성을 확보할 수 있다.
이하, 첨부한 도면에 의거하여 본 고안의 바람직한 실시예를 보다 상세하게 설명하도록 한다.
도 2는 본 발명의 실시예에 따른 바텀 리드 패키지를 도시한 도면으로서, 리드(12)의 인너 리드(12a) 부분은 접착제(도시안됨)의 개재하에 본딩패드들(도시안됨)이 배치된 반도체 칩(11) 면에 부착되어 있고, 상기 반도체 칩(11)과 인너 리드(12a)는 금속 와이어(13)에 의해 전기적으로 연결되어 있으며, 상기 반도체 칩(11)과 리드(12) 및 금속 와이어(13)를 포함한 공간적 영역은 패키지 몸체(14)에 의해 봉지되어 있다.
여기서, 패키지 몸체(14)는 인너 리드(12a)로부터 외측으로 연장되는 아웃 리드(12b)를 감쌀 수 있는 두께로 제작된다.
이때, 도 3에 도시된 바와 같이, 패키지 몸체(14)는 그의 양측 하단부가 아웃 리드(12b) 보다는 더 두꺼우면서도 상기 아웃 리드(12b)의 끝단 부분이 외부로 노출될 수 있도록 오목 형상을 갖도록 제작된다.
즉, 몰딩 금형의 형태를 변경시켜 아웃 리드(12b)가 배치되는 패키지 몸체의 하단부에 오목부가 형성되도록 하여 전체적으로 패키지 몸체(14)가 아웃 리드(12b)의 하면 보다는 더 낮은 하면을 갖음과 동시에 아웃 리드(12b)가 오목부의 저면에 배치된 형태가 되도록 한다.
이에 따라, 도 2에 도시된 바와 같이, 패키지의 실장시에 실장 수단으로서 이용되는 솔더(15)는 아웃 리드(12b)의 끝단 부분을 노출시키도록 형성된 패키지 몸체(14)의 오목부에 매립된 형태가 된다.
따라서, 솔더(15)는 종래 보다 그 높이가 충분하게 확보되기 때문에 이러한 솔더(15)의 높이 증가에 기인하여 패키지의 실장시에 솔더 조인트 크랙과 같은 결함 발생은 방지된다. 이로써, 솔더 조인트의 신뢰성을 충분히 확보할 수 있게 된다.
한편, 몰딩 공정시에는 아웃 리드를 노출시키는 오목부의 형태가 사다리꼴이 되도록 몰딩 금형을 디자인하거나 또는 사각형의 오목부를 형성한 후에 식각 공정을 추가로 더 실시하여 오목부의 형태가 사다리꼴이 되도록 함으로써, 솔더가 오목부내에 안정적으로 매립되도록 한다.
도 4는 본 발명의 다른 실시예를 설명하기 위한 도면으로서, 도시된 바와 같이, 상기와 같은 구조로된 바텀 리드 패키지를 적층시켜 스택형 패키지로 제작한다. 이때, 하부에 배치되는 제1패키지(30)는 패키지 몸체(21)의 상부측에도 아웃 리드(22)의 상부면을 노출시키는 오목부를 형성시킨 상태에서, 이러한 오목부에 솔더(23)를 매립시켜 상부에 배치되는 제2패키지(40)의 솔더(31)와 연결시킨다.
이상에서와 같이, 본 고안은 패키지 몸체의 양측 하부면이 오목형상이 되도록 제작하여 상기 패키지 몸체의 하부면이 아웃 리드의 하부면 보다 더 낮게 되도록 함과 동시에 상기 아웃 리드가 외부로 노출되도록 하고, 아울러, 솔더링시에는아웃 리드를 노출시키는 오목부에 솔더를 매립시켜 상기 솔더의 높이가 종래에 비해 상대적으로 높게 되도록 함으로써, 솔더 조인트 크랙과 같은 결함을 방지할 수 있고, 이에 따라, 패키지의 전기적 특성을 향상시킬 수 있다.
한편, 여기에서는 본 고안의 특정 실시예에 대하여 설명하고 도시하였지만, 당업자에 의하여 이에 대한 수정과 변형을 할 수 있다. 따라서, 이하, 실용신안등록청구의 범위는 본 고안의 진정한 사상과 범위에 속하는 한 모든 수정과 변형을 포함하는 것으로 이해할 수 있다.

Claims (1)

  1. 수 개의 본딩패드들이 구비된 반도체 칩; 상기 본딩패드들이 구비된 반도체 칩 면에 부착되는 인너 리드와 상기 반도체 칩의 외측으로 상기 인너 리드로 부터 연장되는 아웃 리드로 이루어진 리드; 상기 본딩 패드와 상기 인너 리드간을 전기적으로 연결하는 금속 와이어; 상기 반도체 칩 및 이에 와이어 본딩된 리드를 포함한 공간적 영역을 봉지하는 패키지 몸체; 및 상기 아웃 리드에 부착되어 상기 패키지 몸체를 회로 패턴이 구비된 기판으로 실장하는 솔더를 포함하는 바텀 리드 패키지에 있어서,
    상기 패키지 몸체는 상기 인너 리드를 감싸도록 형성되고 그 양측 가장자리에서 상기 이웃 리드의 하면을 노출시키는 오목부를 구비하여 상기 패키지 몸체의 하면이 상기 이웃 리드의 하면 보다 더 낮게 형성되며, 상기 패키지 몸체의 오목부는 솔더에 의해 매립되어 있는 것을 특징으로 하는 바텀 리드 패키지.
KR2019980011775U 1998-06-30 1998-06-30 바텀리드패키지 KR200313831Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019980011775U KR200313831Y1 (ko) 1998-06-30 1998-06-30 바텀리드패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019980011775U KR200313831Y1 (ko) 1998-06-30 1998-06-30 바텀리드패키지

Publications (2)

Publication Number Publication Date
KR20000001968U KR20000001968U (ko) 2000-01-25
KR200313831Y1 true KR200313831Y1 (ko) 2003-08-14

Family

ID=49333903

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019980011775U KR200313831Y1 (ko) 1998-06-30 1998-06-30 바텀리드패키지

Country Status (1)

Country Link
KR (1) KR200313831Y1 (ko)

Also Published As

Publication number Publication date
KR20000001968U (ko) 2000-01-25

Similar Documents

Publication Publication Date Title
KR100260997B1 (ko) 반도체패키지
US6781240B2 (en) Semiconductor package with semiconductor chips stacked therein and method of making the package
US5708304A (en) Semiconductor device
JPH11312764A (ja) エリアアレイ型半導体パッケージ及びその製造方法
KR19990024255U (ko) 적층형 볼 그리드 어레이 패키지
KR200313831Y1 (ko) 바텀리드패키지
KR100206880B1 (ko) 히트싱크가 부착된 컬럼형 패키지
KR100319400B1 (ko) 반도체패키지및그제조방법
KR100258607B1 (ko) 리드 온 칩 타입의 칩 스케일 반도체 패키지 구조 및 제조방법
KR100390453B1 (ko) 반도체 패키지 및 그 제조방법
KR100704311B1 (ko) 내부리드 노출형 반도체 칩 패키지와 그 제조 방법
KR200172710Y1 (ko) 칩 크기의 패키지
KR100247641B1 (ko) 적층형 볼 그리드 어레이 패키지 및 그의 제조방법
KR100788340B1 (ko) 반도체 패키지
KR100250148B1 (ko) 비지에이 반도체 패키지
US20030037947A1 (en) Chip scale package with a small surface mounting area
KR20000001410A (ko) 볼그리드어레이 패키지
KR19990055508A (ko) 에리어 어레이 패키지 및 그 제조방법
KR19990056764A (ko) 볼 그리드 어레이 패키지
KR19990003160A (ko) 센터 패드형 칩의 볼 그리드 어래이 패키지 구조
KR19980056157A (ko) 반도체 패키지
KR20030048247A (ko) 금속패턴이 구비된 칩을 포함하는 센터패드형 비지에이패키지
JPH0758268A (ja) 半導体装置及びリードフレーム
KR19990016941A (ko) 적층가능한 비지에이 패키지
KR19980054912A (ko) 반도체 패키지의 구조 및 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20110429

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee