KR100557976B1 - 랜드 그리드 어레이 패키지 및 그 제조방법 - Google Patents

랜드 그리드 어레이 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR100557976B1
KR100557976B1 KR1019990011228A KR19990011228A KR100557976B1 KR 100557976 B1 KR100557976 B1 KR 100557976B1 KR 1019990011228 A KR1019990011228 A KR 1019990011228A KR 19990011228 A KR19990011228 A KR 19990011228A KR 100557976 B1 KR100557976 B1 KR 100557976B1
Authority
KR
South Korea
Prior art keywords
chip
grid array
manufacturing
inner leads
array package
Prior art date
Application number
KR1019990011228A
Other languages
English (en)
Other versions
KR20000061848A (ko
Inventor
김조한
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019990011228A priority Critical patent/KR100557976B1/ko
Publication of KR20000061848A publication Critical patent/KR20000061848A/ko
Application granted granted Critical
Publication of KR100557976B1 publication Critical patent/KR100557976B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92242Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 랜드 그리드 어레이 패키지 및 그 제조방법에 관한 것으로, 인너리드(13)의 하면에 연결되도록 테이프(20)에 패터닝된 랜드(17)들을 열압착한 다음, 몰딩을 실시하여 에폭시 바디(18)를 형성하고, 그 에폭시 바디(18)의 하면에 부착되어 있는 테이프(20)를 제거하는 방법으로 패키지를 완성함으로서, 별도의 공정을 거치지 않고 간단히 패키지를 완성하게 되어 제조시간 및 제조원가를 절감하게 된다.

Description

랜드 그리드 어레이 패키지 및 그 제조방법{LAND GRID ARRAY PACKAGE AND MANUFACTURING METHOD THEREOF}
도 1은 종래 볼 그리드 어레이 패키지의 구조를 보인 종단면도.
도 2는 본 발명 랜드 그리드 어레이 패키지의 구조를 보인 종단면도.
도 3는 본 발명 랜드 그리드 어레이 패키지의 구조를 보인 측면도.
도 4a 내지 4f는 본 발명 랜드 그리드 어레이 패키지의 제조순서를 보인 종단면도.
도 5는 본 발명에 따른 랜드 그리드 어레이 패키지의 실장시 랜드가 부착된 상태를 부분적으로 보인 측면도.
* 도면의 주요 부분에 대한 부호의 설명 *
11 : 리드프레임 12 : 패들
13 : 인너리드 15 : 칩
15a : 칩패드 16 : 금속와이어
17 : 랜드 17a : 홈
18 : 에폭시 바디 20 : 테이프
본 발명은 랜드 그리드 어레이 패키지 및 그 제조방법에 관한 것으로, 특히 별도의 제작공정을 거치지 않고 간단하게 패키지를 제작하여 생산비용을 절감할 수 있도록 하는데 적합한 랜드 그리드 어레이 패키지 및 그 제조방법에 관한 것이다.
다핀 고집적화된 패키지의 일종인 종래의 볼 그리드 어레이 패키지가 도 1에 도시되어 있는 바, 이를 간단히 설명하면 다음과 같다.
도시된 바와 같이, 종래 볼 그리드 어레이 패키지는 다수개의 회로선(1)들이 내설되어 있는 서브스트레이트(2)의 상면에 중앙에 접착제(3)를 이용하여 반도체 칩(4)이 고정부착되어 있고, 그 칩(4)의 상면에 형성된 칩패드(4a)들과 상기 회로선(1)의 상단부는 각각 금속와이어(5)들과 연결되어 있으며, 상기 칩(4), 금속와이어(5)들을 감싸도록 서브스트레이트(2)의 상면에 에폭시 바디(6)가 몰딩되어 있고, 상기 서브스트레이트(2)의 하면에는 상기 회로선(1)들의 하단부에 연결되도록 솔더볼(7)들이 고정부착되어 있다.
상기와 같이 구성되어 있는 종래 볼 그리드 어레이 패키지는 별도의 제조공정을 거쳐서 제작된 서브스트레이트(2)의 상면에 중앙에 접착제(3)를 이용하여 반도체 칩(4)을 고정부착하고, 그 칩(4)의 칩패드(4a)와 상기 서브스트레이트(2)의 상면에 노출된 회로선(1)의 상단부를 금속와이어(5)들로 각각 연결하며, 상기 칩(4), 금속와이어(5)들을 감싸도록 서브스트레이트(2)의 상면에 에폭시 바디(6)를 형성한 다음, 상기 서브스트레이트(2)의 하면에 솔더볼(7)들을 고정부착하여 패키지를 완성한다.
그러나, 상기와 같이 구성되어 있는 종래 볼 그리드 어레이 패키지는 복잡한 공정을 거쳐서 회로선(1)들이 내설되도록 서브스트레이트(2)를 제작하여야 하기 때문에 제조비용 및 제조시간을 절감하는데 한계가 있는 문제점이 있었다.
상기와 같은 문제점을 감안하여 안출한 본 발명의 목적은 서브스트레이트를 제작하기 위한 별도의 공정을 거치지 않고 다핀화된 패키지를 제작할뿐만 아니라, 실장시 실장력을 향상시켜서 신뢰성을 향상시키도록 하는데 적합한 랜드 그리드 어레이 패키지 및 그 제조방법을 제공함에 있다.
상기와 같은 본 발명의 목적을 달성하기 위하여 리드프레임의 패들 상면에 반도체 칩이 고정부착되어 있고, 그 칩의 상면에 형성된 칩패들과 상기 패들의 외측에 나열형성된 인너리드들은 금속와이어로 각각 연결되어 있으며, 상기 패들, 금속와이어, 인너리드들의 일정부분을 감싸도록 에폭시 바디가 몰딩되어 있고, 그 에폭시 바디의 하면에 돌출됨과 아울러 인너리드의 하면에 접속되도록 하면에 홈에 형성된 랜드가 형성된 것을 특징으로 하는 랜드 그리드 어레이 패키지가 제공된다.
또한, 패들의 외측에 인너리드들이 나열형성되어 있는 리드프레임의 패들 사면에 반도체 칩을 고정부착하는 다이본딩공정을 수행하는 단계와, 그와 같이 부착된 칩의 상면에 형성된 칩패드들과 상기 인너리드들을 각각 금속와이어로 연결하는 와이어본딩공정을 수행하는 단계와, 상기 인너리드들의 하면에 테이프의 상면에 패터닝된 랜드들을 열압착으로 부착하는 랜드부착공정을 수행하는 단계와, 상기 랜드들이 돌출됨과 아울러 상기 칩, 금속와이어, 인너리드들의 일정부분을 감싸도록 에폭시 바디를 몰딩하는 몰딩공정을 수행하는 단계와, 상기 랜드들의 하면에 부착되어 있는 테이프를 제거하는 테이프제거공정을 수행하는 단계의 순서로 제조하는 것을 특징으로 하는 랜드 그리드 어레이 패키지의 제조방법이 제공된다.
이하, 상기와 같은 본 발명 랜드 그리드 어레이 패키지 및 그 제조방법을 첨부된 도면의 실시예를 참고하여 보다 상세히 설명하면 다음과 같다.
도 2는 본 발명 랜드 그리드 어레이 패키지의 구조를 보인 종단면도로서, 도시된 바와 같이, 본 고안 랜드 그리드 어레이 패키지는 리드프레임(11)의 패들(12)의 외측에 인너리드(13)들이 나열형성되어 있고, 그와 같은 리드프레임(11)의 패들(12)의 상면에는 접착제(14)로 반도체 칩(15)이 고정부착되어 있으며, 그 칩(15)의 상면에 형성된 칩패드(15a)들과 인너리드(13)들은 각각 금속와이어(16)로 연결되어 있다.
그리고, 상기 인너리드(13)들의 하면에는 각각 하면에 홈(17a)이 형성된 랜드(17)들이 열압착으로 고정부착되어 있고, 그 랜드(17)들이 하측으로 돌출시킴과 아울러 상기 칩(15), 패들(12), 인너리드(13)들을 일정부분을 감싸도록 에폭시로 몰딩되어 에폭시 바디(18)가 형성되어 있다.
상기와 같이 구성되어 있는 랜드 그리드 어레이 패키지의 제조순서를 도 4a 내지 도 4f를 참고하여 보다 상세히 설명하면 다음과 같다.
본 발명에 제조에 사용되는 리드프레임(11)은 도 4a에 도시된 바와 같이, 다운셋팅되어 있는 패들(12)의 외측에 하향절곡되어 인너리드(13)들이 나열형성된 구조로 되어 있다.
그리고, 본 발명의 패키지를 제조시에는 상기와 같은 리드프레임(11)의 을 다이본더로 이송하여 패들(12) 상면에 도 4b에서와 같이 반도체 칩(15)을 고정부착 하는 다이본딩작업을 실시하고, 그와 같이 칩(15)이 부착된 리드프레임(11)을 와이어본더로 이송하여 도 4c와 같이 칩(15)의 칩패드(15a)들과 인너리드(13)들을 금속와이어(16)로 연결하는 와이어본딩작업을 실시한다.
그런 다음, 도 4d와 같이 테이프(20)의 상면에 랜드(17)들이 패터닝되어 있고 그 랜드(17)들의 주변에는 절연체(19)로 절연되어 있는 형태의 별도제작된 탭테이프(21)를 랜드(17)들의 상면에 상기 인너리드(13)들의 하면에 각각 부착되도록 열압착한다.
그런 다음, 도 4e와 같이 상기 칩(15), 금속와이어(16), 인너리드(13), 패들(12)의 일정부분을 감싸도록 테이프(20) 상면에 에폭시로 몰딩하여 에폭시 바디(18)을 형성하고, 도 4f와 같이 상기 에폭시 바디(18)의 하면에 부착된 테이프(20)를 벗겨냄으로서 본 고안에 따른 패키지(22)가 완성된다.
상기와 같이 완성된 패키지(22)를 실장시에는 도 5에 도시된 바와 같이, 피시비(30)의 랜드(31)와 패키지(22)의 랜드(17) 사이에 접착되는 솔더(32)가 랜드(17)에 형성된 홈(17a)에 삽입과 동시에 접착되기 때문에 실장력이 향상되게 된다.
이상에서 상세히 설명한 바와 같이, 본 발명 랜드 그리드 어레이 패키지 및 그 제조방법은 테이프의 상면에 패턴닝된 랜드들을 인너리드들에 열압착하고, 에폭시로 몰딩하여 에폭시 바디를 형성한 다음, 테이프를 제거하는 방법으로 간단하게 아웃단자들을 형성시킴으로서, 종래와 같이 복잡한 공정을 거쳐서 별도의 공정을 서브스트레이트를 제조하는 경우보다 제조비용 및 제조시간이 절감되는 효과가 있다.

Claims (2)

  1. 리드프레임의 패들 상면에 반도체 칩이 고정부착되어 있고, 그 칩의 상면에 형성된 칩패들과 상기 패들의 외측에 나열형성된 인너리드들은 금속와이어로 각각 연결되어 있으며, 상기 패들, 금속와이어, 인너리드들의 일정부분을 감싸도록 에폭시 바디가 몰딩되어 있고, 그 에폭시 바디의 하면에 돌출됨과 아울러 인너리드의 하면에 접속되도록 하면에 홈에 형성된 랜드가 형성된 것을 특징으로 하는 랜드 그리드 어레이 패키지.
  2. 패들의 외측에 인너리드들이 나열형성되어 있는 리드프레임의 패들 사면에 반도체 칩을 고정부착하는 다이본딩공정을 수행하는 단계와, 그와 같이 부착된 칩의 상면에 형성된 칩패드들과 상기 인너리드들을 각각 금속와이어로 연결하는 와이어본딩공정을 수행하는 단계와, 상기 인너리드들의 하면에 테이프의 상면에 패터닝된 랜드들을 열압착으로 부착하는 랜드부착공정을 수행하는 단계와, 상기 랜드들이 돌출됨과 아울러 상기 칩, 금속와이어, 인너리드들의 일정부분을 감싸도록 에폭시 바디를 몰딩하는 몰딩공정을 수행하는 단계와, 상기 랜드들의 하면에 부착되어 있는 테이프를 제거하는 테이프제거공정을 수행하는 단계의 순서로 제조하는 것을 특징으로 하는 랜드 그리드 어레이 패키지 제조방법.
KR1019990011228A 1999-03-31 1999-03-31 랜드 그리드 어레이 패키지 및 그 제조방법 KR100557976B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990011228A KR100557976B1 (ko) 1999-03-31 1999-03-31 랜드 그리드 어레이 패키지 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990011228A KR100557976B1 (ko) 1999-03-31 1999-03-31 랜드 그리드 어레이 패키지 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20000061848A KR20000061848A (ko) 2000-10-25
KR100557976B1 true KR100557976B1 (ko) 2006-03-07

Family

ID=19578359

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990011228A KR100557976B1 (ko) 1999-03-31 1999-03-31 랜드 그리드 어레이 패키지 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100557976B1 (ko)

Also Published As

Publication number Publication date
KR20000061848A (ko) 2000-10-25

Similar Documents

Publication Publication Date Title
US7786557B2 (en) QFN Semiconductor package
US6849949B1 (en) Thin stacked package
US7781264B2 (en) Method for fabricating flip-chip semiconductor package with lead frame as chip carrier
US6445077B1 (en) Semiconductor chip package
US20080036056A1 (en) Flip chip in leaded molded package and method of manufacture thereof
KR20140032923A (ko) 와이어리스 모듈
JP3470111B2 (ja) 樹脂封止型半導体装置の製造方法
JP4547086B2 (ja) 半導体装置
KR19990024255U (ko) 적층형 볼 그리드 어레이 패키지
KR100557976B1 (ko) 랜드 그리드 어레이 패키지 및 그 제조방법
US20070284709A1 (en) Semiconductor Device with Improved High Current Performance
KR100891649B1 (ko) 반도체 패키지 제조방법
JPH11260850A (ja) 半導体装置およびその製造方法
KR100247641B1 (ko) 적층형 볼 그리드 어레이 패키지 및 그의 제조방법
KR100258607B1 (ko) 리드 온 칩 타입의 칩 스케일 반도체 패키지 구조 및 제조방법
KR100370480B1 (ko) 반도체 패키지용 리드 프레임
KR100384335B1 (ko) 반도체패키지와 그 제조방법
KR100308116B1 (ko) 칩스케일반도체패키지및그제조방법_
KR200211272Y1 (ko) 칩 사이즈 패키지
KR20000006787U (ko) 멀티 칩 패키지
KR20020049821A (ko) 웨이퍼 레벨 칩스케일 패키지 및 그 제조방법
KR19990056764A (ko) 볼 그리드 어레이 패키지
KR19990016941A (ko) 적층가능한 비지에이 패키지
KR20010000425U (ko) 반도체 패키지
KR20000055911A (ko) 볼 그리드 어레이 패키지

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110126

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee