KR20010063273A - 단일 칩 테스트 장치를 이용하여 다수 개의 칩들을테스트하는 반도체 집적 회로 테스트 시스템 - Google Patents

단일 칩 테스트 장치를 이용하여 다수 개의 칩들을테스트하는 반도체 집적 회로 테스트 시스템 Download PDF

Info

Publication number
KR20010063273A
KR20010063273A KR1019990060304A KR19990060304A KR20010063273A KR 20010063273 A KR20010063273 A KR 20010063273A KR 1019990060304 A KR1019990060304 A KR 1019990060304A KR 19990060304 A KR19990060304 A KR 19990060304A KR 20010063273 A KR20010063273 A KR 20010063273A
Authority
KR
South Korea
Prior art keywords
semiconductor integrated
integrated circuit
test
channels
input
Prior art date
Application number
KR1019990060304A
Other languages
English (en)
Inventor
노광숙
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019990060304A priority Critical patent/KR20010063273A/ko
Publication of KR20010063273A publication Critical patent/KR20010063273A/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31712—Input or output aspects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

여기에 개시되는 반도체 집적 회로 테스트 시스템은 다수 개의 채널들을 가지는 테스트 장비와 두 개 이상의 반도체 집적 회로들을 탑재할 수 있고, 탑재된 반도체 집적 회로들의 동일한 입/출력 단자들과 상기 테스트 장비의 채널들 가운데 대응하는 하나의 채널이 각각 결선된 테스트 보드, 대응하는 선택 신호에 응답하여 상기 테스트 보드에 탑재된 반도체 집적 회로들 각각의 입/출력 단자들과 상기 테스트 장비의 채널들 사이를 연결/비연결하는 스위칭 수단들, 그리고 상기 테스트 보드에 탑재된 반도체 집적 회로들을 순차적으로 선택하고, 선택된 반도체 집적 회로의 입/출력 단자들과 상기 채널들 사이를 연결하기 위한 상기 선택 신호들을 발생하는 반도체 집적 회로 선택 수단을 포함한다. 이러한 구성을 가지는 반도체 집적 회로 테스트 시스템은 하나의 테스트 보드에 탑재된 다수 개의 반도체 장치들을 순차적으로 테스트한다. 따라서, 테스트 장비의 채널 수를 증가시키지 않고도 테스트 수행 시간을 줄일 수 있다.

Description

단일 칩 테스트 장치를 이용하여 다수 개의 칩들을 테스트하는 반도체 집적 회로 테스트 시스템{SEMICONDUCTOR IC TEST SYSTEM OF TESTING MULTIPLE IC USING A SINGLE IC TESTING MACHINE}
본 발명은 단일 IC 테스터를 이용하여 복수 개의 IC들을 테스트하는 시스템에 관한 것으로, 단일 IC 테스터를 이용하여 복수 개의 IC들을 순차적으로 테스트함으로써 테스트 소요 시간을 줄일 수 있는 반도체 집적 회로 테스트 시스템에 관한 것이다.
집적 회로(integrated circuit; IC) 칩을 제조하는데 있어서, 설계한 의도대로 집적 회로가 동작하는 지의 여부를 테스트하는 것은 매우 중요한 공정이다. 이러한 테스트 공정을 수행하기 위해서는 반도체 테스트 장비(ATE)와, 상기 테스트 장비와 집적 회로 칩을 전기적으로 연결시키는 테스트 보드(test board)가 필요하다. 상기 테스트 보드는 상기 테스트 장비로부터 제공되는 전기적인 신호를 집적 회로로 전달하는 역할을 한다. 상기 테스트 장비는 일군의 명령들을 집적 회로로 제공하고 이 때 집적 회로의 반응과 기대값을 비교하여 집적 회로의 불량 여부를 판단한다.
집적 회로의 테스트 소요 시간은 반도체 장치로 신호를 전달하고 그에 대한 반응을 기다리는 실제 테스트 시간보다 반도체 장치를 테스트 보드에 탑재하고 거기로부터 반도체 장치를 제거하는데 소요되는 시간이 더 많은 비중을 차지한다. 종래에는 이러한 테스트 소요 시간을 줄이기 위해서 병렬 테스트(parallel test) 방법을 이용하였다.
도 1은 종래의 방법에 따라 병렬 테스트를 수행하기 위해 테스트 보드 상에 복수 개의 집적 회로 칩들을 탑재한 것을 보여주는 도면이다.
도 1을 참조하면, 테스트 보드(10) 상에 집적 회로 칩들(21 ~ 23)이 일렬로나란하게 배열되어 있다. 상기 집적 회로 칩(21)은 다수 개의 입/출력 핀들(AD1 ~ AD6, I01 및 I02)을 가지며, 상기 집적 회로 칩(21)의 입/출력 핀들(AD1 ~ AD6, I01 및 I02) 각각은 반도체 테스트 장비(미 도시됨)의 채널들(CH1 ~ CH6, IO(1) 및 IO(2))과 연결된다. 집적 회로 칩(22)은 다수 개의 입/출력 핀들(AD1 ~ AD6, I01 및 I02)을 가지며, 상기 집적 회로 칩(22)의 입/출력 핀들(AD1 ~ AD6, I01 및 I02) 각각은 반도체 테스트 장비(미 도시됨)의 채널들(CH7 ~ CH12, IO(3) 및 IO(4))과 연결된다. 그리고 집적 회로 칩(23)은 다수 개의 입/출력 핀들(AD1 ~ AD6, I01 및 I02)을 가지며, 상기 집적 회로 칩(23)의 입/출력 핀들(AD1 ~ AD6, I01 및 I02) 각각은 반도체 테스트 장비(미 도시됨)의 채널들(CH13 ~ CH18, IO(2N-1) 및 IO(2N))과 연결된다.
이와 같이, 하나의 테스트 보드(10) 상에 탑재된 다수 개의 집적 회로 칩들(21 ~ 23)을 병렬로 테스트하면 테스트 수행 시간을 단축할 수 있다. 그러나, 상기 집적 회로 칩들에 구비된 입/출력 핀들을 반도체 테스트 장비와 연결하기 위해서는 반도체 테스트 장비에 다수 개의 채널들을 구비해야 한다. 이는 일반적으로 고가인 반도체 테스트 장비의 가격을 더욱 상승시키는 요인이 된다.
이러한 문제를 해결하고자 제시된 종래의 방법이 도 2에 도시되어 있다.
도 2를 참조하면, 집적 회로 칩들(41, 42, 43) 각각의 어드레스 핀들(AD1 ~ AD6)은 반도체 테스트 장치의 채널들(CH1 ~ CH6)과 연결된다. 상기 집적 회로 칩(41)의 입/출력 핀들(IO1, IO2)은 상기 반도체 테스트 장치의 입/출력 단자들(IO(1), IO(2))과 각각 연결된다. 상기 집적 회로 칩(42)의 입/출력핀들(IO1, IO2)은 상기 반도체 테스트 장치의 입/출력 단자들(IO(3), IO(4))과 각각 연결된다. 상기 집적 회로 칩(43)의 입/출력 핀들(IO1, IO2)은 상기 반도체 테스트 장치의 입/출력 단자들(IO(2N-1), IO(2N))과 각각 연결된다.
즉, 반도체 테스트 장치의 채널들(CH1 ~ CH6)은 다수 개의 집적 회로 칩들(41, 42, 43)이 공유함으로써 병렬 테스트시 필요한 반도체 테스트 장치의 채널 수를 줄였다. 그러나, 상기 집적 회로 칩들(41, 42, 43)의 입/출력 핀들(I01, IO2)은 반도체 테스트 장치의 독립적인 입/출력 단자들(IO(1) ~ IO(2N))과 연결해야 하므로 하나의 집적 회로 칩을 테스트할 때에 비해 반도체 테스트 장치의 채널 수가 더 필요하다는 단점이 있다.
따라서, 본 발명의 목적은 상술한 제반 문제점을 해결하기 위해 제안된 것으로, 단일 칩 테스트 장치의 채널 수를 증가시키지 않고도 다수 개의 반도체 장치들을 테스트할 수 있는 반도체 집적 회로 테스트 시스템을 제공하는데 있다.
도 1은 종래의 방법에 따라 병렬 테스트를 수행하기 위해 테스트 보드 상에 복수 개의 집적 회로 칩들을 탑재한 것을 보여주는 도면;
도 2는 종래 기술의 다른 예로써 테스트 보드 상에 복수 개의 집적 회로 칩들을 탑재한 것을 보여주는 도면;
도 3은 본 발명의 바람직한 실시예에 따른 반도체 집적 회로 테스트 시스템을 보여주는 도면; 그리고
도 4a 및 도 4b는 본 발명의 다른 실시예에 따른 반도체 집적 회로 테스트 시스템을 보여주는 도면이다.
*도면의 주요 부분에 대한 부호의 설명*
110, 210 : 테스트 보드 121, 122, 221 ~ 222 : 집적 회로
140, 230 : 디코더
상술한 바와 같은 본 발명의 목적을 달성하기 위한 본 발명의 일 특징에 의하면, 반도체 집적 회로 테스트 시스템은 다수 개의 채널들을 가지는 테스트 장비, 테스트 보드, 스위칭 수단들 그리고 반도체 집적 회로 선택 수단을 포함한다. 상기 테스트 보드는 두 개 이상의 반도체 집적 회로들을 탑재할 수 있고, 탑재된 반도체 집적 회로들의 동일한 입/출력 단자들과 상기 테스트 장비의 채널들 가운데 대응하는 하나의 채널이 각각 결선되어 있다. 상기 스위칭 수단들은 대응하는 선택 신호에 응답하여 상기 테스트 보드에 탑재된 반도체 집적 회로들 각각의 입/출력 단자들과 상기 테스트 장비의 채널들 사이를 연결/비연결한다. 상기 반도체 집적 회로 선택 수단은 상기 테스트 보드에 탑재된 반도체 집적 회로들을 순차적으로 선택하고, 선택된 반도체 집적 회로의 입/출력 단자들과 상기 채널들 사이를 연결하기 위한 상기 선택 신호들을 발생한다.
바람직한 실시예에 있어서, 상기 반도체 집적 회로 선택 수단은, 어느 한 시점에 상기 테스트 보드에 탑재된 반도체 집적 회로들 가운데 오직 하나의 집적 회로를 선택한다.
본 발명의 목적을 달성하기 위한 본 발명의 다른 특징에 의하면, 반도체 집적 회로 테스트 시스템은 일군 및 타군으로 나누어지는 다수 개의 채널들을 가지는 테스트 장비, 테스트 보드, 스위칭 수단 그리고 반도체 집적 회로 선택 수단을 포함한다.
상기 테스트 보드는 두 개 이상의 반도체 집적 회로들을 탑재할 수 있고, 탑재된 반도체 집적 회로들 가운데 일군의 집적 회로들의 동일한 입/출력 단자들과 상기 일군의 채널들 가운데 대응하는 하나의 채널이 각각 결선되고, 타군의 집적 회로들의 동일한 입/출력 단자들과 상기 타군의 채널들 가운데 대응하는 하나의 채널이 각각 결선되어 있다. 상기 스위칭 수단들은 대응하는 선택 신호에 응답하여 상기 테스트 보드에 탑재된 반도체 집적 회로들 각각의 입/출력 단자들과 상기 테스트 장비의 채널들 사이를 연결/비연결한다. 상기 반도체 집적 회로 선택 수단은 상기 테스트 보드에 탑재된 반도체 집적 회로들을 순차적으로 선택하고, 선택된 반도체 집적 회로의 입/출력 단자들과 상기 채널들 사이를 연결하기 위한 상기 선택 신호들을 발생한다.
(작용)
이와 같은 장치에 의하면 하나의 테스트 보드에 탑재된 다수 개의 반도체 장치들을 순차적으로 테스트함으로써 테스트 수행 시간이 감소된다.
(실시예)
이하 본 발명에 따른 실시예를 첨부된 도면 도 3 내지 도 4를 참조하여 상세히 설명한다.
도 3은 본 발명의 바람직한 실시예에 따른 반도체 집적 회로 테스트 시스템을 보여주는 도면이다.
도 3을 참조하면, 상기 반도체 집적 회로 테스트 시스템은 테스트 보드(110), 디코더(130) 그리고 도면에 도시되지는 않았으나 다수 개의 채널들을 구비한 반도체 집적 회로 테스트 장비를 포함한다.
상기 테스트 보드(110)에는 두 개의 반도체 집적 회로들(121, 122)이 탑재된다. 상기 반도체 집적 회로들(121, 122) 각각은 외부로부터 어드레스 및 데이터를 입력받거나 또는 어드레스 및 데이터를 외부로 출력하기 위한 입/출력 단자들(AD1 ~ AD6, IO1 및 IO2)을 구비한다. 상기 반도체 집적 회로(121)의 입/출력 단자들(AD1 ~ AD6, IO1 및 IO2)과 상기 반도체 집적 회로 테스트 장비(미 도시됨)의 채널들(CH1 ~ CH6, IO(1) 및 IO(2)) 사이에는 스위치들(SW11 ~ W18)이 각각 연결된다. 단, 반도체 집적 회로들의 동일한 이름을 갖는 단자들은 모두 동일한 채널과 연결된다. 상기 반도체 집적 회로(122)의 입/출력 단자들(AD1 ~ AD6, IO1 및 IO2)과 상기 반도체 집적 회로 테스트 장비(미 도시됨)의 채널들(CH1 ~ CH6, IO(1) 및 IO(2)) 사이에도 스위치들(S211 ~ W28)이 각각 연결된다. 상기 스위치들(SW11 ~ SW18 및 SW21 ~ SW28)은 상기 디코더(130)로부터 출력되는 신호들에 의해 각각 제어되어 온/오프된다.
상기 디코더(130)는 상기 반도체 집적 회로 테스트 장비로부터 제공되는 선택 신호(S)에 응답하여 상기 집적 회로들(121, 122) 가운데 하나를 선택하기 위한 신호들(A1, A2)을 출력한다. 즉, 상기 테스트 보드(110) 상에 상기 반도체 집적 회로들(121, 122)이 탑재되면, 상기 디코더(130)는 탑재된 반도체 집적 회로들(121, 122)을 순차적으로 하나씩 선택하기 위한 신호들(A1, A2)을 출력한다.
예를 들어, 상기 디코더(130)로부터 출력되는 신호들(A1, A2) 가운데 제 1 신호(A1)가 활성화되고(예를 들면, 하이 레벨) 제 2 신호(A2)가 비활성화되면(예를 들면, 로우 레벨), 상기 스위치들(SW11 ~ SW18)은 온되고, 상기 스위치들(SW21 ~ SW28)은 오프된다. 따라서, 상기 반도체 집적 회로(121)의 입/출력 단자들(AD1 ~ AD6, IO1 및 IO2)과 상기 반도체 집적 회로 테스트 장비의 채널들(CH1 ~ CH6, IO(1) 및 IO(2))이 각각 연결되어 상기 반도체 집적 회로(121)에 대한 테스트가 수행된다. 계속해서, 상기 디코더(130)로부터 출력되는 신호들(A1, A2) 가운데 제 1 신호(A1)가 비활성화되고(예를 들면, 로우 레벨) 제 2 신호(A2)가 활성화되면(예를 들면, 하이 레벨), 상기 스위치들(SW11 ~ SW18)은 오프되고, 상기 스위치들(SW21 ~ SW28)은 온된다. 따라서, 상기 반도체 집적 회로(122)의 입/출력 단자들(AD1 ~AD6, IO1 및 IO2)과 상기 반도체 집적 회로 테스트 장비의 채널들(CH1 ~ CH6, IO(1) 및 IO(2))이 각각 연결되어 상기 반도체 집적 회로(122)에 대한 테스트가 수행된다.
반도체 집적 회로 칩을 테스트하는데 있어서 소요되는 시간은 크게 세 부분으로 나눌 수 있다. 그것들은 각각 집적 회로 칩을 테스트 보드에 탑재하는 시간, 반도체 테스트 장비를 이용하여 탑재된 집적 회로 칩을 테스트하는 시간 그리고 테스트가 완료된 집적 회로 칩을 상기 테스트 보드에서 제거하는 시간이다. 여기서, 반도체 집적 회로 칩을 테스트 보드에 탑재하고, 거기로부터 칩을 제거하는 시간이 탑재된 집적 회로 칩을 테스트하는 시간 보다 더 많이 소요된다. 따라서, 복수 개의 반도체 집적 회로 칩들을 동시에 테스트 보드에 탑재하고, 거기로부터 칩들을 동시에 제거한다면 테스트 소요 시간을 단축시킬 수 있다. 종래의 테스트 시스템에서는 테스트 보드에 탑재된 복수 개의 반도체 집적 회로 칩들을 병렬로 테스트하기 위해 테스트 장비의 채널 수를 증가시켰으나, 이는 테스트 장비의 가격을 상승시키는 문제점이 있었다.
상술한 바와 같은 본 발명의 반도체 집적 회로 테스트 시스템은 단일 칩을 테스트하는 장치를 이용하여 2 개의 반도체 집적 회로를 순차적으로 테스트함으로써 테스트 장비의 채널 수를 증가시키기 않고도 테스트 수행 시간을 줄일 수 있다.
이 실시예에서는 테스트 보드에 2 개의 반도체 집적 회로 칩이 탑재된 것을 설명하였으나 상기 테스트 보드에는 2 개 또는 그 이상의 반도체 집적 회로 칩들을 탑재할 수 있음은 자명하고, 거기에 탑재된 칩들을 순차적으로 하나씩 테스트하는방법은 별도의 설명 없이도 이 분야에 대한 통상의 지식을 가진 자가 용이하게 실시할 수 있을 것이다.
도 4a 및 도 4b는 본 발명의 다른 실시예에 따른 반도체 집적 회로 테스트 시스템을 보여주는 도면이다. 단, 도 4b는 도 4a에 도시된 테스트 보드 상에 탑재된 반도체 집적 회로들 가운데 일부의 구성을 보여주는 도면이다.
도 4a 및 도 4b를 참조하면, 상기 반도체 집적 회로 테스트 시스템의 테스트 보드(210)에는 8 개의 반도체 집적 회로들(221 ~ 228)이 탑재되어 있다. 상기 반도체 집적 회로들(221 ~ 228) 각각은 입/출력 단자들(AD1 ~ AD6, IO1 및 IO2)을 갖는다. 도면에 도시되지는 않았으나, 이 실시예에서 반도체 테스트 장비는 모두 16 개의 채널들(CH1 ~ CH16)을 갖는다. 즉, 반도체 테스트 장비의 채널 수가 반도체 집적 회로의 입/출력 단자 수(8)의 2 배이므로, 반도체 집적 회로를 2개씩 동시에 테스트할 수 있다.
상기 반도체 집적 회로들 가운데 일군의 집적 회로들(221, 223, 225, 227)의 입/출력 단자들(AD1 ~ AD6, IO1 및 IO2)은 상기 테스트 장비의 일군의 채널들(CH1 ~ CH8)과 연결되고, 타군의 집적 회로들(222, 224, 226, 228)의 입/출력 단자들(AD1 ~ AD6, IO1 및 IO2)은 상기 테스트 장비의 타군의 채널들(CH9 ~ CH16)과 연결된다.
상기 반도체 집적 회로들(221, 222, 223, 224)의 입/출력 단자들(AD1 ~ AD6, IO1 및 IO2)과 상기 테스트 장비의 채널들(CH1 ~ CH8) 사이에는 스위치들(SW11 ~ SW18, SW21 ~ SW28, SW31 ~ SW38 그리고 SW41 ~ SW48)이 각각 연결된다. 단, 상기반도체 집적 회로들의 동일한 이름을 갖는 단자들은 모두 동일한 채널과 연결된다. 상기 반도체 집적 회로들(225, 226, 227, 228)의 입/출력 단자들(AD1 ~ AD6, IO1 및 IO2)과 상기 테스트 장비의 채널들(CH9 ~ CH16) 사이에는 스위치들(SW51 ~ SW58, SW61 ~ SW68, SW71 ~ SW78 그리고 SW81 ~ SW88)이 각각 연결된다. 단, 상기 반도체 집적 회로들의 동일한 이름을 갖는 단자들은 모두 동일한 채널과 연결된다.
상기 스위치들(SW11 ~ SW18 및 SW21 ~ SW28)은 상기 디코더(130)로부터 출력되는 제 1 신호(A1)에 의해 제어되고, 상기 스위치들(SW31 ~ SW38, SW41 ~ SW48)은 상기 디코더(130)로부터 출력되는 제 2 신호(A2)에 의해 제어된다. 상기 스위치들(SW51 ~ SW58, SW61 ~ SW68)은 상기 디코더(130)로부터 출력되는 제 3 신호(A3)에 의해 제어된다. 그리고 상기 스위치들(SW71 ~ SW78, SW81 ~ SW88)은 상기 디코더(130)로부터 출력되는 제 4 신호(A4)에 의해 제어된다.
상기 디코더(230)는 상기 반도체 집적 회로 테스트 장비로부터 제공되는 선택 신호들(S0, S1)에 응답하여 상기 집적 회로들(221 ~ 228) 가운데 한 쌍의 집적 회로들을 선택하기 위한 신호들(A1, A2, A3, A4)을 출력한다.
예를 들어, 상기 제 1 신호(A1)가 활성화되고(예를 들면, 하이 레벨), 상기 제 2 내지 제 4 신호들(A2 ~ A4)이 비활성화되면(예를 들면, 로우 레벨) 상기 스위치들(SW11 ~ SW18, SW21 ~ SW28)은 온되고 나머지 스위치들은 오프된다. 따라서, 온된 스위치들(SW11 ~ SW18, SW21 ~ SW28)과 연결된 반도체 집적 회로들(221, 222)에 대한 테스트 동작이 수행된다. 계속해서, 상기 신호들(A2, A3 및 A4)이 순차적으로 활성화됨에 따라 반도체 집적 회로쌍(223, 224), (225, 226) 그리고 (227,228)들이 순차적으로 테스트된다.
이 실시예에 따르면, 8 개의 집적 회로들을 동시에 테스트 보드에 탑재하고, 테스트가 완료되면 거기로부터 8 개의 집적 회로들을 동시에 제거할 수 있어서 전체적인 테스트 수행 시간을 줄일 수 있다.
이 실시예에서는 테스트 장비의 채널 수(16 개)가 집적 회로의 입/출력 단자 수(8 개)의 두 배이므로 두 개의 집적 회로들을 동시에 테스트 할 수 있었다. 만일 입/출력 단자의 수가 N 개이고 상기 테스트 장비의 채널 수가 M X N 개이면, M 개의 집적 회로들을 동시에 테스트할 수 있음이 자명하다.
이상과 같은 본 발명에 의하면, 하나의 테스트 보드에 탑재된 다수 개의 반도체 장치들을 순차적으로 테스트함으로써 테스트 수행 시간이 줄어든다.

Claims (3)

  1. 반도체 집적 회로 테스트 시스템에 있어서:
    다수 개의 채널들을 가지는 테스트 장비와;
    두 개 이상의 반도체 집적 회로들을 탑재할 수 있고, 탑재된 반도체 집적 회로들의 동일한 입/출력 단자들과 상기 테스트 장비의 채널들 가운데 대응하는 하나의 채널이 각각 결선된 테스트 보드와;
    대응하는 선택 신호에 응답하여 상기 테스트 보드에 탑재된 반도체 집적 회로들 각각의 입/출력 단자들과 상기 테스트 장비의 채널들 사이를 연결/비연결하는 스위칭 수단들; 그리고
    상기 테스트 보드에 탑재된 반도체 집적 회로들을 순차적으로 선택하고, 선택된 반도체 집적 회로의 입/출력 단자들과 상기 채널들 사이를 연결하기 위한 상기 선택 신호들을 발생하는 반도체 집적 회로 선택 수단을 포함하는 것을 특징으로 하는 반도체 집적 회로 테스트 시스템.
  2. 제 1 항에 있어서,
    상기 반도체 집적 회로 선택 수단은, 어느 한 시점에 상기 테스트 보드에 탑재된 반도체 집적 회로들 가운데 오직 하나의 집적 회로를 선택하는 것을 특징으로 하는 반도체 집적 회로 테스트 시스템.
  3. 반도체 집적 회로 테스트 시스템에 있어서:
    일군 및 타군으로 나누어지는 다수 개의 채널들을 가지는 테스트 장비와;
    두 개 이상의 반도체 집적 회로들을 탑재할 수 있고, 탑재된 반도체 집적 회로들 가운데 일군의 집적 회로들의 동일한 입/출력 단자들과 상기 일군의 채널들 가운데 대응하는 하나의 채널이 각각 결선되고, 타군의 집적 회로들의 동일한 입/출력 단자들과 상기 타군의 채널들 가운데 대응하는 하나의 채널이 각각 결선된 테스트 보드와;
    대응하는 선택 신호에 응답하여 상기 테스트 보드에 탑재된 반도체 집적 회로들 각각의 입/출력 단자들과 상기 테스트 장비의 채널들 사이를 연결/비연결하는 스위칭 수단들; 그리고
    상기 테스트 보드에 탑재된 반도체 집적 회로들을 순차적으로 선택하고, 선택된 반도체 집적 회로의 입/출력 단자들과 상기 채널들 사이를 연결하기 위한 상기 선택 신호들을 발생하는 반도체 집적 회로 선택 수단을 포함하는 것을 특징으로 하는 반도체 집적 회로 테스트 시스템.
KR1019990060304A 1999-12-22 1999-12-22 단일 칩 테스트 장치를 이용하여 다수 개의 칩들을테스트하는 반도체 집적 회로 테스트 시스템 KR20010063273A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990060304A KR20010063273A (ko) 1999-12-22 1999-12-22 단일 칩 테스트 장치를 이용하여 다수 개의 칩들을테스트하는 반도체 집적 회로 테스트 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990060304A KR20010063273A (ko) 1999-12-22 1999-12-22 단일 칩 테스트 장치를 이용하여 다수 개의 칩들을테스트하는 반도체 집적 회로 테스트 시스템

Publications (1)

Publication Number Publication Date
KR20010063273A true KR20010063273A (ko) 2001-07-09

Family

ID=19628039

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990060304A KR20010063273A (ko) 1999-12-22 1999-12-22 단일 칩 테스트 장치를 이용하여 다수 개의 칩들을테스트하는 반도체 집적 회로 테스트 시스템

Country Status (1)

Country Link
KR (1) KR20010063273A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100487946B1 (ko) * 2002-08-29 2005-05-06 삼성전자주식회사 반도체 테스트 시스템 및 이 시스템의 테스트 방법
KR100496862B1 (ko) * 2002-10-01 2005-06-22 삼성전자주식회사 멀티칩패키지의 테스트 장치 및 방법
KR100703969B1 (ko) * 2005-04-07 2007-04-06 삼성전자주식회사 메모리 모듈의 테스트 장치
KR102242257B1 (ko) * 2020-12-09 2021-04-20 (주)에이블리 반도체검사장비 디바이스 인터페이스 보드 및 그 운용방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100487946B1 (ko) * 2002-08-29 2005-05-06 삼성전자주식회사 반도체 테스트 시스템 및 이 시스템의 테스트 방법
KR100496862B1 (ko) * 2002-10-01 2005-06-22 삼성전자주식회사 멀티칩패키지의 테스트 장치 및 방법
KR100703969B1 (ko) * 2005-04-07 2007-04-06 삼성전자주식회사 메모리 모듈의 테스트 장치
KR102242257B1 (ko) * 2020-12-09 2021-04-20 (주)에이블리 반도체검사장비 디바이스 인터페이스 보드 및 그 운용방법

Similar Documents

Publication Publication Date Title
US7472321B2 (en) Test apparatus for mixed-signal semiconductor device
US7511517B2 (en) Semi-automatic multiplexing system for automated semiconductor wafer testing
KR100702003B1 (ko) 프로브 카드
KR20030045939A (ko) 반도체 집적 회로를 위한 테스트 장치
US7888955B2 (en) Method and apparatus for testing devices using serially controlled resources
US7725785B2 (en) Film-type semiconductor package and method using test pads shared by output channels, and test device, semiconductor device and method using patterns shared by test channels
KR20010063273A (ko) 단일 칩 테스트 장치를 이용하여 다수 개의 칩들을테스트하는 반도체 집적 회로 테스트 시스템
US7994806B2 (en) System and method for testing embedded circuits with test islands
US20050030056A1 (en) Apparatus for measuring VS parameters in a wafer burn-in system
US7285974B2 (en) Large scale integrated circuit
KR20080061735A (ko) 피시험 장치, 이를 테스트 하기 위한 시스템 및 방법
US5821640A (en) Electrical switching assembly
JP2000022072A (ja) マルチチップモジュール
KR100868119B1 (ko) 집적 회로, 테스트 시스템, 에러 데이터 판독 방법
KR100257160B1 (ko) 번인 테스트 보드
CN220552940U (zh) 芯片测试电路及测试***
KR20100108741A (ko) 반도체 장치 및 그 인터페이스 보드
JP2647209B2 (ja) 電気回路の試験方法
JPS60120269A (ja) 半導体テスト装置
KR20210132825A (ko) 소스 구동 장치
JPH1048289A (ja) 半導体集積回路テストシステム
KR20020065114A (ko) 계측기를 이용한 로우 엔드 테스트 시스템 및 그의 테스트방법
JPH1012826A (ja) 半導体装置およびそのテスト方法
JPH0727827A (ja) モジュールおよびそれを用いた半導体集積回路装置
KR20050008203A (ko) 발전기에서 전기 출력 신호 선택 장치

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid