KR20010039790A - 집적 반도체 칩 - Google Patents

집적 반도체 칩 Download PDF

Info

Publication number
KR20010039790A
KR20010039790A KR1020000045238A KR20000045238A KR20010039790A KR 20010039790 A KR20010039790 A KR 20010039790A KR 1020000045238 A KR1020000045238 A KR 1020000045238A KR 20000045238 A KR20000045238 A KR 20000045238A KR 20010039790 A KR20010039790 A KR 20010039790A
Authority
KR
South Korea
Prior art keywords
metal strip
contact
strip conductors
semiconductor chip
region
Prior art date
Application number
KR1020000045238A
Other languages
English (en)
Other versions
KR100667379B1 (ko
Inventor
안드레아스 베니쉬
자비네 클링
Original Assignee
인피니언 테크놀로지스 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인피니언 테크놀로지스 아게 filed Critical 인피니언 테크놀로지스 아게
Publication of KR20010039790A publication Critical patent/KR20010039790A/ko
Application granted granted Critical
Publication of KR100667379B1 publication Critical patent/KR100667379B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/908—Dram configuration with transistors and capacitors of pairs of cells along a straight line between adjacent bit lines
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/909—Macrocell arrays, e.g. gate arrays with variable size or configuration of cells

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

집적 반도체 칩은 서로 평행하게 배치된 2개의 상이한 디포지션 레벨(11, 12)의 적어도 2개의 금속 스트립 도체(1, 2)를 포함한다. 금속 스트립 도체(1, 2)는 적어도 하나의 전기 전도 콘택부(3)를 통해 서로 접속된다. 금속 스트립 도체(1, 2)는 제 1 영역(10)에서 각 방향으로 서로 수직으로 연장된다. 금속 스트립 도체들이 서로 접촉된 제 2 영역(20)에서, 금속 스트립 도체들은 각 방향으로 서로 평행하며 제 1 영역(10)의 금속 스트립 도체(1, 2)의 방향에 대해 사각으로 배치된다. 이러한 배치에 의해, 일렉트로마이그레이션의 영향이 작은 동시에, 서로 수직인 금속 스트립 도체의 접촉을 위한 장소가 비교적 작다.

Description

집적 반도체 칩 {INTEGRATED SEMICONDUCTOR CHIP}
본 발명은 상이한 디포지션 레벨에 서로 수직으로 배치된 집적 반도체 칩의 금속 스트립 도체의 접촉에 관한 것이다.
집적 반도체 칩의 구조는 일반적으로 다수의 서로 평행한 디포지션 레벨을 갖는다. 상이한 디포지션 레벨은 집적 회로의 상이한 회로 부품을 전기적으로 접속하기 위한 금속 스트립 도체를 포함한다. 2개의 상이한 디포지션 레벨의 금속 스트립 도체는 금속 스트립 도체 사이의 전기 전도 접속을 형성하는 콘택부를 통해 서로 접속된다.
통상적으로 집적 반도체 칩의 레이아웃 구조는 수직 그리드에 따라 넓은 범위로 배치된다. 즉, 상이한 디포지션 레벨의 금속 스트립 도체가 서로 평행하게 또는 직각으로 연장된다. 집적 반도체 칩의 레이아웃 디자인은 일반적으로 여러 가지 제조 수단이 반도체 모듈의 제조 동안 대개 매칭되는 직각 좌표계에 맞춰진다. 그 결과, 수직 그리드에 따라 배치된 구조가 일반적으로 보다 신속하고 정밀하게 제조된다. 예컨대, 이것을 위해 대각선 구조가 계단형으로만 근사해질 수 있고, 이것은 상응하는 데이터 밀도 및 개개의 경우 보다 긴 제조 지속시간을 필요로 한다.
2개의 상이한 디포지션 레벨의 서로 수직인 2개의 금속 스트립 도체가 서로 접촉되면, 특히 전술한 이유 때문에 대개 수직 그리드에 맞는 표면을 가진 콘택이 사용된다. 예컨대, 콘택의 접촉면이 금속 스트립 도체 보다 넓거나 또는 다수의 콘택을 통해 금속 스트립 도체를 따라 접촉되어야 하면, 접촉될 금속 스트립 도체의 한 섹션이 제공될 콘택부의 길이에 상응하게 서로 평행하게 연장되어야 한다. 콘택부에서 금속 스트립 도체의 재료 특성이 일렉트로마이그레이션에 의해 가급적 영향을 받지 않도록 하기 위해, 금속 스트립 도체의 직각 방향 변동이 가급적 없어야 한다.
지금까지 통상의 접촉 개념은 서로 수직의 금속 스트립 도체가 접촉을 위해 예컨대 계단형으로 평행한 연장에 근사해지는 것이며, 이로 인해 칩 표면에서 비교적 큰 장소가 필요하다. 다른 접촉 개념은 다른 적합한 장소에서의 접촉이지만, 이것은 대개 레이아웃 디자인 공정에서 추가 비용을 의미한다.
본 발명의 목적은 2개의 상이한 디포지션 레벨의 서로 수직인 적어도 2개의 금속 스트립 도체가 가급적 작은 장소를 필요로 하고 일렉트로마이그레이션에 의한 영향을 가급적 적게 받도록 서로 접촉된, 반도체 칩을 제공하는 것이다.
도 1은 서로 수직인 2개의 금속 스트립 도체의 접촉을 나타낸 도면.
도 2는 도 1에 대한 대안으로서 2개의 금속 스트립 도체의 접촉을 나타낸 도면.
도 3은 서로 수직인 2개의 금속 스트립 도체의 접촉에 대한 본 발명에 따른 실시예.
도 4는 콘택부의 횡단면도.
도 5는 콘택부 배치에 대한 2개의 실시예.
*도면의 주요 부분에 대한 부호의 설명*
1, 2: 금속 스트립 도체 3: 콘택부
4, 5: 섹션 10, 20: 영역
11, 12: 디포지션 레벨
상기 목적은 청구항 제 1항에 따른 집적 반도체 칩에 의해 달성된다. 바람직한 실시예는 청구범위 종속항에 제시된다.
집적 반도체 칩은 서로 평행하게 배치된 2개의 상이한 디포지션 레벨의 적어도 2개의 금속 스트립 도체를 포함한다. 금속 스트립 도체들은 전기 전도 콘택부를 통해 서로 전기 접속된다. 금속 스트립 도체들은 그것들이 콘택부를 통해 서로 접촉되지 않는 제 1 영역에서 각 방향으로 서로 수직으로 연장된다. 금속 스트립 도체들이 콘택부를 통해 서로 접촉되는 제 2 영역에서는, 금속 스트립 도체들이 각 방향으로 서로 평행하며 제 1 영역의 금속 스트립 도체의 방향에 대해 사각으로 연장된다. 즉, 접촉을 위한 사각 배치로 인해 일렉트로마이그레이션의 영향을 촉진시키는 직각 방향 변동이 필요 없다. 또한, 이러한 배치에 의해 전술한 계단형 근사가 필요 없기 때문에 금속 스트립 도체가 작은 공간에 배치될 수 있다.
모든 금속 스트립 도체에 대한 일렉트로마이그레이션의 영향을 가급적 균일하게 줄이기 위해, 금속 스트립 도체가 각 방향으로 제 1 영역의 금속 스트립 도체의 방향에 대해 45°의 각으로 배치되는 것이 바람직하다.
통상의 실시예에서 콘택부는 디포지션 레벨에 대해 평행한 직사각형 표면을 갖는다. 콘택부의 레이아웃이 지금까지의 접촉 개념과 관련해서 변경될 필요가 없으면, 콘택부의 표면이 제 1 영역의 금속 스트립 도체에 대해 에지 평행하게 배치된다. 그러나, 이것은 접촉 영역에서 금속 스트립 도체의 확대를 필요로 하는데, 그 이유는 콘택면의 에지 및 금속 스트립 도체가 서로 사각으로 배치되므로 콘택부가 금속 스트립 도체에서 보다 큰 폭을 필요로 하기 때문이다.
금속 스트립 도체의 폭에 영향을 주지 않도록 하기 위해, 콘택부의 표면이 제 2 영역의 금속 스트립 도체에 대해 에지 평행하게 배치되는 것이 바람직하다.
이것은 콘택부의 에지 일부와 금속 스트립 도체의 에지가 접촉 영역에서 서로 평행하게 연장되는 것을 의미한다.
접촉의 개선을 위해, 금속 스트립 도체가 접촉 영역에서 금속 스트립 도체를 따라 배치된 다수의 콘택부를 통해 서로 접속되는 것이 바람직하다. 콘택부의 본 발명에 따른 배치에 의해 큰 장소가 필요치 않다.
본 발명은 일반적으로 2개의 디포지션 레벨의 금속 스트립 도체의 접촉을 갖는 모든 반도체 칩에 적용될 수 있다. 데이터 처리 및 데이터 저장의 진보에 따라 그리고 제조에 필요한 기술적 수단의 개발에 따라, 주어진 수직 레이아웃 그리드에 매칭되지 않는 집적 회로의 구조가 보다 신속하고 정밀하게 제조될 수 있다.
이하, 본 발명을 첨부한 도면을 참고로 구체적으로 설명한다.
도 1은 제 1 디포지션 레벨의 금속 스트립 도체(1) 및 제 2 디포지션 레벨의 금속 스트립 도체(2)를 나타낸다. 디포지션 레벨은 서로 평행하게 연장되며(도 4 참고), 이것은 도 1의 평면도에는 나타나지 않는다. 스트립형으로 구현된 금속 스트립 도체(1) 및 (2)는 제 1 영역(10)에서 콘택부를 통해 서로 접촉되지 않는다. 상기 금속 스트립 도체(1) 및 (2)는 직각 좌표계에 따라 Y 및 X 방향으로 서로 수직으로 연장된다. 제 2 영역(20)에서는 금속 스트립 도체(1) 및 (2)가 콘택부(3)를 통해 서로 전기적으로 접촉된다. 영역(20) 또는 콘택부(3)도 직각 좌표계에 따라 배치된다. 직각 방향 변동 및 그에 따른 일렉트로마이그레이션의 영향을 피하기 위해, 금속 스트립 도체(1) 및 (2)가 대각선 섹션(4) 및 (5)을 갖는다. 접촉 영역(20)에 대한 금속 스트립 도체(1) 및 (2)의 이러한 계단형 근사는 실시예에 따라 비교적 큰 장소를, 특히 X-방향에서 그리고 Y-방향에서도 필요로 한다.
도 2에는 도 1에 대한 대안으로서, 금속 스트립 도체(1) 및 (2)의 접촉이 도시된다. 이 실시예에서는 X-방향에서 접촉 영역(20)에 대한 부가의 장소가 필요 없다. 그러나, 특히 접촉 영역(20)의 에지에서 일렉트로마이그레이션의 영향이 증가한다. 이것은 금속 스트립 도체(2)의 연장이 직각 방향으로 변동되는 상기 금속 스트립 도체(2)의 부분에서의 비교적 높은 전류 밀도에 기인한다. 이러한 높은 전류 밀도는 금속의 재료 특성을 변동시킬 수 있고, 이로 인해 예컨대 금속 스트립 도체(2)의 신뢰성 및 수명이 저하될 수 있다.
도 3은 금속 스트립 도체(1) 및 (2)의 접촉에 대한 본 발명에 따른 실시예를 나타낸다. 금속 스트립 도체(1) 및 (2)는 그것들이 콘택부(3)를 통해 서로 접촉되는 접촉 영역(20)에서는 각 방향으로 서로 평행하며, 영역(10)의 금속 스트립 도체(1) 및 (2)의 방향에 대해 사각으로 배치된다. 도 1에 따른 배치에 비해, 특히 X-방향으로 접촉을 위한 부가의 장소가 현저히 감소된다. 또한, 금속 스트립 도체의 직각 방향 변동이 피해짐으로써, 일렉트로마이그레이션의 영향이 감소된다. 2개의 금속 스트립 도체(1) 및 (2)에 대한 이러한 영향을 균일하게 적게 유지하기 위해, 접촉 영역(20)이 영역(10)의 금속 스트립 도체(1) 및 (2)의 방향에 대해 각 α = β = 45°로 배치되는 것이 바람직하다.
도 4에는 접촉 영역(20)에서 콘택부(3)의 횡단면도가 도시된다. 제 1 디포지션 레벨(11)의 금속 스트립 도체(1) 및 제 2 디포지션 레벨(12)의 금속 스트립 도체(2)가 도시된다. 디포지션 레벨(11) 및 (12)은 서로 평행하게 배치된다. 디포지션 레벨(11) 및 (12)에 대해 평행한 직각 표면을 가진 전기 전도 콘택부(3)가 금속 스트립 도체(1) 및 (2) 사이에 배치된다. 예컨대, 제조시 발생하는 약간의 오프셋을 콘택부(3)의 센터링 또는 직선 방향 배치시 어느 정도 보상하기 위해, 통상적으로 콘택부(3)의 가장 외측 경계와 금속 스트립 도체(1) 사이에 오버랩(a)이 제공된다.
도 5는 콘택부(3)의 배치에 대한 2개의 실시예를 도시한다. 서로 평행한 금속 스트립 도체(1) 및 (2)가 도시된다. 도 5의 좌측 부분에서 콘택부(3)의 표면이 영역(10)의 금속 스트립 도체에 대해 에지 평행하게 배치된다. 오버랩(a)은 콘택부(3)의 가장 외측 한계에서부터 스트립 도체 경계의 방향으로 측정된다(콘택부(3)와 스트립 도체의 에지 사이의 가장 짧은 거리). 이것으로부터 접촉 영역에서 금속 스트립 도체의 필요한 폭(b)이 얻어진다. 도 5의 우측 부분에서는 콘택부(3)의 표면이 접촉 영역(20)의 금속 스트립 도체(1) 및 (2)에 대해 에지 평행하게 배치된다. 이 배치에서는 옆에 있는 배치에 비해 오버랩(a)이 동일할 때 금속 스트립 도체(1) 및 (2)의 필요한 폭(b)이 감소된다. 따라서, 금속 스트립 도체(1) 및 (2)가 접촉 영역에서 적은 장소를 필요로 하며, 이것은 특히 다수의 금속 스트립 도체가 서로 나란히 연장될 때 바람직하다. 이것들은 서로 더 밀접하게 배치될 수 있다.
본 발명에 의해, 2개의 상이한 디포지션 레벨의 서로 수직인 적어도 2개의 금속 스트립 도체가 가급적 적은 장소를 필요로 하고 일렉트로마이그레이션에 의한 영향을 가급적 적게 받도록 서로 접촉된, 반도체 칩이 제공된다.

Claims (6)

  1. - 제 1 디포지션 레벨(11)의 적어도 하나의 금속 스트립 도체(1) 및 제 2 디포지션 레벨(12)의 금속 스트립 도체(2)를 포함하고,
    - 상기 디포지션 레벨(11, 12)들이 서로 평행하게 배치되며,
    - 금속 스트립 도체(1, 2) 사이에 적어도 하나의 전기 전도 콘택부(3)를 포함하고,
    - 상기 금속 스트립 도체(1, 2)가 그것들이 콘택부(3)를 통해 서로 접촉되지 않는 제 1 영역(10)에서는 각 방향으로 서로 수직으로 배치되며,
    - 상기 금속 스트립 도체(1, 2)가 그것들이 콘택부(3)를 통해 서로 접촉되는 제 2 영역(20)에서는 각 방향으로 서로 평행하며 제 1 영역(10)의 금속 스트립 도체(1, 2)의 방향에 대해 사각으로 배치되는 것을 특징으로 하는 집적 반도체 칩.
  2. 제 1항에 있어서,
    상기 금속 스트립 도체(1, 2)가 제 2 영역(20)에서 각 방향으로 제 1 영역(10)의 금속 스트립 도체(1, 2)의 방향에 대해 45°의 각으로 배치되는 것을 특징으로 하는 집적 반도체 칩.
  3. 제 1항 또는 2항에 있어서,
    상기 콘택부(3)가 디포지션 레벨(11, 12)에 대해 평행한 직각 표면을 갖는 것을 특징으로 하는 집적 반도체 칩.
  4. 제 3항에 있어서,
    상기 콘택부(3)의 표면이 제 1 영역(10)의 금속 스트립 도체(1, 2)에 대해 에지 평행하게 배치되는 것을 특징으로 하는 집적 반도체 칩.
  5. 제 3항에 있어서,
    상기 콘택부(3)의 표면이 제 2 영역(20)의 금속 스트립 도체(1, 2)에 대해 에지 평행하게 배치되는 것을 특징으로 하는 집적 반도체 칩.
  6. 제 1항 또는 2항에 있어서,
    금속 스트립 도체(1, 2)가 제 2 영역(20)에서 금속 스트립 도체(1, 2)를 따라 배치된 다수의 콘택부(3)를 통해 서로 접속되는 것을 특징으로 하는 집적 반도체 칩.
KR1020000045238A 1999-08-05 2000-08-04 집적 반도체 칩 KR100667379B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19936862A DE19936862C1 (de) 1999-08-05 1999-08-05 Kontaktierung von Metalleiterbahnen eines integrierten Halbleiterchips
DE19936862.7 1999-08-05

Publications (2)

Publication Number Publication Date
KR20010039790A true KR20010039790A (ko) 2001-05-15
KR100667379B1 KR100667379B1 (ko) 2007-01-10

Family

ID=7917254

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000045238A KR100667379B1 (ko) 1999-08-05 2000-08-04 집적 반도체 칩

Country Status (6)

Country Link
US (1) US6515374B1 (ko)
EP (1) EP1075027A3 (ko)
JP (1) JP4629837B2 (ko)
KR (1) KR100667379B1 (ko)
DE (1) DE19936862C1 (ko)
TW (1) TW480697B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6831365B1 (en) * 2003-05-30 2004-12-14 Taiwan Semiconductor Manufacturing, Co. Method and pattern for reducing interconnect failures
GB2403814A (en) 2003-07-10 2005-01-12 Ocuity Ltd Directional display apparatus with birefringent lens structure
JP2005208473A (ja) 2004-01-26 2005-08-04 Toshiba Corp 自動設計装置，自動設計方法，及びこれらを用いて製造可能なレチクルセット，半導体集積回路
US7476945B2 (en) * 2004-03-17 2009-01-13 Sanyo Electric Co., Ltd. Memory having reduced memory cell size
CN103187395B (zh) * 2011-12-29 2016-01-06 中芯国际集成电路制造(上海)有限公司 半导体互连结构及形成方法
CN104851836B (zh) * 2014-02-18 2018-01-05 华邦电子股份有限公司 接触窗配置装置及其接触窗配置方法
US9378319B2 (en) * 2014-05-26 2016-06-28 Winbond Electronics Corp. Contact window arranging apparatus and contact window arranging method thereof
US11923300B2 (en) * 2021-07-09 2024-03-05 Taiwan Semiconductor Manufacturing Company, Ltd. Two-dimensional (2D) metal structure

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0766659B2 (ja) * 1986-01-30 1995-07-19 三菱電機株式会社 半導体記憶装置
JPH06105548B2 (ja) * 1987-02-02 1994-12-21 三菱電機株式会社 ダイナミツク形半導体記憶装置
JPH0195538A (ja) * 1987-10-07 1989-04-13 Oki Electric Ind Co Ltd スルーホール構造
JPH0377324A (ja) * 1989-08-19 1991-04-02 Mitsubishi Electric Corp 半導体集積回路
JP2931346B2 (ja) * 1989-12-27 1999-08-09 三洋電機株式会社 半導体集積回路
JPH0415926A (ja) * 1990-05-09 1992-01-21 Fujitsu Ltd 半導体装置の製造方法
JP2840150B2 (ja) * 1990-12-28 1998-12-24 川崎製鉄株式会社 半導体集積回路及びその層間接続方法
JP2825031B2 (ja) * 1991-08-06 1998-11-18 日本電気株式会社 半導体メモリ装置
US5170243A (en) * 1991-11-04 1992-12-08 International Business Machines Corporation Bit line configuration for semiconductor memory
US5464794A (en) * 1994-05-11 1995-11-07 United Microelectronics Corporation Method of forming contact openings having concavo-concave shape
JP3341496B2 (ja) * 1994-11-07 2002-11-05 ソニー株式会社 多層配線構造
US5506450A (en) * 1995-05-04 1996-04-09 Motorola, Inc. Semiconductor device with improved electromigration resistance and method for making the same
JP3375460B2 (ja) * 1995-05-11 2003-02-10 株式会社リコー 半導体装置
DE19531651C2 (de) * 1995-08-29 2001-09-27 Bosch Gmbh Robert Verfahren zur Anordnung von Leiterbahnen auf der Oberfläche eines Halbleiterbauelements
JP2803712B2 (ja) * 1995-11-10 1998-09-24 日本電気株式会社 半導体記憶装置
JPH09298237A (ja) * 1996-05-08 1997-11-18 Oki Tsushin Syst Kk 集積回路の多層配線方法
JPH10214893A (ja) * 1996-11-26 1998-08-11 Hitachi Ltd 半導体集積回路装置
JPH11220020A (ja) * 1998-01-30 1999-08-10 Hitachi Ltd 多層配線構造体および半導体集積回路装置

Also Published As

Publication number Publication date
US6515374B1 (en) 2003-02-04
JP4629837B2 (ja) 2011-02-09
DE19936862C1 (de) 2001-01-25
JP2001077203A (ja) 2001-03-23
EP1075027A2 (de) 2001-02-07
EP1075027A3 (de) 2005-06-29
KR100667379B1 (ko) 2007-01-10
TW480697B (en) 2002-03-21

Similar Documents

Publication Publication Date Title
US5252781A (en) Substrate member having electric lines and apertured insulating film
JP4050151B2 (ja) 電気的接続素子を備えた集積回路
KR100667379B1 (ko) 집적 반도체 칩
KR100338655B1 (ko) 이중 접지를 지닌 알에프 전력 패키지
US11764151B2 (en) Connection of several circuits of an electronic chip
JP3304146B2 (ja) 集積回路用ビット線配置
US5411916A (en) Method for patterning wirings of semiconductor integrated circuit device
US6693446B2 (en) Apparatus for testing reliability of interconnection in integrated circuit
US5237184A (en) Semiconductor integrated circuit
US20040216916A1 (en) Technique for improving power and ground flooding
US6791535B2 (en) Resistance film type touch panel with short circuit preventing structure
KR100366272B1 (ko) 안정화된 도체 스트립을 갖는 집적 반도체 회로 장치
CN112435985A (zh) 芯片及芯片电源网络
KR920003316B1 (ko) 전자장치의 도선들을 접속하기 위한 접속구조
US11523506B2 (en) Module board and memory module including the same
US20240120285A1 (en) Substrate having a die position mark and a semiconductor die stack structure including semiconductor dies stacked on the substrate
US20230292447A1 (en) Ball grid array solder pad trimming
JP2755255B2 (ja) 半導体搭載用基板
KR100239687B1 (ko) 초박형 메모리 모듈
KR200309911Y1 (ko) 다층 배선
EP0831530A2 (en) Integrated dielectric substrate
KR20000027748A (ko) 메모리 모듈용 인쇄회로기판
JPH0787221B2 (ja) 半導体搭載用基板
KR19990031193U (ko) 반도체소자의 리이드 납땜 방지구조
KR19980037401A (ko) 메모리모듈용 인쇄회로기판의 가장자리 연결부

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141224

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151217

Year of fee payment: 10