JP2755255B2 - 半導体搭載用基板 - Google Patents
半導体搭載用基板Info
- Publication number
- JP2755255B2 JP2755255B2 JP8233607A JP23360796A JP2755255B2 JP 2755255 B2 JP2755255 B2 JP 2755255B2 JP 8233607 A JP8233607 A JP 8233607A JP 23360796 A JP23360796 A JP 23360796A JP 2755255 B2 JP2755255 B2 JP 2755255B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor mounting
- substrate
- conductor
- conductor circuits
- lands
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/117—Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3405—Edge mounted components, e.g. terminals
Landscapes
- Structure Of Printed Boards (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
【発明の詳細な説明】
【０００１】
【技術分野】本発明は，高密度実装が要求される半導体
搭載用基板として，ピングリッドアレイ及びハイブリッ
ドＩＣ基板等のパッケージ用基板に関するものである。 【０００２】 【従来技術】この種の半導体搭載用基板においては，そ
の半導体搭載部に半導体素子を載置して固定するととも
に，この半導体素子と基板上に形成した導体回路とをボ
ンディングワイヤ等を使用して電気的に接続して，半導
体装置として利用されるものである。 【０００３】ところで，この種の半導体搭載用基板上の
導体回路の形成は，まず第５図に示すように，一枚の大
きな基板材料の上に，個片化されるべき半導体搭載用基
板１０用の複数の導体回路１３及び半導体搭載部（図示
略）を形成しておき，各導体回路１３と接続され，半導
体搭載用基板１０となる部分の外，即ち外形周縁１１に
通じる多数のメッキリードを形成しておく。そして，こ
のように形成したメッキリードを通じて各導体回路のめ
っきを同時に行ない，最終外形加工において，基板をそ
の外形周縁上にて切断して形成されるのである。このよ
うな製造工程にあっては，基板の切断と同時にメッキリ
ードも切断されるため，半導体素子搭載面側の外形周端
部上に，メッキリードの周端部（つまり上記導体回路の
周端部）が当該基板の外周に露出した状態で残る。 【０００４】 【解決しようとする課題】しかるに，近年，半導体素子
と称される電子部品は，その集積度が非常に密になって
きており，そのためこれを実装するための半導体搭載用
基板も高密度化しなければならなくなってきている。す
なわち，このような半導体搭載用基板に形成される上記
導体回路（１３）は，図５の従来図に示すように，スル
ーホールのランド（１４）間に複数本形成される。従っ
て，上記のような外形加工を行なった半導体搭載用基板
では，半導体素子搭載側と反対側の外形周縁１１上にメ
ッキリードの終端部が，当該基板の外形周縁部分に密接
かつ露出した状態で残る。 【０００５】ところで，このような半導体搭載用基板１
０にあっては，導体回路１３の先端であるリードピンの
固定，あるいはマザーボードヘの実装を行うため，後工
程において溶融半田に浸漬される。この場合，半田が導
体回路の一部であるメッキリードの表面だけではなく，
メッキリード間の空間部分にも付着することがある。す
なわち，メッキリードとなる導体回路の間の間隔が狭い
場合に，両導体回路の表面の半田が互いに付着し合っ
て，両者間に橋を架けたような状態となる。このような
状態になると，両導体回路間に電気的短絡が発生して，
半導体搭載用基板としては不良品となる。 【０００６】また，上記のように，導体回路が互いに密
接していると，基板の外形加工時においてメッキリード
となる導体回路に浮きが生じた時に，導体回路間で電気
的短絡を発生したり，放電破壊を起こし易く，半導体装
置としての機能を停止させる場合がある。上記いずれの
問題も，要するにメッキリードとなる導体回路の間の間
隔が当該基板の外形周縁部分において狭すぎることから
生じるものである。 【０００７】本発明の目的とするところは，半導体搭載
用基板の外形周縁上における導体回路の電気的短絡等を
防ぐことの可能な半導体搭載用基板を提供することにあ
る。 【０００８】 【課題の解決手段】本発明は，半導体搭載部及び導体回
路並びに複数のスルーホールが形成された半導体搭載用
基板において，該半導体搭載用基板上には，前記半導体
搭載部から，互いに隣接する前記スルーホールのランド
の間を経由して当該基板の外形周縁上に向かう，複数の
互いに近接した導体回路を有してなり，該互いに近接す
る導体回路の間の線間隔は，上記の隣接するスルーホー
ルのランドの間における上記導体回路の線間隔よりも，
前記外形周縁近傍における上記線間隔が広く形成してあ
り， かつ上記複数の導体回路は，ランドの間を経由する
間においては互いに平行かつ直線状に伸び，ランドを経
由した後においては上記外形周縁に向かう途中において
外側の２本の導体回路がくの字状に相反する方向に拡開
し， 更にこの拡開した外側の２本の導体回路は 上記外
形周縁に向かって，上記ランド間を経由している直線状
の導体回路と同じ方向に直線状に伸びていることを特徴
とする半導体搭載用基板にある。次に，本発明に関し
て，実施例に対応する図１の左方部分を参照して説明す
ると，半導体搭載用基板（１０）上の半導体搭載部（１
２）（図２，図３）からスルーホール１４０のランド
（１４１）（１４２）間を経由して当該基板（１０）の
外形周縁（１１）上に向かう互いに近接した導体回路
（１３１）（１３２）の内，外形周縁（１１）近傍に位
置する導体回路（１３１）（１３２）の線間隔Ｗ１は，
スルーホールのランド（１４１）（１４２）間に位置す
る導体回路（１３１）（１３２）の線間隔Ｄ１よりも広
く形成してある。 【０００９】すなわち，上記外形周縁（１１）近傍に位
置する部分の導体回路（これが上記説明中のメッキリー
ドである）の線間隔Ｗ１を，スルーホールのランド（１
４１）（１４２）間に位置する部分の線間隔Ｄ１よりも
広げることによって，本発明の目的を達成するである。 【００１０】以上のように構成した，本発明に係る半導
体搭載用基板にあっては，次のような作用がある。すな
わち，半導体搭載用基板上における導体回路のうちで，
隣接するスルーホールのランドの間に複数の導体回路が
設けてある場合，その複数の互いに近接する導体回路の
間の線間隔は，上記隣接するスルーホールのランドの間
にある上記導体回路の線間隔Ｄ１よりも，外形周縁近傍
に位置する部分の導体回路の線間隔Ｗ１が大きく形成さ
れている。また，上記複数の導体回路は，ランドの間を
経由する間においては互いに平行かつ直線状に伸び，ラ
ンドを経由した後においては上記外形周縁に向かう途中
において外側の２本の導体回路がくの字状に相反する方
向に拡開している。 更に，この拡開した外側の２本の導
体回路は，上記外形周縁に向かって，上記ランド間を経
由している直線状の導体回路と同じ方向に直線状に伸び
ている。そのため，外形周縁における導体回路の線間隔
を大きくとることが可能となる。 【００１１】従って，この半導体搭載用基板は，その外
形加工時，または当該半導体搭載用基板の溶融半田中へ
の浸漬時に，導体回路の外形周縁近傍に位置する部分に
おける，近接する導体回路との電気的短絡の発生が抑え
られる。即ち，上記外形加工時におけるメッキリードの
浮きがなく，また半田浸漬時における導体回路間の半田
付着の発生もなく，よって電気的短絡が発生しない。ま
た，メッキリード間の線間隔が広いため，両者の間の電
気的絶縁性が向上する。 【００１２】なお，上記外形周縁とは，後述のごとく基
板を単片（個片）化するときの切断線とも一致し，略直
線状の端面を有している（図１）。 【００１３】 【発明の実施の形態】 実施形態例１ 本発明の実施形態例につき，図１〜図４を用いて説明す
る。まず，本例の半導体搭載用基板（１０）は，図２に
示すごとく，ガラス−エポキシ基板上に複数の半導体搭
載部（１２）と導体回路（１３）を形成する。この導体
回路（１３）は，図１に示したように，半導体搭載部
（１２）から，複数の互いに隣接するスルーホール１４
０のランド（１４１）（１４２）又は（１４２）（１４
３）の間を経由して当該基板（１０）の外形周縁（１
１）上に向かう複数の互いに近接した導体回路（１３
１）（１３２），又は（１３３）（１３４）（１３５）
からなる。 【００１４】そして，まず互いに近接する導体回路（１
３１と１３２）について言えば，両者の間の線間隔は，
上記隣接スルーホール（１４０）のランド（１４１）
（１４２）の間における線間隔Ｄ１よりも，上記外形周
縁１１近傍における線間隔Ｗ１が広く形成してある。 【００１５】同様に，ランド（１４２）（１４３）の間
を通る導体回路（１３３）〜（１３５）に関しては，上
記ランドの間における線間隔Ｄ２，Ｄ３よりも，上記外
形周縁（１１）近傍における線間隔Ｗ２，Ｗ３が広く形
成してある（図１）。そして，上記複数の導体回路１３
３〜１３５は，ランド１４２，１４３の間を経由する間
においては互いに平行かつ直線状に伸び，ランド１４
２，１４３を経由した後においては上記外形周縁１１に
向かう途中において外側の２本の導体回路１３３，１３
５がくの字状に相反する方向に拡開している。 更に，こ
の拡開した外側の２本の導体回路１３３，１３５は，上
記外形周縁１１に向かって，上記ランド１４２，１４３
間を経由している直線状の導体回路１３３，１３５と同
じ方向に直線状，即ち外形周縁１１と直角の方向に伸び
ている。なお，スルーホール（１４０）のランド（１４
１），（１４２）から直接に外形周縁（１１）へ導出さ
れる導体回路（１３８）もあるが，これらは本発明の対
象外である。 【００１６】以上のように半導体搭載部（１２）と導体
回路（１３）を形成したガラス−エポキシ基板を図２の
切断線（ｍ），即ち外形周縁にて切断することにより，
単片としての半導体搭載用基板（１０）を形成する。こ
のとき，図１に示すごとく，基板（１０）の外形周縁
（１１）上において，互いに近接した導体回路（１３
１）（１３２）（以下，１３３〜１３５の間についても
同様）の外形周縁（１１）近傍に位置する部分（これが
上記従来例に示したメッキリードである）の線間隔Ｗ１
を，スルーホールのランド（１４１）（１４２）間にお
ける導体回路の線間隔Ｄ１よりも広げてあるので，上記
のごときメッキリードの浮きがない。またメッキリード
となる導体回路間への溶融半田の余剰の付着を防止でき
る。 【００１７】なお，図１においては，左側の一対のラン
ド（１４１）（１４２）間における導体回路は二本であ
り，右側の一対のランド（１４２）（１４３）間におけ
る導体回路は三本であるものを示した。 【００１８】次に，以上のように形成した単片としての
電子部品搭載基板（１０）について，その各スルーホー
ル（１４０）に，外部入出力端子として導体ピン（１
５）をもうけ，図３に示したようなプラスチック製のピ
ングリッドアレイ用基板（１００）を形成した。 【００１９】また，図４はプラスチック製のピングリッ
ドアレイ用基板（１００）の外形周縁部の部分拡大斜視
図である。この場合，基板（１０）の外形周縁（１１）
における導体回路は，線間隔を最大限にとってあるた
め，外形加工時あるいは溶融半田に浸漬した時に，電気
的短絡を起こすことはなく，また各導体回路間の電気的
絶縁性が向上したものとなった。 【００２０】また，上記のごとく，ランド（１４１）
（１４２）の間，又はランド（１４２）（１４３）の間
に複数の導体回路（１３１，１３２）又は導体回路（１
３３〜１３５）を設けることができるので，高密度実装
が可能となる。 【００２１】 【発明の効果】本発明によれば，半導体搭載用基板の外
形周縁上にある導体回路の線間隔をスルーホールのラン
ド間にある導体回路の線間隔よりも積極的に拡大させ
た。これによって，当該基板の外形加工時あるいは溶融
半田浸せき時に，外形周縁近傍に位置する導体回路同士
の電気的短絡の発生が抑えられ，電気的絶縁性が向上す
る。また，上記ランドの間に複数の導体回路を配設する
ことができるので高密度実装が可能となる。これによ
り，半導体素子を搭載した半導体装置としての機能を劣
化させる電気的短絡等を防ぐことができ，高密度実装が
可能な半導体搭載用基板を提供できる。
搭載用基板として，ピングリッドアレイ及びハイブリッ
ドＩＣ基板等のパッケージ用基板に関するものである。 【０００２】 【従来技術】この種の半導体搭載用基板においては，そ
の半導体搭載部に半導体素子を載置して固定するととも
に，この半導体素子と基板上に形成した導体回路とをボ
ンディングワイヤ等を使用して電気的に接続して，半導
体装置として利用されるものである。 【０００３】ところで，この種の半導体搭載用基板上の
導体回路の形成は，まず第５図に示すように，一枚の大
きな基板材料の上に，個片化されるべき半導体搭載用基
板１０用の複数の導体回路１３及び半導体搭載部（図示
略）を形成しておき，各導体回路１３と接続され，半導
体搭載用基板１０となる部分の外，即ち外形周縁１１に
通じる多数のメッキリードを形成しておく。そして，こ
のように形成したメッキリードを通じて各導体回路のめ
っきを同時に行ない，最終外形加工において，基板をそ
の外形周縁上にて切断して形成されるのである。このよ
うな製造工程にあっては，基板の切断と同時にメッキリ
ードも切断されるため，半導体素子搭載面側の外形周端
部上に，メッキリードの周端部（つまり上記導体回路の
周端部）が当該基板の外周に露出した状態で残る。 【０００４】 【解決しようとする課題】しかるに，近年，半導体素子
と称される電子部品は，その集積度が非常に密になって
きており，そのためこれを実装するための半導体搭載用
基板も高密度化しなければならなくなってきている。す
なわち，このような半導体搭載用基板に形成される上記
導体回路（１３）は，図５の従来図に示すように，スル
ーホールのランド（１４）間に複数本形成される。従っ
て，上記のような外形加工を行なった半導体搭載用基板
では，半導体素子搭載側と反対側の外形周縁１１上にメ
ッキリードの終端部が，当該基板の外形周縁部分に密接
かつ露出した状態で残る。 【０００５】ところで，このような半導体搭載用基板１
０にあっては，導体回路１３の先端であるリードピンの
固定，あるいはマザーボードヘの実装を行うため，後工
程において溶融半田に浸漬される。この場合，半田が導
体回路の一部であるメッキリードの表面だけではなく，
メッキリード間の空間部分にも付着することがある。す
なわち，メッキリードとなる導体回路の間の間隔が狭い
場合に，両導体回路の表面の半田が互いに付着し合っ
て，両者間に橋を架けたような状態となる。このような
状態になると，両導体回路間に電気的短絡が発生して，
半導体搭載用基板としては不良品となる。 【０００６】また，上記のように，導体回路が互いに密
接していると，基板の外形加工時においてメッキリード
となる導体回路に浮きが生じた時に，導体回路間で電気
的短絡を発生したり，放電破壊を起こし易く，半導体装
置としての機能を停止させる場合がある。上記いずれの
問題も，要するにメッキリードとなる導体回路の間の間
隔が当該基板の外形周縁部分において狭すぎることから
生じるものである。 【０００７】本発明の目的とするところは，半導体搭載
用基板の外形周縁上における導体回路の電気的短絡等を
防ぐことの可能な半導体搭載用基板を提供することにあ
る。 【０００８】 【課題の解決手段】本発明は，半導体搭載部及び導体回
路並びに複数のスルーホールが形成された半導体搭載用
基板において，該半導体搭載用基板上には，前記半導体
搭載部から，互いに隣接する前記スルーホールのランド
の間を経由して当該基板の外形周縁上に向かう，複数の
互いに近接した導体回路を有してなり，該互いに近接す
る導体回路の間の線間隔は，上記の隣接するスルーホー
ルのランドの間における上記導体回路の線間隔よりも，
前記外形周縁近傍における上記線間隔が広く形成してあ
り， かつ上記複数の導体回路は，ランドの間を経由する
間においては互いに平行かつ直線状に伸び，ランドを経
由した後においては上記外形周縁に向かう途中において
外側の２本の導体回路がくの字状に相反する方向に拡開
し， 更にこの拡開した外側の２本の導体回路は 上記外
形周縁に向かって，上記ランド間を経由している直線状
の導体回路と同じ方向に直線状に伸びていることを特徴
とする半導体搭載用基板にある。次に，本発明に関し
て，実施例に対応する図１の左方部分を参照して説明す
ると，半導体搭載用基板（１０）上の半導体搭載部（１
２）（図２，図３）からスルーホール１４０のランド
（１４１）（１４２）間を経由して当該基板（１０）の
外形周縁（１１）上に向かう互いに近接した導体回路
（１３１）（１３２）の内，外形周縁（１１）近傍に位
置する導体回路（１３１）（１３２）の線間隔Ｗ１は，
スルーホールのランド（１４１）（１４２）間に位置す
る導体回路（１３１）（１３２）の線間隔Ｄ１よりも広
く形成してある。 【０００９】すなわち，上記外形周縁（１１）近傍に位
置する部分の導体回路（これが上記説明中のメッキリー
ドである）の線間隔Ｗ１を，スルーホールのランド（１
４１）（１４２）間に位置する部分の線間隔Ｄ１よりも
広げることによって，本発明の目的を達成するである。 【００１０】以上のように構成した，本発明に係る半導
体搭載用基板にあっては，次のような作用がある。すな
わち，半導体搭載用基板上における導体回路のうちで，
隣接するスルーホールのランドの間に複数の導体回路が
設けてある場合，その複数の互いに近接する導体回路の
間の線間隔は，上記隣接するスルーホールのランドの間
にある上記導体回路の線間隔Ｄ１よりも，外形周縁近傍
に位置する部分の導体回路の線間隔Ｗ１が大きく形成さ
れている。また，上記複数の導体回路は，ランドの間を
経由する間においては互いに平行かつ直線状に伸び，ラ
ンドを経由した後においては上記外形周縁に向かう途中
において外側の２本の導体回路がくの字状に相反する方
向に拡開している。 更に，この拡開した外側の２本の導
体回路は，上記外形周縁に向かって，上記ランド間を経
由している直線状の導体回路と同じ方向に直線状に伸び
ている。そのため，外形周縁における導体回路の線間隔
を大きくとることが可能となる。 【００１１】従って，この半導体搭載用基板は，その外
形加工時，または当該半導体搭載用基板の溶融半田中へ
の浸漬時に，導体回路の外形周縁近傍に位置する部分に
おける，近接する導体回路との電気的短絡の発生が抑え
られる。即ち，上記外形加工時におけるメッキリードの
浮きがなく，また半田浸漬時における導体回路間の半田
付着の発生もなく，よって電気的短絡が発生しない。ま
た，メッキリード間の線間隔が広いため，両者の間の電
気的絶縁性が向上する。 【００１２】なお，上記外形周縁とは，後述のごとく基
板を単片（個片）化するときの切断線とも一致し，略直
線状の端面を有している（図１）。 【００１３】 【発明の実施の形態】 実施形態例１ 本発明の実施形態例につき，図１〜図４を用いて説明す
る。まず，本例の半導体搭載用基板（１０）は，図２に
示すごとく，ガラス−エポキシ基板上に複数の半導体搭
載部（１２）と導体回路（１３）を形成する。この導体
回路（１３）は，図１に示したように，半導体搭載部
（１２）から，複数の互いに隣接するスルーホール１４
０のランド（１４１）（１４２）又は（１４２）（１４
３）の間を経由して当該基板（１０）の外形周縁（１
１）上に向かう複数の互いに近接した導体回路（１３
１）（１３２），又は（１３３）（１３４）（１３５）
からなる。 【００１４】そして，まず互いに近接する導体回路（１
３１と１３２）について言えば，両者の間の線間隔は，
上記隣接スルーホール（１４０）のランド（１４１）
（１４２）の間における線間隔Ｄ１よりも，上記外形周
縁１１近傍における線間隔Ｗ１が広く形成してある。 【００１５】同様に，ランド（１４２）（１４３）の間
を通る導体回路（１３３）〜（１３５）に関しては，上
記ランドの間における線間隔Ｄ２，Ｄ３よりも，上記外
形周縁（１１）近傍における線間隔Ｗ２，Ｗ３が広く形
成してある（図１）。そして，上記複数の導体回路１３
３〜１３５は，ランド１４２，１４３の間を経由する間
においては互いに平行かつ直線状に伸び，ランド１４
２，１４３を経由した後においては上記外形周縁１１に
向かう途中において外側の２本の導体回路１３３，１３
５がくの字状に相反する方向に拡開している。 更に，こ
の拡開した外側の２本の導体回路１３３，１３５は，上
記外形周縁１１に向かって，上記ランド１４２，１４３
間を経由している直線状の導体回路１３３，１３５と同
じ方向に直線状，即ち外形周縁１１と直角の方向に伸び
ている。なお，スルーホール（１４０）のランド（１４
１），（１４２）から直接に外形周縁（１１）へ導出さ
れる導体回路（１３８）もあるが，これらは本発明の対
象外である。 【００１６】以上のように半導体搭載部（１２）と導体
回路（１３）を形成したガラス−エポキシ基板を図２の
切断線（ｍ），即ち外形周縁にて切断することにより，
単片としての半導体搭載用基板（１０）を形成する。こ
のとき，図１に示すごとく，基板（１０）の外形周縁
（１１）上において，互いに近接した導体回路（１３
１）（１３２）（以下，１３３〜１３５の間についても
同様）の外形周縁（１１）近傍に位置する部分（これが
上記従来例に示したメッキリードである）の線間隔Ｗ１
を，スルーホールのランド（１４１）（１４２）間にお
ける導体回路の線間隔Ｄ１よりも広げてあるので，上記
のごときメッキリードの浮きがない。またメッキリード
となる導体回路間への溶融半田の余剰の付着を防止でき
る。 【００１７】なお，図１においては，左側の一対のラン
ド（１４１）（１４２）間における導体回路は二本であ
り，右側の一対のランド（１４２）（１４３）間におけ
る導体回路は三本であるものを示した。 【００１８】次に，以上のように形成した単片としての
電子部品搭載基板（１０）について，その各スルーホー
ル（１４０）に，外部入出力端子として導体ピン（１
５）をもうけ，図３に示したようなプラスチック製のピ
ングリッドアレイ用基板（１００）を形成した。 【００１９】また，図４はプラスチック製のピングリッ
ドアレイ用基板（１００）の外形周縁部の部分拡大斜視
図である。この場合，基板（１０）の外形周縁（１１）
における導体回路は，線間隔を最大限にとってあるた
め，外形加工時あるいは溶融半田に浸漬した時に，電気
的短絡を起こすことはなく，また各導体回路間の電気的
絶縁性が向上したものとなった。 【００２０】また，上記のごとく，ランド（１４１）
（１４２）の間，又はランド（１４２）（１４３）の間
に複数の導体回路（１３１，１３２）又は導体回路（１
３３〜１３５）を設けることができるので，高密度実装
が可能となる。 【００２１】 【発明の効果】本発明によれば，半導体搭載用基板の外
形周縁上にある導体回路の線間隔をスルーホールのラン
ド間にある導体回路の線間隔よりも積極的に拡大させ
た。これによって，当該基板の外形加工時あるいは溶融
半田浸せき時に，外形周縁近傍に位置する導体回路同士
の電気的短絡の発生が抑えられ，電気的絶縁性が向上す
る。また，上記ランドの間に複数の導体回路を配設する
ことができるので高密度実装が可能となる。これによ
り，半導体素子を搭載した半導体装置としての機能を劣
化させる電気的短絡等を防ぐことができ，高密度実装が
可能な半導体搭載用基板を提供できる。
【図面の簡単な説明】
【図１】実施形態例における半導体搭載用基板の部分拡
大平面図。 【図２】実施形態例における半導体搭載用基板を単片と
して切断する前の状態を示す部分平面図。 【図３】実施形態例におけるプラスチック製のピングリ
ッドアレイ用基板の斜視図。 【図４】実施形態例における半導体搭載用基板の部分拡
大斜視図。 【図５】従来の半導体搭載用基板の部分拡大平面図。 【符号の説明】 １０・・・半導体搭載用基板， １１・・・外形周縁， １２・・・半導体搭載部， １３，１３１〜１３５・・・導体回路， １４１〜１４３・・・ランド，
大平面図。 【図２】実施形態例における半導体搭載用基板を単片と
して切断する前の状態を示す部分平面図。 【図３】実施形態例におけるプラスチック製のピングリ
ッドアレイ用基板の斜視図。 【図４】実施形態例における半導体搭載用基板の部分拡
大斜視図。 【図５】従来の半導体搭載用基板の部分拡大平面図。 【符号の説明】 １０・・・半導体搭載用基板， １１・・・外形周縁， １２・・・半導体搭載部， １３，１３１〜１３５・・・導体回路， １４１〜１４３・・・ランド，
Claims (1)
- (57)【特許請求の範囲】 １．半導体搭載部及び導体回路並びに複数のスルーホー
ルが形成された半導体搭載用基板において， 該半導体搭載用基板上には，前記半導体搭載部から，互
いに隣接する前記スルーホールのランドの間を経由して
当該基板の外形周縁上に向かう，複数の互いに近接した
導体回路を有してなり， 該互いに近接する導体回路の間の線間隔は，上記の隣接
するスルーホールのランドの間における上記導体回路の
線間隔よりも，前記外形周縁近傍における上記線間隔が
広く形成してあり， かつ上記複数の導体回路は，ランドの間を経由する間に
おいては互いに平行かつ直線状に伸び，ランドを経由し
た後においては上記外形周縁に向かう途中において外側
の２本の導体回路がくの字状に相反する方向に拡開し， 更にこの拡開した外側の２本の導体回路は，上記外形周
縁に向かって，上記ランド間を経由している直線状の導
体回路と同じ方向に直線状に伸びてい ることを特徴とす
る半導体搭載用基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8233607A JP2755255B2 (ja) | 1996-08-14 | 1996-08-14 | 半導体搭載用基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8233607A JP2755255B2 (ja) | 1996-08-14 | 1996-08-14 | 半導体搭載用基板 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62046171A Division JPH0787221B2 (ja) | 1987-02-27 | 1987-02-27 | 半導体搭載用基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09107044A JPH09107044A (ja) | 1997-04-22 |
| JP2755255B2 true JP2755255B2 (ja) | 1998-05-20 |
Family
ID=16957707
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8233607A Expired - Lifetime JP2755255B2 (ja) | 1996-08-14 | 1996-08-14 | 半導体搭載用基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2755255B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4961148B2 (ja) * | 2006-02-27 | 2012-06-27 | 株式会社デンソー | Ｉｃパッケージ、電子制御装置およびインターポーザ基板 |
-
1996
- 1996-08-14 JP JP8233607A patent/JP2755255B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09107044A (ja) | 1997-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7563645B2 (en) | Electronic package having a folded package substrate | |
| US5177863A (en) | Method of forming integrated leadouts for a chip carrier | |
| KR101088330B1 (ko) | 배선 회로 기판 | |
| US20060288567A1 (en) | Sacrificial component | |
| KR100967565B1 (ko) | 반도체 부품 | |
| JPH11274366A (ja) | 微細ピッチボールグリッドアレイ用ラップアラウンド相互接続体 | |
| US5406119A (en) | Lead frame | |
| KR20050061343A (ko) | 배선 회로 기판 | |
| JP2755255B2 (ja) | 半導体搭載用基板 | |
| JPH06236959A (ja) | リードフレーム及び電子部品搭載基板 | |
| JP2000091722A (ja) | プリント配線板及びその製造方法 | |
| US7020958B1 (en) | Methods forming an integrated circuit package with a split cavity wall | |
| JPH0787221B2 (ja) | 半導体搭載用基板 | |
| JP2739123B2 (ja) | 電子部品搭載用基板の製造方法 | |
| JPH1051094A (ja) | プリント配線板及びその製造方法 | |
| KR100476409B1 (ko) | 인쇄회로기판의 도금방법 | |
| JPS60201692A (ja) | 配線回路装置 | |
| JP2851148B2 (ja) | 印刷配線板 | |
| KR950008412B1 (ko) | 반도체 집적회로 실장장치 및 이를 이용한 반도체 장치 | |
| JP2002158427A (ja) | プリント配線基板、部品実装基板および電子機器 | |
| JPS6038291Y2 (ja) | チツプ搭載用のプリント配線板 | |
| JPH05102619A (ja) | 電子部品搭載用基板 | |
| KR20000027748A (ko) | 메모리 모듈용 인쇄회로기판 | |
| KR19990050156A (ko) | 인쇄 회로 기판 | |
| JPH11260959A (ja) | 半導体パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |