KR20010013552A - 화상 처리 방법 및 화상 표시 장치 - Google Patents
화상 처리 방법 및 화상 표시 장치 Download PDFInfo
- Publication number
- KR20010013552A KR20010013552A KR1019997011559A KR19997011559A KR20010013552A KR 20010013552 A KR20010013552 A KR 20010013552A KR 1019997011559 A KR1019997011559 A KR 1019997011559A KR 19997011559 A KR19997011559 A KR 19997011559A KR 20010013552 A KR20010013552 A KR 20010013552A
- Authority
- KR
- South Korea
- Prior art keywords
- image
- field
- line
- odd
- image signals
- Prior art date
Links
- 238000003672 processing method Methods 0.000 title claims description 8
- 230000003287 optical effect Effects 0.000 claims description 15
- 239000004973 liquid crystal related substance Substances 0.000 abstract description 65
- 238000000034 method Methods 0.000 abstract description 19
- 230000008569 process Effects 0.000 abstract description 8
- 230000015654 memory Effects 0.000 description 58
- 238000010586 diagram Methods 0.000 description 27
- 230000009467 reduction Effects 0.000 description 24
- 101000885321 Homo sapiens Serine/threonine-protein kinase DCLK1 Proteins 0.000 description 7
- 101000885387 Homo sapiens Serine/threonine-protein kinase DCLK2 Proteins 0.000 description 7
- 102100039758 Serine/threonine-protein kinase DCLK1 Human genes 0.000 description 7
- 102100039775 Serine/threonine-protein kinase DCLK2 Human genes 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 7
- 230000014509 gene expression Effects 0.000 description 6
- 239000002131 composite material Substances 0.000 description 4
- 238000011946 reduction process Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 238000005401 electroluminescence Methods 0.000 description 3
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 206010047571 Visual impairment Diseases 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- NAWXUBYGYWOOIX-SFHVURJKSA-N (2s)-2-[[4-[2-(2,4-diaminoquinazolin-6-yl)ethyl]benzoyl]amino]-4-methylidenepentanedioic acid Chemical compound C1=CC2=NC(N)=NC(N)=C2C=C1CCC1=CC=C(C(=O)N[C@@H](CC(=C)C(O)=O)C(O)=O)C=C1 NAWXUBYGYWOOIX-SFHVURJKSA-N 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0229—De-interlacing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/04—Changes in size, position or resolution of an image
- G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
- G09G2340/0414—Vertical resolution change
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Controls And Circuits For Display Device (AREA)
- Television Systems (AREA)
Abstract
인터레이스 방식의 화상 신호를 논인터레이스 방식으로 변환하여, 임의의 배율로 액정 표시 패널에 표시할 때, 플리커의 발생을 감소시키기 위해서, 홀수 필드 및 짝수 필드의 각 필드에 있어서, 원화상내에서 동일한 화상 라인 위치의 데이터가 액정 표시 패널의 각 표시부 라인에 대해서 부여되도록 필드내 라인 보간 처리를 수행한다.
예를 들면, 원화상을 3배 확대하는 경우에, 액정 표시 패널의 2번째 표시부 라인에 부여되는 원화상의 화상 라인 위치는 L 2(2/3)이다. 이 화상 라인 위치는, 짝수 필드에서는 원화상의 2개의 화상 라인(L1, L3) 사이를 5:1로 내분하는 위치이며, 홀수 필드에서는 원화상의 2개의 화상 라인(L2, L4) 사이를 1:2로 내분하는 위치이다.
이들 내분의 비의 값을 보간 계수로 한 보간 처리를 수행하는 것에 의해서, 원화상의 2개의 화상 라인의 데이터로부터 표시부 라인 데이터를 각 필드 마다 작성한다.
Description
텔레비전이나 비디오에서 화상을 표시하기 위해서 사용하고 있는 비디오 신호는, 소위 인터레이스 방식을 채용하고 있다. 인터레이스 방식에서는, 복수의 수평 라인을 포함하는 1화면분의 화상을 홀수 라인과 짝수 라인으로 나누어 교대로 화면상에 표시한다. 홀수 라인과 짝수 라인의 전 라인을 포함하는 화상은 「프레임」이라고 불리고, 한편, 홀수 라인으로 나타나는 화상과 짝수 라인으로 나타나는 화상은 각각 「홀수 필드」,「짝수 필드」라고 불리고 있다.
텔레비전이나 비디오에서 주로 사용되고 있는 브라운 관은 잔상시간이 비교적 길기 때문에, 인터레이스 방식으로 홀수 필드와 짝수 필드를 교대로 표시하더라도, 화상의 깜박거림을 그다지 느끼지 않는다. 이것에 대하여, 액정 패널은 잔상시간이 비교적 짧기 때문에, 인터레이스 방식으로 화상을 표시하면 화상이 어른거려 보이게 된다. 그래서, 액정 패널에서는, 액정 패널의 모든 라인에 화상신호를 매회 공급하는 논인터레이스 방식이 채용되고 있다. 인터레이스 방식의 비디오 신호에 근거하여 액정 패널에 화상을 표시할 때는, 인터레이스 방식의 비디오 신호를 논인터레이스 방식의 표시용 화상신호로 변환하여 액정 패널에 공급하고 있다.
도 14는 인터레이스 방식의 비디오 신호를 논인터레이스 방식으로 액정 패널(LCD 패널)에 표시하는 예를 도시하는 설명도이다. 도 14a에 도시하는 원화상은, 10 개의 수평 라인을 갖는다. 이 때, 홀수 필드의 화상을 액정 패널에 논인터레이스 방식으로 표시하는 경우에는, 도 14b에 도시하는 바와 같이 액정 패널의 5개의 각 라인에, 원화상의 홀수 라인의 라인 데이터(L1, L3, L5, L7, L9)가 위로부터 차례로 부여된다. 이 부호 「L1」는, 원화상의 1 라인째의 화상 데이터를 나타내고 있다. 한편, 짝수 필드의 화상을 액정 패널에 표시하는 경우에는, 도 14c에 도시하는 바와 같이 액정 패널의 5개의 각 라인에, 원화상의 짝수 라인의 라인 데이터(L2, L4, L6, L8, L10)가 위로부터 차례로 부여된다. 도 14b와 도 14c를 비교하면 알 수 있는 바와 같이, 액정 패널의 동일 라인에 부여되는 홀수 필드와 짝수 필드의 라인 데이터의 원화상에 있어서의 라인 위치는 다르다. 그러므로, 표시된 화상에 깜박거림(플리커, flicker)이 발생하고 있었다.
또, 본 명세서에서는, 도 14b, 도 14c와 같이 각 필드의 라인을 빈틈 없이 배열하여 표시하였을 때의 화상의 사이즈를 「초기 사이즈」라고 부른다. 따라서, 표시화상의 초기 사이즈에 있어서의 수직방향의 폭은 원화상의 1/2로 되어 있고, 수평방향의 폭은 원화상과 같다. 표시화상의 배율은, 이 초기 사이즈를 기준으로 하여 계산되는 것으로 한다.
도 15는 도 14a에 도시하는 인터레이스 방식의 비디오 신호를 논인터레이스 방식으로 액정 패널에 표시할 때, 화상을 수직방향으로 3배 확대한 예를 도시하는 설명도이다. 확대에 의해서 추가된 라인을 나타내는 화상 데이터는, 각 필드의 원래의 라인의 화상 데이터를 직선보간함으로써 생성되어 있다. 도 15a와 도 15b를 비교하면 알 수 있는 바와 같이, 액정 패널의 동일 라인에 부여되는 홀수 필드와 짝수 필드의 라인 데이터의 원화상에 있어서의 라인 위치는 다르다. 따라서, 이 경우에도 표시된 화상에 플리커가 발생한다.
상기한 바와 같이, 종래는, 액정 패널의 동일한 라인에 부여되는 화상신호의 원화상에 있어서의 라인 위치가 홀수 필드와 짝수 필드에서 어긋나고 있었기 때문에, 표시된 화상에 플리커가 생긴다는 문제가 있었다. 또, 이러한 문제는 액정 패널을 사용하는 경우에 한정되지 않으며, 일반적으로, 인터레이스 방식의 화상신호를 논인터레이스 방식으로 변환하여, 임의의 배율로 표시하는 경우에 공통하는 문제이다.
본 발명은 종래 기술에 있어서의 상술한 과제를 해결하기 위해서 이루어진 것으로, 인터레이스 방식의 화상신호를 논인터레이스 방식으로 변환하고, 임의의 배율로 표시할 때, 플리커의 발생을 감소시킬 수 있는 기술을 제공하는 것을 목적으로 한다.
본 발명은 인터레이스 방식의 화상신호에 근거하여 논인터레이스 방식으로 화상을 표시하기 위한 화상 처리 기술에 관한 것이다.
도 1은 본 발명의 실시예로서의 화상 처리 장치 및 화상 표시 장치의 구성을 도시하는 블록도.
도 2는 화상 확대/축소 처리부(50)의 구성의 일 예를 도시하는 개략 블록도.
도 3은 ODD 메모리(110a)와 EVEN 메모리(110b)의 기억 내용을 도시하는 설명도.
도 4는 보간 처리 회로(126)의 내부 구성을 도시하는 블록도.
도 5는 초기 사이즈로 화상을 표시할 때의 홀수 필드와 짝수 필드를 도시하는 설명도.
도 6은 도 5b, 도 5c에 도시한 초기 사이즈의 화상을 3배 확대하여 표시하는 경우에, 액정 디스플레이 패널의 각 라인에 표시되어야 할 짝수 필드의 원화상의 라인 위치를 도시하는 설명도.
도 7은 액정 디스플레이 패널의 각 표시 라인에 있어서의 화상 라인 위치와, 홀수 필드 및 짝수 필드에 원래 포함되고 있는 화상 라인과의 관계를 도시하는 설명도.
도 8은 화상 라인 위치(Ly)의 보간방법을 도시하는 설명도.
도 9는 화상을 3배 확대하여 표시하는 경우에, 각 표시부 라인에 부여되는 홀수 필드 및 짝수 필드 각각에 있어서의 화상 라인의 보간식을 도시하는 설명도.
도 10은 수직방향 및 수평방향으로 각각 3배 확대하는 경우에, 액정 디스플레이 패널(80)의 각 라인상의 각 화소에 부여되는 원화상의 화소 데이터를 도시하는 설명도.
도 11은 화소 P(y, x)의 보간방법을 도시하는 설명도.
도 12는 수평 및 수직방향으로 3배 확대하는 경우에 사용되는 계수(K00, K01, K10, K11)에 대해서 도시하는 설명도.
도 13은 수평 및 수직방향으로 5/4배 확대하는 경우에 사용되는 계수(K00, K01, K10, K11)에 대해서 도시하는 설명도.
도 14는 인터레이스 방식의 비디오 신호를 논인터레이스 방식으로 액정 패널에 표시하는 예를 도시하는 설명도.
도 15는 도 14a에 도시하는 인터레이스 방식의 비디오 신호를 논인터레이스 방식으로 액정 패널에 표시할 때, 화상을 수직방향으로 3배 확대한 예를 도시하는 설명도.
※도면의 주요 부분에 대한 부호의 설명※
20: 동기 분리부 30: 신호 사양 변환부
40: AD 변환부 50: 화상 확대/축소 처리부
60: CPU 70: 액정 디스플레이 구동부
80: 액정 디스플레이 패널 100: 화상 처리부
110: 필드 메모리 110a: ODD 메모리
110b: EVEN 메모리 112: 기록 클록 생성회로
114: 기록 제어 회로 116: 판독 제어 회로
118: 동기 신호 발생 회로 120: 확대/축소 처리 제어 회로
122: 라인 메모리 122a, 122b, 122c: 라인 메모리
124: 라인 메모리 제어 회로 126: 보간 처리 회로
128: 계수 선택 제어 회로 130: ODD 계수 메모리
132: EVEN 계수 메모리 134: 제어 조건 레지스터
140, 142: 시프트 레지스터 144, 146, 148, 150: 승산회로
152: 가산회로 154: 출력 버퍼
상술한 과제는, 이하에 제시하는 화상 처리 방법, 화상 처리 장치 및 화상 표시 장치에 의해서 해결된다.
본 발명의 화상 처리 방법은, 원화상의 홀수 라인 필드와 짝수 라인 필드를 인터레이스 방식으로 표시하기 위한 2개의 필드 화상 신호에 근거하여, 광변조부에 논인터레이스 방식으로 화상신호를 공급하기 위한 화상 처리 방법으로서, 상기 2개의 필드 화상 신호에서 나타나는 2개의 필드 화상을 수직방향으로 각각 α배한 2개의 화상을 나타내는 화상신호를 상기 광변조부에 교대로 또한 논인터레이스 방식으로 공급하기 위해서, 상기 광변조부에 교대로 부여해야 할 2개의 표시용 화상신호를 상기 2개의 필드 화상 신호로부터 각각 생성하고, 이 때, 상기 2개의 표시용 화상신호의 각 라인의 신호중에 상기 광변조부의 동일 라인에 대하여 교대로 부여되는 각 한 쌍의 신호가 상기 원화상내에서 정의되는 서로 같은 라인 위치의 화상을 나타내도록, 상기 2개의 필드 화상 신호의 적어도 한쪽에 관해서 보간을 실행함으로써 상기 2개의 표시용 화상신호를 생성하는 것을 특징으로 한다.
여기서, 「광 변조부」란, 화상신호에 따라서, 화상을 시각적으로 인식할 수 있는 광을 생성하는 장치를 말한다. 광 변조부로서는, 예를 들면, 액정 패널이나 플라즈마 디스플레이 패널, CRT 등의 여러가지 장치를 이용할 수 있다.
본 발명의 화상 처리 방법에 의하면, 광 변조부의 동일 라인에 대하여 교대로 얻어지는 2개의 표시용 화상신호는 원화상내에서 정의되는 서로 같은 라인 위치의 화상을 나타내고 있다. 따라서, 광 변조부에 공급된 2개의 필드 화상이 서로 수직방향으로 어긋나는 일은 없다. 이로써, 인터레이스 방식의 화상신호에 근거하여, 수직방향으로 확대/축소한 화상을 나타내는 화상신호를 광 변조부에 논인터레이스 방식으로 공급할 때, 플리커의 발생을 방지할 수 있다.
상기 화상 처리 방법에 있어서, 상기 2개의 필드 화상을 또한 수평방향으로 각각 β배하는 경우에는, 상기 광변조부의 각 라인상의 화소인 대상 화소를 나타내는 화상신호를, 상기 원화상에 있어서 상기 홀수 라인 필드와 상기 짝수 라인 필드의 각각에 포함되어 있던 각각 4개의 화소의 화상신호를, 상기 홀수 라인 필드와 상기 짝수 라인 필드에 있어서 각각 보간함으로써 작성하고, 상기 4개의 화소로서는, 상기 대상 화소를 격자형으로 둘러싸는 가장 근접한 4개의 화소가 선택되도록 해도 된다.
상기 방법에 의하면, 광 변조부의 동일의 화소에는, 홀수 라인 필드에서도 홀수 라인 필드에서도, 원화상내에서의 동일의 화소위치의 화소 데이터를 줄 수 있다. 이로써, 인터레이스 방식의 화상신호에 근거하여, 수직방향 및 수평방향으로 각각 임의의 배율로 확대/축소한 화상을 나타내는 화상신호를 광 변조부에 논인터레이스 방식으로 공급할 때, 플리커의 발생을 방지할 수 있다.
본 발명의 화상 표시 장치는, 원화상의 홀수 라인 필드와 짝수 라인 필드를 인터레이스 방식으로 표시하기 위한 2개의 필드 화상 신호에 근거하여, 광 변조부에 논인터레이스 방식으로 화상신호를 공급하는 화상 표시 장치로서, 상기 2개의 필드 화상 신호에서 나타나는 2개의 필드 화상을 수직방향으로 각각 α배한 2개의 화상을 나타내는 화상신호를 상기 광변조부에 교대로 또한 논인터레이스 방식으로 공급할 때, 상기 2개의 필드 화상 신호의 각각 근거하여 생성되어 상기 광변조부의 동일 라인에 대하여 교대로 부여되는 2개의 표시용 화상신호가 상기 원화상내에서 정의되는 서로 같은 라인 위치의 화상을 나타내도록, 상기 2개의 필드 화상 신호의 적어도 한쪽에 관해서 보간을 실행함으로써 상기 2개의 표시용 화상신호를 생성하는 화상 처리부를 구비한다.
또, 상기 화상 처리부는, 상기 2개의 필드 화상을 또한 수평방향으로 각각 β배하는 경우에는, 상기 광변조부의 각 라인상의 화소인 대상 화소를 나타내는 화상신호를, 상기 원화상에 있어서 상기 홀수 라인 필드와 상기 짝수 라인 필드의 각각에 포함되어 있는 각각 4개의 화소의 화상신호를, 상기 홀수 라인 필드와 상기 짝수 라인 필드에 있어서 각각 보간함으로써 작성하고, 상기 4개의 화소로서는, 상기 대상 화소를 격자형으로 둘러싸는 가장 근접한 4개의 화소가 선택되도록 해도 된다.
상기 화상 표시 장치에 의하면, 상기 화상 처리 방법과 마찬가지로, 인터레이스 방식의 화상신호에 근거하여, 확대/축소한 화상을 나타내는 화상신호를 광 변조부에 논인터레이스 방식으로 공급할 때, 플리커의 발생을 방지할 수 있다.
이하에 도면에 도시한 본 발명의 실시 형태를 참조하면서 더욱 상세히 설명한다.
A. 화상 처리 장치 및 화상 표시 장치의 전체 구성
다음에, 본 발명의 실시 형태를 실시예에 근거하여 설명한다. 도 1은 본 발명의 실시예로서의 화상 표시 장치의 구성을 도시하는 블록도이다. 이 화상 표시 장치는, 화상 처리부(100)와, 액정 디스플레이 구동부(70)와, 광 변조부로서의 액정 디스플레이 패널(80)을 구비한 컴퓨터 시스템이다. 화상 처리부(100)는, 동기 분리부(20)와, 신호 사양 변환부(30)와, AD 변환부(40)와, 화상 확대/축소 처리부(50)와, CPU(60)를 구비하고 있다. 이 화상 표시 장치는, 도시하지 않는 광학계를 사용하여 액정 디스플레이 패널(80)에 표시된 화상을 투사 스크린상에 투사하여 표시하는 투사형 표시장치(소위 프로젝터)이다.
또, 화상 처리부(100)는, 액정 디스플레이 구동부(70)와 액정 디스플레이 패널(80)과는 별체의 구성으로 해도 된다. 또한, 액정 디스플레이 패널(80)과는 다른 종류의 표시장치(예를 들면 플라즈마 디스플레이 패널이나 CRT)를 사용하는 것도 가능하다.
동기 분리부(20)는, 인터레이스 방식의 복합(composite) 화상신호(VS: 휘도신호와 색신호와 동기신호가 중첩된 화상신호)로부터 수직 동기 신호(VD1)와, 수평 동기 신호(HD1)를 분리함과 동시에, 입력되는 화상신호가 홀수 필드의 화상신호인지 짝수 필드의 화상신호인지를 판별하여 필드신호(FD)를 출력한다.
신호 사양 변환부(30)는, 복합 화상신호(VS)를 R(적), G(녹), B(청)의 3색의 복합 화상신호(RGBS: 동기신호를 포함하지 않는 화상신호)로 변환한다. 복합 화상신호(RGBS)는, AD 변환부(40)에 있어서 디지털 화상신호(DVI)로 변환되고, 화상 확대/축소 처리부(50)에 입력된다.
또, AD 변환에 사용되는 샘플링 클록 신호(DCLK1)는, 화상 확대/축소 처리부(50)로부터 공급된다.
화상 확대/축소 처리부(50)는, CPU(60)로부터 부여된 처리조건에 따라서, AD 변환부(40)로부터 출력된 각 필드의 화상신호(DVI)를 출력 화상 신호(DV0)로서 출력한다. 이 때, 화상의 확대 또는 축소처리를 행하는 것도 가능하다. 또한, 화상 확대/축소 처리부(50)는, 액정 디스플레이(80)에 화상을 표시하기 위한 수평 동기 신호(HD2)와, 수직 동기 신호(VD2)와, 도트 클록 신호(DCLK2)를 출력한다. 또, 화상 확대/축소 처리부(50)의 상세한 것은 후술한다.
액정 디스플레이 구동부(70)는, 이 출력 화상 신호(DVO)와, 수직 동기 신호(VD2)와, 수평 동기 신호(HD2)와, 도트 클록 신호(DCLK2)에 따라서, 액정 디스플레이 패널(80)에 화상을 표시한다.
B. 화상 확대/축소 처리부(50)의 구성
도 2는 화상 확대/축소 처리부(50)의 구성의 일 예를 도시하는 개략 블록도이다. 화상 확대/축소 처리부(50)는, 필드 메모리(110)와, 기록 클록 생성회로(112)와, 기록 제어 회로(114)와, 판독 제어 회로(116)와, 동기 신호 발생 회로(118)와, 확대/축소처리 제어회로(120)와, 라인 메모리(122)와, 라인 메모리 제어 회로(124)와, 보간 처리 회로(126)와, 계수 선택 제어 회로(128)와, ODD 계수
메모리(130)와, EVEN 계수 메모리(132)와, 제어 조건 레지스터(134)를 구비하고 있다.
제어 조건 레지스터(134)는, 화상 처리 장치에 있어서의 여러가지 제어 조건을 기억하는 레지스터이다. 이러한 조건은, 버스를 통하여 CPU(60)에 의해서 설정된다. 도 2에 있어서, 「*」가 붙어 있는 블록은, 제어 조건 레지스터(134)에 각각 접속되어 있고, 제어 조건 레지스터(134)에 기억되어 있는 조건에 따라서 각각의 처리를 실행한다.
필드 메모리(110)는, ODD 메모리(110a)와, EVEN 메모리(110b)의 2개의 메모리를 구비하고 있다. 도 3은 ODD 메모리(110a)와 EVEN 메모리(110b)의 기억 내용을 나타내는 설명도이다. 도면의 P(y, x)는 y번째의 라인상의 x번째의 화소의 화상신호를 나타내고 있다. ODD 메모리(110a)는, AD 변환부(40)로부터 출력된 디지털 화상신호(DVI)중 홀수 필드의 화상신호를 기억한다. 한편, EVEN 메모리(110b)는, 짝수 필드의 화상신호를 기억한다. 즉, ODD 메모리(110a)는 도 3a에 도시하는 바와 같이 L1 라인째, L3 라인째, L5 라인째, …의 화상신호를 기억하며, EVEN 메모리(110b)는 도 3b에 도시하는 바와 같이 L2 라인째, L4 라인째, L6 라인째, …의 화상신호를 기억하고 있다. 본 실시예에서는, 2개의 메모리를 사용하고 있지만, 2 필드분의 화상신호를 기억할 수 있는 하나의 메모리를 사용해도 된다. 또한, 필드 메모리로서는, DRAM, SRAM, VRAM 등의 여러가지 메모리가 이용 가능하다.
도 2의 기록 클록 생성회로(112)는, 수평 동기 신호(HD1)에 동기한 도트 클록 신호(DCLK1)를 생성한다. 이 도트 클록 신호(DCLK1)는, AD 변환부(40)의 샘플링 클록으로서 사용된다. 기록 클록 생성회로(112)내에는, 도시하지 않는 PLL 회로가 설정되어 있고, 이 PLL 회로가 제어 조건 레지스터(134)에 설정되어 있는 분주비에 따라서 도트 클록 신호(DCLK1)를 생성한다. 이 분주비는, 수평 동기 신호(HD1)의 주파수와 도트 클록 신호(DCLK1)의 주파수의 비에 상당한다.
기록 제어 회로(114)는, AD 변환부(40)로부터 출력된 화상신호(DVI)를 필드 메모리(110)로 기록하기 위한 제어를 행한다. 이 기록 제어는, 제어 조건 레지스터(134)에 기억되어 있는 화상의 편입 조건(예를 들면, 동기신호(HD1/VD1)를 기준으로 화상의 어떤 범위를 편입할 지를 나타내는 조건)에 근거하여, 동기신호(HD1/VD1), 및 도트 클록 신호(DCLK1)에 동기하여 실행된다.
동기 신호 발생 회로(118)는, 수평 동기 신호(HD2)와, 수직 동기 신호(VD2)와, 도트 클록 신호(DCLK2)를 생성한다. 이들 신호는, 필드 메모리(110)에 기억된 화상 데이터를 판독하여 액정 디스플레이 패널(80)에 표시하기 위한 각종의 처리에 사용된다.
동기신호(HD2 및 VD2)의 주파수는, 액정 디스플레이 패널(80)에 화상을 표시하기 위해서 바람직한 주파수의 범위 중에서, 필드 메모리(110)로부터 판독된 화상에 확대/축소처리를 실행하기 위해서 요하는 처리시간이 충분히 얻어지는 주파수의 값에 결정된다. 도트 클록 신호(DCLK2)는, 도트 클록 신호(DCLK1)와 마찬가지로 도시하지 않는 PLL 회로에 의해서 수평 동기 신호(HD2)에 근거하여 생성된다. 또, 이들 신호(HD2, VD2, DCLK2)를 생성하기 위한 제어 조건은, 제어 조건 레지스터(134)로부터 공급된다.
확대/축소처리 제어회로(120)는, 제어 조건 설정 레지스터(134)에 기억되어 있는 확대/축소 제어 조건에 근거하여, 판독 제어 회로(116), 라인 메모리 제어 회로(124), 계수 선택 제어 회로(128)를 제어한다. 이로써 필드 메모리(110)로부터 판독된 화상 데이터가 확대/축소됨과 동시에 보간되어 액정 디스플레이 패널(80)에 부여되고, 그 결과, 원하는 배율의 화상이 표시된다.
이 화상 표시 처리는, 동기 신호 발생 회로(118)로부터 공급되는 도트 클록 신호(DCLK2)와, 동기신호(HD2/VD2)에 동기하여 실행된다.
화상 표시일 때는, 먼저, 판독 제어 회로(116)가, 확대/축소처리 제어회로(120)로부터 공급되는 판독 제어 신호(FREQ)에 따라서, 필드 메모리(110)로부터 화상 데이터(RD)를 판독한다. 필드 메모리(110)로부터 판독된 화상 데이터(RD)는, 라인 메모리 제어 회로(124)를 통하여 라인 메모리(122)에 기억된다. 즉, 라인 메모리 제어 회로(124)는, 확대/축소처리 제어회로(120)로부터 공급되는 기록 제어 신호(LMW)에 따라서, 필드 메모리(110)로부터 판독된 화상 데이터(RD)를, 3개의 라인 메모리(122a, 122b, 122c)에 1 라인마다 차례로 격납한다. 또한, 어느 하나의 라인 메모리에 화상 데이터(RD)를 기록하고 있는 동안에 2 라인분의 화상 데이터(RDA, RDB)를 다른 2개의 라인 메모리로부터 각 화소마다 순차로 판독하는 처리도 동시에 실행한다. 화상 데이터(RDA)는, 화상 데이터(RDB)보다도 1 라인 먼저 라인 메모리(122)에 기록된 화상 데이터이다. 또, 기록 제어신호(LMW) 및 판독 제어 신호(LMR)는, 판독 제어 신호(FREQ)에 따라서 출력된다.
보간 처리 회로(126)는, 라인 메모리(122)로부터 판독된 화상 데이터(RDA, RDB)를 이용하여, 액정 디스플레이 패널(80)의 각 라인에 부여되어야 할 화상 데이터(DVO)를 생성한다. 도 4는 보간 처리 회로(126)의 내부 구성을 도시하는 블록도이다. 보간 처리 회로(126)는, 2개의 시프트 레지스터(140, 142)와, 4개의 승산회로(144, 146, 148, 150)와, 가산회로(152)와, 출력 버퍼(154)를 구비하고 있다. 제1과 제2 시프트 레지스터(140, 142)에는, 각각 라인 메모리 제어 회로(124)로부터 공급된 2 라인의 화상 데이터(RDA, RDB)가 1화소마다 차례로 입력된다. 제1과 제2 시프트 레지스터(140, 142)는 2단의 래치 회로이고, 1화소의 화상 데이터가 라인 메모리(122)로부터 판독되어 입력될 때마다, 시프트 클록(SFCLK)에 따라서 1단씩 시프트한다. 이 시프트 클록(SFCLK)은 라인 메모리 제어 회로(124) 또는 확대/축소처리 제어 회로(120)로부터, 판독 제어 신호(LMR)에 따라서 출력된다.
예를 들면, 2개의 라인상의 제1 화소의 화상 데이터가 시프트 레지스터(140, 142)에 각각 입력되면, 제1 화소의 화상 데이터는, 제1 단째의 래치(0)에서 시프트 클록(SFCLK)의 변화의 타이밍으로 래치된다. 다음에, 시프트 레지스터(140, 142)에 제2 화소의 화상 데이터가 입력되면, 제1 단째의 래치(0)는 제2 화소의 화상 데이터를 시프트 클록(SFCLK)의 변화의 타이밍으로 래치한다. 또한, 제1 단째의 래치(0)에서 래치되어 있던 제1 화소의 화상 데이터는 제2 단째의 래치(1)에서 시프트 클록(SFCLK)의 변화의 타이밍에서 래치된다. 이로써, 제1 시프트 레지스터(140)에 입력된 1 라인째의 제1 화소의 화상 데이터는 화상 데이터(PA1)로서, 제2 화소의 화상 데이터는 화상 데이터(PA2)로서 출력된다. 또한, 제2 시프트 레지스터(142)에 입력된 2 라인째의 제1 화소의 화상 데이터는 화상 데이터(PB1)로서, 제2 화소의 화상 데이터는 화상 데이터(PB2)로서 출력된다.
시프트 레지스터(140, 142)로부터 출력되는 화상 데이터(PA1, PA2, PB1, PB2)에는, 승산회로(144, 146, 148, 150)에 있어서 각각의 계수(K00, K01, K10, K11)가 곱해져서 가산회로(152)에 입력된다. 승산회로(144, 146, 148, 150)의 계수(K00, K01, K10, K11)는, ODD 계수 메모리(130) 또는 EVEN 계수 메모리(132)에 격납되어 있고, 보간 처리 회로(126)에 입력되는 화상 데이터가 홀수 필드인지 짝수 필드인지에 따라서 계수선택 제어 회로(128)를 통하여 공급된다. 즉, 입력되는 화상 데이터가 홀수 필드의 화상 데이터이면 ODD 계수 메모리(130)에 격납되어 있는 계수가 선택되고, 짝수 필드의 화상 데이터이면 EVEN 메모리(132)에 격납되어 있는 계수가 선택된다. 가산회로(152)는, 4개의 승산회로(144, 146, 148, 150)로부터 입력된 화상 데이터의 가산치(K00 ·PA1 + K01 ·PA2 + K10 ·PB1 + K11 ·PB2)를 출력한다. 이 가산치는, 보간후의 화상 데이터로서 사용된다. 즉, 이 보간 처리 회로(126)는, 4개의 화소의 화상 데이터로부터, 어떤 화소의 화상 데이터를 보간하는 2행 2열의 행렬 연산회로이다. 또, 이 보간처리에 대해서는 후술한다.
출력 버퍼(152)는, 가산회로(152)로부터 출력된 화상 데이터를, 동기신호(HD2/VD2) 및 도트 클록 신호(DCLK2)에 동기하여 화상신호(DVO)로서 출력한다.
도 2에 도시하는 계수 선택 제어 회로(128)는, 각 라인의 각 화소마다 확대/축소처리 제어회로(120)로부터 공급되는 선택 제어 신호(FSEL)에 따라서, 보간 처리 회로(126)에 상기 계수(K00, K01, K10, K11)를 공급한다. 이 선택 제어 신호(FSEL)는, 액정 디스플레이 패널(80)로의 화상 출력 사이클에 따라서 계수 선택 제어 회로(128)에 공급된다.
ODD 계수 메모리(130) 및 EVEN 계수 메모리(132)에 격납되어 있는 계수는, 필드 메모리(110)에 기록된 각 필드의 화상에 대한 액정 디스플레이 패널(80)에 표시하는 화상의 사이즈, 즉, 확대/축소율에 따라서 CPU(60)에 의해서 계산된다. 또는, ODD 계수 메모리(130) 및 EVEN 계수 메모리(132)는, 미리 복수의 화상 확대 축소에 따른 복수 세트의 계수를 격납해두고, 설정된 화상의 확대/축소율에 따라서 그 1세트를 계수 선택 제어 회로(128)에서 선택하도록 해도 된다.
상기한 바와 같이 하여, 화상 확대/축소 처리부(50)는, AD 변환부(40)로부터 입력된 인터레이스 방식의 화상을 논인터레이스 방식의 화상으로 변환함과 동시에, 액정 디스플레이 패널(80)에 원하는 배율로 표시한다.
C. 수직방향의 보간처리
보간 처리 회로(126)는, 이하에 설명하는 바와 같이, 액정 디스플레이 패널(80)의 동일 라인에는, 원화상내의 동일 라인 위치의 화상 데이터가 항상 공급되도록, 홀수 필드와 짝수 필드의 적어도 한쪽에 대하여 보간처리를 행하고 있다. 도 5는, 본 실시예에 있어서 초기 사이즈로 화상을 표시할 때의 홀수 필드와 짝수 필드를 도시하는 설명도이다. 도 5a에 도시하는 원화상과, 도 5c에 도시하는 짝수 필드는 종래 기술에서 설명한 도 14a, 도 14c의 것과 동일하다.
도 5b에 도시하는 홀수 필드는, 짝수 필드와 같은 화상 라인 위치의 화상을 표시하도록 화상이 수직방향으로 보간된다. 여기서, 「화상 라인」이란 원화상내에 있어서의 라인을 의미하여, 「화상 라인 위치」란 원화상내에서 정의된 라인 위치를 의미한다. 화상 라인 위치의 값은, 정수에 한정되지 않고, 후술하는 바와 같이 소수를 포함하는 값이 되는 경우가 있다. 또, 액정 디스플레이 패널(80)의 라인은, 화상 라인과 구별하기 위해서, 「표시부 라인」이라고 부른다.
도 5b, 도 5c에 도시하는 바와 같이, 액정 디스플레이 패널(80)의 1번째의 표시부 라인에는, 홀수 필드나 짝수 필드에서도 화상 라인(L2)이 표시된다. 보간 처리 회로(126)는, 홀수 필드에 있어서, 액정 디스플레이 패널(80)의 1번째의 표시부 라인에 화상 라인(L2)을 표시하기 위해서, 홀수 필드에 포함되어 있는 2개의 화상 라인(L1, L3)의 화상을 보간(단순 평균)함으로써, 화상 라인(L2)의 화상을 구하고 있다. 이렇게 해서 얻어진 홀수 필드의 화상 라인(L2)의 화상은, 짝수 필드의 화상 라인(L2)의 화상과는 완전하게 같지 않지만, 양자는 상당히 근사하고 있기 때문에, 플리커를 방지할 수 있다. 액정 디스플레이 패널(80)의 다른 표시부 라인에 관해서도 마찬가지로, 홀수 필드와 짝수 필드가, 같은 화상 라인 위치의 화상을 표시할 수 있도록, 홀수 필드의 화상이 보간되어 있다. 단, 홀수 필드의 최하단에서는, 짝수 필드의 최하단과 같은 화상 라인(L10) 화상을 보간으로 구할 수 없다. 따라서, 최하단의 표시부 라인만은, 홀수 필드와 짝수 필드가 다른 화상 라인 위치의 화상을 표시하기 때문에, 여기에 다소의 플리커가 발생할 가능성이 있다. 단, 실제의 화상 표시 장치에서는, 표시부 라인수는 200 내지 300개 이상이 되는 경우가 많기 때문에, 최하단의 표시부 라인에만 플리커가 다소 생기더라도 실용상은 문제가 되지 않는다.
또, 도 5의 예에서는, 짝수 필드의 화상 라인 위치에 맞추도록 홀수 필드의 화상을 보간했지만, 이것과는 반대로, 홀수 필드의 화상 라인 위치에 맞추도록 짝수 필드의 화상을 보간하도록 해도 된다. 이 경우에는, 짝수 필드의 최상단의 라인에서는, 홀수 필드의 최상단의 라인(화상 라인 L1)과 같은 화상 라인 위치의 화상을 보간으로 구할 수 없기 때문에, 최상단의 라인만은 홀수 필드와 짝수 필드가 다른 화상 라인 위치의 화상을 표시한다. 이와 같이, 동일의 표시부 라인에 공급되는 화상의 화상 라인 위치는, 홀수 필드와 짝수 필드에서 가능한 한 동일하게 되도록 조정되지만, 최상단 또는 최하단의 표시부 라인에서는 홀수 필드와 짝수 필드의 화상 라인 위치는 달라도 된다.
본 명세서에 있어서, 「홀수 필드와 짝수 필드의 양쪽에 있어서, 같은 표시부 라인에, 같은 화상 라인 위치의 화상이 표시된다」라는 어구는, 이와 같이 최상단 또는 최하단 부근의 소수의 표시부 라인에서는 다른 화상 라인 위치의 화상이 표시되는 것을 허용하고 있고, 최상단 또는 최하단 부근의 소수의 라인을 제외하는 다른 표시부 라인에 있어서 동일의 화상 라인 위치의 화상이 표시되어 있으면 된다.
도 6은 도 5b, 도 5c에 도시한 초기 사이즈의 화상을 3배 확대하여 표시하는 경우에, 액정 디스플레이 패널의 각 라인에 표시되어야 할 짝수 필드의 원화상의 라인 위치를 도시하는 설명도이다.
화상을 3배 확대하는 경우에, 액정 디스플레이 패널(80)의 각 표시부 라인(1, 2, 3, 4, …)에 부여되는 짝수 필드에 있어서의 화상 라인은, L2, L(2 + 2/3), L(3 + 1/3), L4, …로 된다. 즉, 원화상에 원래 존재하는 짝수 라인의 사이를 등간격으로 3등분하도록 2개의 라인이 추가되어 있다. 또, 도 6에 도시하는 화상 라인 위치는, 홀수 필드에도 적용된다.
화상을 수직방향으로 α배(α는 0이 아닌 임의의 양의 수)하였을 때, m 번째의 표시부 라인에 표시되는 화상 라인의 위치(라인번호: y)는, 다음 수학식 (1)에서 부여된다.
도 6에 도시하는 각 표시부 라인의 화상 라인 위치(문자「L」의 뒤에 붙여진 숫자)의 값은, 상기 수학식 (1)에 따르고 있다. 또한, 상술한 도 5c에 도시하는 초기 사이즈에 있어서의 각 표시부 라인의 화상 라인 위치도, α= 1을 수학식 (1)에 대입함으로써 얻어지는 것을 알 수 있다.
또, 도 6의 12 내지 15번째의 표시 라인에 있어서의 화상 라인 위치는, 수학식 (1)을 사용하여 단순히 직선보간한다고 하면, 도면의 ( )내에 나타내는 것으로 된다. 그러나, 도 5a에 도시하는 바와 같이 화상 라인은 10 라인째까지밖에 존재하지 않다고 가정하고 있기 때문에, 짝수 필드에 있어서 화상 라인(L10)보다도 아래쪽의 라인(도 6의 라인 L(10 + 2/3), L(11 + 1/3))을 보간하는 것은 불가능하다. 또한, 홀수 필드에 있어서 화상 라인(L9)보다도 아래쪽의 라인을 보간할 수 없다. 그래서, 액정 디스플레이 패널(80)의 12 내지 15번째의 표시부 라인의 화상 라인 위치는, 홀수 필드의 최하단의 화상 라인(L9)과 맞추는 것으로 하고 있다. 이러한 화상 라인 위치의 조정은, 상기의 수학식 (1)에서 얻어지는 y의 값이 홀수 필드의 화상 라인 위치의 최대치(도 5의 경우는 9)를 넘었을 때에는 y를 강제적으로 그 최대치에 설정함으로써, 용이하게 실현할 수 있다. 이렇게 하면, 모든 표시부 라인에 있어서, 짝수 필드와 홀수 필드의 화상 라인 위치를 일치시킬 수 있다. 또, 이러한 y의 값의 재조정을 행하지 않고서, 도 5에 도시한 초기 사이즈의 경우와 같이, 최상단 또는 최하단 부근의 소수의 라인에 있어서 다른 화상 라인 위치의 화상이 표시되는 것을 허용해도 된다. 이렇게 하더라도, 배율(α)이 그다지 크지 않으면, 최상단 또는 최하단 부근의 소수의 라인에 있어서의 플리커는 실용상은 문제가 되지 않는다.
도 7은 액정 디스플레이 패널의 각 표시 라인에 있어서의 화상 라인 위치와, 홀수 필드 및 짝수 필드에 원래 포함되어 있는 화상 라인과의 관계를 도시하는 설명도이다. 각 필드의 보간처리에 사용되는 보간계수는, 각 표시부 라인에 있어서의 화상 라인 위치와, 각 필드에 원래 포함되고 있는 화상 라인의 위치의 관계로부터 결정된다. 예를 들면, 액정 디스플레이 패널(80)의 2번째의 표시부 라인에 부여되지는(표시된다) 화상 라인은 L(2 + 2/3)이다. 이 화상 라인 L(2 + 2/3)의 위치는, 짝수 필드에 있어서는, 2개의 화상 라인(L2, L4)의 사이를 1:2로 내분하는 위치에 상당한다. 또한, 홀수 필드에 있어서는, 2개의 화상 라인(L1, L3)의 사이를 5:1로 내분하는 위치에 상당한다.
여기서, 도 8에 도시하는 바와 같이, 화상 라인 위치의 값이 y인 화상 라인 (Ly)는, 화상 라인 위치가 i와 (i + 2)인 2개의 화상 라인(Li, Li + 2)으로부터 보간되는 것으로 가정한다. 이 값(y)은, 상술한 수학식 (1)으로부터 얻어진 값이다. 이 때, 화상 라인(Ly)의 라인 데이터는 다음 수학식 (2)에 따라서 산출된다.
여기서, 보정계수(Ky)는, 다음 수학식 (3)에 나타내는 바와 같이, i 라인과 (i + 2) 라인의 사이의 거리에 대한 y 라인과 (i + 2) 라인의 사이의 거리의 비율을 나타내고 있다.
= {(i + 2) - y} / 2
화상 라인(Ly)의 보간에 사용되는 2개의 화상 라인(Li, Li + 2)의 위치를 나타내는 파라미터(i)는, 짝수 필드에서는 이하의 수학식 (4a)에서 부여된다.
여기서, 연산자 INT[]는, 인용 괄호 내의 값의 소수점 이하를 잘라 버리는 정수화 연산을 나타낸다.
홀수 필드에서는, 파라미터(i)는 다음 수학식 (4b)에서 부여된다.
액정 디스플레이(80)의 m 번째의 표시부 라인에 부여되는 화상 라인의 라인 데이터는, 짝수 필드와 홀수 필드의 각각에 있어서, 수학식 (1) 내지 수학식 (4b)로부터 구할 수 있다. 예를 들면, 도 7에 도시되어 있는 바와 같이, 2번째의 표시부 라인에 표시되는 화상 라인 L(2 + 2/3)의 라인 데이터는, 짝수 필드와 홀수 필드에서 각각 아래와 같이 산출된다.
짝수 필드: L(2 + 2 / 3) = 2 / 3 ·L2 + 1 / 3 ·L4
홀수 필드: L(2 + 2 / 3) = 1 / 6 ·L1 + 5 / 6 ·L3
도 9는, 화상을 3배 확대하여 표시하는 경우에, 각 표시부 라인에 부여되는 홀수 필드 및 짝수 필드 각각에 있어서의 화상 라인의 보간식을 도시하는 설명도이다. 각종 화상 라인의 보간계수는, 상술한 수학식 (1) 내지 수학식 (4b)로부터 각각 산출되어 있다.
상기한 바와 같이, 인터레이스 방식의 원화상을 논인터레이스 방식으로 변환하고, 수직방향으로 소정 배율로 액정 디스플레이 패널(80)에 표시하는 경우에, 액정 디스플레이 패널(80)의 각 표시부 라인에 대하여, 짝수 필드와 홀수 필드의 각각에 있어서 부여되는 화상 라인 위치가 서로 일치하도록 할 수 있다. 이로써, 액정 디스플레이 패널(80)에 표시된 화상에 있어서, 플리커의 발생을 방지할 수 있다.
D. 수평 방향의 보간 처리
수평방향의 확대/축소처리는, 확대의 방향이 수평방향인 것을 제외하면, 수직방향의 경우와 마찬가지로 실행할 수 있다. 또, 원화상의 수평방향의 화소위치는, 홀수 필드와 짝수 필드에서 일치하고 있다. 따라서, 수직방향의 확대/축소와같이, 액정 디스플레이 패널(80)의 수평방향의 각 화소에 대하여, 짝수 필드와 홀수 필드에서 각각 부여되는 화상 데이터의 원화상에 있어서의 화소가 서로 일치하도록 조정할 필요는 없다.
이하에서는, 원화상내에 있어서의 화소를「화상내 화소」라고 부르고, 원화상내에서 정의된 화소위치를 「화상내 화소 위치」라고 부른다. 화상내 화소 위치의 값은, 정수에 한정되지 않으며, 소수를 포함하는 값이 되는 경우가 있다. 또한, 액정 디스플레이 패널(80)의 화소를 「표시부 화소」라고 부르고, 그 위치를 「표시부 화소 위치」라고 부른다.
화상을 수평방향으로 β배(β는 0이 아닌 임의의 양의 수)하였을 때, n 번째의 표시부 화소에 표시되는 화상내 화소의 위치(화소번호: x)는, 상술한 수학식 (1)과 유사한 다음의 수학식 (5)에서 부여된다.
또, 화상내 화소위치의 값이 x인 화상내 화소(Px)의 화소 데이터는, 화상내화소위치가 j와 (j + 1)인 2개의 화상내 화소(Pj, Pj + 1)의 화소 데이터로부터 보간된다. 이 때, 화상내 화소(Px)의 화소 데이터는, 상술한 수학식 (2)와 유사한 다음의 수학식 (6)에 따라서 산출된다.
여기서, 보정계수(kx)는, 상술한 수학식 (3)과 유사한 다음의 수학식 (7)에서 부여된다.
= {(j + 1) - x}
또한, 화상내 화소(Px)의 보간에 사용되는 2개의 화상내 화소(Pj, Pj + 1)의 위치를 나타내는 파라미터(j)는, 이하의 수학식 (8)에서 부여된다.
이와 같이, n 번째의 표시부 화소에 부여되는 화상내 화소의 화소 데이터는 상기의 수학식 (5) 내지 수학식 (7)을 이용하여 구할 수 있다.
E. 수직 방향 및 수평 방향의 확대/축소에 따른 보간처리
도 10은 수직방향 및 수평방향으로 각각 3배 확대하는 경우에, 액정 디스플레이 패널(80)의 각 라인상의 각 화소에 부여되는 원화상의 화소 데이터를 도시하는 설명도이다. 도면의 P(y, x)는, y 번째의 화상 라인상의 x 번째의 화상내 화소에 있어서의 화소 데이터를 나타내고 있다. m 번째의 표시부 라인의 n 번째의 표시부 화소에 있어서의 화소 데이터 P(y, x)를 나타내는 파라미터인 x, y는, 수직방향의 배율(α)과 수평방향의 배율(β)에 따라서 상술한 수학식 (1)과 수학식 (5)로부터 각각 산출된다.
각 화소 데이터를 부여하는 보간식은, 상술한 수학식 (2)에서 부여되는 수직방향의 보간식과, 수학식 (6)에서 부여하는 수평방향의 보간식을 조합시킴으로써 작성할 수 있다. 도 11은, 화소 P(y, x)의 보간 방법을 도시하는 설명도이다. 수직방향의 보정계수 ky(0≤ky≤1)는, 상술한 (3)식에서 부여된다. 또한, 수평방향의 보정계수 kx(0 ≤kx ≤1)는, 상술한 수학식 (7)에서 부여된다. y번째의 화상 라인의 x 번째의 화소 데이터 P(y, x)는, 이것을 둘러싸는 4개의 화소 P(i, j), P(i, j + 1), P(i + 2, j), P(i + 2, j + 1)와, 보정계수(Ky, Kx)로부터, 다음 수학식 (9)에 의해 구할 수 있다.
+ ky ·(1 - kx)·P(i, j + 1)
+ (1 - ky) ·kx ·P(i + 2, j)
+ (1 - ky) ·(1 - kx) ·P(i + 2, j + 1)
또, 수학식 (9)에 있어서, kx = 1로 하면 수학식 (9)는 수학식 (2)와 등가이다. 즉, 수학식 (9)로부터 수직방향만의 확대/축소에 있어서의 y 번째의 화상 라인의 보간 화상 데이터를 구하는 것도 가능하다. 마찬가지로, ky = 1로 하면, 수평방향만의 확대/축소에 있어서의 x 번째의 화소의 보간 화상 데이터를 구하는 것도 가능하다.
또, 수학식 (9)는, 다음의 수학식 (10), 수학식 (11a) 내지 수학식 (11d)와 같이 재기록할 수 있다.
+ K10 ·P(i + 2, j) + K11 ·P(i + 2, j + 1)
도 4에 도시한 보간 처리 회로(126)는, 수학식 (10)의 선형 연산을 실현하는 구성을 도시하는 것이다. 즉, 보간 처리 회로(126)는, 4개의 계수(K00, K01, K10, K11)의 설정에 따라서, 소정의 확대/축소처리에 있어서의 액정 디스플레이 패널(80)의 각 라인상의 각 화소에 부여되는 화상 데이터를 생성할 수 있다.
도 12는, 수평 및 수직방향으로 3배 확대하는 경우에 사용되는 계수(K00, K101, K10, K11)에 대해서 도시하는 설명도이다. 도면의 라인 및 화소는, 액정 디스플레이 패널(80)의 라인(표시부 라인) 및 화소(표시부 화소)를 나타내고 있다. m 번째의 표시부 라인의 n 번째의 화소를 보정할 때에 사용되는 4개의 화소 P(i, j), P(i, j + 1), P(i + 2, j), P(i + 2, j + 1)를 나타내는 파라미터(i, j)는, 짝수 필드에서는 상술한 수학식 (1)과 수학식 (4a), (4b)에 따라서 결정된다. 또한, 홀수 필드에서는, 상술한 수학식 (5)와 수학식 (8)에 따라서 결정된다. 또한, 4개의 보간계수(K00, K01, K10, K00)의 값은, 상술한 수학식 (3)과 수학식 (7)과 수학식 (11a) 내지 (11d)에 따라서 산출된다.
도 13은, 수평 및 수직방향으로 5/4배 확대하는 경우에 사용되는 계수(K00, K01, K10, K11)에 대해서 도시하는 설명도이다. 도면의 라인 및 화소는, 액정 디스플레이 패널(80)의 라인 및 화소를 나타내고 있다. 3배 확대의 경우와 마찬가지로, 화상을 5/4배 확대하여 표시하는 경우에도, 상술한 수학식 (1)식 내지 수학식 (11d)에 따라서 각 화소를 보간함으로써, 액정 디스플레이 패널(80)의 동일의 화소에는, 짝수 필드에서도 홀수 필드에서도, 원화상내에서의 동일의 화소위치의 화소 데이터를 줄 수 있고, 그 결과, 플리커의 발생을 방지할 수 있다.
이상 설명한 바와 같이, 본 발명의 화상 처리 장치는, 필드 메모리(110: 도 2)에 기억된 화상을 임의의 배율로 표시하고, 이 때, 플리커를 방지할 수 있다.
또한, 상기 실시예에서는, 수직방향 또는 수평방향과 같은 배율로 확대하는 경우를 예로 설명하고 있다. 그러나, 수평방향의 배율(β)과 수직방향의 배율(α)은, 각각 독립으로, 0이 아닌 임의의 양의 값에 설정할 수 있다. 또한, 확대 뿐만 아니라 축소하는 경우에도 적용할 수 있다.
또, 본 발명에 있어서, 화상의 수직방향의 배율(α)이 짝수인 경우에는, 홀수 필드나 짝수 필드도 통상의 직선 보간의 경우와 같은 결과가 된다. 따라서 본 발명은, 화상의 수직 방향의 배율(β)이 짝수 이외의 값(예를 들면 1/3, 5/4, 3, 5등)일 때에 특히 효과가 크다.
또한, 상기 실시예는, 보간 처리 회로(126)로서 수학식 (10)을 실현하기 위한 2행 2열의 행렬 연산 회로를 예로 나타내고 있지만, 이것에 한정되는 것은 아니다.
더욱 고차의 행렬연산에 의한 필터를 사용해도 된다. 또한, 스플라인(spline)이나 베지어 곡선에 의한 보간 연산 회로를 사용하도록 해도 된다. 예를 들면, 2개의 라인의 사이에 있는 라인 데이터를 보간하는 경우에, 또한 그 상하의 라인 데이터로부터 이 2개의 라인간의 화상의 위에 볼록인지 아래에 볼록인지를 판단하도록 한다. 이 판단결과에 따라서, 상기 보정계수를 적절히 변환시키도록 해도 된다. 이렇게 하면 보다 정밀도 높은 보간을 행할 수 있다.
또, 본 발명은 상기의 실시예나 실시형태에 한정되는 것이 아니며, 그 요지를 일탈하지 않는 범위에 있어서 여러가지 양태에 있어서 실시 가능하고, 예를 들면 다음과 같은 변형도 가능하다.
상기 실시예로서는, 광 변조부로서 액정 패널을 사용하고 있지만, 광 변조부로서는, 화상신호에 따라서, 화상을 시각적으로 인식할 수 있는 광을 생성하는 여러가지 장치를 사용할 수 있다. 예를 들면, DMD(Digital Micromirror Device: TI 사의 상표)와 같은 반사형 라이트 밸브, EL(Electro Luminescence)이나 LED를 사용한 발광형의 표시장치, 플라즈마 디스플레이 패널이나 CRT 등도 광 변조부로서 이용할 수 있다. 또, 액정 패널은, 광원으로부터 공급된 광을 화상신호에 따라서 변조하는 협의의 광변조기이지만, EL, LED, 플라즈마 디스플레이 패널이나 CRT는, 광원의 기능과, 협의의 광 변조기의 기능을 병행하여 가지는 것으로 생각할 수 있다.
Claims (4)
- 원화상의 홀수 라인 필드와 짝수 라인 필드를 인터레이스 방식으로 표시하기 위한 2개의 필드 화상 신호에 근거하여, 광 변조부에 논인터레이스 방식으로 화상신호를 공급하기 위한 화상 처리 방법으로서,상기 2개의 필드 화상 신호로 나타나는 2개의 필드 화상을 수직방향으로 각각 α배한 2개의 화상을 나타내는 화상신호를 상기 광변조부에 교대로 또한 논인터레이스 방식으로 공급하기 위해서, 상기 광변조부에 교대로 부여해야 할 2개의 표시용 화상신호를 상기 2개의 필드 화상 신호로부터 각각 생성하고, 이 때, 상기 2개의 표시용 화상신호의 각 라인의 신호중에서 상기 광변조부의 동일 라인에 대하여 교대로 부여되는 각 한쌍의 신호가 상기 원화상내에서 정의되는 서로 같은 라인 위치의 화상을 나타내도록, 상기 2개의 필드 화상 신호의 적어도 한쪽에 관해서 보간을 실행함으로써 상기 2개의 표시용 화상신호를 생성하는 것을 특징으로 하는 화상 처리 방법.
- 제 1 항에 있어서, 상기 2개의 필드 화상을 또한 수평방향으로 각각 β배하는 경우에는, 상기 광변조부의 각 라인상의 화소인 대상 화소를 나타내는 화상신호를, 상기 원화상에 있어서 상기 홀수 라인 필드와 상기 짝수 라인 필드의 각각에 포함되어 있는 각각 4개의 화소의 화상신호를, 상기 홀수 라인 필드와 상기 짝수 라인 필드에 있어서 각각 보간함으로써 작성하고, 상기 4개의 화소로서는, 상기 대상 화소를 격자형으로 둘러싸는 가장 근접한 4개의 화소를 선택하는 것을 특징으로 하는 화상 처리 방법.
- 원화상의 홀수 라인 필드와 짝수 라인 필드를 인터레이스 방식으로 표시하기 위한 2개의 필드 화상 신호에 근거하여, 광 변조부에 논인터레이스 방식으로 화상신호를 공급하는 화상 표시 장치로서,상기 2개의 필드 화상 신호로 나타나는 2개의 필드 화상을 수직방향으로 각각 α배한 2개의 화상을 나타내는 화상신호를 상기 광변조부에 교대로 또한 논인터레이스 방식으로 공급할 때, 상기 2개의 필드 화상 신호의 각각 근거하여 생성되어 상기 광변조부의 동일 라인에 대하여 교대로 부여되는 2개의 표시용 화상신호가 상기 원화상내에서 정의되는 서로 같은 라인 위치의 화상을 나타내도록, 상기 2개의 필드 화상 신호의 적어도 한쪽에 관해서 보간을 실행함으로써 상기 2개의 표시용 화상신호를 생성하는 화상 처리부를 구비하는 것을 특징으로 하는 화상 표시 장치.
- 제 3 항에 있어서, 상기 화상 처리부는 상기 2개의 필드 화상을 또한 수평방향으로 각각 β배하는 경우에는, 상기 광변조부의 각 라인상의 화소인 대상 화소를 나타내는 화상신호를, 상기 원화상에 있어서 상기 홀수 라인 필드와 상기 짝수 라인 필드의 각각에 포함되어 있는 각각 4개의 화소의 화상신호를, 상기 홀수 라인 필드와 상기 짝수 라인 필드에 있어서 각각 보간함으로써 작성하고, 상기 4개의 화소로서는, 상기 대상 화소를 격자형으로 둘러싸는 가장 근접한 4개의 화소를 선택하는 것을 특징으로 하는 화상 표시 장치.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP98-116163 | 1998-04-10 | ||
| JP10116163A JPH11298862A (ja) | 1998-04-10 | 1998-04-10 | 画像処理方法及び画像表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20010013552A true KR20010013552A (ko) | 2001-02-26 |
Family
ID=14680347
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019997011559A KR20010013552A (ko) | 1998-04-10 | 1999-04-06 | 화상 처리 방법 및 화상 표시 장치 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6507346B1 (ko) |
| EP (1) | EP1001405A4 (ko) |
| JP (1) | JPH11298862A (ko) |
| KR (1) | KR20010013552A (ko) |
| CN (1) | CN1272936A (ko) |
| TW (1) | TW404113B (ko) |
| WO (1) | WO1999053473A1 (ko) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4661499A (en) * | 1985-06-18 | 1987-04-28 | Merck Frosst Canada, Inc. | 2-[(substituted)-phenoxymethyl]quinolines |
| JP3998399B2 (ja) * | 1999-12-03 | 2007-10-24 | 松下電器産業株式会社 | 映像信号変換装置 |
| KR100343374B1 (ko) * | 1999-12-18 | 2002-07-15 | 윤종용 | 영상 신호 처리 장치 및 그 처리 방법 |
| US6724945B1 (en) * | 2000-05-24 | 2004-04-20 | Hewlett-Packard Development Company, L.P. | Correcting defect pixels in a digital image |
| US7499545B1 (en) * | 2001-02-05 | 2009-03-03 | Ati Technologies, Inc. | Method and system for dual link communications encryption |
| JP4682380B2 (ja) * | 2001-02-08 | 2011-05-11 | 株式会社メガチップス | 画像処理装置および画像処理方法 |
| GB0112395D0 (en) * | 2001-05-22 | 2001-07-11 | Koninkl Philips Electronics Nv | Display devices and driving method therefor |
| JP4141208B2 (ja) * | 2002-08-30 | 2008-08-27 | 三洋電機株式会社 | 映像信号処理装置、および集積回路 |
| JP2004212610A (ja) * | 2002-12-27 | 2004-07-29 | Sharp Corp | 表示装置の駆動方法、表示装置の駆動装置、および、そのプログラム |
| CN1279755C (zh) * | 2003-04-16 | 2006-10-11 | 华亚微电子（上海）有限公司 | 混合二维与三维隔行逐行转换方法 |
| JP4911890B2 (ja) * | 2004-03-26 | 2012-04-04 | ルネサスエレクトロニクス株式会社 | 自己発光型表示装置及びその駆動方法 |
| GB0419870D0 (en) * | 2004-09-08 | 2004-10-13 | Koninkl Philips Electronics Nv | Apparatus and method for processing video data |
| GB2476027A (en) * | 2009-09-16 | 2011-06-15 | Sharp Kk | Display privacy image processing method to emphasise features of a secondary image |
| JP4856776B1 (ja) * | 2010-11-29 | 2012-01-18 | エピクロス株式会社 | 画像処理装置およびその方法 |
| GB2496113A (en) * | 2011-10-28 | 2013-05-08 | Sharp Kk | Multiple view window multi-primary display |
| CN103191020A (zh) * | 2013-04-24 | 2013-07-10 | 蔡伟雄 | 一种可调节煎药火力与剩药量的电药壶及其电路控制方法 |
| CN103236246A (zh) * | 2013-04-27 | 2013-08-07 | 深圳市长江力伟股份有限公司 | 基于硅基液晶的显示方法及显示装置 |
| CN103313114A (zh) * | 2013-06-29 | 2013-09-18 | 苏州市牛勿耳关电器科技有限公司 | 一种物联网led电视机 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69026666T2 (de) * | 1989-09-07 | 1997-01-09 | Hitachi Car Engineering Co.,Ltd., Hitachinaka, Ibaraki | Bildanzeigegerät mit einem nichtverschachtelten Abtastsystem |
| US5268758A (en) * | 1990-09-26 | 1993-12-07 | Matsushita Electric Industrial Co., Ltd. | Horizontal line interpolation circuit and image pickup apparatus including it |
| JPH04223785A (ja) * | 1990-12-26 | 1992-08-13 | Sony Corp | 映像信号補間処理方法 |
| JPH04339480A (ja) * | 1991-01-31 | 1992-11-26 | Pioneer Electron Corp | 拡大表示装置の直線補間回路 |
| JPH0693773B2 (ja) * | 1992-04-27 | 1994-11-16 | 株式会社ハイコム | 走査線数の拡大方法 |
| JP2826449B2 (ja) * | 1993-09-17 | 1998-11-18 | 株式会社日立製作所 | フロー式粒子画像解析方法およびフロー式粒子画像解析装置 |
| US5978041A (en) * | 1994-10-24 | 1999-11-02 | Hitachi, Ltd. | Image display system |
| JP3453199B2 (ja) * | 1994-10-25 | 2003-10-06 | パイオニア株式会社 | マトリクス型平面ディスプレイ装置 |
| JPH08335062A (ja) * | 1995-06-06 | 1996-12-17 | Fujitsu Ltd | 走査方式変換方法、走査方式変換装置及び画像表示装置 |
| AU7272096A (en) * | 1995-11-08 | 1997-05-29 | Genesis Microchip Inc. | Method and apparatus for de-interlacing video fields to progressive scan video frames |
| US6288745B1 (en) * | 1997-04-24 | 2001-09-11 | Mitsubishi Denki Kabushiki Kaisha | Scanner line interpolation device |
| US6266983B1 (en) * | 1998-12-09 | 2001-07-31 | Kawasaki Steel Corporation | Method and apparatus for detecting flaws in strip, method of manufacturing cold-rolled steel sheet and pickling equipment for hot-rolled steel strip |
-
1998
- 1998-04-10 JP JP10116163A patent/JPH11298862A/ja not_active Withdrawn
-
1999
- 1999-04-06 WO PCT/JP1999/001830 patent/WO1999053473A1/ja not_active Application Discontinuation
- 1999-04-06 CN CN99800906A patent/CN1272936A/zh active Pending
- 1999-04-06 US US09/445,743 patent/US6507346B1/en not_active Expired - Lifetime
- 1999-04-06 EP EP99912127A patent/EP1001405A4/en not_active Withdrawn
- 1999-04-06 KR KR1019997011559A patent/KR20010013552A/ko not_active Application Discontinuation
- 1999-04-07 TW TW088105550A patent/TW404113B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| CN1272936A (zh) | 2000-11-08 |
| EP1001405A1 (en) | 2000-05-17 |
| EP1001405A4 (en) | 2003-04-16 |
| US6507346B1 (en) | 2003-01-14 |
| JPH11298862A (ja) | 1999-10-29 |
| WO1999053473A1 (fr) | 1999-10-21 |
| TW404113B (en) | 2000-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20010013552A (ko) | 화상 처리 방법 및 화상 표시 장치 | |
| US6606099B2 (en) | Display device for creating intermediate gradation levels in pseudo manner and image signal processing method | |
| JP2585957B2 (ja) | ビデオデータ変換処理装置とビデオデータ変換装置を有する情報処理装置 | |
| US7868947B2 (en) | Moving image display device and method for moving image display | |
| US6331862B1 (en) | Image expansion display and driver | |
| KR100735783B1 (ko) | 표시 장치 및 그 표시 방법 | |
| JP4470824B2 (ja) | 残像補償表示 | |
| KR20080106044A (ko) | 프로젝터, 화상 표시 장치 및 화상 처리 장치 | |
| US6853354B2 (en) | Multi display projector | |
| EP2642477B1 (en) | Video display method and liquid-crystal display device employing same | |
| KR100255987B1 (ko) | 특별한신호처리기없이확대화상을표시하도록하는액정디스플레이장치의구동회로 | |
| JP4649956B2 (ja) | 動き補償 | |
| US6897902B1 (en) | Digital video-processing unit | |
| JP3614334B2 (ja) | 映像信号処理装置 | |
| US20020113891A1 (en) | Multi-frequency video encoder for high resolution support | |
| EP0794524B1 (en) | Matrix display device with aspect ratio conversion | |
| JPH08317321A (ja) | 画像表示装置 | |
| JP2000020713A (ja) | 画像処理装置および投写型表示装置 | |
| JPH01248195A (ja) | フラットパネルディスプレイ | |
| JP4784176B2 (ja) | 画像表示装置 | |
| JP2005070652A (ja) | 画像表示装置 | |
| JP2008040405A (ja) | 画像データ処理装置、画像表示装置、駆動画像データ生成方法、およびコンピュータプログラム | |
| JP3548666B2 (ja) | 液晶コントローラおよび液晶表示装置 | |
| JPH11202837A (ja) | 液晶表示装置およびその駆動回路 | |
| JPH07134576A (ja) | 画像拡大装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |