CN1272936A

CN1272936A - 图象处理方法和图象显示装置

Info

Publication number: CN1272936A
Application number: CN99800906A
Authority: CN
Inventors: 大寺笃
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1998-04-10
Filing date: 1999-04-06
Publication date: 2000-11-08
Also published as: EP1001405A1; KR20010013552A; EP1001405A4; US6507346B1; JPH11298862A; WO1999053473A1; TW404113B

Abstract

在把隔行扫描方式的图象信号转换成非隔行扫描方式,并按任意放大率显示在液晶显示板上时,为了降低闪烁的发生,在场内进行行内插处理,以便在各偶数或奇数场中把原图象内相同图象行位置上的数据提供给液晶显示板的各显示部分行。当原图象例如被放大三倍时,液晶显示板的对第二显示行供给的原图象的图象行位置为L2(2/3)。该图象行位置,在奇数场中是使原图象的两图象行L1、L3之间的距离被按5∶1内分的位置,在偶数场中是使原图象的两图象行L2、L4之间的距离被按1∶2内分的位置。通过进行将这些内插率作为内插系数内插处理,因此,由原图象与两图象行的数据产生各场的显示行数据。

Description

图象处理方法和图象显示装置

[技术领域]

本发明涉及根据隔行方式的图象信号按非隔行方式显示图象的图象处理技术。

[背景技术]

在电视和视频中用于显示图象的视频信号采用所谓的隔行方式。在隔行方式中，把包括多个水平行的一画面部分的图象分成奇数场和偶数场轮流地显示在画面上。包括奇数行和偶数行的全行图象被称为‘帧’，另一方面，由奇数行显示的图象和由偶数行显示的图象被分别称为‘奇数场’、‘偶数场’。

由于主要用于电视和视频中的布老恩管(Braun tube)的残象时间较长，所以即使按隔行方式轮流地显示奇数场和偶数场，也不会明显地感觉图象的闪烁。与此相对，由于液晶板的残象时间比较短，所以如果按隔行方式显示图象，那么会发现图象闪烁。因此，在液晶板中，采用每次把图象信号供给液晶板的所有行的非隔行方式。根据隔行方式的视频信号，在液晶板上显示图象时，把隔行方式的视频信号转换成非隔行方式的显示图象信号供给液晶板。

图14是展示把隔行方式的视频信号按非隔行方式显示在液晶板(LCD板)上的实例的说明图。图14(A)所示的原图象有10行水平行。此时，在把奇数场的图象按非隔行方式显示在液晶板上的情况下，如图14(B)所示，对液晶板的5行的各行按增加的顺序提供原图象奇数场的行数据L1、L3、L5、L7、L9。符号‘L1’表示原图象第一行的图象数据。另一方面，在把偶数场的图象显示在液晶板上的情况下，如图14(C)所示，对液晶板5行的各行按增加的顺序提供原图象偶数行的行数据L2、L4、L6、L8、L10。如果比较图14(B)和图14(C)可知，提供给液晶板相同行的奇数场和偶数场的行数据的原图象的行位置不同。因此，在被显示的图象中产生闪烁(颤动)。

再有，在本说明书中，如图14(B)、(C)所示，把完全没有间隙地显示各场的行时的图象尺寸称为‘初期尺寸’。因此，显示图象初期尺寸的垂直方向宽度为原图象的1/2，而水平方向的宽度与原图象相等。显示图象的倍率以该初期尺寸作为基准来计算。

图15是表示把图14(A)所示的隔行方式的视频信号按非隔行方式显示在液晶板上时，将图象在垂直方向上放大3倍的实例的说明图。通过直线内插各场原来行的图象数据，生成表示因放大追加的行的图象数据。如果比较图15(A)和图15(B)可知，提供给液晶板的相同行上的奇数场和偶数场的行数据的原图象中的行位置不同。因此，在这种情况下，在被显示的图象上也发生闪烁。

如上所述，由于以往提供给液晶板的相同行上的图象信号的原图象的行位置在奇数场和偶数场上偏离原位置，所以存在在被显示的图象上产生闪烁的问题。再有，这类问题不限于使用液晶板的情况，一般来说，这是在把隔行方式的图象信号转换成非隔行方式，按任意倍率显示的情况下所共有的问题。

为了解决以往技术中的上述课题，本发明的目的在于提供在把隔行方式的图象信号转换成非隔行方式，按任意倍率显示时，可以降低闪烁发生的技术。

[发明的公开]

上述课题用以下所示的图象处理方法、图象处理装置和图象显示装置来解决。

本发明的图象处理方法，根据按隔行方式显示原图象的奇数行场和偶数行场的两个场图象信号，按非隔行方式将图象信号供给光调制部分，

其特征在于，为了把按所述两个场图象信号显示的两个场图象在垂直方向上分别变为α倍的表示两个图象的图象信号按交替并且非隔行的方式供给所述光调制部分，根据所述两个场图象信号分别生成应该交替供给所述光调制部分的两个显示图象信号，此时，通过对所述两个场图象信号中的至少一个实施内插，生成所述两个显示图象信号，以便在所述两个显示图象信号的各行信号内，交替供给所述光调制部分的同一行的每一对信号表示按所述原图象内所定义的彼此相等的行位置图象。

其中，‘光调制部分’指按照图象信号生成可以视觉识别图象的光的装置。作为光调制部分，例如可以采用液晶板、等离子体显示板和CRT等各种装置。

按照本发明的图象处理方法，交替提供给光调制部分的同一行的两个显示图象信号表示在原图象内定义的相互相等的行位置的图象。因此，供给光调制部分的两个场图象在相互垂直的方向上没有偏离。由此，根据隔行方式的图象信号，把表示在垂直方向上放大/缩小的图象的图象信号按非隔行方式供给光调制部分时，可以防止闪烁的发生。

在上述图象处理方法中，最好在把所述两个场图象进而在水平方向上分别变为β倍的情况下，通过在所述奇数行场和所述偶数行场中分别对包含于所述原图象的所述奇数行场和所述偶数行场的各个中的四个象素的图象信号进行内插，制成表示作为所述光调制部分各行上的象素的目标象素的图象信号，选择按阵列状包围所述目标象素的最靠近的四个象素作为所述四个象素。

按照上述方法，在光调制部分的同一象素中，无论奇数行场还是偶数行场，都可以提供在原图象内的同一象素位置的象素数据。由此，根据隔行方式的图象信号，在把表示沿垂直方向和水平方向分别按任意倍率放大/缩小的图象的图象信号按非隔行方式供给光调制部分时，可以防止闪烁的发生。

本发明的图象显示装置，根据按隔行方式显示原图象的奇数行场和偶数行场的两个场图象信号，按非隔行方式将图象信号供给光调制部分，其特征在于，该图象显示装置包括图象处理部分，该图象处理部分在把按所述两个场图象信号表示的两个场图象在垂直方向上分别变为α倍的表示两个图象的图象信号按交替并且非隔行的方式供给所述光调制部分时，通过对所述两个场图象信号中的至少一个实施内插，生成所述两个显示图象信号，以便分别根据所述两个场图象信号生成的交替供给所述光调制部分同一行的两个显示图象信号表示按所述原图象内所定义的相互相等的行位置的图象。

此外，在所述图象处理部分，可以在把所述两个场图象进一步在水平方向上分别变为β倍的情况下，通过在所述奇数行场和所述偶数行场中分别对包含于所述原图象的所述奇数行场和所述偶数行场的各个中的四个象素的图象信号进行内插，制成表示作为所述光调制部分各行上象素的目标象素的图象信号，选择按阵列状包围所述目标象素的最靠近的四个象素作为所述四个象素。

利用上述图象显示装置，与上述图象处理方法一样，根据隔行方式的图象信号，在把表示放大/缩小的图象的图象信号按非隔行方式供给光调制部分时，可以防止闪烁的发生。

[附图的简单说明]

图1是表示作为本发明实施例的图象处理装置和图象显示装置结构的方框图。

图2是表示图象放大/缩小处理部分50的结构一例的示意性方框图。

图3是表示ODD存储器110a和EVEN存储器110b的存储内容的说明图。

图4是表示内插处理电路126的内部结构的方框图。

图5是表示按初期尺寸显示图象时的奇数场和偶数场的说明图。

图6是表示在把图5(B)、图5(C)所示的初期尺寸的图象放大3倍显示的情况下，应该显示在液晶显示板各行上的偶数场的原图象的行位置的说明图。

图7是表示液晶显示板的各显示行的图象行位置与奇数场和偶数场中原来包含的图象行的关系的说明图。

图8是表示图象行位置Ly的内插方法的说明图。

图9是表示在把图象放大3倍显示的情况下，提供给各显示部分行的各自奇数场和偶数场的图象行内插式的说明图。

图10是表示在垂直方向和水平方向上分别放大3倍的情况下，提供给液晶显示板80各行上的各象素的原图象象素数据的说明图。

图11是表示象素P(y，x)内插方法的说明图。

图12是表示在水平和垂直方向上放大3倍的情况下使用的系数K00、K01、K11的说明图。

图13是表示在水平和垂直方向上放大5/4倍的情况下使用的系数K00、K01、K11的说明图。

图14是表示把隔行方式的视频信号按非隔行方式显示在液晶板上的实例的说明图。

图15是表示把图14(A)所示的隔行方式的视频信号按非隔行方式显示在液晶板上时，将图象在垂直方向上放大3倍的实例的说明图。

在附图中，各符号分别表示以下部分。

20…同步分离部分

30…信号规格转换部分

40…AD转换部分

50…图象放大/缩小处理部分

60…CPU

70…液晶显示器驱动部分

80…液晶显示板

100…图象处理部分

110…场存储器

110a…ODD存储器

110b…EVEN存储器

112…写入时钟生成电路

114…写入控制电路

116…读出控制电路

118…同步信号发生电路

120…放大/缩小处理控制电路

122…行存储器

122a、122b、122c…行存储器

124…行存储器控制电路

126…内插处理电路

128…系数选择控制电路

130…ODD系数存储器

132…EVEN系数存储器

134…控制条件寄存器

140、142…移位寄存器

144、146、148、150…乘法电路

152…加法电路

154…输出缓冲器

[实施发明的最佳形态]

以下，一边参照附图所示的本发明实施例，一边进行更详细地说明。

A.图象处理装置和图象显示装置的整体结构：

下面，根据实施例说明本发明的实施形态。图1是表示作为本发明实施例的图象显示装置结构的方框图。该图象显示装置是包括图象处理部分100、液晶显示器驱动部分70和作为光调制部分的液晶显示板80的计算机***。图象处理部分100包括同步分离部分20、信号规格转换部分30、AD转换部分40、图象放大/缩小处理部分50和CPU60。该图象显示装置是采用图中未示出的光学***把显示在液晶显示板80上的图象投影显示在投影屏幕上的投影型显示装置(称为投影器)。

再有，图象处理部分100也可以有液晶显示器驱动部分70和液晶显示板80为单体的结构。此外，也可以使用与液晶显示板80不同种类的显示装置(例如，等离子体显示板和CRT)。

同步分离部分20从隔行方式的混合图象信号VS(重叠亮度信号、颜色信号和同步信号的图象信号)分离垂直同步信号VD1和水平同步信号HD1，并且判别输入的图象信号为奇数场的图象信号还是偶数场的图象信号，输出场信号FD。

信号规格转换部分30把混合图象信号VS转换成R(红)、G(绿)、B(蓝)三色的分量图象信号RGBS(不包括同步信号的图象信号)。分量图象信号RGBS在AD转换部分40中被转换成数字图象信号DVI，输入至图象放大/缩小处理部分50。

再有，由图象放大/缩小处理部分50供给采用AD转换的采样时钟信号DCLK1。

图象放大/缩小处理部分50根据由CPU 60提供的处理条件，把从AD转换部分40输出的各场的图象信号DVI作为输出图象信号DVO输出。此时，可以进行图象的放大或缩小处理。此外，图象放大/缩小处理部分50输出在液晶显示器80上显示图象的水平同步信号HD2、垂直同步信号VD2和点时钟信号DCLK2。再有，后面将详细说明图象放大/缩小处理部分50。

根据该输出图象信号DVO、垂直同步信号VD2、水平同步信号HD2和点时钟信号DCLK2，液晶显示器驱动部分70在液晶显示板80上显示图象。

B.图象放大/缩小处理部分50的结构：

图2是表示图象放大/缩小处理部分50的结构一例的示意性方框图。图象放大/缩小处理部分50包括场存储器110、写入时钟生成电路112、写入控制电路114、读出控制电路116、同步信号发生电路118、放大/缩小处理控制电路120、行存储器122、行存储器控制电路124、内插处理电路126、系数选择控制电路128、ODD系数存储器130、EVEN系数存储器132和控制条件寄存器134。

控制条件寄存器134为存储图象处理装置中各种控制条件的寄存器。这些条件通过总线由CPU 60来设定。在图2中，标有‘*’的方框被分别连接在控制条件寄存器134上，根据存储于控制条件寄存器134中的条件实施各自的处理。

场存储器110包括ODD存储器110a和EVEN存储器110b两个存储器。图3是表示ODD存储器110a和EVEN存储器110b的存储内容的说明图。图中的P(y，x)表示第y行上的第x个象素的图象信号。ODD存储器110a存储从AD转换部分40输出的数字图象信号DVI内的奇数场的图象信号。另一方面，EVEN存储器110b存储偶数场的图象信号。就是说，ODD存储器110a存储如图3(A)所示的第L1行、第L3行、第L5行、…的图象信号，而EVEN存储器110b存储如图3(B)所示的第L2行、第L4行、第L6行、…的图象信号。在本实施例中，使用两个存储器，但也可以使用可以存储两个场部分的图象信号的一个存储器。此外，作为场存储器，可以采用DRAM、SRAM、VRAM等各种存储器。

图2所示的写入时钟生成电路112生成与水平同步信号HD1同步的点时钟信号DCLK1。该点时钟信号DCLK1被作为AD转换部分40的采样时钟使用。在写入时钟生成电路112内，设有图中未示出的PLL电路，按照控制条件寄存器134中设定的分频比该PLL电路生成点时钟信号DCLK1。该分频比相当于水平同步信号HD1的频率与点时钟信号DCLK1的频率之比。

写入控制电路114进行将从AD转换部分40输出的图象信号DVI写入场存储器110的控制。根据存储于控制条件寄存器134中的图象取入条件(例如，表示以同步信号HD1/VD1为基准从图象的哪个范围取入的条件)，对同步信号HD1/VD1和点时钟信号DCLK1进行同步，执行该写入控制。

同步信号发生电路118生成水平同步信号HD2、垂直同步信号VD2和点时钟信号DCLK2。这些信号用于读出存储于场存储器110中的图象数据，并在液晶显示板80上进行显示的各种处理中。

由在液晶显示板80上显示图象的优选频率范围中，可充分地获得对由场存储器110读出的图象实施放大/缩小处理所需处理时间的频率值来决定同步信号HD2和VD2频率。与点时钟信号DCLK1同样的由图中未示出的PLL电路根据水平同步信号HD2，生成点时钟信号DCLK2。再有，生成这些信号HD2、VD2、DCLK2的控制条件由控制条件寄存器134供给。

放大/缩小处理控制电路120根据存储于控制条件设定寄存器134中的放大/缩小控制条件，控制读出控制电路116、行存储器控制电路124、系数选择控制电路128。由此，把从场存储器110读出的图象数据进行放大/缩小并且进行内插，提供给液晶显示板80，其结果，显示出所期望的倍率的图象。

与从同步信号发生电路118供给的点时钟信号DCLK2和同步信号HD2/VD2同步地实施该图象显示处理。

首先，在图象显示时，读出控制电路116根据由放大/缩小处理控制电路120供给的读出控制信号FREQ从场存储器110中读出图象数据RD。从场存储器110读出的图象数据RD通过行存储器控制电路124存储在行存储器122中。就是说，行存储器控制电路124根据由放大/缩小处理控制电路120供给的写入控制信号LMW，把从场存储器110读出的图象数据RD每一行顺序地存入三个行存储器122a、122b、122c中。此外，在任何一个行存储器中写入图象数据RD期间，还同时实施把两行部分的图象数据RDA、RDB从其它两个行存储器中按每个象素顺序读出的处理。图象数据RDA是比图象数据RDB早一行写入行存储器122中的图象数据。再有，根据读出控制信号FREQ输出写入控制信号LMW和读出控制信号LMR。

内插处理电路126利用从行存储器122读出的图象数据RDA、RDB，生成应该提供给液晶显示板80的各行的图象数据DVO。图4是表示内插处理电路126内部结构的方框图。内插处理电路126包括两个移位寄存器140、142，四个乘法电路144、146、148、150，加法电路152，输出缓冲器154。把由各个行存储器控制电路124供给的两行图象数据RDA、RDB按每一个象素顺序输入到第一和第二移位寄存器140、142。第一和第二移位寄存器140、142为两级锁存电路，每当从行存储器122中读出并输入一个象素的图象数据时，根据移位时钟SFCLK每次移位一级。由行存储器控制电路124或放大/缩小处理控制电路120根据读出控制信号LMR输出该移位时钟SFCLK。

例如，如果两行上的第一象素的图象数据被分别输入至移位寄存器140、142，那么在第一级锁存为0时按移位时钟SFCLK的变化时间锁存第一象素的图象数据。接着，如果在移位寄存器140、142中输入第二象素的图象数据，按第二象素的图象数据按移位时钟SFCLK的变化时间锁存第一级锁存0。此外，按第一级锁存0锁存的第一象素的图象数据在第二级锁存1时按移位时钟SFCLK的变化时间锁存。由此，输入到第一移位寄存器140中的第1行的第一象素的图象数据作为图象数据PA1输出，第二象素的图象数据作为图象数据PA2输出。此外，输入到第二移位寄存器142中的第2行的第一象素的图象数据作为图象数据PB1输出，第二象素的图象数据作为图象数据PB2输出。

在从移位寄存器140、142输出的图象数据PA1、PA2、PB1、PB2中，在乘法电路144、146、148、150中乘以各自的系数K00、K01、K10、K11后输入至加法电路152。乘法电路144、146、148、150的系数K00、K01、K10、K11被存入ODD系数存储器130或EVEN系数存储器132中，输入到内插处理电路126中的图象数据按照奇数场或偶数场通过系数选择控制电路128来供给。就是说，如果输入的图象数据为奇数场的图象数据，那么选择存入ODD系数存储器130中的系数，如果为偶数场的图象数据，那么选择存入EVEN存储器132中的系数。加法电路152输出由四个乘法电路144、146、148、150输入的图象数据的相加值(K00·PA1+K01·PA2+K10·PB1+K11·PB2)。该相加值作为内插后的图象数据来使用。就是说，该内插处理电路126是从四个象素的图象数据中内插某个象素的图象数据的两行两列的行列运算电路。再有，下面说明该内插处理。

输出缓冲器152与同步信号HD2/VD2和点时钟信号DCLK2同步地，输出从加法电路152输出的图象数据作为图象信号DVO。

图2所示的系数选择控制电路128根据由放大/缩小处理控制电路120供给的选择控制信号FSEL按各行的各象素，将上述系数K00、K01、K10、K11供给内插处理电路126。根据对液晶显示板80的图象输出采样，将该选择控制信号FSEL供给系数选择控制电路128。

存入ODD系数存储器130和EVEN系数存储器132中的系数可以按照写入在场存储器110中的相对于各场图象在液晶显示板80上显示的图象尺寸，即按照放大/缩小率，由CPU 60来计算。或者，ODD系数存储器130和EVEN系数存储器132也可以预先存入与多个图象放大缩小量对应的多组系数，按照设定的图象放大/缩小率，由系数选择控制电路128选择其中一组。

如上所述，图象放大/缩小处理部分50把从AD转换部分40输入的隔行方式的图象转换成非隔行方式的图象，并且在液晶显示板80上按期望的倍率显示。

C.垂直方向的内插处理：

如以下说明的那样，内插处理电路126对奇数场和偶数场中的至少一个进行内插处理，以便经常在液晶显示板80的同一行上供给原图象内的同一行位置的图象数据。图5是在本实施例中表示按初期尺寸显示图象时的奇数场和偶数场的说明图。图5(A)所示的原图象与图5(C)所示的偶数场与以往技术中说明的图14(A)、图14(C)的情况相同。

图5(B)所示的奇数场把图象在垂直方向上内插，以便显示与偶数场相同的图象行位置的图象。其中，‘图象行’意味着原图象内的行，‘图象行位置’意味着在原图象内定义的行位置。图象行位置的值不限于整数，有包括后面说明的小数的值的情况。再有，为了与图象行区别，把液晶显示板80的行称为‘显示部分行’。

如图5(B)、图5(C)所示，在液晶显示板80的第1显示部分的行上，无论奇数场还是偶数场，都显示图象行L2。内插处理电路126在奇数场中，为了在液晶显示板80的第1显示部分行上显示图象行L2，通过内插(单纯平均)在奇数场中包括的两个图象行L1、L3的图象，可求出图象行L2的图象。这样得到的奇数场的图象行L2的图象与偶数场图象行L2的图象不完全相同，但由于两者很相似，所以可以防止闪烁。对于液晶显示板80的其它显示部分的行来说，同样也内插奇数场的图象，以便奇数场和偶数场可以显示相同图象行位置的图象。但是，在奇数场的最下端，不可以按内插求出与偶数场的最下端相同的图象行L10的图象。因此，由于只有最下端的显示部分的行显示奇数场和偶数场不同的图象行位置的图象，所以在此处可能产生一些闪烁。但是，在实际的图象显示装置中，由于显示部分行数在200～300行以上，所以即使仅在最下端的显示部分的行中产生一些闪烁，在实用上也没有问题。

再有，在图5所示的例中，为了与偶数场的图象行位置合并，内插奇数场的图象，但与此相反，为了与奇数场的图象行位置合并，也可以内插偶数场的图象。在这种情况下，在偶数场的最上端的行中，由于不能按内插求出与奇数场的最上端的行(图象行L1)相同的图象行位置的图象，所以只有最上端的行显示奇数场与偶数场不同的图象行位置的图象。于是，供给同一显示部分行的图象的图象行位置可以按奇数场与偶数场达到相同来调整，在最上端或最下端的显示部分行中，奇数场和偶数场的图象行位置也可以不同。

在本说明书中，‘在奇数场和偶数场两方面，对相同的显示部分行显示相同图象行位置的图象’的语句，表示允许显示这种最上端或最下端附近的少数显示部分行中不同图象行位置的图象，表示除了最上端或最下端附近的少数行之外在其它显示部分行中显示同一图象行位置的图象。

图6是表示在把图5(B)、图5(C)所示的初期尺寸的图象放大3倍显示的情况下，应该显示在液晶显示板各行上的偶数场的原图象的行位置说明图。

在把图象放大3倍的情况下，提供给液晶显示板80的各显示部分行1、2、3、4、…的偶数场的图象行变为L2、L(2+2/3)、L(3+1/3)、L4、…。就是说，可追加两行，以便在原图象中原来存在的偶数行之间按等间隔进行3等分。再有，图6所示的图象行位置也适用于奇数场。

在把图象在垂直方向上变为α倍(α为非0的任意正数)时，第m显示部分行上显示的图象行的位置(行序号)y按下式(1)产生。

Y＝2+(2/α)·(m-1) …(1)

图6所示的各显示部分行的图象行位置(附加在文字‘L’后的数字)的值由该式(1)得到。此外，显然，通过把α＝1代入式(1)，还可得到上述图5(C)所示的初期尺寸的各显示部分行的图象行位置。

再有，如果采用式(1)单纯地进行直线内插，那么图6所示的第12～15显示行中的图象行位置就变为图中()内所示的位置。但是，如图5(A)所示，由于假设图象行仅到第10行，所以偶数场中不能内***图象行L10更下侧的行(图6中的L(10+2/3)、L(11+1/3))。此外，在奇数场中不可以内***图象行L9更下侧的行。因此，液晶显示板80的第12～15显示部分行的图象行位置就与奇数场最下端的图象行L9合并。在由上式(1)得到的y值超过奇数场的图象行位置的最大值(图5情况下为9)时，通过把y强制地设定为其最大值，可以容易地实现这种图象行位置的调整。这样一来，在所有显示部分行中，可以使偶数场和奇数场的图象行位置一致。再有，不进行这种y值的再调整，与图5所示的初期尺寸情况相同，在最上端或最下端附近的少数行中也允许显示不同图象行位置的图象。这样，只要倍率α不太大，那么最上端或最下端附近的少数行中的闪烁在实用上就没有问题。

图7是表示液晶显示板各显示行的图象行位置与奇数场和偶数场中原来包含的图象行的关系的说明图。用于各场的内插处理中的内插系数由各显示部分行的图象位置与在各场中原来包括的图象行的位置的关系来决定。例如，提供给液晶显示板80的第2显示部分行(被显示)的图象行为L(2+2/3)。该图象行L(2+2/3)的位置在偶数场中与把两个图象行L2、L4之间内分成1∶2的位置相当。

其中，如图8所示，图象行位置的值为y的图象行Ly被假设为从图象行位置为i和(i+2)的两个图象行Li、Li+2内插的图象行。该值y为由上式(1)得到的值。此时，图象行Ly的行数据可根据下式(2)算出。

Ly＝ky·Li+(1-ky)·Li+2 …(2)

其中，校正系数Ky如下式(3)所示，表示y行和(i+2)行之间距离对i行和(i+2)行之间距离的比例。

ky＝{(i+2)-y}/{(i+2)-i}

＝{(i+2)-y}/2 …(3)

表示用于图象行Ly内插中的两个图象行Li、Li+2位置的参数i在偶数场时按下式(4a)产生。

偶数场：i＝2·{INT[y/2]} …(4a)

其中，算子INT[]表示舍去括号内值的小数点后面的数的整数运算。

在奇数场时，参数i按下式(4b)产生。

奇数场：i＝2·{INT[(y-1)/2]}+1 …(4b)

提供给液晶显示板80的第m显示部分行的图象行的行数据在偶数场和奇数场的每个场中可以分别根据式(1)至式(4b)求出。例如，如图7所示，显示于第2显示部分行上的图象行L(2+2/3)的行数据在偶数场和奇数场时可分别如下算出。

偶数场：L(2+2/3)＝2/3·L2+1/3·L4

奇数场：L(2+2/3)＝1/6·L1+5/6·L3

图9是表示在把图象放大3倍显示的情况下，提供给各显示部分行的各个奇数场和偶数场中的图象行内插式的说明图。根据上式(1)至式(4b)可分别算出各种图象行的内插系数。

如上所述，在把隔行方式的原图象转换成非隔行方式，在垂直方向上按预定的倍率显示在液晶显示板80上的情况下，对于液晶显示板80的各显示部分来说，可以使各个偶数场和奇数场提供的图象行位置相互一致。由此，在液晶显示板80上显示的图象中，可以防止闪烁发生。

D.水平方向的内插处理：

除了放大方向为水平方向外，水平方向的放大/缩小处理可以按与垂直方向的情况相同地实施。再有，原图象水平方向的象素位置在奇数场和偶数场中一致。因此，如垂直方向的放大/缩小那样，对于液晶显示板80的水平方向的各象素来说，不必进行调整就可以使偶数场和奇数场中分别提供的图象数据的原图象的象素相互一致。

以下，把原图象内的象素称为‘图象内象素’，把原图象内定义的象素位置称为‘图象内象素位置’。图象内象素位置的值不限于整数，有包括小数值的情况。此外，把液晶显示板80的象素称为‘显示部分象素’，把该位置称为‘显示部分象素位置’。

在把图象在水平方向上变为β倍(β为非0的任意正数)时，按与上式(1)类似的下式(5)提供在第n显示部分象素中显示的图象内象素的位置(象素序号)x。

X＝1+(1/β)·(n-1) …(5)

此外，根据图象内象素位置为j和(j+1)的两个图象内象素Pj、Pj+1的象素数据，内插图象内象素位置的值为x的图象内象素Px的象素数据。此时，根据与上式(2)类似的下式(6)可算出图象内象素Px的象素数据。

Px＝kx·Pj+(1-kx)·Pj+1 …(6)

其中，校正系数kx由类似于上式(3)的下式(7)产生。

kx＝{(j+1)-x}/{(j+1)-j}

＝{(j+1)-x} …(7)

此外，表示用于图象内象素Px的内插中的两个图象内象素Pj、Pj+1的位置的参数j由下式(8)产生。

j＝{INT[x]} …(8)

于是，提供给第n个显示部分象素的图象内象素的象素数据可以使用上述式(5)至式(7)求出。

E.伴随垂直方向和水平方向的放大/缩小的内插处理：

图10是表示在垂直方向和水平方向上分别放大3倍的情况下，表示提供给液晶显示板80的各行上各象素的原图象的象素数据的说明图。图中的P(y，x)表示第y图象行上的第x图象内象素的象素数据。按照垂直方向的倍率α和水平方向的倍率β，可根据上式(1)和式(5)分别算出作为表示第m显示部分行的第n显示部分象素的象素数据P(y，x)的参数的x、y。

通过组合按上式(2)提供的垂直方向的内插式和按式(6)提供的水平方向的内插式，可以作成提供各象素数据的内插式。图11是表示象素P(y，x)内插方法的说明图。按上式(3)提供垂直方向的校正系数ky(0≤ky≤1)。此外，按上式(7)提供水平方向的校正系数kx(0≤kx≤1)。可以根据包围该象素的四个象素P(i，j)、P(i，j+1)、P(i+2，j)、P(i+2，j+1)和校正系数Ky、Kx，由下式(9)求出第y图象行的第x象素数据P(y，x)。

P(y，x)＝ky·kx·P(i，j)+ky·(1-kx)·P(i，j+1)+(1-ky)·kx·P(i+2，j)+(1-ky)·(1-kx)·P(i+2，j+1) …(9)

再有，在式(9)中，如果kx＝1，那么式(9)与式(2)等价。就是说，根据式(9)，可以求出仅在垂直方向上放大/缩小的第y个图象行的内插图象数据。同样，如果ky＝1，那么可以求出仅在水平方向上放大/缩小的第x个象素的的内插图象数据。

再有，可以将式(9)改写为下式(10)、式(11a)～(11d)。

P(y，x)＝K00·P(i，j)+K01·P(i，j+1)+K10·P(i+2，j)+K11·P(i+2，j+1) …(10)

K00＝ky·kx …(11a)

K01＝ky·(1-kx) …(11b)

K10＝(1-ky)·kx …(11c)

K11＝(1-ky)·(1-kx) …(11d)

图4所示的内插处理电路126表示实现式(10)的线性运算的结构。就是说，内插处理电路126按照四个系数K00、K01、K10、K11的设定，可以生成在预定放大/缩小处理中提供给液晶显示板80各行上的各象素的图象数据。

图12是表示在水平和垂直方向上放大3倍情况下使用的系数K00、K01、K10、K11的说明图。图中的行和象素表示液晶显示板80的行(显示部分行)和象素(显示部分象素)。在校正第m个显示部分行的第n个象素时使用的表示四个象素P(i，j)、P(i，j+1)、P(i+2，j)、P(i+2，j+1)的参数i、j在偶数场时由上式(1)、式(4a)和式(4b)决定。此外，在奇数场时，根据上述式(5)和式(8)来决定。此外，根据上式(3)、式(7)和式(11a)～(11d)算出四个内插系数K00、K01、K10、K11的值。

图13是表示在水平和垂直方向上放大5/4倍情况下所用的系数K00、K01、K10、K11的说明图。图中的行和象素表示液晶显示板80的行和象素。与放大3倍的情况同样，在把图象放大5/4倍的情况下，也根据上式(1)至式(11d)内插各象素，在液晶显示板80的同一象素上，无论偶数场还是奇数场，都可以提供原图象内同一象素位置的象素数据，其结果，可以防止闪烁发生。

如以上说明，本发明的图象处理装置按任意的倍率显示存储在场存储器110(图2)中的图象，此时，可以防止闪烁。

此外，在上述实施例中，示例性地说明了垂直方向或水平方向按相等的倍率进行放大的情况。但是，可以把水平方向的倍率β和垂直方向的倍率α分别独立地设定为非0的任意正值。不仅适用于放大情况，而且也适用于缩小情况。

再有，在本发明中，在图象的垂直方向的倍率α为偶数的情况下，无论奇数场还是偶数场，都有与通常的直线内插时同样的结果。因此，本发明在图象的垂直方向倍率β为偶数以外的值(例如，1/3、5/4、3、5等)时效果特别大。

此外，作为内插处理电路126，上述实施例示例性地表示了用以实现式(10)的两行两列的行列运算电路，但并不限于此。也可以使用更高次的行列运算所使用的滤波器。此外，根据采样和Bezier曲线，也可以使用内插运算电路。例如，在两行之间内插某行数据的情况下，根据其上下的行数据可判断其两行间的图象是向上凸还是向下凸。按照该判断结果，可以适当地变换上述校正系数。如果这样，那么可以进行精度更高的内插。

再有，本发明不限于上述实施例和实施形态，在不脱离其主要精神的范围内，可以在各种形态下实施，例如，可以有以下的变形。

作为上述实施例，作为光调制部分，采用液晶板，但作为光调制部分，也可以利用能够按照图象信号生成可视觉地识别图象的光的各种装置。例如，DMD(数字微反射镜装置：TI社商标)那样的反射型光阀、使用EL(电致发光)和LED的发光型显示装置、等离子体显示板和CRT等也可作为光调制部分使用。再有，液晶板有按照图象信号调制光源供给光的狭义的光调制器，但也可以考虑兼有光源功能和狭义光调制部分功能的EL、LED、等离子体显示板和CRT。

Claims

1.一种图象处理方法，根据按隔行方式显示原图象的奇数行场和偶数行场的两个场图象信号，按非隔行方式将图象信号供给光调制部分，

其特征在于，为了把按所述两个场图象信号显示的两个场图象在垂直方向上分别变为α倍的表示两个图象的图象信号按交替并且非隔行的方式供给所述光调制部分，从所述两个场图象信号分别生成应该交替供给所述光调制部分的两个显示图象信号，此时，通过对所述两个场图象信号中的至少一个实施内插，生成所述两个显示图象信号，以便在所述两个显示图象信号的各行信号内，交替供给所述光调制部分的同一行的每一对信号表示在所述原图象内所定义的彼此相等的行位置图象。

2.如权利要求1所述的图象处理方法，其特征在于，在把所述两个场图象在水平方向上进而分别变为β倍的情况下，通过在所述奇数行场和所述偶数行场中分别对包含在所述原图象的所述奇数行场和所述偶数行场的各个中的四个象素的图象信号进行内插，制成表示作为所述光调制部分各行上的象素的目标象素的图象信号，选择按阵列状包围所述目标象素的最靠近的四个象素作为所述四个象素。

3.一种图象显示装置，根据按隔行方式显示原图象的奇数行场和偶数行场的两个场图象信号，按非隔行方式将图象信号供给光调制部分，

其特征在于，该图象显示装置包括图象处理部分，该图象处理部分在把按所述两个场图象信号显示的两个场图象在垂直方向上分别变为α倍的表示两个图象的图象信号按交替并且非隔行的方式供给所述光调制部分时，通过对所述两个场图象信号中的至少一个实施内插，生成所述两个显示图象信号，以便使分别根据所述两个场图象信号生成并交替供给所述光调制部分同一行的两个显示图象信号表示在所述原图象内所定义的彼此相等的行位置的图象。

4.如权利要求3所述的图象显示装置，其特征在于，所述图象处理部分在把所述两个场图象在水平方向上进而分别变为β倍的情况下，通过在所述奇数行场和所述偶数行场中分别对包含在所述原图象的所述奇数行场和所述偶数行场的各个中的四个象素的图象信号进行内插，制成表示作为所述光调制部分各行上的象素的目标象素的图象信号，选择按阵列状包围所述目标象素的最靠近的四个象素作为所述四个象素。