KR20000063735A - 밀집도가 높은 패드 - Google Patents

밀집도가 높은 패드 Download PDF

Info

Publication number
KR20000063735A
KR20000063735A KR1020000044682A KR20000044682A KR20000063735A KR 20000063735 A KR20000063735 A KR 20000063735A KR 1020000044682 A KR1020000044682 A KR 1020000044682A KR 20000044682 A KR20000044682 A KR 20000044682A KR 20000063735 A KR20000063735 A KR 20000063735A
Authority
KR
South Korea
Prior art keywords
pad
pads
wire
heights
integration degree
Prior art date
Application number
KR1020000044682A
Other languages
English (en)
Inventor
홍영희
Original Assignee
홍영희
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 홍영희 filed Critical 홍영희
Priority to KR1020000044682A priority Critical patent/KR20000063735A/ko
Publication of KR20000063735A publication Critical patent/KR20000063735A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10125—Reinforcing structures
    • H01L2224/10126—Bump collar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

반도체 집적회로나 기판 등에 다양하게 사용되는 패드 정의시 각 패드 들의 배치를 다수개의 열 들로 배치시키고, 각 패드 열의 높이를 서로 다르게, 좀더 정확하게는 바깥쪽 패드 열의 높이를 안쪽 패드 열보다 낮게 정의함으로써, 와이어 본딩 시 인접한 와이어 들 간에 안정적인 전기적 절연상태를 유지하면서 패드의 밀집 도를 높일 수 있게된다.

Description

밀집도가 높은 패드{Highly concentrated pad}
첨부도면 도 1a 내지 도 1b를 참조하여 종래 기술에 의한 패드구성 및 상기 패드에 와이어를 본딩한 상태를 설명한다.
패드(11)란 주 기판(12) 위에 내부 회로(13)의 말단 등을 넓게 형성시켜 와이어(14) 등이 부착되기 용이하게 한 부분을 지칭하는 것으로서, 반도체 집적회로 장치 또는 여러 가지 회로기판 등에 다양한 용도로 사용된다. 상기 패드(11)에 미세 와이어(14)의 일단(15)을 녹여 부착시키고, 상기 와이어의 또 다른 일단(도시 않음)은 상기 패드와 전기적으로 도통되어야 할 외부의 기판 등의 회로 내지는 패드(도시 않음)에 본딩시키므로써 내부 회로와 외부 회로간에 전기적 도통이 이루어 지게된다.
종래 방법의 패드(11)들은 일렬로 배치되어 있으며, 상기한 방법으로 와이어 본딩(15)이 이루어 질 때 와이어의 본딩 사이즈의 제약으로 인해서 패드 부의 크기는 일정한 크기 이상이 요구되며, 이 때문에 밀집 도를 충분히 높일 수가 없게되는 문제점이 있다.
본 발명은 상기한 문제점을 해소하기 위해 안출된 것으로서, 와이어 본딩 사이즈를 더 이상 줄이지 않고도 패드의 밀집 도를 높이고자 함을 목적으로 하고 있다.
도 1a는 종래 방법의 패드 배치 및 와이어가 본딩된 상태를 도시한 상태도이다.
도 1b는 도 1a에서 패드의 단면을 도시한 단면도이다.
도 2a는 본 발명에 의한 패드, 패드 배치 및 와이어 본딩상태를 도시한 상태도이다.
도 2b는 도 2a에서 'a' 부분 패드열의 패드 단면을 도시한 단면도이다.
도 2c는 도 2a에서 'b' 부분 패드열의 패드 단면을 도시한 단면도이다.
<도면의 주요 부분에 대한 부호 설명>
11 : 패드
12 : 기판
13 : 내부 회로
14 : 와이어
15 : 와이어의 본딩 부
21 : 내부 회로
22 : 패드
23 : 기판
24 : 와이어
25 : 와이어의 본딩 부
상기한 기술적 과제를 달성하기 위하여, 본 발명에 의한 패드 및 패드배치의 바람직한 일 실시 예를 첨부도면 도 2a 내지 도 2c를 참조하여 설명한다.
내부회로(21)의 선 폭은 패드(22)에 비해서 상대적으로 매우 가늘기 때문에 상기 패드와 패드 사이로 다수개의 내부회로들이 지나갈 수 있다. 상기한 방법, 즉 패드 사이로 회로들이 지나가게 하는 방법으로 내부회로와 연결된 패드 들을 이 열로 배치하고 이들 각 패드열의 높이가 서로 다르게, 보다 정확하게는 바깥쪽의 패드 열(a)이 안쪽의 패드 열(b)보다 더 낮게 형성되도록 미리 주 기판(23)의 높이를 형성시킨 후 상기한 패드 들을 정의하고 이들 각각의 패드에 와이어(24)의 일단을 본딩(25)하고, 상기 와이어의 또 다른 일단(도시 않음)을 외부기판의 패드(도시 않음)에 본딩 또는 적절한 방법으로 연결시키면, 인접한 와이어들 간에는 높이 차이가 유지되므로, 절연피복 등으로 보호되지 않은 와이어의 경우에도 안정적인 전기적 절연상태를 유지할 수 있게되고, 결국 와이어가 본딩된 패드의 밀집 도를 높일 수 있게 된다. 이때, 외부회로의 패드부도 상기한 방법으로 단차를 주어 형성시키면 외부회로 패드의 밀집도 역시 높일 수 있게 된다.
상기한 2열의 패드 배치는 일 실시 예에 불과하며, 3열 이상 다수 열의 패드 배치도 상기한 방법과 동일한 방법으로 얼마든지 가능함은 자명한 사실이다.
본 발명에 의하면, 패드에 연결되는 와이어의 본딩 사이즈를 더 이상 줄이지 않고도 패드의 밀집 도를 높일 수 있으며, 절연 피복 등과 같은 적절한 절연 막이 형성되지 않은 와이어를 사용하는 경우에도 인접한 와이어들이 서로 전기적으로 도통되는 문제를 방지할 수 있게된다.

Claims (2)

  1. 반도체 집적회로 또는 여러 가지 기판 등에 와이어를 본딩하기 위해 형성시킨 패드를 정의함에 있어, 패드 들을 다수개의 열로 배치하여 패드의 밀집 도를 높이는 방법.
  2. 상기 제 1항의 실행방법에 있어 패드가 형성된 기판의 높이를 적절히 조정하여 인접한 패드 들의 높이를 다르게 형성시키고, 상기 패드에 본딩된 와이어의 높이들을 서로 다르게 함으로써, 안정적인 전기적 절연 상태를 유지하는 방법.
KR1020000044682A 2000-08-01 2000-08-01 밀집도가 높은 패드 KR20000063735A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000044682A KR20000063735A (ko) 2000-08-01 2000-08-01 밀집도가 높은 패드

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000044682A KR20000063735A (ko) 2000-08-01 2000-08-01 밀집도가 높은 패드

Publications (1)

Publication Number Publication Date
KR20000063735A true KR20000063735A (ko) 2000-11-06

Family

ID=19681325

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000044682A KR20000063735A (ko) 2000-08-01 2000-08-01 밀집도가 높은 패드

Country Status (1)

Country Link
KR (1) KR20000063735A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9468102B2 (en) 2013-06-18 2016-10-11 Samsung Electronics Co., Ltd. Display device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0274046A (ja) * 1988-09-09 1990-03-14 Nec Ic Microcomput Syst Ltd 半導体集積回路装置
KR19980057437U (ko) * 1997-02-04 1998-10-15 문정환 반도체소자의 칩(Chip)구조
KR19990061323A (ko) * 1997-12-31 1999-07-26 윤종용 반도체 패키지

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0274046A (ja) * 1988-09-09 1990-03-14 Nec Ic Microcomput Syst Ltd 半導体集積回路装置
KR19980057437U (ko) * 1997-02-04 1998-10-15 문정환 반도체소자의 칩(Chip)구조
KR19990061323A (ko) * 1997-12-31 1999-07-26 윤종용 반도체 패키지

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9468102B2 (en) 2013-06-18 2016-10-11 Samsung Electronics Co., Ltd. Display device

Similar Documents

Publication Publication Date Title
KR100426825B1 (ko) 반도체 장치
US7091591B2 (en) Semiconductor device
EP1895586A3 (en) Semiconductor package substrate
JPH05160290A (ja) 回路モジュール
JP2568748B2 (ja) 半導体装置
KR20000063735A (ko) 밀집도가 높은 패드
JPS5954247A (ja) 電子部品
KR100331073B1 (ko) 반도체패키지 구조
KR960019683A (ko) 반도체 장치
JP3308047B2 (ja) 半導体装置
JP2935356B2 (ja) 半導体装置および基板ならびに半導体装置の実装構造
JPH06216526A (ja) 薄膜多層配線基板
JP2004022907A (ja) 半導体装置及びその製造方法
JPH0410429A (ja) 半導体装置
JPH0745780A (ja) 半導体装置用クワッドフラットパッケージ
JPH0713181A (ja) フィルムキャリアアウターリードとプリント基板端子との接続構造
JP2993480B2 (ja) 半導体装置
KR100290790B1 (ko) 반도체 소자의 정전기 방지 구조 및 그 제조방법
JPS6143437A (ja) 半導体装置
KR20040081173A (ko) 회로 칩의 단자를 외부 기준 전위에 도전 접속하는 장치
JPH0722577A (ja) 混成集積回路装置
JPS59182548A (ja) 半導体装置
KR100232220B1 (ko) 핀 배치 구조
KR19980030136A (ko) 시간대 배선율을 높일 수 있는 인쇄 회로 기판
JPH05235271A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application